KR101594055B1 - Ceramic electronic component and manufacturing method therefor - Google Patents
Ceramic electronic component and manufacturing method therefor Download PDFInfo
- Publication number
- KR101594055B1 KR101594055B1 KR1020130007366A KR20130007366A KR101594055B1 KR 101594055 B1 KR101594055 B1 KR 101594055B1 KR 1020130007366 A KR1020130007366 A KR 1020130007366A KR 20130007366 A KR20130007366 A KR 20130007366A KR 101594055 B1 KR101594055 B1 KR 101594055B1
- Authority
- KR
- South Korea
- Prior art keywords
- glass
- coating layer
- glass coating
- metal powder
- ceramic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 171
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000011521 glass Substances 0.000 claims abstract description 288
- 229910052751 metal Inorganic materials 0.000 claims abstract description 144
- 239000002184 metal Substances 0.000 claims abstract description 144
- 239000011247 coating layer Substances 0.000 claims abstract description 138
- 239000000843 powder Substances 0.000 claims abstract description 133
- 239000007787 solid Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 22
- 239000002131 composite material Substances 0.000 claims description 3
- 229910002651 NO3 Inorganic materials 0.000 claims 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 claims 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims 1
- 150000001342 alkaline earth metals Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 42
- 238000010438 heat treatment Methods 0.000 description 41
- 229910010293 ceramic material Inorganic materials 0.000 description 19
- 238000007747 plating Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 14
- 238000010304 firing Methods 0.000 description 11
- 238000005245 sintering Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910018100 Ni-Sn Inorganic materials 0.000 description 2
- 229910018532 Ni—Sn Inorganic materials 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N CuO Inorganic materials [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910018068 Li 2 O Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002742 anti-folding effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000006060 molten glass Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- -1 rare earth compound Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Conductive Materials (AREA)
Abstract
본 발명은 외부전극의 두께를 얇게 유지하면서 내습성이 뛰어난 세라믹 전자부품을 제공한다.
세라믹 전자부품(1)은 세라믹 소체(10), 유리 코팅층(15), 전극단자(13, 14)를 구비한다. 세라믹 소체(10)는 내부전극(11, 12)의 단부(11a, 12a)가 표면에 노출되어 있다. 유리 코팅층(15)은 세라믹 소체(10)의 내부전극(11, 12)이 노출된 부분 위를 덮고 있다. 전극단자(13, 14)는 유리 코팅층(15) 바로 위에 마련되어 있다. 전극단자(13, 14)는 도금막으로 구성되어 있다. 유리 코팅층(15)은 금속분말(15a)이 분산된 유리 매질(15b)로 이루어진다. 금속분말(15a)은 도통 패스를 형성하고 있다. 도통 패스는 내부전극(11, 12)과 전극단자(13, 14)를 전기적으로 접속하고 있다.The present invention provides a ceramic electronic part excellent in moisture resistance while keeping the thickness of the external electrode thin.
The ceramic electronic component 1 includes a ceramic body 10, a glass coating layer 15, and electrode terminals 13 and 14. The end faces 11a and 12a of the internal electrodes 11 and 12 are exposed on the surface of the ceramic body 10. The glass coating layer 15 covers a portion where the internal electrodes 11 and 12 of the ceramic body 10 are exposed. The electrode terminals 13 and 14 are provided directly above the glass coating layer 15. The electrode terminals 13 and 14 are formed of a plated film. The glass coating layer 15 is made of a glass medium 15b in which the metal powder 15a is dispersed. The metal powder 15a forms a conduction path. The conduction path electrically connects the internal electrodes 11 and 12 to the electrode terminals 13 and 14. [
Description
본 발명은 세라믹 전자부품 및 그 제조방법에 관한 것이다. The present invention relates to a ceramic electronic component and a manufacturing method thereof.
종래, 휴대전화기, 휴대 음악 플레이어 등의 전자기기에는 세라믹 콘덴서로 대표되는 세라믹 전자부품이 사용되고 있다. 세라믹 전자부품은 일반적으로 내부전극의 단부(端部)가 표면에 노출된 세라믹 소체와, 세라믹 소체의 내부전극이 노출된 부분을 덮도록 배치된 외부전극을 구비한다. 외부전극은 예를 들면 일본국 공개특허공보 2002-203737호와 같이 도전성 페이스트를 도포하여 베이킹한 소결 금속막에 도금을 입힌 것이나, 일본국 공개특허공보 2004-327983호의 기재와 같이 도금막으로만 형성된 것 등이 있다. 2. Description of the Related Art Ceramic electronic components typified by ceramic capacitors are conventionally used in electronic devices such as cellular phones and portable music players. A ceramic electronic component generally includes a ceramic body having end portions of the internal electrodes exposed on the surface thereof and external electrodes disposed so as to cover a portion where the internal electrodes of the ceramic body are exposed. The outer electrode may be formed by plating a sintered metal film baked by applying a conductive paste, for example, in Japanese Patent Application Laid-Open No. 2002-203737, or formed by plating only with a plated film as described in Japanese Patent Application Laid-Open No. 2004-327983 And the like.
그러나 소결 금속막을 형성할 때 이용하는 도전성 페이스트는 점도가 높기 때문에 소결 금속막의 두께가 두꺼워진다. 예를 들면 일본국 공개특허공보 2002-203737호에는 제1 및 제2 전극층(소결 금속막)의 두께가 약 50㎛~90㎛가 된다고 기재되어 있다. However, since the conductive paste used for forming the sintered metal film has a high viscosity, the thickness of the sintered metal film becomes thick. For example, Japanese Patent Application Laid-Open No. 2002-203737 discloses that the thickness of the first and second electrode layers (sintered metal films) is about 50 μm to 90 μm.
또한 외부전극을 소결 금속막으로 형성한 경우에는 도전성 페이스트를 베이킹할 때의 베이킹 온도가 높다. 이로 인해, 세라믹 소체에 포함되는 세라믹 성분과 도전성 페이스트 중의 유리 성분이 상호 확산하여, 세라믹 소체와 소결 금속막의 계면에 반응층이 형성되어 버리는 경우가 있다. 이 반응층이 형성된 부분에서 도금액이 침입하여, 세라믹 소체의 기계적 강도가 저하되는 등의 문제나 내습 신뢰성이 열화(劣化)되는 등의 문제가 있다. 또한 베이킹 온도가 높으면, 소결 금속막의 표면에 유리 성분이 석출되어 유리가 들뜨는 문제가 발생하여, 소결 금속막의 표면에 도금막을 형성하기 어려워진다는 문제점도 있다. When the external electrode is formed of a sintered metal film, the baking temperature at the time of baking the conductive paste is high. As a result, the ceramic components contained in the ceramic body and the glass components contained in the conductive paste are mutually diffused to form a reaction layer at the interface between the ceramic body and the sintered metal film. There is a problem such that the plating liquid invades at the portion where the reaction layer is formed, the mechanical strength of the ceramic body is lowered, and the reliability of the moistureproofing is deteriorated. If the baking temperature is high, there is a problem that the glass component is precipitated on the surface of the sintered metal film to cause the glass to float, making it difficult to form a plated film on the surface of the sintered metal film.
그래서 일본국 공개특허공보 2004-327983호와 같이, 외부전극을 도금막으로만 형성하는 방법이 제안되어 있다. 외부전극을 도금막으로만 형성한 경우는 예를 들어 도전성 페이스트의 베이킹에 의해 형성된 외부전극을 마련한 경우에 비해 외부전극 두께를 얇게 형성할 수 있다. Thus, as disclosed in Japanese Patent Application Laid-Open No. 2004-327983, a method of forming external electrodes only with a plating film has been proposed. In the case where the external electrode is formed only of a plated film, the thickness of the external electrode can be reduced, for example, as compared with the case where the external electrode formed by baking of the conductive paste is provided.
또한 도금액에는 유리 성분이 포함되지 않기 때문에 세라믹 소체와 도금막의 계면에 반응층이 형성되지 않는다. 따라서 반응층이 형성되는 데 따른 기계적 강도의 저하나 내습 신뢰성의 열화와 같은 문제가 생기기 어렵다. 또, 유리가 들뜨는 문제도 생기지 않아, 도금막을 형성하기 어렵다는 문제가 생기지 않는다. Since the plating solution does not contain a glass component, the reaction layer is not formed at the interface between the ceramic body and the plated film. Therefore, problems such as a decrease in mechanical strength and a deterioration in moisture resistance reliability due to the formation of the reaction layer are unlikely to occur. In addition, there is no problem that the glass is floated, and there is no problem that it is difficult to form a plated film.
그러나 외부전극을 도금에 의해 형성할 경우, 세라믹 소체를 직접 도금액에 담글 필요가 있기 때문에, 도금액이 내부전극의 노출부로부터 세라믹 소체 내부로 침입한다는 문제가 있다. 그 결과, 내습성이 저하되는 경우가 있다. However, when the external electrode is formed by plating, there is a problem that the plating liquid infiltrates into the ceramic body from the exposed portion of the internal electrode because it is necessary to immerse the ceramic body directly in the plating liquid. As a result, the moisture resistance may be lowered.
또한 외부전극을 도금막으로만 형성했을 경우, 도금막과 세라믹 소체는 화학적으로 결합하지 않고 물리적인 결합밖에 하지 않기 때문에, 도금막과 세라믹 소체의 밀착성이 저하된다는 문제가 있다. 그 결과, 세라믹 전자부품 사용시에 도금막과 세라믹 소체 사이로 수분 등이 진입하기 쉬워져 내습성이 저하되는 경우가 있다.When the external electrode is formed only of a plated film, there is a problem that adhesion between the plated film and the ceramic body is deteriorated because the plated film and the ceramic body are not chemically bonded but only physically bonded. As a result, when ceramic electronic components are used, moisture or the like easily enters between the plated film and the ceramic body, and the moisture resistance is sometimes lowered.
본 발명은 외부전극의 두께를 얇게 유지하면서 내습성이 뛰어난 세라믹 전자부품을 제공하는 것을 주된 목적으로 한다. The main object of the present invention is to provide a ceramic electronic device excellent in moisture resistance while keeping the thickness of the external electrode thin.
본 발명에 따른 세라믹 전자부품은 세라믹 소체; 유리 코팅층; 유리 코팅층 바로 위에 마련된 전극단자;를 구비한다. 세라믹 소체의 표면에는 내부전극의 단부가 노출되어 있다. 유리 코팅층은 세라믹 소체의 내부전극이 노출된 부분 위를 덮는다. 전극단자는 유리 코팅층 바로 위에 마련되며, 도금막으로만 형성되어 있다. 유리 코팅층은 금속분말이 분산된 유리 매질로 이루어진다. 금속분말은 내부전극과 전극단자를 전기적으로 접속하고 있는 도통(導通) 패스를 형성하고 있다. A ceramic electronic component according to the present invention includes: a ceramic body; Glass coating layer; And an electrode terminal provided directly on the glass coating layer. And the end of the internal electrode is exposed on the surface of the ceramic body. The glass coating layer covers the exposed portion of the internal electrode of the ceramic body. The electrode terminal is provided just above the glass coating layer and is formed only of a plated film. The glass coating layer is composed of a glass medium in which metal powder is dispersed. The metal powder forms a conduction path that electrically connects the internal electrode and the electrode terminal.
본 발명에 따른 세라믹 전자부품의 어느 특정한 국면에서는, 유리 코팅층에 있어서 유리의 함유량이 30.2체적%~47.1체적%이다. In a specific aspect of the ceramic electronic device according to the present invention, the content of the glass in the glass coating layer is 30.2 vol% to 47.1 vol%.
본 발명에 따른 세라믹 전자부품의 다른 특정한 국면에서는, 유리 코팅층의 두께방향을 따라 자른 단면에 있어서 금속분말이 가늘고 긴 형상이다. In another specific aspect of the ceramic electronic component according to the present invention, the metal powder is elongated and elongated in cross section cut along the thickness direction of the glass coating layer.
본 발명에 따른 세라믹 전자부품의 다른 특정한 국면에서는, 금속분말이 봉형상 또는 플레이크형상이다. In another specific aspect of the ceramic electronic component according to the present invention, the metal powder is in the form of a rod or a flake.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 금속분말의 애스펙트비가 3.6 이상이다. In another specific aspect of the ceramic electronic component according to the present invention, the aspect ratio of the metal powder is at least 3.6.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 도통 패스 중 적어도 하나는 유리 코팅층의 두께방향을 따라 배치된 복수의 금속분말이 서로 접촉함으로써 형성되어 있다. In another specific aspect of the ceramic electronic component according to the present invention, at least one of the conductive paths is formed by contacting a plurality of metal powders disposed along the thickness direction of the glass coating layer with each other.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 금속분말의 주성분은 내부전극의 주성분과 다르다. In another specific aspect of the ceramic electronic component according to the present invention, the main component of the metal powder is different from the main component of the internal electrode.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 금속분말의 코어부는 Cu로 이루어진다. In another specific aspect of the ceramic electronic component according to the present invention, the core portion of the metal powder is made of Cu.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 유리 코팅층의 두께가 1㎛~10㎛이다. In another specific aspect of the ceramic electronic device according to the present invention, the thickness of the glass coating layer is 1 占 퐉 to 10 占 퐉.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 유리 코팅층의 두께방향을 따라 자른 단면에 있어서, 도통 패스를 구성하고 있는 금속분말의 표면이 비(非)직선형상이다. In another specific aspect of the ceramic electronic component according to the present invention, the surface of the metal powder constituting the conduction path has a non-linear shape in cross section cut along the thickness direction of the glass coating layer.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 도통 패스는 상대적으로 가는 부분과 상대적으로 굵은 부분을 각각 복수개 가진다. In another specific aspect of the ceramic electronic device according to the present invention, the conductive path has a relatively thin portion and a plurality of relatively thick portions, respectively.
본 발명에 따른 세라믹 전자부품의 또 다른 특정한 국면에서는, 도금막의 유리 코팅층에 접한 부분이 Cu 도금막 또는 Ni 도금막으로 구성되어 있다. In another specific aspect of the ceramic electronic component according to the present invention, the portion of the plated film that is in contact with the glass coating layer is composed of a Cu plated film or a Ni plated film.
본 발명에 따른 세라믹 전자부품의 제조방법에서는, 세라믹 소체의 내부전극이 노출된 부분 위에, 고형분비 35체적%~50체적%의 유리분말과 금속분말을 포함하는 유리 페이스트를 도포한다. 유리 페이스트를 600℃~800℃로 열처리하여, 세라믹 소체의 내부전극이 노출된 부분 위에 유리 코팅층을 형성한다. 유리 코팅층 바로 위에 도금막으로 이루어지는 전극단자를 형성한다. In the method for manufacturing a ceramic electronic component according to the present invention, a glass paste containing a glass powder and a metal powder having a solid content ratio of 35% by volume to 50% by volume is applied onto a portion where the internal electrode of the ceramic body is exposed. The glass paste is heat-treated at 600 ° C to 800 ° C to form a glass coating layer on the exposed portion of the internal electrodes of the ceramic body. And an electrode terminal made of a plated film is formed directly on the glass coating layer.
본 발명에 의하면, 외부전극의 두께를 얇게 유지하면서 내습성이 뛰어난 세라믹 전자부품을 제공할 수 있다. According to the present invention, it is possible to provide a ceramic electronic part excellent in moisture resistance while keeping the thickness of the external electrode thin.
도 1은 제1 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
도 2는 제1 실시형태에 따른 세라믹 전자부품의 약도적 측면도이다.
도 3은 도 1의 선 III-III을 따라 자른 모식적 단면도이다.
도 4는 도 3의 선 IV로 둘러싸인 부분을 확대한 약도적 단면도이다.
도 5는 제1 실시형태에서 제작한 세라믹 전자부품의 유리 코팅층과 제1 전극단자의 모식적 단면도이다.
도 6은 제1 실시형태에서 제작한 세라믹 전자부품의 단면에서의 유리 코팅층 단면의 주사형 전자현미경 사진이다.
도 7은 도 3의 선 VII-VII을 따라 자른 약도적 단면도이다.
도 8은 본 발명에서 금속분말의 애스펙트비를 측정하는 방법을 설명하기 위한 모식도이다.
도 9는 도 8의 선 IX-IX을 따라 자른 모식적 단면도이다.
도 10은 도전 패턴이 형성된 세라믹 그린 시트의 약도적 평면도이다.
도 11은 제2 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
도 12는 제2 실시형태에 따른 세라믹 전자부품의 제조방법을 설명하기 위한 모식도이다.
도 13은 제3 실시형태에 따른 세라믹 전자부품의 약도적 단면도이다.
도 14는 제4 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
도 15는 본 실시형태에 따른 세라믹 전자부품의 제조 공정에 있어서, 금속분말의 애스펙트비를 1, 전류값을 5A로 해서 Cu 도금막을 형성했을 경우에 Cu 도금막의 표면을 SEM 관찰한 사진이다.
도 16은 본 실시형태에 따른 세라믹 전자부품 제조시에, 금속분말의 애스펙트비를 3.6, 전류값을 5A로 해서 Cu 도금막을 형성했을 경우에 Cu 도금막의 표면을 SEM 관찰한 사진이다.
도 17은 본 실시형태에 따른 세라믹 전자부품 제조시에, 금속분말의 애스펙트비를 7.4, 전류값을 5A로 해서 Cu 도금막을 형성했을 경우에 Cu 도금막의 표면을 SEM 관찰한 사진이다.
도 18은 열처리 온도를 600℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 19는 열처리 온도를 650℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 20은 열처리 온도를 700℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 35.0체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 21은 열처리 온도를 700℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 22는 열처리 온도를 700℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 50.0체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 23은 열처리 온도를 700℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 57.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 24는 열처리 온도를 750℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 25는 열처리 온도를 800℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진이다.
도 26은 소성 온도를 600℃로 하고 두께를 20㎛로 한 것 외에는 상기 비교예와 실질적으로 동일하게 해서 형성한 소결 금속막의 단면 사진이다.
도 27은 소성 온도를 700℃로 하고 두께를 20㎛로 한 것 외에는 상기 비교예와 실질적으로 동일하게 해서 형성한 소결 금속막의 단면 사진이다.
도 28은 소성 온도를 800℃로 하고 두께를 20㎛로 한 것 외에는 상기 비교예와 실질적으로 동일하게 해서 형성한 소결 금속막의 단면 사진이다. 1 is a schematic perspective view of a ceramic electronic component according to a first embodiment.
2 is a schematic side view of the ceramic electronic component according to the first embodiment.
3 is a schematic cross-sectional view taken along the line III-III in FIG.
4 is an enlarged cross-sectional view of a portion surrounded by a line IV in Fig.
5 is a schematic cross-sectional view of a glass coating layer and a first electrode terminal of a ceramic electronic component manufactured in the first embodiment.
6 is a scanning electron micrograph of a cross section of the glass coating layer in the cross section of the ceramic electronic component produced in the first embodiment.
7 is a cross-sectional view taken along line VII-VII of FIG.
8 is a schematic diagram for explaining a method of measuring an aspect ratio of a metal powder in the present invention.
9 is a schematic cross-sectional view taken along line IX-IX of Fig.
10 is a schematic plan view of a ceramic green sheet having a conductive pattern formed thereon.
11 is a schematic perspective view of the ceramic electronic component according to the second embodiment.
12 is a schematic diagram for explaining a method of manufacturing a ceramic electronic device according to the second embodiment.
13 is a schematic cross-sectional view of a ceramic electronic component according to the third embodiment.
14 is a schematic perspective view of the ceramic electronic component according to the fourth embodiment.
15 is a SEM observation of the surface of the Cu plated film when a Cu plated film is formed with the aspect ratio of the metal powder being 1 and the current value being 5 A in the production process of the ceramic electronic component according to the present embodiment.
16 is a SEM observation of the surface of the Cu plated film when a Cu plated film was formed with the metal powder having an aspect ratio of 3.6 and a current value of 5 A in the production of the ceramic electronic component according to the present embodiment.
17 is a SEM observation of the surface of a Cu plated film when a Cu plated film was formed with an aspect ratio of the metal powder of 7.4 and a current value of 5 A in the production of the ceramic electronic component according to the present embodiment.
18 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 600 ° C and the ratio of the glass powder in the solid content of the glass paste is 42.5% by volume.
Fig. 19 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is set to 650 deg. C and the glass powder in the solid content of the glass paste is 42.5 vol%.
20 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 700 ° C and the ratio of the glass powder in the solid content of the glass paste is 35.0% by volume.
21 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 700 ° C and the ratio of the glass powder in the solid content of the glass paste is 42.5% by volume.
22 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 700 ° C and the ratio of the glass powder in the solid content of the glass paste is 50.0% by volume.
23 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 700 ° C and the glass powder in the solid content of the glass paste is 57.5% by volume.
24 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is set to 750 ° C and the ratio of the glass powder in the solid content of the glass paste is 42.5% by volume.
25 is a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 800 ° C and the glass powder in the solid content of the glass paste is 42.5% by volume.
26 is a cross-sectional photograph of a sintered metal film formed in substantially the same manner as in the above Comparative Example except that the sintering temperature was 600 캜 and the thickness was 20 탆.
27 is a cross-sectional photograph of a sintered metal film formed in substantially the same manner as in the above comparative example except that the sintering temperature was 700 캜 and the thickness was 20 탆.
28 is a cross-sectional photograph of a sintered metal film formed in substantially the same manner as in the above Comparative Example except that the sintering temperature was 800 캜 and the thickness was 20 탆.
(제1 실시형태) (First Embodiment)
이하, 본 발명을 실시한 바람직한 형태의 일례에 대하여 설명한다. 단, 하기 실시형태는 단순 예시이다. 본 발명은 하기 실시형태에 전혀 한정되지 않는다. Hereinafter, an example of a preferred embodiment of the present invention will be described. However, the following embodiment is a simple example. The present invention is not limited to the following embodiments at all.
또한 실시형태 등에서 참조하는 각 도면에서, 실질적으로 동일한 기능을 가지는 부재는 동일한 부호로 참조하기로 한다. 또한 실시형태 등에서 참조하는 도면은 모식적으로 기재된 것이며, 도면에 묘화된 물체의 치수 비율 등은 현실에서의 물체의 치수 비율 등과 다른 경우가 있다. 도면 상호간에서도 물체의 치수 비율 등이 다른 경우가 있다. 구체적인 물체의 치수 비율 등은 이하의 설명을 참작해서 판단되어야 한다. In the drawings referred to in the embodiments and the like, members having substantially the same function will be referred to by the same reference numerals. In addition, the drawings referred to in the embodiments and the like are schematically shown, and the dimensional ratios of the objects depicted in the drawings may be different from the dimensional ratios of the objects in the real world. The dimensional ratios of the objects may be different from each other in the drawings. The specific dimensional ratio of the object, etc. should be judged based on the following description.
도 1은 제1 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다. 도 2는 제1 실시형태에 따른 세라믹 전자부품의 약도적 측면도이다. 도 3은 도 1의 선 III-III을 따라 자른 모식적 단면도이다. 도 4는 도 3의 선 IV로 둘러싸인 부분을 확대한 약도적 단면도이다. 도 5는 본 실시형태에서 제작한 세라믹 전자부품의 유리 코팅층과 제1 전극단자의 모식적 단면도이다. 도 6은 본 실시형태에서 제작한 세라믹 전자부품의 유리 코팅층과 제1 전극단자의 계면부분 단면의 주사형 전자현미경(SEM) 사진이다. 한편, 도 6은 유리 코팅층의 상태를 이해하기 쉽도록, 유리 코팅층만 형성했을 때의 사진이다. 도 7은 도 3의 선 VII-VII을 따라 자른 약도적 단면도이다. 1 is a schematic perspective view of a ceramic electronic component according to a first embodiment. 2 is a schematic side view of the ceramic electronic component according to the first embodiment. 3 is a schematic cross-sectional view taken along the line III-III in FIG. 4 is an enlarged cross-sectional view of a portion surrounded by a line IV in Fig. 5 is a schematic cross-sectional view of a glass coating layer and a first electrode terminal of a ceramic electronic part manufactured in this embodiment. 6 is a scanning electron microscope (SEM) photograph of the interface partial cross-section between the glass coating layer and the first electrode terminal of the ceramic electronic part manufactured in the present embodiment. On the other hand, FIG. 6 is a photograph of the glass coating layer only when the glass coating layer is formed to facilitate understanding of the state of the glass coating layer. 7 is a cross-sectional view taken along line VII-VII of FIG.
먼저, 도 1~도 7을 참조하면서 세라믹 전자부품(1)의 구성에 대하여 설명한다. First, the configuration of the ceramic
도 1~도 3 및 도 7에 나타내는 바와 같이, 세라믹 전자부품(1)은 세라믹 소체(10)를 구비하고 있다. 세라믹 소체(10)는 세라믹 전자부품(1)의 기능에 맞는 적절한 세라믹 재료로 이루어진다. 구체적으로는, 세라믹 전자부품(1)이 콘덴서일 경우에는 세라믹 소체(10)를 유전체 세라믹 재료로 형성할 수 있다. 유전체 세라믹 재료의 구체예로는 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 들 수 있다. 한편, 세라믹 소체(10)가 유전체 세라믹 재료를 포함할 경우, 세라믹 소체(10)에는 원하는 세라믹 전자부품(1)의 특성에 따라, 상기 세라믹 재료를 주성분으로 해서 예를 들면 Mn 화합물, Mg 화합물, Si 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분을 적절히 첨가해도 된다. As shown in Figs. 1 to 3 and 7, the ceramic
세라믹 소체(10)의 형상은 특별히 한정되지 않는다. 본 실시형태에서 세라믹 소체(10)는 직육면체형상으로 형성되어 있다. 도 1~도 3에 나타내는 바와 같이, 세라믹 소체(10)는 길이방향(L) 및 폭방향(W)을 따라 연장되는 제1 및 제2 주면(主面)(10a, 10b)을 가진다. 세라믹 소체(10)는 도 1, 도 2 및 도 7에 나타내는 바와 같이, 두께방향(T) 및 길이방향(L)을 따라 연장되는 제1 및 제2 측면(10c, 10d)을 가진다. 또한 도 2, 도 3 및 도 7에 나타내는 바와 같이, 세라믹 소체(10)는 두께방향(T) 및 폭방향(W)을 따라 연장되는 제1 및 제2 단면(10e, 10f)을 구비하고 있다. The shape of the
한편, 본 명세서에서 "직육면체형상"에는 모서리부나 능선부가 둥그스름한 직육면체가 포함되는 것으로 한다. 즉, "직육면체형상"의 부재란, 제1 및 제2 주면, 제1 및 제2 측면, 그리고 제1 및 제2 단면을 가지는 부재 전반을 의미한다. 또한 주면, 측면, 단면의 일부 또는 전부에 요철 등을 가지고 있어도 된다. On the other hand, the term "rectangular parallelepiped shape" in this specification includes a rectangular parallelepiped having corners and ridgelines rounded. That is, the term "rectangular parallelepiped shape" means a member having the first and second main surfaces, the first and second side surfaces, and the first and second surfaces. It may also have irregularities on a part or all of the main surface, the side surface, and the cross section.
세라믹 소체(10)의 치수는 특별히 한정되지 않지만, 세라믹 소체(10)는 세라믹 소체(10)의 두께 치수를 DT, 길이 치수를 DL, 폭 치수를 DW로 했을 때, DT＜DW＜DL, (1/5)DW≤DT≤(1/2)DW, 또는 DT＜0.3mm를 만족하는 박형이어도 된다. 구체적으로는 0.05mm≤DT＜0.3mm, 0.4mm≤DL≤1mm, 0.3mm≤DW≤0.5mm여도 된다. The dimensions of the
도 3 및 도 7에 나타내는 바와 같이, 세라믹 소체(10)의 내부에는 대략 직사각형상인 복수의 제1 및 제2 내부전극(11, 12)이 두께방향(T)을 따라 등간격으로 교대로 배치되어 있다. 제1 및 제2 내부전극(11, 12)의 단부(11a, 12a)는 세라믹 소체(10)의 표면에 노출되어 있다. 구체적으로는, 제1 내부전극(11)의 한쪽 단부(11a)는 세라믹 소체(10)의 제1 단면(10e)에 노출되어 있다. 제2 내부전극(12)의 한쪽 단부(12a)는 세라믹 소체(10)의 제2 단면(10f)에 노출되어 있다. 3 and 7, a plurality of first and second
제1 및 제2 내부전극(11, 12) 각각은 제1 및 제2 주면(10a, 10b)과 거의 평행하다. 제1 및 제2 내부전극(11, 12)은 두께방향(T)에 있어서 세라믹층(10g)을 사이에 두고 서로 대향하고 있다. Each of the first and second
한편, 세라믹층(10g)의 두께는 특별히 한정되지 않는다. 세라믹층(10g)의 두께는 예를 들면 0.5㎛~10㎛로 할 수 있다. 제1 및 제2 내부전극(11, 12) 각각의 두께도 특별히 한정되지 않는다. 제1 및 제2 내부전극(11, 12) 각각의 두께는 예를 들면 0.2㎛~2㎛로 할 수 있다. On the other hand, the thickness of the
제1 및 제2 내부전극(11, 12)은 적절한 도전재료로 구성할 수 있다. 제1 및 제2 내부전극(11, 12)은 예를 들면 Ni, Cu, Ag, Pd, Au 등의 금속이나, 이 금속들 중 1종을 포함하는 예를 들면 Ag-Pd 합금 등의 합금으로 구성할 수 있다. The first and second
도 4에 나타내는 바와 같이, 세라믹 소체(10)의 표면 위에는 유리 코팅층(15)이 마련되어 있다. 유리 코팅층(15)은 세라믹 소체(10)의 제1 및 제2 내부전극(11, 12)이 노출된 부분 위를 덮고 있다. 구체적으로는, 유리 코팅층(15)은 세라믹 소체(10)의 제1 및 제2 단면(10e, 10f) 위와, 제1 및 제2 주면(10a 및 10b)의 길이방향(L)에서의 양단부분 위와, 제1 및 제2 측면(10c, 10d)의 길이방향(L)에서의 양단부분 위에 마련되어 있다. As shown in Fig. 4, a
도 5 및 도 6에 나타내는 바와 같이, 유리 코팅층(15)은 유리 매질(15b)과 금속분말(15a)이 고착되어 일체화된 복합막이다. 유리 코팅층(15)에서의 유리 매질(15b)은 유리 매질(15b)을 형성하는 유리분말이 연화점 이상으로 열처리되어 용융된 후, 응고하여 일체화된 것이다. 따라서 유리 매질(15b)은 금속분말(15a) 사이의 틈을 메우도록 존재하고 있다. 마찬가지로 유리 매질(15b)은 유리 매질(15b)을 형성하는 유리분말이 응고하여 일체화된 결과, 세라믹 소체(10)의 표면을 봉지하고 있다. 따라서 세라믹 소체(10)와 유리 코팅층(15)이 밀착한 상태로 고착된다. 또한 세라믹 소체(10) 표면의 유리 매질(15b)이 치밀함에 따라 세라믹 전자부품(1)의 내습성이 향상된다. 한편, 도 5 및 도 6은 어느 한 단면의 도면이며, 다른 단면에서는 보이는 방식이 다른 경우가 있다. As shown in Fig. 5 and Fig. 6, the
유리 코팅층(15)에서의 유리 매질(15b)의 비율은 35체적%~75체적%인 것이 바람직하고, 40체적%~50체적%인 것이 보다 바람직하다. 유리 코팅층(15)에서의 유리 매질(15b)의 비율이 35체적% 미만일 경우, 유리 코팅층(15)이 존재하는 데 따른 세라믹 전자부품(1)의 내습성 향상 효과가 작아지는 경우가 있다. 또한 유리 코팅층(15)에서의 유리 매질(15b)의 비율이 75체적%를 넘을 경우, 유리 코팅층(15) 바로 위에 제1 및 제2 전극단자(13, 14)를 형성하기가 어려워지는 경우가 있다. The proportion of the
또한 유리 코팅층(15)에서의 유리 매질(15b)의 비율은 30.2체적%~47.1체적%이다. 이로 인해, 유리 코팅층(15)과 제1 및 제2 전극단자(13, 14), 그리고 세라믹 소체(10)와의 밀착 강도가 높다. 한편, 유리 코팅층(15)에서의 유리 매질(15b)의 비율이 30.2체적% 미만일 경우, 유리 코팅층(15)이 존재하는 데 따른 세라믹 전자부품(1)의 내습성 향상 효과가 작아지는 경우가 있다. 또한 유리 코팅층(15)에서의 유리 매질(15b)의 비율이 47.1체적%를 넘을 경우, 유리 코팅층(15) 바로 위에 제1 및 제2 전극단자(13, 14)를 형성하기가 어려워지는 경우가 있다. The ratio of the
유리 매질(15b)을 구성하는 유리는 예를 들면 B2O3 및 SiO2로 이루어지는 군에서 선택되는 1종 이상의 그물코 형성 산화물과, Al2O3, ZnO, CuO, Li2O, Na2O, K2O, MgO, CaO, BaO, ZrO2 및 TiO2로 이루어지는 군에서 선택되는 1종 이상의 그물코 수식 산화물을 포함하는 것이 바람직하다. The glass constituting the
유리 매질(15b)을 구성하는 유리는 그물코 수식 산화물로서, 유리 코팅층(15)의 금속분말(15a)과 동일한 금속의 산화물을 포함하는 것이 바람직하다. 이로 인해, 유리 코팅층(15) 중의 유리분말이 유리 코팅층(15) 중의 금속분말(15a)에 젖기 쉬워진다. The glass constituting the
유리 매질(15b)을 구성하는 유리에는 SiO2가 가장 많이 포함되어 있는 것이 바람직하다. 유리 전체에서 차지하는 SiO2의 비율은 35mol% 이상인 것이 바람직하다. It is preferable that SiO 2 is contained most in the glass constituting the
유리 코팅층(15)에 있어서, 금속분말(15a)은 유리 매질(15b) 중에 분산되어 있다. 유리 코팅층(15)에서의 금속분말(15a)의 비율은 25체적%~65체적%인 것이 바람직하고, 50체적%~60체적%인 것이 보다 바람직하다. 금속분말(15a)은 예를 들면 Ni, Cu, Ag, Pd 및 Au 및 이 금속들 중 1종을 포함하는 예를 들면 Ag-Pd 합금으로 이루어지는 군에서 선택되는 1종 이상의 금속으로 구성할 수 있다. 금속분말(15a)은 제1 및 제2 내부전극(11, 12)에 주성분으로서 포함되는 금속을 주성분으로서 포함하지 않는 것이 바람직하다. 즉, 금속분말(15a)의 주성분이 제1 및 제2 내부전극(11, 12)의 주성분과 다른 것이 바람직하다. 한편, 금속분말(15a)이, 제1 및 제2 내부전극(11, 12)의 주성분으로서 포함되는 금속을 포함할 경우, 그 금속의 비율은 금속분말(15a) 전체의 10체적% 이하인 것이 바람직하다. 또한 금속분말(15a)의 코어부는 Cu로 이루어지는 것이 바람직하다. In the
유리 코팅층(15)은 도전성 페이스트층이 소성되어 이루어지는, 소결 금속 및 유리로 구성된 소결 금속막과는 다른 것이다. 즉, 유리 코팅층(15)에서는 금속분말(15a)의 사이를 누비며 연속된 유리 매질(15b)이 형성되어 있는 데 반해, 소결 금속막에서는 금속 매트릭스가 형성되어 있다. 유리 코팅층(15)에서는 금속분말(15a) 전부가 일체로 소결되어 있는 것이 아니라, 유리 매질(15b)이 금속분말(15a) 사이를 연결하도록 존재하고 있는 데 반해, 도 26의 사진에 나타낸 바와 같이 소결 금속막에서는, 유리는 금속분말이 소결됨으로써 소결 금속막 안에서, 소결 금속막과 세라믹 소체의 계면으로 유리 성분이 밀려나와 소결 금속막과 세라믹 소체의 계면에 존재한다. 또한 도 26에서는 확인할 수 없지만, 금속분말이 소결됨으로써 소결 금속막 안에서 소결 금속막 표면으로 유리가 밀려나와, 소결 금속막의 표면에 유리가 존재하는 경우도 있다. 도전성 페이스트층이 소성되어 이루어지는 소결 금속막에서는 실질적으로 모든 금속분말이 소결되어 있어, 소결되지 않은 금속분말은 이미 실질적으로 잔존하지 않고 있다. The
금속분말(15a)은 유리 코팅층(15)의 두께방향(T)을 따라 자른 단면에 있어서, 구형(球形)이 아니라 가늘고 긴 형상인 것이 바람직하다. 금속분말(15a)은 유리 코팅층(15)의 두께방향(T)을 따라 자른 단면에 있어서, 인편(鱗片)형상, 편평형상, 바늘형상 등의 플레이크형상인 것이 바람직하다. 한편, 가늘고 긴 형상이란, 애스펙트비가 3 이상인 것을 말한다. It is preferable that the
금속분말(15a)의 애스펙트비는 3.6 이상인 것이 바람직하고, 7.4 이상인 것이 보다 바람직하다. 금속분말(15a)의 애스펙트비는 14.2 이하인 것이 바람직하다. The aspect ratio of the
한편, 본 발명에서 "금속분말의 애스펙트비"는 아래와 같이 측정해서 얻어진 값이다. 먼저, 세라믹 전자부품(1)의 능선부에서부터, 도 8에 나타내는 제1 전극단자(13)의 제3 부분(13c)의 표면의 대각을 연결하는 선 IX-IX를 향해 연마하여, 도 9에 나타낸 바와 같이 유리 코팅층(15)의 단면을 노출시킨다. 다음으로 도 9에 나타내는 바와 같이 이 단면을 선면적 방향을 따라 4등분하여, 그 경계 3군데에서 유리 코팅층(15)을 배율 5000배, 가속 전압 15kV로 SEM 관찰한다. 다음으로 각각의 부위를 SEM 관찰할 때, 시야 30㎛×30㎛ 내에 포함되는 금속분말(15a) 전부에 대하여, 각각의 직경을 노출한 단면상에서 측정하고, 그 중 최대값을 장경(長徑)으로서 선택한다. 다음으로, 선택한 금속분말(15a)의 장경의 축과 직교하는 축을 따른 두께의 최대값을 단경(短徑)으로서 선택한다. 얻어진 장경을 단경으로 나눠, 금속분말(15a)의 애스펙트비를 산출한다. 마찬가지로 해서, 도 9의 화살표로 나타내는 바와 같이, 제2 전극단자(14)의 제3 부분(14c)측의 유리 코팅층(15)에서도 금속분말(15a)의 애스펙트비를 산출한다. 제1 및 제2 전극단자(13, 14)측의 양쪽 유리 코팅층(15)에서 산출한 합계 6개 금속분말(15a)의 애스펙트비의 평균값을 본 발명의 금속분말(15a)의 애스펙트비로 한다. 한편, SEM 관찰시에 복수의 금속분말(15a)이 각각의 장경 방향에 있어서 접촉하여 1개의 일체적인 금속분말(15a)과 같이 관찰될 경우, 그러한 복수의 금속분말(15a)의 일체화물 전체의 장경을 1개의 금속분말(15a)의 장경으로 한다. In the present invention, the "aspect ratio of metal powder" is a value obtained by measuring as follows. First, from the ridge portion of the ceramic
금속분말(15a)의 평균 입자경은 0.5㎛~10㎛인 것이 바람직하다. 한편, 본 발명에서 금속분말(15a)의 평균 입자경은 상술한 방법으로 6개 금속분말 각각의 장경 및 단경을 측정하고, 그 6개 금속분말의 장경과 단경을 모두 합계해서 얻어지는 값의 평균값(12로 나누어서 얻어지는 값)을 말한다. The average particle diameter of the
금속분말(15a)은 제1 및 제2 내부전극(11, 12)과 제1 및 제2 전극단자(13, 14)를 각각 전기적으로 접속하고 있는 도통 패스를 형성하고 있다. 도통 패스 중 적어도 하나는 유리 코팅층(15)의 두께방향(T)을 따라 배치된 복수의 금속분말(15a)이 서로 접촉함으로써 형성되어 있다. The
유리 코팅층(15)의 두께방향(T)의 단면에 있어서, 도통 패스를 구성하고 있는 금속분말(15a)의 표면은 비직선형상이어도 된다. 도통 패스는 상대적으로 가는 부분과 상대적으로 굵은 부분을 각각 복수개 가지고 있어도 된다. The surface of the
도통 패스를 형성하고 있는 금속분말(15a)의 장경은 유리 코팅층(15)의 두께 이상인 것이 바람직하다. 도통 패스를 형성하고 있는 금속분말(15a)의 장경은 유리 코팅층(15) 두께의 1.5배 이상인 것이 보다 바람직하다. It is preferable that the long diameter of the
유리 코팅층(15)의 두께는 1㎛~10㎛인 것이 바람직하다. 유리 코팅층(15)의 두께가 1㎛ 미만일 경우, 유리 코팅층(15)이 존재하는 데 따른 세라믹 전자부품(1)의 내습성 향상 효과가 작아지는 경우가 있다. 유리 코팅층(15)의 두께가 10㎛를 넘을 경우, 유리 코팅층(15)에 포함되는 유리의 절대량이 많아진다. 그렇게 되면, 제1 및 제2 내부전극(11, 12)을 구성하는 성분이 유리 코팅층(15)의 용융된 유리에 액상 확산되기 쉬워진다. 이러한 경우, 제1 및 제2 내부전극(11, 12)의 선단이 가늘어져, 제1 및 제2 내부전극(11, 12)과 세라믹층(10g) 사이에 틈이 생겨 세라믹 전자부품(1)의 내습성이 저하되는 경우가 있다. The thickness of the
한편, 제1 및 제2 내부전극(11, 12)의 일부가, 세라믹 소체(10)의 표면에서 돌출되어 유리 코팅층(15)에 침입해 있어도 되지만, 유리 코팅층(15)을 관통하지 않는 것이 바람직하다. On the other hand, a part of the first and second
세라믹 소체(10)의 표면 근방에는 유리 코팅층(15)에 포함되는 유리와, 세라믹 소체(10)에 포함되는 세라믹 재료가 반응하여 생긴 반응층이 실질적으로 형성되어 있지 않은 것이 바람직하다. 유리 코팅층(15)을 형성할 때 800℃ 이상의 온도로 열처리하면, 세라믹 소체(10)의 세라믹 성분이 유리 코팅층(15)의 유리 속에 확산됨으로써 반응층이 형성되어, 세라믹 소체(10)의 기계적 강도가 저하되는 경우가 있다. 이것은 반응층이 도금액에 의해 용해되기 쉽기 때문에, 유리 코팅층(15) 위에 도금막을 형성할 때 생기는 화학적 침식 작용에 기인한 것으로 추측된다. It is preferable that the reaction layer formed by the reaction of the glass contained in the
제1 전극단자(13)는 유리 코팅층(15) 바로 위에 마련되어 있다. 제1 전극단자(13)는 유리 코팅층(15)에 형성된 도통 패스에 의해 제1 내부전극(11)에 전기적으로 접속되어 있다. 제1 전극단자(13)는 제1 주면(10a) 위에 형성되어 있는 제1 부분(13a); 제2 주면(10b) 위에 형성되어 있는 제2 부분(13b); 제1 단면(10e) 위에 형성되어 있는 제3 부분(13c); 제1 측면(10c) 위에 형성되어 있는 제4 부분(13d); 및 제2 측면(10d) 위에 형성되어 있는 제5 부분(13e);을 구비하고 있다. The
제2 전극단자(14)는 유리 코팅층(15) 바로 위에 마련되어 있다. 제2 전극단자(14)는 유리 코팅층(15)에 형성된 도통 패스에 의해 제2 내부전극(12)에 전기적으로 접속되어 있다. 제2 전극단자(14)는 제1 주면(10a) 위에 형성되어 있는 제1 부분(14a); 제2 주면(10b) 위에 형성되어 있는 제2 부분(14b); 제2 단면(10f) 위에 형성되어 있는 제3 부분(14c); 제1 측면(10c) 위에 형성되어 있는 제4 부분(14d); 및 제2 측면(10d) 위에 형성되어 있는 제5 부분(14e);을 구비하고 있다. The
제1 및 제2 전극단자(13, 14)는 도금막으로 구성된다. 도금막은 Cu, Ni, Sn, Pd, Au, Ag, Pt, Bi 및 Zn으로 이루어지는 군에서 선택되는 적어도 1종의 금속, 또는 이 금속들 중 적어도 1종의 금속을 포함하는 합금으로 구성되어 있는 것이 바람직하다. 제1 및 제2 전극단자(13, 14)는 각각 1층의 도금막으로만 구성되어 있어도 되고, 2층 이상의 도금막으로 구성되어 있어도 된다. 예를 들면 Ni-Sn의 2층 구조나 Cu-Ni-Sn의 3층 구조여도 된다. 한편, 도 5에 나타내는 바와 같이, 본 실시형태에서 제1 및 제2 전극단자(13, 14)는 Cu로 이루어지는 제1층(13p), Ni로 이루어지는 제2층(13q), 및 Sn으로 이루어지는 제3층(13r)으로 구성되어 있다. The first and
유리 코팅층(15)과 제1 전극단자(13) 및 유리 코팅층(15)과 제2 전극단자(14)를 합한 두께는 15㎛~25㎛인 것이 바람직하다. The total thickness of the
다음으로, 본 실시형태의 세라믹 전자부품(1)의 제조방법의 일례에 대하여 설명한다. Next, an example of a manufacturing method of the ceramic
먼저, 세라믹 소체(10)를 구성하기 위한 세라믹 재료를 포함하는 세라믹 그린 시트(20)(도 10 참조)를 준비한다. 다음으로 도 10에 나타내는 바와 같이, 그 세라믹 그린 시트(20) 위에 도전성 페이스트를 도포함으로써 도전 패턴(21)을 형성한다. 한편, 도전성 페이스트의 도포는 예를 들면 스크린 인쇄법 등의 각종 인쇄법으로 실시할 수 있다. 도전성 페이스트는 도전성 미립자 외에, 공지의 바인더나 용제를 포함하고 있어도 된다. First, a ceramic green sheet 20 (see Fig. 10) including a ceramic material for constituting the
다음으로, 도전 패턴(21)이 형성되어 있지 않은 복수장의 세라믹 그린 시트(20), 제1 또는 제2 내부전극(11, 12)에 대응된 형상의 도전 패턴(21)이 형성되어 있는 세라믹 그린 시트(20), 및 도전 패턴(21)이 형성되어 있지 않은 복수장의 세라믹 그린 시트(20)를 이 순서대로 적층하여 적층방향으로 프레스함으로써 마더 적층체를 제작한다. Next, a plurality of ceramic
다음으로, 마더 적층체 위에 가상의 컷팅 라인을 따라 마더 적층체를 컷팅함으로써, 마더 적층체로부터 복수의 소성 전의 세라믹 적층체를 제작한다. Next, a plurality of pre-firing ceramic laminated bodies are produced from the mother laminator by cutting the mother laminator along a virtual cutting line on the mother laminator.
한편, 마더 적층체의 컷팅은 다이싱이나 프레스 컷팅에 의해 실시할 수 있다. 소성 전의 세라믹 적층체에 대하여 배럴 연마 등을 실시하여 능선부나 모서리부를 둥글게 해도 된다. On the other hand, cutting of the mother laminate can be performed by dicing or press cutting. The ceramic laminated body before firing may be subjected to barrel polishing or the like to round the ridgeline portion or the corner portion.
다음으로 소성 전의 세라믹 적층체를 소성한다. 이 소성 공정에서 제1 및 제2 내부전극(11, 12)이 소성된다. 소성 온도는 사용하는 세라믹 재료나 도전성 페이스트의 종류에 따라 적절히 설정할 수 있다. 소성 온도는 예를 들면 900℃~1300℃로 할 수 있다. Next, the ceramic laminate before firing is fired. In this firing step, the first and second
다음으로 딥핑 등의 방법으로, 소성 후의 세라믹 적층체 위에 유리 페이스트를 도포한다. 다음으로 유리 페이스트를 열처리함으로써 유리분말을 용융하여 일체화시키고, 그것을 냉각함으로써 유리 코팅층(15)을 형성한다. 유리 코팅층(15)의 형성에 이용하는 유리 페이스트는 유리분말, 금속분말(15a), 바인더, 용제 등을 포함하고 있다. 여기서 유리분말은 입경이 금속분말(15a)보다 작은 것을 사용하는 것이 바람직하다. 열처리 온도는 유리분말이 연화되는 온도 이상의 온도이면서, 금속분말이 소결하지 않는 온도인 것이 바람직하다. Next, glass paste is applied on the fired ceramic laminate by dipping or the like. Next, the glass paste is heat-treated to melt and integrate the glass powder, and the glass powder is cooled to form the
열처리 온도는 예를 들면 600℃~800℃인 것이 바람직하고, 600℃~750℃인 것이 보다 바람직하다. 그러한 열처리 온도로 함으로써, 유리 코팅층(15)에서의 제1 및 제2 내부전극(11, 12)의 돌출부의 길이가 2㎛를 넘는 것을 억제할 수 있다. 열처리 온도가 600℃ 미만일 경우, 유리가 연화되지 않기 때문에 세라믹 소체(10)와의 접착성이 낮아지는 경우가 있다. 열처리 온도가 750℃를 넘을 경우, 제1 및 제2 내부전극(11, 12)의 돌출부의 길이가 유리 코팅층(15) 두께의 35%를 넘기 쉬워진다. 또한 열처리 온도가 750℃를 넘을 경우, 세라믹 소체(10)와 유리 코팅층(15)의 반응이 시작되어, 유리 코팅층(15)이 없어질 우려가 있다. The heat treatment temperature is preferably, for example, 600 ° C to 800 ° C, and more preferably 600 ° C to 750 ° C. By setting the heat treatment temperature to such a temperature, it is possible to suppress the length of the projecting portions of the first and second
다음으로 유리 코팅층(15) 위에 도금을 실시함으로써 제1 및 제2 전극단자(13, 14)를 형성한다. 이상과 같이 해서 세라믹 전자부품(1)을 제조할 수 있다. Next, the first and
(실시예) (Example)
다음으로, 본 실시형태에서 실제로 세라믹 전자부품(1)의 샘플을 제작한 예를 이하에 나타낸다. Next, an example in which a sample of the ceramic
베이킹 후의 세라믹 소체의 치수(설계값): 길이 1.0mm×폭 0.5mm×두께 0.11mm Dimensions of ceramic body after baking (design value): length 1.0 mm 占 width 0.5 mm 占 thickness 0.11 mm
세라믹 재료: BaTiO3 Ceramic material: BaTiO 3
베이킹 후의 세라믹층의 두께(설계값): 0.9㎛ Thickness (design value) of the ceramic layer after baking: 0.9 占 퐉
내부전극의 재료: Ni Material of internal electrode: Ni
베이킹 후의 내부전극의 두께(설계값): 0.6㎛ Thickness (design value) of internal electrode after baking: 0.6 탆
내부전극의 합계 매수: 45 Total number of internal electrodes: 45
소성 조건: 1200℃로 2시간 유지 Firing condition: Maintain at 1200 ℃ for 2 hours
세라믹 전자부품의 용량: 0.47㎌Capacity of ceramic electronic components: 0.47㎌
세라믹 전자부품의 정격 전압: 4V Rated voltage of ceramic electronic parts: 4V
유리 코팅층(15)에 포함되는 금속분말: Cu분말 Metal powder contained in the glass coating layer 15: Cu powder
Cu분말의 평균 입자경: 3㎛ Average particle diameter of Cu powder: 3 탆
Cu분말의 형상: 편평분말Shape of Cu powder: Flat powder
Cu분말의 애스펙트비: 8 The aspect ratio of Cu powder: 8
유리 페이스트 중 유리분말의 주성분: 붕규산 유리 Main components of glass powder in glass paste: borosilicate glass
한편, 비교예로서, 도전성 페이스트를 이용한 소결 금속막품의 샘플을 작성하였다. On the other hand, as a comparative example, a sample of a sintered metal film product using a conductive paste was prepared.
유리분말의 평균 입자경: 1㎛ Average particle diameter of glass powder: 1 탆
유리 페이스트의 고형분 중 Cu 분말과 유리분말의 비: 50체적%/50체적% The ratio of the Cu powder to the glass powder in the solid content of the glass paste: 50 vol% / 50 vol%
열처리 조건: 680℃ Heat treatment conditions: 680 ° C
도금막: 유리 코팅층(15) 위에 Cu막(두께 6㎛), Ni막(두께 3㎛), Sn막(두께 3㎛)을 이 순서대로 형성. Plating film: A Cu film (thickness 6 占 퐉), an Ni film (thickness 3 占 퐉), and an Sn film (thickness 3 占 퐉) were formed in this order on the
(비교예) (Comparative Example)
비교예로서, 도전성 페이스트를 도포하고 베이킹하여 형성한 소결 금속막을 가지는 샘플을 이하의 요령으로 제작하였다. As a comparative example, a sample having a sintered metal film formed by applying and baking a conductive paste was produced in the following manner.
·세라믹 소체의 치수: 길이 1.0mm×폭 0.5mm×두께 0.15mm Dimensions of the ceramic body: length 1.0 mm width 0.5 mm thickness 0.15 mm
·세라믹 재료: BaTi2O3 · Ceramic material: BaTi 2 O 3
·세라믹층의 두께(베이킹 후): 0.88㎛ The thickness of the ceramic layer (after baking): 0.88 mu m
·적층 매수: 386장 · Number of laminated sheets: 386 sheets
·소성 후 외부층 두께 베이킹 후 35㎛. (F5.0×9장) After outer layer thickness baking after firing 35 μm. (F5.0 × 9 sheets)
·용량: 0.47㎌· Capacity: 0.47㎌
·정격 전압: 4V Rated voltage: 4V
·소성 온도: 680℃ 2시간 유지 · Sintering temperature: 680 ℃ for 2 hours
·외부전극의 구조: 소결 금속막 Structure of external electrode: Sintered metal film
도전성 페이스트 중 Cu분말의 입경: 3㎛ 구형분말 Particle diameter of Cu powder in conductive paste: 3 mu m Pure spherical powder
유리 성분: 붕규산 유리 Glass component: borosilicate glass
유리 입경: 1㎛ Glass particle size: 1 탆
유리 형상: 부정형(분쇄 유리) Glass shape: indefinite (crushed glass)
도전성 페이스트의 고형분 중 Cu 분말과 유리분말의 비: 75체적%/25체적% The ratio of the Cu powder and the glass powder in the solid content of the conductive paste: 75 vol% / 25 vol%
(내습 부하 시험) (Humidity load test)
상기에서 얻어진 각 샘플에 대하여 내습 부하 시험을 다음과 같이 실시하였다. 각 샘플을 공정 솔더를 이용해서 유리 에폭시 기판에 실장하였다. 그 후, 각 샘플을 125℃, 상대습도 95%RH의 고온 고습조 내에서 2V, 72시간의 조건으로 내습 가속 시험을 하여, 절연 저항값(IR값)이 2자리 이상 저하된 것을 내습성이 열화되었다고 판단하였다. 내습성이 열화된 샘플의 수를 표 1에 나타낸다. 한편, 유리 코팅층이 없는 샘플은 세라믹 소체 위에 직접 도금막을 형성하여 제작한 것이다. Each sample obtained above was subjected to an anti-moisture load test as follows. Each sample was mounted on a glass epoxy substrate using process solder. Thereafter, each sample was subjected to an acceleration resistance test under the conditions of 2V and 72 hours in a high-temperature and high-humidity bath at 125 DEG C and a relative humidity of 95% RH. When the insulation resistance value (IR value) It was judged to be deteriorated. Table 1 shows the number of samples with deteriorated moisture resistance. On the other hand, a sample without a glass coating layer is formed by directly forming a plating film on a ceramic body.
(유리 코팅층 두께의 측정방법) (Method of measuring the thickness of the glass coating layer)
유리 코팅층 두께의 측정방법은 상기에서 얻어진 각 샘플에 있어서, 샘플의 LT면을 길이방향(L)을 따라 샘플의 중앙(W치수의 1/2)까지 단면 연마하고, 그 단면에서의 한쪽 외부전극의 단면 중앙부에 위치하는 유리 코팅층(15)의 두께를 광학 현미경으로 측정하였다. 표 1에 나타내는 유리 코팅층의 두께 값은 샘플 20개의 평균값이다. 한편, 표 1에 나타내는 "유리 코팅층 없음" 데이터는 유리 코팅층을 형성하지 않고, 세라믹 소체 위에 도금막을 직접 형성한 경우의 데이터이다. In the method of measuring the thickness of the glass coating layer, in each of the samples obtained above, the LT surface of the sample is polished in the longitudinal direction (L) to the center of the sample (1/2 of the W dimension) The thickness of the
형성 불가)(Sintered metal film
Formation not possible)
한편, 소결 금속막의 두께가 15㎛인 경우에 내습성이 낮은 것은 세라믹 소체의 주면 위에 형성되는 소결 금속막의 두께가 얇아져, 소결 금속막의 주면 위에 위치하는 두께가 얇은 부분으로 수분이 침입하기 쉬워지기 때문이라고 생각된다. On the other hand, when the thickness of the sintered metal film is 15 탆, the moisture resistance is low because the thickness of the sintered metal film formed on the main surface of the ceramic body becomes thin and moisture tends to penetrate into the thinner portion located on the main surface of the sintered metal film .
10㎛ 이하의 두께를 가지는 소결 금속막은 충분한 금속분말과 유리를 포함하여 고형분량을 많게 한 설계이기 때문에, 점도가 높아 막두께를 10㎛ 이하로 형성할 수 없었다. Since the sintered metal film having a thickness of 10 탆 or less is designed to increase the solid content including sufficient metal powder and glass, the film thickness can not be 10 탆 or less because of high viscosity.
이상에서 설명한 바와 같이, 본 실시형태에서는 세라믹 소체(10)의 제1 및 제2 내부전극(11, 12)이 노출된 부분 위를 유리 코팅층(14, 15)이 덮고 있다. 이로 인해, 도금막으로만 외부전극을 형성했을 때에 비해 제1 및 제2 내부전극(11, 12)의 노출부를 통해 세라믹 소체(10) 안으로 수분이 침입하기 어려워 내습성이 향상된다. 또한 종래의 소결 금속막의 외부전극품과 비교해도 두께를 얇게 형성할 수 있고 내습성도 뛰어나다. 따라서 본 실시형태에 따른 세라믹 전자부품(1)은 내습성이 뛰어나다. As described above, in the present embodiment, the glass coating layers 14 and 15 cover the portions of the
(테이프 박리 시험 1) (Tape peeling test 1)
유리 페이스트의 열처리 온도를 각각 550℃, 600℃, 650℃, 700℃, 750℃, 800℃로 한 세라믹 전자부품(1)(유리 페이스트 고형분 중 유리분말의 비율: 42.5체적%)의 샘플을 20개씩 제작하였다. 이 20개의 각 샘플에서 유리 코팅층의 두께는 각각 7㎛로 하였다. 각 샘플의 제1 및 제2 전극단자(13, 14)의 제2 부분(13b, 14b)을 도전성 접착제를 이용해서 유리 에폭시 수지 기판의 랜드와 접착시켰다. 다음으로, 각 샘플의 제1 및 제2 전극단자(13, 14)의 제1 부분(13a, 14a)에 점착 테이프(세키스이카가쿠 가부시키가이샤제 셀로 테이프(등록상표) No.252)를 붙였다. 다음으로, 이 점착 테이프를 샘플의 길이방향(L)을 따라 일정한 힘으로 잡아당겼다. 이 때, 유리 코팅층이 세라믹 소체에서 벗겨진 샘플을 NG로 하였다. 시험 결과를 표 1에 나타낸다. 한편 비교예로서, 내습 부하 시험시와 마찬가지로 도전성 페이스트를 이용해서 형성한 소결 금속막을 가지는 샘플을 제작하고, 마찬가지로 테이프 박리 시험 1을 실시하였다. 한편, 이 비교예는 소결 금속막의 두께는 20㎛로 하고, 전극단자의 열처리 조건은 본 실시예의 조건과 동일하게 하였다. 비교예에서는 소결 금속막이 세라믹 소체에서 벗겨진 샘플을 NG로 하였다. 표 3에 유리 코팅층 위에 도금막을 마련한 실시예와, 소결 금속막을 마련한 비교예 각각에 있어서의 테이프 박리 시험 1의 NG 수/전체 수를 나타낸다. A sample of the ceramic electronic component 1 (the ratio of the glass powder in the solid content of the glass paste: 42.5% by volume) having the heat treatment temperature of the glass paste set at 550 캜, 600 캜, 650 캜, 700 캜, 750 캜, Respectively. In each of the 20 samples, the thickness of the glass coating layer was 7 mu m. The
표 3에 나타내는 바와 같이, 유리 코팅층 위에 도금막을 마련한 경우에는 열처리 온도를 600℃~800℃로 함으로써, 유리 코팅층의 세라믹 소체와의 밀착 강도를 보다 높일 수 있음을 알 수 있다. 이것은 유리 코팅층의 유리와 세라믹 소체의 세라믹 성분이 O원소를 통한 공유 결합에 의해 고착되어 있기 때문이다. 열처리 온도가 600℃ 미만인 경우에 테이프 박리 시험 1에서 불량이 발생한 것은 유리가 충분히 연화되지 않았기 때문이라고 생각된다. As shown in Table 3, when the plated film is provided on the glass coating layer, it can be seen that the adhesion strength to the ceramic body of the glass coating layer can be further increased by setting the heat treatment temperature to 600 to 800 占 폚. This is because the glass of the glass coating layer and the ceramic component of the ceramic body are fixed by the covalent bond through the O element. When the heat treatment temperature is lower than 600 占 폚, it is considered that the failure occurred in the
한편, 소결 금속막의 경우에는 열처리 온도가 700℃ 이하일 때에 테이프 박리 시험 1에서 불량이 발생하였다. 이 이유로는, 소결 금속막에서는 유리 등의 접착제로서 기능하는 성분이 적기 때문이라고 생각된다. On the other hand, in the case of the sintered metal film, defects occurred in the
(항절(抗折) 시험 1) (Anti-folding test 1)
상기 테이프 박리 시험 1에서 사용한 샘플과 동일한 샘플을 준비하였다. 각 샘플을 제2 주면(10b)이 아래가 되도록 스테이지 위에 올려놓았다. 다음으로, 각 샘플의 제1 주면(10a) 중앙부에 누름자를 대고 눌러 서서히 하중을 가하여, 샘플이 파손되었을 때의 하중(항절 강도(N))을 측정하였다. 한편, 항절 강도(N)는 20개 샘플의 평균값이다. 항절 시험에 이용한 로드 셀 및 계측 앰프는 각각 아이코 엔지니어링 가부시키가이샤제 MODEL-3005, MODEL-1015A이다. 시험 결과를 표 4에 나타낸다. 표 4에서는 열처리 온도를 650℃로 한 샘플의 항절 강도를 100%로 하였다. A sample identical to the sample used in the
샘플의 SEM 관찰에 있어서, 열처리 온도를 550℃, 600℃, 650℃, 700℃로 했을 경우, 세라믹 소체(10)의 표면 근방에는 상술한 반응층이 관찰되지 않았다. 한편, 열처리 온도를 750℃로 한 샘플의 SEM 관찰에 있어서는 유리 코팅층(15)과 세라믹 소체(10)의 계면부분에 상술한 반응층이 관찰되었다. In the SEM observation of the sample, when the heat treatment temperature was set to 550 캜, 600 캜, 650 캜, and 700 캜, the above-described reaction layer was not observed in the vicinity of the surface of the
한편, 소결 금속막은 네킹(necking)된 금속입자를 포함하지만, 열처리 온도가 750℃ 이하에서는 금속입자가 충분히 네킹되지 않아, 소결 금속막으로서의 형태를 이루지 않고 있었다. 또한 표 3 및 표 4에 나타내는 결과로부터 알 수 있듯이, 소결 금속막의 경우에는 열처리 온도를 변경해도 충분히 높은 박리 강도와 충분히 높은 항절 강도를 양립시키기가 곤란하다는 것을 알 수 있다. On the other hand, the sintered metal film contains necked metal particles, but the metal particles are not sufficiently necked at a heat treatment temperature of 750 ° C or lower, and the sintered metal film is not formed as a sintered metal film. As can be seen from the results shown in Tables 3 and 4, it can be seen that, in the case of the sintered metal film, it is difficult to achieve a sufficiently high peel strength and a sufficiently high transverse strength even when the heat treatment temperature is changed.
(테이프 박리 시험 2) (Tape peeling test 2)
유리 페이스트의 열처리 온도를 600℃로 하고, 유리 페이스트의 고형분 중 유리분말의 비율을 각각 57.5체적%, 50.0체적%, 42.5체적%, 35.0체적%, 25.0체적%로 한 세라믹 전자부품(1)의 샘플을 20개씩 제작하였다. 한편, 유리 페이스트의 고형분 중의 잔부는 Cu분말이다. 다음으로, 상기 테이프 박리 시험 1과 마찬가지로 해서, 각 샘플에 대하여 테이프 박리 시험 2를 실시하였다. 시험 결과를 표 5에 나타낸다. 도 18에 열처리 온도를 600℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. The ceramic electronic component (1) in which the heat treatment temperature of the glass paste was set to 600 ° C and the proportions of the glass powder in the solid content of the glass paste were 57.5% by volume, 50.0% by volume, 42.5% by volume, 35.0% by volume and 25.0% 20 samples were prepared. On the other hand, the remaining portion of the solid content of the glass paste is a Cu powder. Next, in the same manner as in the
한편, 각 샘플의 유리 코팅층(15)에 포함되는 유리의 비율을 다음과 같이 해서 측정하였다. 각 샘플의 LT면을 W치수의 중앙부까지 단면 연마하고, 그 단면에서의 한쪽 단면 중앙부의 유리 코팅층(15)을 SEM 관찰하였다. 다음으로, SEM 화상(배율 5000배, 가속 전압 15kV)에 있어서, 유리 코팅층(15)에서 그 두께의 1/2이 되는 위치에 내부전극과 수직인 선을 긋고(길이 30㎛), 이 선상에 위치하는 Cu부의 길이와 유리부의 길이를 측정하였다. Cu부의 길이와 유리부의 길이의 비를 유리 코팅층(15)에 포함되는 Cu와 유리의 비율로 하였다. On the other hand, the ratio of the glass contained in the
(항절 시험 2) (Seam test 2)
상기 테이프 박리 시험 2에서 이용한 샘플과 동일한 샘플을 준비하였다. 다음으로, 상기 항절 시험 1과 마찬가지로 해서 각 샘플에 대하여 항절 시험 2를 실시하였다. 시험 결과를 표 6에 나타낸다. 한편, 표 6에서는 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 한 샘플의 항절 강도를 100%로 하였다. A sample identical to the sample used in the tape peeling test 2 was prepared. Next, the seam test 2 was carried out for each sample in the same manner as in the
(테이프 박리 시험 3) (Tape peeling test 3)
유리 페이스트의 열처리 온도를 650℃로 한 것 외에는 테이프 박리 시험 2와 동일하게 해서 샘플을 제작하여 테이프 박리 시험 3을 실시하였다. 시험 결과를 표 7에 나타낸다. 도 19에 열처리 온도를 650℃로 하고 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. A sample was prepared in the same manner as in the tape peeling test 2 except that the heat treatment temperature of the glass paste was changed to 650 캜, and the tape peeling test 3 was carried out. The test results are shown in Table 7. Fig. 19 shows a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is set to 650 ° C and the proportion of the glass powder in the solid content of the glass paste is 42.5% by volume.
(항절 시험 3) (Seam test 3)
상기 테이프 박리 시험 3에서 이용한 샘플과 동일한 샘플을 준비하였다. 다음으로, 상기 항절 시험 2와 마찬가지로 해서 각 샘플에 대하여 항절 시험 3을 실시하였다. 결과를 표 8에 나타낸다. 한편, 열처리 온도는 650℃로 하였다. A sample identical to the sample used in the tape peeling test 3 was prepared. Next, the seam test 3 was carried out for each sample in the same manner as in the seam test 2 described above. The results are shown in Table 8. On the other hand, the heat treatment temperature was set to 650 ° C.
(테이프 박리 시험 4) (Tape peeling test 4)
유리 페이스트의 열처리 온도를 700℃로 한 것 외에는 테이프 박리 시험 2와 동일하게 해서 샘플을 제작하여 테이프 박리 시험 4를 실시하였다. 시험 결과를 표 9에 나타낸다. 도 20에 열처리 온도를 700℃로 하고, 유리 페이스트의 고형분 중 유리분말의 비율을 35.0체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. 도 21에 열처리 온도를 700℃로 하고, 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. 도 22에 열처리 온도를 700℃로 하고, 유리 페이스트의 고형분 중 유리분말의 비율을 50.0체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. 도 23에 열처리 온도를 700℃로 하고, 유리 페이스트의 고형분 중 유리분말의 비율을 57.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. A sample was prepared in the same manner as in the tape peeling test 2 except that the heat treatment temperature of the glass paste was changed to 700 캜, and the tape peeling test 4 was carried out. The test results are shown in Table 9. Fig. 20 shows a cross-sectional photograph of the glass paste layer obtained when the heat treatment temperature is 700 캜 and the ratio of the glass powder in the solid content of the glass paste is 35.0% by volume. Fig. 21 shows a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 700 캜 and the ratio of the glass powder in the solid content of the glass paste is 42.5% by volume. Fig. 22 shows a cross-sectional photograph of a glass paste layer obtained when the heat treatment temperature is 700 캜 and the ratio of the glass powder in the solid content of the glass paste is 50.0% by volume. Fig. 23 shows a cross-sectional photograph of the glass paste layer obtained when the heat treatment temperature is 700 캜 and the ratio of the glass powder in the solid content of the glass paste is 57.5% by volume.
(항절 시험 4) (Seam test 4)
상기 테이프 박리 시험 4에서 이용한 샘플과 동일한 샘플을 준비하였다. 다음으로, 상기 항절 시험 2와 마찬가지로 해서 각 샘플에 대하여 항절 시험 4를 실시하였다. 시험 결과를 표 10에 나타낸다. A sample identical to the sample used in the tape peeling test 4 was prepared. Next, the seam test 4 was carried out for each sample in the same manner as in the seam test 2. The test results are shown in Table 10.
(테이프 박리 시험 5) (Tape peeling test 5)
유리 페이스트의 열처리 온도를 750℃로 한 것 외에는 테이프 박리 시험 2와 동일하게 해서 샘플을 제작하여 테이프 박리 시험 5를 실시하였다. 시험 결과를 표 11에 나타낸다. 도 24에 열처리 온도를 750℃로 하고, 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. 또한 도 25에 열처리 온도를 800℃로 하고, 유리 페이스트의 고형분 중 유리분말의 비율을 42.5체적%로 했을 경우에 얻어지는 유리 페이스트층의 단면 사진을 나타낸다. 도 26에 소성 온도를 600℃로 하고 두께를 20㎛로 한 것 외에는 상기 비교예와 실질적으로 동일하게 해서 형성한 소결 금속막의 단면 사진을 나타낸다. 도 27에 소성 온도를 700℃로 하고 두께를 20㎛로 한 것 외에는 상기 비교예와 실질적으로 동일하게 해서 형성한 소결 금속막의 단면 사진을 나타낸다. 도 28에 소성 온도를 800℃로 하고 두께를 20㎛로 한 것 외에는 상기 비교예와 실질적으로 동일하게 해서 형성한 소결 금속막의 단면 사진을 나타낸다. 한편, 도 26~도 28에 나타내는 샘플의 치수는 1.0mm×0.5mm×0.5mm로 하였다. A sample was prepared in the same manner as in the tape peeling test 2 except that the heat treatment temperature of the glass paste was changed to 750 캜 and a tape peeling test 5 was conducted. The test results are shown in Table 11. 24 shows a cross-sectional photograph of the glass paste layer obtained when the heat treatment temperature is set to 750 ° C and the ratio of the glass powder in the solid content of the glass paste is 42.5% by volume. 25 shows a cross-sectional photograph of the glass paste layer obtained when the heat treatment temperature is 800 ° C and the ratio of the glass powder in the solid content of the glass paste is 42.5% by volume. 26 shows a cross-sectional photograph of the sintered metal film formed in substantially the same manner as in the above Comparative Example except that the sintering temperature was 600 캜 and the thickness was 20 탆. 27 shows a cross-sectional photograph of the sintered metal film formed in substantially the same manner as in the above Comparative Example except that the sintering temperature was 700 캜 and the thickness was 20 탆. 28 shows a cross-sectional photograph of the sintered metal film formed in substantially the same manner as in the above Comparative Example except that the sintering temperature was 800 캜 and the thickness was 20 탆. On the other hand, the dimensions of the samples shown in Figs. 26 to 28 were 1.0 mm x 0.5 mm x 0.5 mm.
(항절 시험 5) (Seam test 5)
상기 테이프 박리 시험 5에서 이용한 샘플과 동일한 샘플을 준비하였다. 다음으로, 상기 항절 시험 2와 마찬가지로 해서 각 샘플에 대하여 항절 시험 5를 실시하였다. 시험 결과를 표 12에 나타낸다. A sample identical to the sample used in the tape peeling test 5 was prepared. Next, the seam test 5 was carried out on each sample in the same manner as in the seam test 2. [ The test results are shown in Table 12.
이상에서 설명한 바와 같이, 본 실시형태에서는 세라믹 소체(10)의 제1 및 제2 내부전극(11, 12)이 노출된 부분 위를 덮도록, 고형분비 35.0체적%~50.0체적%의 유리분말과 금속분말(15a)을 포함하는 유리 페이스트를 도포하고, 600~800℃의 온도로 열처리를 한다. 따라서 유리 페이스트 중의 유리분말을 연화시킬 수 있기 때문에, 세라믹 소체(10)와 유리 코팅층(15)의 접착성을 유지할 수 있으면서 반응층이 형성되지 않는다. 따라서 세라믹 전자부품(1)의 세라믹 소체(10)의 기계적 강도를 유지할 수 있다. As described above, in the present embodiment, a glass powder having a solid content ratio of 35.0 vol.% To 50.0 vol.% Is formed so as to cover the exposed portion of the first and second
(도금막의 피복률 측정) (Coating rate measurement of plated film)
유리 코팅층(15)에서의 금속분말(15a)의 애스펙트비가 각각 1, 3.6, 4.6, 7.4, 14.2인 세라믹 전자부품(1)의 샘플을 각각 5개 제작하였다. 한편, 유리 코팅층(15)의 열처리 조건은 온도를 변화시켜도 도금막의 피복률에는 그다지 영향을 주지 않기 때문에 680℃로만 하였다. 각 샘플을 제작함에 있어서, Cu 도금막의 형성 조건을 각각 전류값 3A, 5A에 있어서 90분간으로 했을 경우의 유리 코팅층(15) 위의 Cu 도금막의 피복률(%)을 측정하였다. 결과를 표 13에 나타낸다.Five samples of the ceramic
Cu 도금막의 피복률(%)은 다음과 같이 해서 측정한 것이다. 각 샘플의 제1 주면에서의 제1 전극단자 중앙부의 SEM 관찰(2000배, 가속 전압은 15kV)에 있어서, 반사 전자상을 2값화 처리하고, 시야 50㎛×50㎛를 100%로 했을 때의 Cu 도금막이 차지하는 면적의 비율(%)을 각각 5개의 샘플에 대하여 구한 평균값을 피복률(%)로 하였다. 또한 금속분말(15a)의 애스펙트비는 상술한 측정방법으로 구한 값이다. Coverage (%) of the Cu plated film was measured as follows. The SEM observation (2000 times, the acceleration voltage: 15 kV) of the center portion of the first electrode terminal on the first main surface of each sample was performed so that the reflection electron image was binarized and the visual field 50 탆 x 50 탆 was 100% (%) Of the area occupied by the Cu plated film was taken as the covering ratio (%) for each of five samples. The aspect ratio of the
금속분말(15a)의 애스펙트비를 1, 전류값을 5A로 했을 경우에 형성된 Cu 도금막의 표면을 SEM 관찰한 사진을 도 15에 나타낸다. 금속분말(15a)의 애스펙트비를 3.6, 전류값을 5A로 했을 경우에 형성된 Cu 도금막의 표면을 SEM 관찰한 사진을 도 16에 나타낸다. 금속분말(15a)의 애스펙트비를 7.4, 전류값을 5A로 했을 경우에 형성된 Cu 도금막의 표면을 SEM 관찰한 사진을 도 17에 나타낸다. A photograph of the surface of the Cu plated film formed when the aspect ratio of the
이상에서 설명한 바와 같이, 본 실시형태에서는 유리 코팅층(15)의 두께방향(T)을 따른 단면에 있어서 금속분말(15a)이 가늘고 긴 형상이다. 이로 인해, 유리 코팅층(15)의 표면에서 금속분말(15a)이 노출되는 면적이 커진다. 따라서 유리 코팅층(15) 표면에서의 도금막의 피복률이 커진다. 따라서 저전류로도 단시간에 도금막을 피복시킬 수 있게 되어 도금 공정을 효율화할 수 있는 동시에, 도금막의 두께방향의 성장을 억제하여 전자부품의 소형화를 도모할 수 있다. As described above, in the present embodiment, the
또한 금속분말(15a)의 애스펙트비가 3.6 이상이 됨으로써 상기의 효과가 보다 현저해진다. Further, when the aspect ratio of the
이하, 본 발명의 바람직한 실시형태의 다른 예에 대하여 설명한다. 단, 이하의 설명에 있어서, 상기 제1 실시형태와 실질적으로 공통된 기능을 가지는 부재는 공통 부호로 참조하고 설명을 생략한다. Hereinafter, another example of the preferred embodiment of the present invention will be described. In the following description, members having functions substantially common to those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
(제2 실시형태) (Second Embodiment)
도 11은 제2 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다. 11 is a schematic perspective view of the ceramic electronic component according to the second embodiment.
상기 제1 실시형태에서는 제1 및 제2 측면(10c, 10d) 위에 제1 및 제2 전극단자(13, 14) 및 유리 코팅층(15)이 형성되어 있는 예에 대하여 설명하였다. 단, 도 11에 나타내는 바와 같이, 제1 및 제2 전극단자(13, 14) 및 유리 코팅층(15)이 제1 및 제2 측면(10c, 10d) 위에 실질적으로 형성되어 있지 않아도 된다. In the first embodiment, the first and
제2 실시형태에 따른 세라믹 전자부품은 예를 들면 다음과 같이 해서 제조할 수 있다. 상술한 제1 실시형태에 따른 세라믹 전자부품(1)의 제조방법과 동일하게 해서 마더 적층체(22)(도 12 참조)를 얻는다. 다음으로, 본 실시형태에서는 도 12에 나타내는 바와 같이, 마더 적층체(22) 위에, 제1 및 제2 전극단자(13, 14)의 제1 및 제2 부분(13a, 13b, 14a, 14b)을 구성하고 있는 부분에 대응된 형상의 도전 패턴(23)을 스크린 인쇄법 등의 적절한 인쇄법으로 형성한다. 다음으로, 마더 적층체(22) 위에, 가상의 컷팅 라인(CL)을 따라 마더 적층체(22)를 컷팅함으로써, 마더 적층체(22)로부터 복수의 소성 전의 세라믹 적층체를 제작한다. The ceramic electronic component according to the second embodiment can be manufactured, for example, as follows. The mother laminate 22 (see Fig. 12) is obtained in the same manner as the method for producing the ceramic
다음으로, 소성 전의 세라믹 적층체를 소성한다. 다음으로, 세라믹 적층체의 양 단면에 유리 페이스트를 도포한다. 다음으로 유리 페이스트를 열처리함으로써, 제1 및 제2 전극단자(13, 14)의 제3 부분(13c, 14c)을 구성하고 있는 부분에 대응된 형상의 유리 코팅층(15)을 형성한다. 다음으로 유리 코팅층(15) 위에 도금을 실시함으로써 제1 및 제2 전극단자(13, 14)를 형성한다. 이렇게 해서 제2 실시형태에 따른 세라믹 전자부품을 제조할 수 있다. Next, the ceramic laminate before firing is fired. Next, glass paste is applied to both end faces of the ceramic laminate. Next, the glass paste is heat-treated to form a
한편, 제1 및 제2 전극단자(13, 14)의 제1 및 제2 부분(13a, 13b, 14a, 14b)에 형성되는 도전 패턴(23)과, 제1 및 제2 전극단자(13, 14)의 제3 부분(13c, 14c)에 도포되는 유리 페이스트는 금속의 종류가 다르거나 무기 필러의 종류가 다르다. 예를 들면 도전 패턴(23)은 Ni와 세라믹 소체(10)에 포함되는 세라믹 재료와 동일한 종류의 세라믹으로 이루어지는 공재(共材)를 포함한다. On the other hand, the
(제3 실시형태) (Third Embodiment)
도 13은 제3 실시형태에 따른 세라믹 전자부품의 약도적 단면도이다. 13 is a schematic cross-sectional view of a ceramic electronic component according to the third embodiment.
상기 제1 실시형태에서는 제1 및 제2 전극단자(13, 14) 및 유리 코팅층(15) 각각이 제1 및 제2 주면(10a, 10b)의 양쪽 위에 형성되어 있는 예에 대하여 설명하였다. 단, 본 발명은 이 구성에 한정되지 않는다. 제1 및 제2 전극단자(13, 14) 및 유리 코팅층(15) 각각은 세라믹 소체(10) 표면의 어느 한 부분 위에 형성되어 있으면 된다. In the first embodiment, the first and
예를 들면 도 13에 나타내는 바와 같이, 제1 및 제2 전극단자(13, 14) 및 유리 코팅층(15) 각각을, 제1 및 제2 주면(10a, 10b) 중 제2 주면(10b) 위에만 형성해도 된다. 13, the first and
(제4 실시형태) (Fourth Embodiment)
도 14는 제4 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다. 14 is a schematic perspective view of the ceramic electronic component according to the fourth embodiment.
상기 제1 실시형태에서는 세라믹 소체(10)의 두께 치수를 DT, 길이 치수를 DL, 폭 치수를 DW로 했을 때에, DT＜DW＜DL인 예에 대하여 설명하였다. 단, 도 14에 나타내는 바와 같이 DW≤DT＜DL이어도 된다. In the first embodiment, an example in which D T < D W < D L is satisfied when the thickness dimension of the
상술한 바와 같이, 본 발명에 의하면, 세라믹 소체의 내부전극이 노출된 부분 위가 유리 코팅층으로 덮여 있기 때문에 내습성이 뛰어난 세라믹 전자부품을 제공할 수 있다. As described above, according to the present invention, a ceramic electronic component excellent in moisture resistance can be provided because the portion where the internal electrode of the ceramic body is exposed is covered with the glass coating layer.
따라서 세라믹 소체의 내부전극이 노출된 부분이 유리 코팅층으로 덮여 있는 구조를 가지고 있다면, 본 발명은 다양한 적층 전자부품에 널리 적용할 수 있다. Therefore, the present invention can be widely applied to various laminated electronic components if the exposed portion of the ceramic body is covered with the glass coating layer.
예를 들어 세라믹 전자부품(1)이 세라믹 압전 소자일 경우에는 세라믹 소체를 압전 세라믹 재료로 형성할 수 있다. 압전 세라믹 재료의 구체예로는 예를 들면 PZT(티탄산 지르콘산납)계 세라믹 재료 등을 들 수 있다. For example, when the ceramic
또한 세라믹 전자부품(1)이 서미스터 소자일 경우에는 세라믹 소체를 반도체 세라믹 재료로 형성할 수 있다. 반도체 세라믹 재료의 구체예로는 예를 들면 스피넬계 세라믹 재료 등을 들 수 있다. When the ceramic
또한 세라믹 전자부품이 인덕터 소자일 경우에는 세라믹 소체를 자성체 세라믹 재료로 형성할 수 있다. 자성체 세라믹 재료의 구체예로는 예를 들면 페라이트 세라믹 재료 등을 들 수 있다. When the ceramic electronic component is an inductor element, the ceramic body may be formed of a magnetic ceramic material. Specific examples of the magnetic ceramic material include ferrite ceramic materials and the like.
Claims (13)
상기 세라믹 소체의 상기 내부전극이 노출된 부분 위를 덮는 유리 코팅층과,
상기 유리 코팅층 바로 위에 마련되어 있으며, 도금막으로 구성된 전극단자를 포함하고,
상기 유리 코팅층은 금속분말이 분산된 유리 매질로 이루어지며,
상기 유리 코팅층은 상기 금속분말과 상기 유리 매질이 고착되어 일체화된 복합막이고,
상기 유리 코팅층의 두께는 1㎛~10㎛이며,
상기 금속분말은 상기 내부전극과 상기 전극단자를 전기적으로 접속하고 있는 도통(導通) 패스를 형성하고 있고,
상기 금속분말은 전부가 일체로 소결되어 있지 않고, 유리 매질이 금속분말의 사이를 연결하도록 연속하여 존재하고 있는 세라믹 전자부품. A ceramic element having an end of the internal electrode exposed on the surface,
A glass coating layer covering the exposed portion of the internal electrode of the ceramic body,
An electrode terminal provided directly on the glass coating layer and composed of a plated film,
Wherein the glass coating layer comprises a glass medium in which metal powder is dispersed,
Wherein the glass coating layer is a composite film in which the metal powder and the glass medium are fixed and integrated,
The thickness of the glass coating layer is 1 占 퐉 to 10 占 퐉,
Wherein the metal powder forms a conduction path for electrically connecting the internal electrode and the electrode terminal,
Wherein all of the metal powder is not sintered integrally, and the glass medium is continuously present so as to connect the metal powder.
상기 유리 코팅층에 있어서 상기 유리의 함유량이 30.2체적%~47.1체적%이고,
상기 유리 코팅층에는 알칼리 토류 금속의 질산염이 포함되어 있지 않은 세라믹 전자부품. The method according to claim 1,
Wherein the content of the glass in the glass coating layer is 30.2 vol% to 47.1 vol%
Wherein the glass coating layer contains no nitrate of an alkaline earth metal.
상기 유리 코팅층의 두께방향을 따라 자른 단면에 있어서, 상기 금속분말이 가늘고 긴 형상인 세라믹 전자부품. The method according to claim 1,
Wherein the metal powder is elongated in the cross section taken along the thickness direction of the glass coating layer.
상기 금속분말이 봉형상 또는 플레이크형상인 세라믹 전자부품. The method of claim 3,
Wherein the metal powder is in the form of a rod or a flake.
상기 금속분말의 애스펙트비가 3.6 이상인 세라믹 전자부품. The method according to claim 3 or 4,
Wherein the metal powder has an aspect ratio of 3.6 or more.
상기 도통 패스 중 적어도 하나는 상기 유리 코팅층의 두께방향을 따라 배치된 복수의 상기 금속분말이 서로 접촉함으로써 형성되어 있는 세라믹 전자부품. 5. The method according to any one of claims 1 to 4,
Wherein at least one of the conductive paths is formed by contacting a plurality of the metal powders disposed along the thickness direction of the glass coating layer with each other.
상기 금속분말의 주성분은 상기 내부전극의 주성분과 다른 세라믹 전자부품. 5. The method according to any one of claims 1 to 4,
Wherein the main component of the metal powder is different from the main component of the internal electrode.
상기 금속분말의 코어부는 Cu로 이루어지는 세라믹 전자부품. 5. The method according to any one of claims 1 to 4,
Wherein the core portion of the metal powder is made of Cu.
상기 유리 코팅층의 두께방향을 따라 자른 단면에 있어서, 상기 도통 패스를 구성하고 있는 상기 금속분말의 표면이 비(非)직선형상인 세라믹 전자부품. 5. The method according to any one of claims 1 to 4,
Wherein the surface of the metal powder constituting the conduction path is a non-linear shape in cross section cut along the thickness direction of the glass coating layer.
상기 도통 패스는 상대적으로 가는 부분과 상대적으로 굵은 부분을 각각 복수개 가지는 세라믹 전자부품. 5. The method according to any one of claims 1 to 4,
Wherein the conductive path has a relatively thin portion and a plurality of relatively thick portions.
상기 도금막의 상기 유리 코팅층에 접한 부분이 Cu 도금막 또는 Ni 도금막으로 구성되어 있는 세라믹 전자부품. 5. The method according to any one of claims 1 to 4,
And a portion of the plated film in contact with the glass coating layer is composed of a Cu plated film or a Ni plated film.
상기 유리 페이스트를 600℃~800℃로 열처리하여, 세라믹 소체의 내부전극이 노출된 부분 위에, 상기 금속분말과 유리 매질이 고착되어 일체화된 복합막인 유리 코팅층을 형성하는 공정을 포함하고,
상기 유리 코팅층에 있어서, 상기 금속분말은, 상기 내부전극과 전극단자를 전기적으로 접속하고 있는 도통 패스를 형성하고 있고, 상기 금속분말은 모두가 일체로 소성되어 있지 않으며, 유리 매질이 금속분말 사이를 연결하도록 연속하여 존재하고 있고,
상기 유리 코팅층 바로 위에 도금막으로 이루어지는 전극단자를 형성하는 공정을 더 포함하는 세라믹 전자부품의 제조방법. A step of applying a glass paste containing a glass powder and a metal powder having a solid fraction of 35 vol.% To 50 vol.% On the exposed portion of the internal electrode of the ceramic body,
The glass paste is thermally treated at a temperature of 600 ° C to 800 ° C to form a glass coating layer which is a composite film in which the metal powder and the glass medium are fixed on the exposed portion of the internal electrode of the ceramic body,
In the glass coating layer, the metal powder forms a conduction path that electrically connects the internal electrode and the electrode terminal, and the metal powder is not entirely sintered, and a glass medium is formed between the metal powders Are continuously connected to each other,
And forming an electrode terminal made of a plated film directly on the glass coating layer.
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012022324 | 2012-02-03 | ||
| JP2012022323 | 2012-02-03 | ||
| JPJP-P-2012-022321 | 2012-02-03 | ||
| JP2012022321 | 2012-02-03 | ||
| JPJP-P-2012-022324 | 2012-02-03 | ||
| JPJP-P-2012-022323 | 2012-02-03 | ||
| JPJP-P-2012-284454 | 2012-12-27 | ||
| JP2012284454A JP5799948B2 (en) | 2012-02-03 | 2012-12-27 | Ceramic electronic component and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130090335A KR20130090335A (en) | 2013-08-13 |
| KR101594055B1 true KR101594055B1 (en) | 2016-02-15 |
Family
ID=48926895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130007366A KR101594055B1 (en) | 2012-02-03 | 2013-01-23 | Ceramic electronic component and manufacturing method therefor |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101594055B1 (en) |
| CN (1) | CN103247438B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11842853B2 (en) | 2020-12-18 | 2023-12-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayered electronic component and method of manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6373247B2 (en) * | 2015-07-27 | 2018-08-15 | 太陽誘電株式会社 | Multilayer ceramic electronic component and manufacturing method thereof |
| CN111952075A (en) * | 2020-09-16 | 2020-11-17 | 大连达利凯普科技股份公司 | Sintering process for inhibiting glass component precipitation and improving coating binding force |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209415A (en) | 2004-01-20 | 2005-08-04 | Daiken Kagaku Kogyo Kk | Conductive paste and manufacturing method of ceramic electronic component |
| JP2012019159A (en) | 2010-07-09 | 2012-01-26 | Tdk Corp | Ceramic electronic component |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243029A (en) * | 1998-02-26 | 1999-09-07 | Kyocera Corp | Conducting paste for terminal and laminated ceramic capacitor |
| JP2005228610A (en) * | 2004-02-13 | 2005-08-25 | Murata Mfg Co Ltd | Conductive paste and ceramic electronic component |
| JP2007036003A (en) * | 2005-07-28 | 2007-02-08 | Kyocera Corp | Laminated capacitor |
| JP2011049351A (en) * | 2009-08-27 | 2011-03-10 | Kyocera Corp | Laminated ceramic capacitor |
-
2013
- 2013-01-23 KR KR1020130007366A patent/KR101594055B1/en active IP Right Grant
- 2013-01-31 CN CN201310038527.9A patent/CN103247438B/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209415A (en) | 2004-01-20 | 2005-08-04 | Daiken Kagaku Kogyo Kk | Conductive paste and manufacturing method of ceramic electronic component |
| JP2012019159A (en) | 2010-07-09 | 2012-01-26 | Tdk Corp | Ceramic electronic component |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11842853B2 (en) | 2020-12-18 | 2023-12-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayered electronic component and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130090335A (en) | 2013-08-13 |
| CN103247438A (en) | 2013-08-14 |
| CN103247438B (en) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101648392B1 (en) | Ceramic electronic component and glass paste | |
| KR101535838B1 (en) | Ceramic electronic component | |
| JP5799948B2 (en) | Ceramic electronic component and method for manufacturing the same | |
| KR101547677B1 (en) | Ceramic electronic component | |
| KR101678103B1 (en) | Ceramic electronic component | |
| CN111952076B (en) | Electronic component mounting structure and method for manufacturing same | |
| JP2015035581A (en) | Ceramic electronic component and method for manufacturing the same | |
| CN115036136B (en) | Ceramic electronic component | |
| CN116884769A (en) | Electronic component and method for manufacturing electronic component | |
| KR102107032B1 (en) | Glass composition, paste for external electrode including the same and multi-layer ceramic electronic part | |
| CN114334442A (en) | Multilayer ceramic capacitor | |
| CN114334441A (en) | Multilayer ceramic capacitor | |
| CN114334443A (en) | Multilayer ceramic capacitor | |
| KR101594055B1 (en) | Ceramic electronic component and manufacturing method therefor | |
| KR20130027784A (en) | Conductive paste for external electrode, multi-layered ceramic electronic parts fabricated by using the same and fabricating method thereof | |
| KR20220109122A (en) | Chip device and method for manufacturing the same | |
| JP2023117364A (en) | Multilayer electronic component and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200120 Year of fee payment: 5 |