JP2015043424A - Multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor Download PDF

Info

Publication number
JP2015043424A
JP2015043424A JP2014165003A JP2014165003A JP2015043424A JP 2015043424 A JP2015043424 A JP 2015043424A JP 2014165003 A JP2014165003 A JP 2014165003A JP 2014165003 A JP2014165003 A JP 2014165003A JP 2015043424 A JP2015043424 A JP 2015043424A
Authority
JP
Japan
Prior art keywords
metal layer
sintered metal
ceramic capacitor
multilayer ceramic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014165003A
Other languages
Japanese (ja)
Inventor
真由実 山田
Mayumi Yamada
真由実 山田
石田 淳
Atsushi Ishida
淳 石田
誠 杉浦
Makoto Sugiura
誠 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014165003A priority Critical patent/JP2015043424A/en
Publication of JP2015043424A publication Critical patent/JP2015043424A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor having an external electrode which has high resistance against impacts from outside and deflection of a substrate after mounting on the substrate and also has excellent moisture resistance.SOLUTION: A multilayer ceramic capacitor 50 includes: a ceramic element body 10 including a dielectric layer 1 and a plurality of internal electrodes 2 disposed on a plurality of borders between the dielectric layers; and an external electrode 5 conducting with the internal electrodes, and is configured so that the external electrode includes a first sinter metal layer 12, a second sinter metal layer 22, and a plating layer 32; the first sinter metal layer is directly formed only on a first and second end surfaces 21a, 21b of the ceramic element body; the second sinter metal layer 22 covers the first sinter metal layer and is formed so as to wrap around a first and second principal surfaces 11a, 11b and a first and second side surfaces 31a, 31b of the ceramic element body; and the plating layer 32 is formed so as to cover the whole second sinter metal layer.

Description

本発明は、積層セラミックコンデンサに関し、詳しくは、内部電極を備えたセラミック素体の表面に、内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサに関する。   The present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor having a structure in which an external electrode is disposed on a surface of a ceramic body having an internal electrode so as to be electrically connected to the internal electrode.

代表的なセラミック電子部品の一つに、例えば、特許文献1に開示されているような積層セラミックコンデンサがある。   One typical ceramic electronic component is, for example, a multilayer ceramic capacitor as disclosed in Patent Document 1.

この積層セラミックコンデンサは、図3に示すように、誘電体層106と、内部電極107,108を備えた素体(セラミック素体)102と外部電極103,104とを備えている。
外部電極103,104は、素体102の端面102a,102b側に配置され、端面102a,102bと、主面102c,102dの一部および側面の一部と、を覆うように形成されている。
また、外部電極103,104は、端面102a,102bに形成された焼き付け電極131a,141aと、めっき層131b,141bと、主面102c,102dの一部および側面の一部とを覆うように形成された薄膜電極132,142と、薄膜電極132,142を覆うように形成され、NiまたはNi合金からなる第一めっき層133,143と、第一めっき層133,143を覆うように形成され、SnまたはSn合金からなるめっき層134,144とを有している。
As shown in FIG. 3, the multilayer ceramic capacitor includes a dielectric layer 106, an element body (ceramic element body) 102 including internal electrodes 107 and 108, and external electrodes 103 and 104.
The external electrodes 103 and 104 are disposed on the end faces 102a and 102b side of the element body 102, and are formed to cover the end faces 102a and 102b, part of the main faces 102c and 102d, and part of the side faces.
Further, the external electrodes 103 and 104 are formed so as to cover the baking electrodes 131a and 141a formed on the end faces 102a and 102b, the plating layers 131b and 141b, a part of the main faces 102c and 102d, and a part of the side face. Formed so as to cover the thin film electrodes 132 and 142, the first plating layers 133 and 143 made of Ni or Ni alloy, and the first plating layers 133 and 143, And plating layers 134 and 144 made of Sn or Sn alloy.

しかしながら、特許文献1に開示されている外部電極は、一層の焼き付け電極(焼結金属)131a,141aがセラミック素体102の端面102a,102bに配設された構造とされており、一層の焼き付け電極(焼結金属)131a,141aで、内部電極107,108との接続信頼性を確保しようとすると、セラミック素体102と焼き付け電極(焼結金属)131a,141aとの接合を確実にすることが必要になり、そのためには、例えば、焼き付け電極(焼結金属)にガラス成分を多く含有させることが必要となり、形成された焼き付け電極(焼結金属)は硬く、外部からの衝撃などに対する耐性が低く、必ずしも十分な信頼性を確保できないという問題点がある。   However, the external electrode disclosed in Patent Document 1 has a structure in which one layer of baking electrodes (sintered metal) 131a and 141a is disposed on the end faces 102a and 102b of the ceramic body 102, and one layer of baking is performed. In order to secure the connection reliability between the electrodes (sintered metal) 131a and 141a and the internal electrodes 107 and 108, the bonding between the ceramic body 102 and the baked electrodes (sintered metal) 131a and 141a is ensured. For this purpose, for example, it is necessary to contain a lot of glass components in the baked electrode (sintered metal), and the formed baked electrode (sintered metal) is hard and resistant to external impacts, etc. However, there is a problem that sufficient reliability cannot be ensured.

また、耐衝撃性などの特性を向上させようとすると、例えば、焼き付け電極(焼結金属)131a,141a内に空隙を形成し、撓み応力を緩和することが必要となるが、そのような空隙を形成すると、内部電極107,108との接続信頼性が低下したり、外部電極103,104にめっきを施す際のめっき液やめっき後の洗浄に用いる洗浄水が侵入し、特性や信頼性を低下させたりするという問題点がある。   Further, in order to improve characteristics such as impact resistance, for example, it is necessary to form voids in the baked electrodes (sintered metal) 131a and 141a to alleviate the bending stress. If the electrode is formed, the connection reliability with the internal electrodes 107 and 108 is lowered, or the plating solution used when plating the external electrodes 103 and 104 or the cleaning water used for cleaning after plating enters, and the characteristics and reliability are reduced. There is a problem of lowering.

特開2013−165180号公報JP 2013-165180 A

本発明は、上記課題を解決するものであり、外部からの衝撃や、基板への実装後の基板の撓みなどに対する耐性が高く、かつ、耐湿性にも優れた外部電極を有する信頼性の高い積層セラミックコンデンサを提供することを目的とする。   The present invention solves the above-mentioned problems, and has high resistance to external impacts, flexure of the substrate after mounting on the substrate, and the like, and has a highly reliable external electrode having excellent moisture resistance. An object is to provide a multilayer ceramic capacitor.

上記課題を解決するために、本発明の積層セラミックコンデンサは、
誘電体セラミックからなる誘電体層と、前記誘電体層間の複数の界面に配設された複数の内部電極とを備えたセラミック素体であって、第1の主面および前記第1の主面と対向する第2の主面と、前記第1の主面に直交する第1の端面および前記第1の端面と対向する第2の端面と、前記第1の端面に直交する第1の側面および前記第1の側面と対向する第2の側面とを備える直方体形状を有し、前記複数の内部電極が交互に前記第1の端面および第2の端面に引き出されたセラミック素体と、
前記セラミック素体に、前記第1の端面および第2の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
を備えた積層セラミックコンデンサであって、
前記外部電極が、第1の焼結金属層と、第2の焼結金属層と、めっき層とを備え、
前記第1の焼結金属層は、前記セラミック素体の前記第1および第2の端面にのみ、直接に形成され、
前記第2の焼結金属層は、前記第1の焼結金属層を覆い、かつ前記セラミック素体の前記第1および第2の主面、および前記第1および第2の側面に回り込むように形成され、
前記めっき層は、前記第2の焼結金属層の全体を覆うように形成されていること
を特徴としている。
In order to solve the above problems, the multilayer ceramic capacitor of the present invention is
A ceramic body comprising a dielectric layer made of a dielectric ceramic, and a plurality of internal electrodes disposed at a plurality of interfaces between the dielectric layers, wherein the first main surface and the first main surface A second main surface opposite to the first main surface, a second end surface orthogonal to the first main surface, a second end surface opposite to the first end surface, and a first side surface orthogonal to the first end surface And a ceramic body having a rectangular parallelepiped shape including a first side surface and a second side surface opposite to the first side surface, wherein the plurality of internal electrodes are alternately drawn to the first end surface and the second end surface;
A multilayer ceramic capacitor comprising a pair of external electrodes disposed on the ceramic body so as to be electrically connected to the internal electrodes drawn out to the first end surface and the second end surface;
The external electrode includes a first sintered metal layer, a second sintered metal layer, and a plating layer,
The first sintered metal layer is directly formed only on the first and second end faces of the ceramic body,
The second sintered metal layer covers the first sintered metal layer and wraps around the first and second main surfaces and the first and second side surfaces of the ceramic body. Formed,
The plating layer is formed so as to cover the entire second sintered metal layer.

また、本発明の積層セラミックコンデンサにおいては、
前記第1の焼結金属層と、前記第2の焼結金属層とは、ガラス成分を含有し、かつ、
前記第1の焼結金属層と、前記第2の焼結金属層とでは、前記ガラス成分の含有量が異なること
が好ましい。
In the multilayer ceramic capacitor of the present invention,
The first sintered metal layer and the second sintered metal layer contain a glass component, and
The glass component content is preferably different between the first sintered metal layer and the second sintered metal layer.

第1の焼結金属層と第2の焼結金属層の両方がガラス成分を含有させ、かつ、両者のガラス成分の含有量を異ならせることにより、第1の焼結金属層と第2の焼結金属層の特性を異ならせ、第1の焼結金属層と第2の焼結金属層に意図するような特性を付与することが可能になる。例えば、第1の焼結金属層に優れた固着力や耐湿性を付与したり、第2の焼結金属層に空隙を多く含ませて外部からの衝撃に対する優れた耐性を付与したりすることが可能になる。   Both the first sintered metal layer and the second sintered metal layer contain a glass component, and by making the contents of the glass components different, the first sintered metal layer and the second sintered metal layer By making the characteristics of the sintered metal layer different, it is possible to impart intended characteristics to the first sintered metal layer and the second sintered metal layer. For example, giving excellent adhesion and moisture resistance to the first sintered metal layer, or adding a lot of voids to the second sintered metal layer to give excellent resistance to external impact Is possible.

また、前記第1の焼結金属層が、前記第2の焼結金属層よりも多くのガラス成分を含有していることが好ましい。   Moreover, it is preferable that the first sintered metal layer contains more glass components than the second sintered metal layer.

第1の焼結金属層が、第2の焼結金属層よりも多くのガラス成分を含有するようにした場合、第1の焼結金属層のセラミック素体への固着力を向上させて、内部電極との間で十分な接続信頼性が得られるようにしたり、緻密な第1の焼結金属層を形成して耐湿性を向上させたりすることができるようになるとともに、ガラス成分の含有量の少ない第2の焼結金属層に空隙を多く含ませて、耐衝撃性に優れた焼結金属層、あるいは、セラミック素体に大きな圧縮応力を加えることのない焼結金属層を形成することが可能になり、本発明をより実効あらしめることができる。   When the first sintered metal layer contains more glass components than the second sintered metal layer, the adhesion of the first sintered metal layer to the ceramic body is improved, It is possible to obtain sufficient connection reliability with the internal electrode or to form a dense first sintered metal layer to improve moisture resistance, and to contain a glass component A large amount of voids are included in the second sintered metal layer having a small amount to form a sintered metal layer excellent in impact resistance or a sintered metal layer that does not apply a large compressive stress to the ceramic body. This makes it possible to make the present invention more effective.

また、前記第2の焼結金属層が、第1の焼結金属層よりも多くの空隙を含んでいる場合、セラミック素体に大きな圧縮応力を加えることのない第2の焼結金属層を形成したり、外部からの衝撃に対する耐性に優れた第2の焼結金属層を形成したりすることが可能になり、本発明をより実効あらしめることができる。   In addition, when the second sintered metal layer includes more voids than the first sintered metal layer, the second sintered metal layer that does not apply a large compressive stress to the ceramic body is provided. It is possible to form the second sintered metal layer having excellent resistance to external impact, and the present invention can be more effectively realized.

本発明の積層セラミックコンデンサでは、セラミック素体の端面にのみ、直接に形成された第1の焼結金属層と、第1の焼結金属層を覆い、かつセラミック素体の主面および側面に回り込むように形成された第2の焼結金属層を備えており、セラミック素体の端面上には2層の焼結金属層が形成されているため、一層しか存在しない場合に比べて、外部からの衝撃に対する耐性を向上させ、また、水分やめっき液の浸入に対する耐性を向上させることができる。また、第1の焼結金属層は端面にのみ形成されているため、圧縮応力がセラミック素体にかかることを抑制することができる。   In the multilayer ceramic capacitor of the present invention, the first sintered metal layer directly formed only on the end surface of the ceramic body, the first sintered metal layer, and the main surface and side surfaces of the ceramic body are covered. Since the second sintered metal layer is formed so as to wrap around, and two sintered metal layers are formed on the end face of the ceramic body, the outer surface of the ceramic element body is external as compared with the case where only one layer exists. It is possible to improve resistance to impacts from water and to improve resistance to intrusion of moisture and plating solution. Moreover, since the 1st sintered metal layer is formed only in the end surface, it can suppress that a compressive stress is applied to a ceramic body.

さらに、本発明の積層セラミックコンデンサは、第1の焼結金属層と第2の焼結金属層を上述のような態様で組み合わせて用いており、第1の焼結金属層は、端面にのみに形成され、主面や側面に回り込んでいないため、例えば、ガラス成分を多く含ませて、第1の焼結金属層として、セラミック素体の端面への固着力が大きく、内部電極との導通信頼性や耐湿性に優れた、高密度の焼結金属層を形成した場合にも、第1の焼結金属層の圧縮応力によりセラミック素体にクラックが生じたりするようなことを防止することが可能になる。また、第1の焼結金属層を覆うとともに、セラミック素体の第1および第2の主面、および第1および第2の側面に回り込むように形成されている第2の焼結金属層については、例えば、ガラス成分の含有量を少なくして、低密度で、空隙を含み、耐衝撃性に優れた焼結金属層とすることにより、例えば、基板の実装ランド上に実装する際の実装の容易さや確実性に優れた電極形状を確保するとともに、外部からの衝撃や、基板への実装後における基板の撓みなどに対する耐性の高い外部電極を備えた信頼性の高い積層セラミックコンデンサを提供することが可能になる。   Furthermore, the multilayer ceramic capacitor of the present invention uses the first sintered metal layer and the second sintered metal layer in combination as described above, and the first sintered metal layer is formed only on the end face. For example, the first sintered metal layer contains a large amount of glass component and has a large adhering force to the end face of the ceramic element body, so that the inner electrode and the inner electrode Even when a high-density sintered metal layer with excellent conduction reliability and moisture resistance is formed, the ceramic body is prevented from cracking due to the compressive stress of the first sintered metal layer. It becomes possible. Further, the second sintered metal layer is formed so as to cover the first sintered metal layer and to wrap around the first and second main surfaces and the first and second side surfaces of the ceramic body. For example, by mounting a low-density sintered metal layer with a low density, voids, and excellent impact resistance, for example, when mounting on a mounting land on a substrate A highly reliable multilayer ceramic capacitor with an external electrode that is highly resistant to impacts from the outside and bending of the substrate after mounting on the substrate, while ensuring an electrode shape with excellent ease and certainty It becomes possible.

すなわち、本発明では、上述のような、セラミック素体の端面にのみ形成された第1の焼結金属層と、上記第1の焼結金属層を覆うとともに、セラミック素体の第1および第2の主面、および第1および第2の側面に回り込む第2の焼結金属層とを組み合わせて、所望の特性を備えた外部電極を形成するようにしていることから、内部電極との接続信頼性が高く、耐湿性に優れ、外部からの衝撃や、基板の撓みなどに対する耐性の高い信頼性の高い積層セラミックコンデンサを提供することができる。   That is, in the present invention, as described above, the first sintered metal layer formed only on the end face of the ceramic body, the first sintered metal layer, and the first and second ceramic body bodies are covered. Since the external electrode having desired characteristics is formed by combining the two main surfaces and the second sintered metal layer that goes around the first and second side surfaces, the connection to the internal electrode is possible. It is possible to provide a highly reliable multilayer ceramic capacitor with high reliability, excellent moisture resistance, and high resistance to external impacts and substrate deflection.

本発明の一実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。It is a front sectional view showing the composition of the multilayer ceramic capacitor concerning one embodiment of the present invention. 本発明の一実施形態にかかる積層セラミックコンデンサの外観構成を示す斜視図である。1 is a perspective view showing an external configuration of a multilayer ceramic capacitor according to an embodiment of the present invention. 従来の積層セラミックコンデンサの外部電極の構成を示す正面断面図である。It is front sectional drawing which shows the structure of the external electrode of the conventional multilayer ceramic capacitor.

以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。   Embodiments of the present invention will be described below to describe the features of the present invention in more detail.

図1は、本発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサ50の構成を示す正面断面図、図2は積層セラミックコンデンサ50の外観構成を示す斜視図である。   FIG. 1 is a front sectional view showing a configuration of a multilayer ceramic capacitor 50 according to one embodiment (Embodiment 1) of the present invention, and FIG. 2 is a perspective view showing an external configuration of the multilayer ceramic capacitor 50.

この積層セラミックコンデンサ50は、図1に示すように、誘電体セラミックからなる誘電体層1と、誘電体層1間の複数の界面に配設された複数の内部電極2(2a,2b)とを備えたセラミック素体10と、セラミック素体10の外表面に、内部電極2(2a,2b)と導通するように配設された一対の外部電極5(5a,5b)を備えている。   As shown in FIG. 1, the multilayer ceramic capacitor 50 includes a dielectric layer 1 made of a dielectric ceramic, and a plurality of internal electrodes 2 (2a, 2b) disposed at a plurality of interfaces between the dielectric layers 1. And a pair of external electrodes 5 (5a, 5b) disposed on the outer surface of the ceramic body 10 so as to be electrically connected to the internal electrodes 2 (2a, 2b).

セラミック素体10を構成する誘電体層1は、BaTiO3系や、CaZrO3系のセラミック誘電体から形成されている。
また、内部電極2は、NiもしくはCuなどの卑金属を主成分とする金属層である。
The dielectric layer 1 constituting the ceramic body 10 is made of a BaTiO 3 -based or CaZrO 3 -based ceramic dielectric.
The internal electrode 2 is a metal layer mainly composed of a base metal such as Ni or Cu.

セラミック素体10は、直方体形状を有しており、第1の主面11aおよび第1の主面11aと対向する第2の主面11bと、第1の主面11aに直交する第1の端面21aおよび第1の端面21aと対向する第2の端面21bと、第1の端面21aに直交する第1の側面31aおよび第1の側面31aと対向する第2の側面31bとを備えている。   The ceramic body 10 has a rectangular parallelepiped shape, and includes a first main surface 11a, a second main surface 11b facing the first main surface 11a, and a first main surface 11a orthogonal to the first main surface 11a. An end surface 21a, a second end surface 21b facing the first end surface 21a, a first side surface 31a orthogonal to the first end surface 21a, and a second side surface 31b facing the first side surface 31a are provided. .

なお、第1の主面11aと第2の主面11bを結ぶ方向を高さ方向とした場合に、この高さ方向が誘電体層1および内部電極2(2a,2b)の積層方向となる。   When the direction connecting the first main surface 11a and the second main surface 11b is the height direction, the height direction is the stacking direction of the dielectric layer 1 and the internal electrodes 2 (2a, 2b). .

また、この実施形態において、セラミック素体10は面取りされ、第1および第2の端面21a,21bと、第1および第2の主面11a,11b、第1および第2の側面31a,31bとの間に形成される稜線部は面取りされて丸みが付けられている。   In this embodiment, the ceramic body 10 is chamfered, the first and second end faces 21a and 21b, the first and second main faces 11a and 11b, the first and second side faces 31a and 31b, The ridge formed between the chamfers is chamfered and rounded.

第1の端面21aと第2の端面21aには、複数の内部電極2(2a,2b)が交互に引き出されており、第1の端面21aには内部電極2aが引き出され、第2の端面21bには内部電極2bが引き出されている。   A plurality of internal electrodes 2 (2a, 2b) are alternately drawn out from the first end face 21a and the second end face 21a, the internal electrode 2a is drawn out from the first end face 21a, and the second end face The internal electrode 2b is drawn out to 21b.

そして、この積層セラミックコンデンサ50において、外部電極5(5a,5b)は、第1の焼結金属層12(12a,12b)、第2の焼結金属層22(22a,22b)、および、めっき層32(32a,32b)を備えた構造とされている。   In the multilayer ceramic capacitor 50, the external electrode 5 (5a, 5b) includes the first sintered metal layer 12 (12a, 12b), the second sintered metal layer 22 (22a, 22b), and plating. The structure includes the layer 32 (32a, 32b).

第1の焼結金属層12(12a,12b)は、セラミック素体10の第1の端面21aおよび第2の端面21bにのみ、直接に形成されている。ここで、第1の端面21aおよび第2の端面21bは、稜線部の丸みを帯びた領域にはかからない平坦な領域をいう。
なお、第1の焼結金属層12については、一定の固着力および耐湿性を確保する見地から、ガラス成分を後述の第2の焼結金属層22よりも多く含有するように構成することが好ましく、空隙は第2の焼結金属層22より少ない方がより好ましい。
The first sintered metal layer 12 (12a, 12b) is directly formed only on the first end surface 21a and the second end surface 21b of the ceramic body 10. Here, the 1st end surface 21a and the 2nd end surface 21b say the flat area | region which does not cover the roundish area | region of a ridgeline part.
In addition, about the 1st sintered metal layer 12, it is comprised from the viewpoint of ensuring fixed adhesion and moisture resistance so that it may contain more glass components than the below-mentioned 2nd sintered metal layer 22. FIG. Preferably, the number of voids is smaller than that of the second sintered metal layer 22.

また、第2の焼結金属層22(22a,22b)は、第1の焼結金属層12(12a,12b)を覆い、かつセラミック素体10の第1および第2の主面11a,11b、および第1および第2の側面31a,31bに回り込むように形成されている。
この第2の焼結金属層22については、は、耐撓み性や耐衝撃性を確保する見地から、上述の第1の焼結金属層12よりも、空隙が多く含まれることが好ましく、特に、ガラス成分を第1の焼結金属層12よりも少なく含有させることがより好ましい。
The second sintered metal layer 22 (22a, 22b) covers the first sintered metal layer 12 (12a, 12b), and the first and second main surfaces 11a, 11b of the ceramic body 10. , And the first and second side surfaces 31a and 31b.
The second sintered metal layer 22 preferably contains more voids than the first sintered metal layer 12 described above, particularly from the viewpoint of ensuring flexibility and impact resistance. More preferably, the glass component is contained less than the first sintered metal layer 12.

さらに、めっき層32(32a,32b)は、第2の焼結金属層22(22a,22b)の全体を覆うように形成されている。
また、この実施形態では、めっき層32(32a,32b)は、Niめっき層33(33a,33b)と、その上に形成されたSnめっき層34(34a,34b)を備えた2層構造のめっき層とされている。
Furthermore, the plating layer 32 (32a, 32b) is formed so as to cover the entire second sintered metal layer 22 (22a, 22b).
In this embodiment, the plating layer 32 (32a, 32b) has a two-layer structure including the Ni plating layer 33 (33a, 33b) and the Sn plating layer 34 (34a, 34b) formed thereon. It is a plating layer.

第1および第2の焼結金属層12,22は、CuまたはNiを導電成分とする導電ペーストを焼き付けることにより形成された焼結金属層である。
なお、第1の焼結金属層12と第2の焼結金属層22とは、主たる導電成分を同じくするものであってもよく、また、異なるものであってもよい。
The first and second sintered metal layers 12 and 22 are sintered metal layers formed by baking a conductive paste containing Cu or Ni as a conductive component.
The first sintered metal layer 12 and the second sintered metal layer 22 may have the same main conductive component or may be different.

この実施形態では、積層セラミックコンデンサ50として、
(a)外部電極を含めた寸法が、長さ(L):0.6mm、幅(W):0.3mm、高さ(T):0.3mmの積層セラミックコンデンサと、
(b)外部電極を含めた寸法が、長さ(L):0.4mm、幅(W):0.2mm、高さ(T):0.2mmの積層セラミックコンデンサと
を作製した。
ただし、本発明は上述のような寸法の積層セラミックコンデンサに限られるものではなく、異なる寸法の積層セラミックコンデンサにも適用することが可能である。
In this embodiment, as the multilayer ceramic capacitor 50,
(A) Multi-layer ceramic capacitor having dimensions including an external electrode: length (L): 0.6 mm, width (W): 0.3 mm, height (T): 0.3 mm;
(B) A monolithic ceramic capacitor having the dimensions including the external electrode, length (L): 0.4 mm, width (W): 0.2 mm, and height (T): 0.2 mm was produced.
However, the present invention is not limited to the monolithic ceramic capacitor having the dimensions as described above, and can be applied to monolithic ceramic capacitors having different dimensions.

また、上述のような寸法の積層セラミックコンデンサの場合、通常、第1の焼結金属層12の厚みが0.5μm〜10μmの範囲にあり、第2の焼結金属層22の厚みが0.5〜20μmの範囲にあることが望ましい。
ただし、第1の焼結金属層12および第2の焼結金属層22の厚みは上述の範囲に限られるものではなく、他の厚みとすることも可能である。
In the case of the multilayer ceramic capacitor having the dimensions as described above, the thickness of the first sintered metal layer 12 is usually in the range of 0.5 μm to 10 μm, and the thickness of the second sintered metal layer 22 is 0.00. It is desirable to be in the range of 5-20 μm.
However, the thickness of the 1st sintered metal layer 12 and the 2nd sintered metal layer 22 is not restricted to the above-mentioned range, It is also possible to set it as another thickness.

次に、この積層セラミックコンデンサ50の製造方法について説明する。
まず、BaTiO3もしくはCaZrO3を主成分とする誘電体セラミック粉末にバインダーと溶剤を配合して分散させたセラミック原料スラリーを、PETフィルムなどの樹脂フィルム上に薄く伸ばしてシート状に成形することにより、セラミックグリーンシートを作製する。なお、BaTiO3のTi100モル部に対して、Dyが1.0モル部、Mgが1.3モル部となるように添加されている。
Next, a method for manufacturing the multilayer ceramic capacitor 50 will be described.
First, a ceramic raw material slurry in which a binder and a solvent are mixed and dispersed in a dielectric ceramic powder mainly composed of BaTiO 3 or CaZrO 3 is thinly stretched on a resin film such as a PET film and formed into a sheet shape. A ceramic green sheet is prepared. Note that Dy is added in an amount of 1.0 mol and Mg is added in an amount of 1.3 mol with respect to 100 mol of Ti in BaTiO 3 .

それから、セラミックグリーンシート上に、スクリーン印刷、グラビア印刷などの方法を用いて、導電ペーストを印刷し、内部電極パターンを形成する。そして、内部電極パターンが形成されたセラミックグリーンシートと、内部電極パターンが形成されていないセラミックグリーンシート(外層用セラミックグリーンシート)を、所定の順序で、所定枚数積み重ねる。   Then, a conductive paste is printed on the ceramic green sheet using a method such as screen printing or gravure printing to form an internal electrode pattern. Then, a predetermined number of ceramic green sheets on which internal electrode patterns are formed and ceramic green sheets on which no internal electrode patterns are formed (ceramic green sheets for outer layers) are stacked in a predetermined order.

そして、得られた積層ブロックを、プレスして、各セラミックグリーンシートを圧着する。積層ブロックをプレスするにあたっては、例えば、圧着ブロックを樹脂フィルムで挟み、静水圧プレスなどの方法によりプレスを行う。   And the obtained laminated block is pressed and each ceramic green sheet is crimped | bonded. In pressing the laminated block, for example, the pressure-bonding block is sandwiched between resin films and pressed by a method such as isostatic pressing.

その後、プレスされた積層圧着体を、押切り、切削などの方法を用いて、直方体形状のチップ(個片)に分割した後、バレル研磨を行う。   Thereafter, the pressed laminated pressure-bonded body is divided into rectangular parallelepiped-shaped chips (pieces) using a method such as pressing and cutting, and then barrel polishing is performed.

バレル研磨を行ったチップ(焼成後にセラミック素体10(図1)となる個片)を、所定の温度に加熱してバインダーを除去した後、例えば、900〜1000℃で本焼成を行い、直方体形状のセラミック素体を得る。本焼成することで内部電極にDyが拡散する。   The barrel-polished chip (the piece that becomes the ceramic body 10 (FIG. 1) after firing) is heated to a predetermined temperature to remove the binder, and then fired at, for example, 900 to 1000 ° C. to obtain a rectangular parallelepiped. A shaped ceramic body is obtained. Dy diffuses into the internal electrode by performing the main baking.

それから、このセラミック素体の他方端面側を保持し、導電ペーストを定盤上に塗布することにより形成した導電ペースト層に、セラミック素体の一方端面を浸漬することで、セラミック素体の一方端面に、焼き付け工程を経て第1の焼結金属層となる導電ペーストを塗布した後、導電ペーストの不要部分(例えば、セラミック素体の主面や側面に回り込んだ部分など)を除去し、乾燥する。   Then, one end face of the ceramic body is immersed in a conductive paste layer formed by holding the other end face side of the ceramic body and applying the conductive paste on a surface plate. In addition, after applying the conductive paste that becomes the first sintered metal layer through the baking process, unnecessary portions of the conductive paste (for example, portions that wrap around the main surface and side surfaces of the ceramic body) are removed and dried. To do.

次に、再び、セラミック素体の他方端面側を保持し、定盤上に形成した導電ペースト層に、第1の焼結金属層となる導電ペーストを塗布して、乾燥させたセラミック素体の、導電ペースト層が形成された一方端面を浸漬することで、セラミック素体の一方端面の第1の焼結金属層となる導電ペースト膜を覆うとともに、セラミック素体の主面および側面に回り込むように、焼き付け工程を経て第2の焼結金属層となる導電ペーストを塗布し、乾燥する。   Next, again, the other end face side of the ceramic body is held, and the conductive paste serving as the first sintered metal layer is applied to the conductive paste layer formed on the surface plate, and dried. By immersing the one end face on which the conductive paste layer is formed, the conductive paste film serving as the first sintered metal layer on the one end face of the ceramic body is covered and the main face and side surfaces of the ceramic body are wrapped around. Then, a conductive paste to be the second sintered metal layer is applied through a baking step and dried.

その後、セラミック素体の他方端面についても、同様の方法で、第1の焼結金属層となる導電ペーストおよび第2の焼結金属層となる導電ペーストを塗布し、乾燥する。   Thereafter, the other end face of the ceramic body is also coated with the conductive paste to be the first sintered metal layer and the conductive paste to be the second sintered metal layer by the same method and dried.

それから、上述のようにして付与した一方端部および他方端部の、第1の焼結金属層となる導電ペーストおよび第2の焼結金属層となる導電ペーストを焼き付けることにより、第1の焼結金属層および第2の焼結金属層を形成する。焼き付けることで端面に引き出された内部電極に第1の焼結金属層成分が拡散し、Cu、Dy、Niの拡散層が形成される。   Then, by baking the conductive paste to be the first sintered metal layer and the conductive paste to be the second sintered metal layer at the one end and the other end applied as described above, the first baking is performed. A sintered metal layer and a second sintered metal layer are formed. By baking, the first sintered metal layer component diffuses into the internal electrode drawn to the end face, and a diffusion layer of Cu, Dy, and Ni is formed.

上述のようにして、第1の焼結金属層および第2の焼結金属層を形成するにあたっては、導電ペーストとして、Cu粉末を導電成分とし、これにガラス成分、有機バインダー、溶剤を配合し、混練した導電ペーストを用いた。   As described above, when forming the first sintered metal layer and the second sintered metal layer, Cu powder is used as a conductive component as a conductive paste, and a glass component, an organic binder, and a solvent are added thereto. A kneaded conductive paste was used.

そして、この実施形態では、第1の焼結金属層および第2の焼結金属層を形成するための導電ペーストとして、同じ組成でガラス成分の含有量も同じ導電ペーストを用いた。なお、ガラス成分は異なっていてもよい。   In this embodiment, as the conductive paste for forming the first sintered metal layer and the second sintered metal layer, a conductive paste having the same composition and the same glass component content was used. The glass components may be different.

次に、第2の焼結金属層上に、Niめっき、Snめっきの順でめっきを行い、第2の焼結金属層を覆うNiめっき層と、Niめっき層を覆うSnめっき層を形成する。
これにより、図1および2に示すような構造を備えた本発明の実施形態にかかる積層セラミックコンデンサ50が得られる。
なお、空隙は、以下の方法により観察することができる。まず、外部電極の断面を露出させるように積層セラミックコンデンサを幅もしくは厚みの1/2程度の深さまで研磨する。研磨によるダレを除去する。次に、外部電極の断面の焼結した金属部分とそれ以外の部分をSEMにより撮像する。さらに、同じ断面をWDXにより組成分析し、画像処理によりガラス成分が含まれる部分を特定する。SEMにより撮像した画像とWDXにより処理した画像とを重ね合わせることで、ガラス成分が含まれる部分と空隙とを区別する。同様にガラス成分が異なる場合もWDXによる組成分析より区別される。
Next, Ni plating and Sn plating are performed in this order on the second sintered metal layer to form a Ni plated layer covering the second sintered metal layer and an Sn plated layer covering the Ni plated layer. .
Thereby, the multilayer ceramic capacitor 50 according to the embodiment of the present invention having the structure as shown in FIGS. 1 and 2 is obtained.
The voids can be observed by the following method. First, the multilayer ceramic capacitor is polished to a depth of about ½ of the width or thickness so that the cross section of the external electrode is exposed. Remove sagging due to polishing. Next, the sintered metal part and the other part of the cross section of the external electrode are imaged by SEM. Further, the same cross section is subjected to composition analysis by WDX, and a portion including a glass component is specified by image processing. By superimposing the image captured by the SEM and the image processed by the WDX, the portion containing the glass component and the gap are distinguished. Similarly, different glass components are also distinguished from the composition analysis by WDX.

<試験>
本発明の効果を確認するため、以下に説明する方法で積層セラミックコンデンサを作製し、得られた積層セラミックコンデンサを試料として、以下の試験を行った。
<Test>
In order to confirm the effect of the present invention, a multilayer ceramic capacitor was produced by the method described below, and the following test was performed using the obtained multilayer ceramic capacitor as a sample.

まず、焼成後の誘電体層の厚みが1.6μm、内部電極の厚みが0.85μmとなるように、所定の厚みを有するセラミックグリーンシートに所定の厚みとなるように導電ペーストを印刷した。それから、このセラミックグリーンシートを200層積層した。   First, a conductive paste was printed on a ceramic green sheet having a predetermined thickness so that the thickness of the dielectric layer after firing was 1.6 μm and the thickness of the internal electrode was 0.85 μm. Then, 200 layers of this ceramic green sheet were laminated.

さらに、内部電極が形成されていない外層用のセラミックグリーンシートを、焼成後に厚みが30μmの外層が形成されるように積層して、圧着することにより、外層部を備えた積層圧着体を形成した。   Further, the outer layer ceramic green sheet on which the inner electrode was not formed was laminated so that an outer layer having a thickness of 30 μm was formed after firing, and a laminated crimped body having an outer layer portion was formed by pressure bonding. .

そして、積層圧着体をカットして、焼成後のセラミック素体の寸法が、長さ:1.0mm、幅:0.5mm、高さ:0.5mmとなるように分割し、上記実施形態で示した方法と同様の方法で、図1に示すような構造を有する試験用の積層セラミックコンデンサ(実施例としての試料)を作製した。
なお、第1の焼結金属層の厚みは10μm、第2の焼結金属層の厚みは20μmとした。
Then, the laminated pressure-bonded body is cut and divided so that the dimensions of the fired ceramic body are length: 1.0 mm, width: 0.5 mm, height: 0.5 mm. A test multilayer ceramic capacitor (sample as an example) having a structure as shown in FIG. 1 was produced in the same manner as shown.
In addition, the thickness of the 1st sintered metal layer was 10 micrometers, and the thickness of the 2nd sintered metal layer was 20 micrometers.

また、比較のため、第1の焼結金属層を、端面側から主面側および側面側に回り込むように形成し、この第1の焼結金属層を覆うように第2の焼結金属層を形成したことを除いては、上述の実施例としての積層セラミックコンデンサの場合と同じ方法、条件で、比較例としての積層セラミックコンデンサ(試料)を作製した。   Further, for comparison, the first sintered metal layer is formed so as to wrap around from the end surface side to the main surface side and the side surface side, and the second sintered metal layer is covered so as to cover the first sintered metal layer. A multilayer ceramic capacitor (sample) as a comparative example was produced under the same method and conditions as in the case of the multilayer ceramic capacitor as an example described above, except that was formed.

上述のようにして作製した実施例および比較例の積層セラミックコンデンサ(試料)を急峻な電圧波形の電圧をかけて観察したところ、比較例の積層セラミックコンデンサ(試料)については、作製した20個の試料のうち3個の試料について、セラミック素体にクラックが発生していることが確認された。   When the multilayer ceramic capacitors (samples) of Examples and Comparative Examples manufactured as described above were observed by applying a voltage having a steep voltage waveform, the 20 multilayer ceramic capacitors (samples) of Comparative Examples were manufactured. It was confirmed that cracks occurred in the ceramic body for three of the samples.

これに対し、実施例の積層セラミックコンデンサ(試料)の場合、20個の試料のいずれについてもクラックの発生は認められなかった。   On the other hand, in the case of the multilayer ceramic capacitor (sample) of the example, no crack was observed in any of the 20 samples.

また、上述のようにして作製した実施例の積層セラミックコンデンサ(試料)と、比較例の積層セラミックコンデンサ(クラックの発生が認められなかった試料)を、それぞれ20個、基板のランド上にはんだ付け実装した後、基板を撓ませて、クラックの発生の有無を調べた。   In addition, each of the multilayer ceramic capacitors (samples) of the example manufactured as described above and the multilayer ceramic capacitor of the comparative example (samples in which no cracks were observed) were soldered on the land of the substrate. After mounting, the substrate was bent and examined for cracks.

その結果、比較例の場合、20個のうち6個の試料についてクラックの発生が認められた。
これは、第1の焼結金属層と第2の焼結金属層の両方が、端面側から主面側および側面側に回り込むように形成されているため、基板を撓ませた場合に、セラミック素体に外部電極を介して大きな応力が加わったことに起因するものと考えられる。
As a result, in the case of the comparative example, the occurrence of cracks was observed for 6 out of 20 samples.
This is because both the first sintered metal layer and the second sintered metal layer are formed so as to wrap around from the end surface side to the main surface side and the side surface side. This is considered to be caused by a large stress applied to the element body via the external electrode.

一方、本発明の実施例にかかる試料の場合、20個の試料のいずれについてもクラックの発生は認められなかった。   On the other hand, in the case of the sample according to the example of the present invention, no crack was observed in any of the 20 samples.

以上の結果より、本発明によれば、外部電極の圧縮応力に起因するクラックや、基板の撓みに起因するクラックなどの発生しにくい、信頼性の高い積層セラミックコンデンサが得られることが確認された。   From the above results, it was confirmed that according to the present invention, it is possible to obtain a highly reliable monolithic ceramic capacitor in which cracks due to compressive stress of the external electrodes and cracks due to substrate bending are unlikely to occur. .

なお、上記試験では、第1の焼結金属層と、第2の焼結金属層において、ガラス成分の含有量は異ならせていないが、このガラス成分の含有量を制御すること(第1の焼結金属層のガラス成分の含有量を多くし、第2の焼結金属層のガラス成分の含有量を少なくすること)により、第1の焼結金属層のセラミック素体との固着性や耐湿性を向上させ、第2の焼結金属層の圧縮応力を抑制し、あるいは耐衝撃性をさらに向上させて、より信頼性の高い積層セラミックコンデンサが得られるようにすることができる。   In the above test, the glass component content is not different between the first sintered metal layer and the second sintered metal layer, but the glass component content is controlled (first By increasing the glass component content of the sintered metal layer and decreasing the glass component content of the second sintered metal layer), the adhesion of the first sintered metal layer to the ceramic body It is possible to improve the moisture resistance, suppress the compressive stress of the second sintered metal layer, or further improve the impact resistance, so that a more reliable multilayer ceramic capacitor can be obtained.

なお、本発明は上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。   In addition, this invention is not limited to the said embodiment, A various application and deformation | transformation are possible within the scope of the invention.

1 誘電体層
2(2a,2b) 内部電極
5(5a,5b) 外部電極
10 セラミック素体
11a セラミック素体の第1の主面
11b セラミック素体の第2の主面
12(12a,12b) 第1の焼結金属層
21a セラミック素体の第1の端面
21b セラミック素体の第2の端面
22(22a,22b) 第2の焼結金属層
31a セラミック素体の第1の側面
31b セラミック素体の第2の側面
32(32a,32b) めっき層
33(33a,33b) Niめっき層
34(34a,34b) Snめっき層
50 積層セラミックコンデンサ
L 積層セラミックコンデンサの長さ
T 積層セラミックコンデンサの高さ
W 積層セラミックコンデンサの幅
DESCRIPTION OF SYMBOLS 1 Dielectric layer 2 (2a, 2b) Internal electrode 5 (5a, 5b) External electrode 10 Ceramic body 11a The 1st main surface of a ceramic body 11b The 2nd main surface 12 of a ceramic body 12 (12a, 12b) First sintered metal layer 21a First end face 21b of ceramic body Second end face 22 of ceramic body 22 (22a, 22b) Second sintered metal layer 31a First side face 31b of ceramic body 31b Ceramic body Second side surface 32 (32a, 32b) Plating layer 33 (33a, 33b) Ni plating layer 34 (34a, 34b) Sn plating layer 50 Multilayer ceramic capacitor L Multilayer ceramic capacitor length T Multilayer ceramic capacitor height W Multilayer ceramic capacitor width

Claims (4)

誘電体セラミックからなる誘電体層と、前記誘電体層間の複数の界面に配設された複数の内部電極とを備えたセラミック素体であって、第1の主面および前記第1の主面と対向する第2の主面と、前記第1の主面に直交する第1の端面および前記第1の端面と対向する第2の端面と、前記第1の端面に直交する第1の側面および前記第1の側面と対向する第2の側面とを備える直方体形状を有し、前記複数の内部電極が交互に前記第1の端面および第2の端面に引き出されたセラミック素体と、
前記セラミック素体に、前記第1の端面および第2の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
を備えた積層セラミックコンデンサであって、
前記外部電極が、第1の焼結金属層と、第2の焼結金属層と、めっき層とを備え、
前記第1の焼結金属層は、前記セラミック素体の前記第1および第2の端面にのみ、直接に形成され、
前記第2の焼結金属層は、前記第1の焼結金属層を覆い、かつ前記セラミック素体の前記第1および第2の主面、および前記第1および第2の側面に回り込むように形成され、
前記めっき層は、前記第2の焼結金属層の全体を覆うように形成されていること
を特徴とする積層セラミックコンデンサ。
A ceramic body comprising a dielectric layer made of a dielectric ceramic, and a plurality of internal electrodes disposed at a plurality of interfaces between the dielectric layers, wherein the first main surface and the first main surface A second main surface opposite to the first main surface, a second end surface orthogonal to the first main surface, a second end surface opposite to the first end surface, and a first side surface orthogonal to the first end surface And a ceramic body having a rectangular parallelepiped shape including a first side surface and a second side surface opposite to the first side surface, wherein the plurality of internal electrodes are alternately drawn to the first end surface and the second end surface;
A multilayer ceramic capacitor comprising a pair of external electrodes disposed on the ceramic body so as to be electrically connected to the internal electrodes drawn out to the first end surface and the second end surface;
The external electrode includes a first sintered metal layer, a second sintered metal layer, and a plating layer,
The first sintered metal layer is directly formed only on the first and second end faces of the ceramic body,
The second sintered metal layer covers the first sintered metal layer and wraps around the first and second main surfaces and the first and second side surfaces of the ceramic body. Formed,
The multilayer ceramic capacitor, wherein the plating layer is formed so as to cover the whole of the second sintered metal layer.
前記第1の焼結金属層と、前記第2の焼結金属層とは、ガラス成分を含有し、かつ、
前記第1の焼結金属層と、前記第2の焼結金属層とでは、前記ガラス成分の含有量が異なること
を特徴とする請求項1記載の積層セラミックコンデンサ。
The first sintered metal layer and the second sintered metal layer contain a glass component, and
2. The multilayer ceramic capacitor according to claim 1, wherein the glass component content is different between the first sintered metal layer and the second sintered metal layer.
前記第1の焼結金属層が、前記第2の焼結金属層よりも多くのガラス成分を含有していることを特徴とする請求項2記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 2, wherein the first sintered metal layer contains more glass components than the second sintered metal layer. 前記第2の焼結金属層は、前記第1の焼結金属層よりも多くの空隙部を含んでいることを特徴とする請求項1〜3のいずれかに記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein the second sintered metal layer includes a larger number of voids than the first sintered metal layer.
JP2014165003A 2014-08-13 2014-08-13 Multilayer ceramic capacitor Pending JP2015043424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014165003A JP2015043424A (en) 2014-08-13 2014-08-13 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014165003A JP2015043424A (en) 2014-08-13 2014-08-13 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2015043424A true JP2015043424A (en) 2015-03-05

Family

ID=52696809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014165003A Pending JP2015043424A (en) 2014-08-13 2014-08-13 Multilayer ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2015043424A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032788A (en) * 2016-08-25 2018-03-01 太陽誘電株式会社 Multilayer ceramic capacitor and method for manufacturing the same
US10629379B2 (en) 2017-01-02 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
CN113593906A (en) * 2020-05-01 2021-11-02 株式会社村田制作所 Ceramic electronic component and method for manufacturing ceramic electronic component

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022111361A (en) * 2016-08-25 2022-07-29 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
US10453614B2 (en) 2016-08-25 2019-10-22 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR20220140684A (en) 2016-08-25 2022-10-18 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2018032788A (en) * 2016-08-25 2018-03-01 太陽誘電株式会社 Multilayer ceramic capacitor and method for manufacturing the same
KR20220140685A (en) 2016-08-25 2022-10-18 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US10748710B2 (en) 2017-01-02 2020-08-18 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
JP2022062281A (en) * 2017-01-02 2022-04-19 サムソン エレクトロ-メカニックス カンパニーリミテッド. Capacitor component
US11107634B2 (en) 2017-01-02 2021-08-31 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor component having external electrodes with reduced thickness
US10629379B2 (en) 2017-01-02 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
JP7381626B2 (en) 2017-01-02 2023-11-15 サムソン エレクトロ-メカニックス カンパニーリミテッド. capacitor parts
US11869722B2 (en) 2017-01-02 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
JP2021176181A (en) * 2020-05-01 2021-11-04 株式会社村田製作所 Ceramic electronic component and manufacturing method of ceramic electronic component
CN113593906A (en) * 2020-05-01 2021-11-02 株式会社村田制作所 Ceramic electronic component and method for manufacturing ceramic electronic component
JP7396191B2 (en) 2020-05-01 2023-12-12 株式会社村田製作所 Ceramic electronic components and methods of manufacturing ceramic electronic components

Similar Documents

Publication Publication Date Title
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
KR101397835B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
KR102112107B1 (en) Electronic component and method of producing electronic component
KR102070235B1 (en) Capacitor component
JP2022014533A (en) Electronic component
JP6714840B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP6939762B2 (en) Multilayer ceramic electronic components and their mounting structure
JP6937176B2 (en) Electronic components, electronic devices, and methods for manufacturing electronic components
JP6388809B2 (en) Ceramic electronic component and method for manufacturing the same
JP2013120927A (en) Multilayer ceramic electronic part
JP2018067568A (en) Method of manufacturing multilayer ceramic capacitor
JP7338665B2 (en) Multilayer ceramic capacitor
JP6866678B2 (en) Electronic components
JP2017022365A (en) Multilayer ceramic capacitor
WO2013108533A1 (en) Ceramic electronic component
JP2022014532A (en) Electronic component and manufacturing method for electronic component
JP2022014536A (en) Electronic component
KR20170042481A (en) Electronic component
JP2022014535A (en) Electronic component
KR101859098B1 (en) Multilayer ceramic electronic component
KR20190121175A (en) Multi-layered ceramic capacitor
JP2015043424A (en) Multilayer ceramic capacitor
CN111755247B (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2022014534A (en) Electronic component
JP2015008313A (en) Multilayer ceramic electronic part

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141219