JP5214704B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5214704B2 JP5214704B2 JP2010239526A JP2010239526A JP5214704B2 JP 5214704 B2 JP5214704 B2 JP 5214704B2 JP 2010239526 A JP2010239526 A JP 2010239526A JP 2010239526 A JP2010239526 A JP 2010239526A JP 5214704 B2 JP5214704 B2 JP 5214704B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- drift
- drift region
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、高耐圧構造の半導体装置に関する。 The present invention relates to a semiconductor device having a high breakdown voltage structure.
一般に、パワーICは、低電圧デバイスと高耐圧デバイスの両方で構成され、例えば自動車業界等で広く用いられている。車載用の半導体装置の環境は過酷である。このため、静電放電(ESD:Electrostatic discharge)や他の種類の電気的過渡現象に対して比較的高レベルの保護を必要とする。ESDは電荷を帯びた人または物が集積回路に触れる際に生じる高エネルギーパルスとして考えられる。 Generally, a power IC is composed of both a low voltage device and a high withstand voltage device, and is widely used in the automobile industry, for example. The environment of an on-vehicle semiconductor device is harsh. This requires a relatively high level of protection against electrostatic discharge (ESD) and other types of electrical transients. ESD can be thought of as a high energy pulse that occurs when a charged person or object touches an integrated circuit.
ESDから半導体素子を保護する方法の一つとして、半導体素子と出力ピンの間に抵抗素子を挿入して、静電放電に伴う電流を制限することが考えられる。しかし、高耐圧デバイスであるLDMOSには、低オン抵抗と高耐圧の両立が求められている。したがって、抵抗素子を挿入すると、パッドから見たLDMOSの低オン抵抗の特性が損なわれるため、得策ではない。 As one method for protecting a semiconductor element from ESD, it is conceivable to insert a resistance element between the semiconductor element and the output pin to limit a current caused by electrostatic discharge. However, LDMOS, which is a high breakdown voltage device, is required to have both low on-resistance and high breakdown voltage. Therefore, if a resistance element is inserted, the low on-resistance characteristic of the LDMOS viewed from the pad is impaired, which is not a good idea.
従来のLDMOSは、静電放電が起きると、ドレイン端に強い電界がかかり、アバランシェ降伏が起きて、エレクトロンとホールが発生する。ホール電流は、LDMOS内の寄生バイポーラトランジスタのベースを通って流れ、寄生バイポーラを活性化する。そのコレクタ電流はドレイン端に局所的な電流集中が起こり、その領域で熱的な暴走がおきて、十分なESD耐量が得られないという問題がある。また寄生バイポーラが不活性のままであったとしても高アバランシェ電流はドレイン端の電界強度を局所的にあげ、やはりその箇所で熱的な暴走が生じる。(特許文献1)。
本発明は、ドレイン端での電流集中を防止して静電放電に対する耐性に優れた半導体装置を提供するものである。 The present invention provides a semiconductor device that is excellent in resistance to electrostatic discharge by preventing current concentration at the drain end.
本発明の一態様によれば、互いに並列接続される第1および第2のスイッチング素子を備え、
前記第1のスイッチング素子は、
基板表面に沿って順に形成される第1ソース領域、第1チャネル領域および第1ドレイン領域と、
前記第1ソース領域に隣接して形成される第1ベースコンタクト領域と、
前記第1ドレイン領域と前記第1チャネル領域との間に形成され、前記第1ドレイン領域と同一の導電型で、かつ前記第1ドレイン領域よりも不純物濃度の少ない第1ドリフト領域と、を有し、
前記第2のスイッチング素子は、
基板表面に沿って順に形成される第2ソース領域、第2チャネル領域および第2ドレイン領域と、
前記第2ソース領域に隣接して形成される第2ベースコンタクト領域と、
前記第2ドレイン領域と前記第2チャネル領域との間に隣接して順に形成される、前記第2ドレイン領域とは異なる導電型のホール注入領域、前記第1ドレイン領域と同じ材料からなる第2ドリフト領域、および第3ドリフト領域と、
前記第2ドレイン領域、前記ホール注入領域および前記前記第2ドリフト領域の下面に形成され、かつ前記第2ドリフト領域の方がゲート側に突き出るように形成されるベース層と、を有する。
According to one aspect of the present invention, the first and second switching elements connected in parallel to each other,
The first switching element includes:
A first source region, a first channel region and a first drain region formed in order along the substrate surface;
A first base contact region formed adjacent to the first source region;
A first drift region formed between the first drain region and the first channel region, having the same conductivity type as the first drain region and having a lower impurity concentration than the first drain region. And
The second switching element is
A second source region, a second channel region and a second drain region formed in order along the substrate surface;
A second base contact region formed adjacent to the second source region;
A hole injection region having a conductivity type different from that of the second drain region, which is sequentially formed adjacently between the second drain region and the second channel region, and a second material made of the same material as the first drain region. A drift region and a third drift region;
And a base layer formed on a lower surface of the second drain region, the hole injection region, and the second drift region, and formed so that the second drift region protrudes toward the gate side.
本発明によれば、ドレイン端での電流集中を防止して静電放電に対する耐性に優れた半導体装置を実現できる。 According to the present invention, it is possible to realize a semiconductor device excellent in resistance to electrostatic discharge by preventing current concentration at the drain end.
以下、図面を参照しながら本発明の一実施形態について説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1は本発明の第1の実施形態に係る半導体装置の断面構造を示す図である。図1の半導体装置は、静電放電(ESD)破壊を防止するための保護素子として主に用いられる。図2は図1の半導体装置を保護素子として用いた場合の概略的な回路図である。図2に示すように、保護素子1は、高耐圧デバイス2に並列接続される。高耐圧デバイス2は、例えば横型DMOS(LDMOS:Lateral Double Diffusion MOS)である。
(First embodiment)
FIG. 1 is a diagram showing a cross-sectional structure of a semiconductor device according to the first embodiment of the present invention. The semiconductor device of FIG. 1 is mainly used as a protective element for preventing electrostatic discharge (ESD) breakdown. FIG. 2 is a schematic circuit diagram when the semiconductor device of FIG. 1 is used as a protection element. As shown in FIG. 2, the
図2の回路で静電放電が起こると、ドレイン−ソース間に高電圧がかかるが、この高電圧による電流を保護素子1に流すことにより、LDMOS2を保護することができる。
When electrostatic discharge occurs in the circuit of FIG. 2, a high voltage is applied between the drain and the source, and the
まず、図1を用いて、保護素子1の構造を説明する。保護素子1は、MOS構造のデバイスの一部に、縦型バイポーラトランジスタQ1と寄生バイポーラトランジスタQ2とを形成した構造になっている。N+ドレイン領域3とゲート直下のチャネル領域4との間にはNドリフト領域5が形成されている。N+ソース領域6に隣接してP+ベースコンタクト領域7が形成されている。ここではN+ソース領域6とP+ベースコンタクト領域7を隣接させているが、必ずしも接している必要はない。
First, the structure of the
これらN+ドレイン領域3、Nドリフト領域5、N+ソース領域6およびP+ベースコンタクト領域7は、P-活性層8の内部にそれぞれ形成されている。P-半導体領域8の下面にはN+埋め込み層9が形成され、その下面にはP基板10が形成されている。Nドリフト領域5の濃度はドーズ量で2×1012〜4×1012cm-2、不純物濃度は3×1016〜5×1017cm-3に設定するのが望ましい。
These N +
N+ドレイン領域3とN+埋め込み層9とは、DN+埋め込みコンタクト領域11にて電気的に導通している。
The N +
縦型バイポーラトランジスタQ1(以下、縦型トランジスタ)が形成される領域のN+埋め込み層9の上面にはN-活性領域12が形成されている。N-活性領域12と、その上方のN+ソース領域6およびP+ベースコンタクト領域7との間のPベース領域13(P-活性層8の幅が狭まった領域)は、縦型トランジスタQ1のベース領域になる。同トランジスタQ1のエミッタはN+ソース領域6であり、コレクタはN+埋め込み層9である。このように、縦型トランジスタQ1は、NPNトランジスタである。
An N −
寄生バイポーラトランジスタ(以下、寄生トランジスタ)Q2のベースは、P+ベースコンタクト領域7からN-活性領域12を介してP-活性層8までの領域であり、エミッタはN+ソース領域6、コレクタはNドリフト領域5である。これらトランジスタQ1,Q2のhFE(電流増幅率)はQ1のほうが大きい。
The base of the parasitic bipolar transistor (hereinafter referred to as parasitic transistor) Q2 is a region from the P +
次に、図1の保護素子1の動作を説明する。静電放電が起こると、ドレイン−ソース間に高電圧がかかる。このとき、N+ドレイン領域3のゲート側(N+ドレイン領域3とNドリフト領域5との境界線の付近)でアバランシェ降伏が生じる。アバランシェ降伏で発生したホールは、P-活性層8を通ってP+ベースコンタクト領域7に流れ込む。これにより、N+ソース領域6、Pベース領域13およびN+埋め込み層9からなる縦型トランジスタがオンする。
Next, the operation of the
縦型トランジスタQ1がオンすることにより、N+ソース領域6、P-活性層8およびN+ドレイン領域3からなる寄生トランジスタQ2をオンするよりも電流集中を緩和することができる。
When the vertical transistor Q1 is turned on, the current concentration can be reduced as compared with the case where the parasitic transistor Q2 including the N +
図3は図2のLDMOS2の断面構造の一例を示す図である。図3のLDMOS2はMOS構造の中に寄生バイポーラトランジスタQ3が形成された構造になっている。N+ドレイン領域21とゲートのチャネル領域22との間にはNドリフト領域23が形成されている。N+ソース領域24に隣接してP+ベースコンタクト領域25が形成されている。これらN+ドレイン領域21、Nドリフト領域23、N+ソース領域24およびP+ベースコンタクト領域25は、P-活性層26の一部に形成されており、P-活性層26の下面にはN+埋め込み層27が形成され、その下面にはP基板28が形成されている。Nドリフト領域23の濃度はドーズ量で2×1012〜4×1012cm-2、不純物濃度は3×1016〜5×1017cm-3に設定するのが望ましい。
FIG. 3 is a diagram showing an example of a cross-sectional structure of the
寄生バイポーラトランジスタ(以下、寄生トランジスタQ3)のベースはP+ベースコンタクト領域25とP-活性層26であり、エミッタはN+ソース領域24、ドレインはNドリフト領域23である。このように、寄生バイポーラトランジスタは、NPNトランジスタである。この寄生トランジスタQ3は静電放電が起こったときにオンする。
The base of a parasitic bipolar transistor (hereinafter referred to as parasitic transistor Q3) is a P +
より詳細には、静電放電が起こると、N+ドレイン領域21のベース側端部に強い電界がかかり、アバランシェ降伏が起こって、電子とホールが発生する。ホール電流がPウェル層に流れ込んで、寄生トランジスタQ3がオンし、N+ドレイン領域21は低電圧にクランプされる。ところが、N+ドレイン領域21のベース側端部に局所的な電流集中が起こる。
More specifically, when electrostatic discharge occurs, a strong electric field is applied to the base side end of the N +
このため、本実施形態では、LDMOS2よりも保護素子1の耐圧を下げることにより、静電放電時に確実に保護素子1が動作するようにする。図2および図3からわかるように、N+ドレイン領域3,21の横方向長さが異なるものの、LDMOS2のドレイン側構造は、保護素子1のドレイン側構造と同じである。ここで、LDMOS2のNドリフト領域23の横方向長さL1を保護素子1のNドリフト領域5の横方向長さL2よりも長くすれば、静電放電時にLDMOS2よりも先に保護素子1を動作させることができる。
For this reason, in the present embodiment, the
図4は図1の保護素子1の比較例の断面構造を示す図である。第1の実施形態は図3のLDMOSのソース側の構造を変更することでESD耐量を改善させたが、図4の実施形態はドレイン側の構造を変更することで、ESD耐量を改善させている。図4の保護素子1は、ドレイン側の構造が図1とは異なっている。図4の保護素子1は、N+ドレイン領域31に隣接して、ホールの注入防止用のP+アノード領域32を有する。このN+ドレイン領域31とP+アノード領域32を覆うように、これら領域の下方にはNベース領域33が形成されている。このNベース領域33とチャネル領域34の間にNドリフト領域35が形成されている。ソース側は、図1と同様の構造であり、互いに隣接するN+ソース領域36とP+ベースコンタクト領域37とを有する。
FIG. 4 is a diagram showing a cross-sectional structure of a comparative example of the
図4の保護素子1は、ドレイン側に形成される寄生PNPトランジスタQ4と、ソース側に形成される寄生NPNトランジスタQ5とを有する。寄生PNPトランジスタQ4のコレクタはP+アノード領域32であり、寄生NPNトランジスタQ5のコレクタ領域はN+ソース領域36である。寄生PNPトランジスタQ4のベースは寄生NPNトランジスタQ5のエミッタに接続され、寄生PNPトランジスタQ4のエミッタは寄生NPNトランジスタQ5のベースに接続されている。
4 includes a parasitic PNP transistor Q4 formed on the drain side and a parasitic NPN transistor Q5 formed on the source side. The collector of the parasitic PNP transistor Q4 is a P +
図4の保護素子1は、静電放電が起きると、寄生NPNトランジスタQ5と寄生PNPトランジスタQ4のいずれか一方が先にオンし、続いて他方がオンする。このように、サイリスタ動作を行い、局部的に電流が集中することなく、ドレイン−ソース間が低オン抵抗になることで、静電放電により発生した高電圧を吸収するようになっている。
In the
ところが、図4の保護素子1の場合、いったん動作を開始して寄生NPNトランジスタQ5と寄生PNPトランジスタQ4がオンすると、オフすることができないという問題がある。このため、図4の保護素子1にLDMOS2を並列接続した場合には、通常動作時にLDMOS2をオフしても、保護素子1がオンし続ける可能性がある。
However, the
これに対して、図1の保護素子1は、ドレイン側にP+アノード領域が存在しないため、図4のような寄生PNPトランジスタQ4も存在せず、通常動作時に保護素子1がオンするおそれはない。
On the other hand, since the
図5は保護素子1とLDMOS2とのレイアウト配置の一例を示す図である。図5の例では、保護素子1をLDMOS2よりもパッド40の近くに配置している。これにより、静電放電による高電圧が保護素子1に印加されて、静電放電による電流が保護素子1の方に優先的に流れるようになる。
FIG. 5 is a diagram showing an example of the layout arrangement of the
このように、第1の実施形態では、ソース側に縦型トランジスタQ1を形成して、静電放電時に発生したホール電流を縦型トランジスタQ1に流すようにしたため、N+ドレイン領域3のベース側端部での電流集中を緩和できる。また、LDMOS2のNドリフト領域23の横方向長さL1を保護素子1のNドリフト領域5の横方向長さL2よりも長くすることにより、静電放電時に保護素子1をLDMOS2よりも先に動作させることができ、LDMOS2に高電圧が印加されなくなる。さらに、保護素子1のドレイン側には、P+アノード領域が存在しない。これにより、ドレイン側に寄生PNPトランジスタが形成されなくなり、アバランシェ電流が供給できなくなるとNPNトランジスタが不活性となるため、通常動作時も保護素子1が動作しつづけるという不具合を確実に防止できる。
As described above, in the first embodiment, the vertical transistor Q1 is formed on the source side, and the hole current generated during electrostatic discharge is caused to flow to the vertical transistor Q1, so that the base side of the N +
(第2の実施形態)
第2の実施形態は、Nドリフト領域とN+ドレイン領域との間に高抵抗領域を設けるものである。
(Second Embodiment)
In the second embodiment, a high resistance region is provided between the N drift region and the N + drain region.
静電放電が発生すると、N+ドレイン領域のべース側端部に電界集中が起こって大電流が流れるおそれがあるが、このベース側端部に高抵抗領域を形成すれば、電流を抑制することができる。 When electrostatic discharge occurs, electric field concentration may occur at the base side end of the N + drain region and a large current may flow. However, if a high resistance region is formed at this base side end, the current is suppressed. can do.
図6は本発明の第2の実施形態に係る半導体装置の断面構造を示す図であり、保護素子1の構造を示している。図6では、図1と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
FIG. 6 is a diagram showing a cross-sectional structure of the semiconductor device according to the second embodiment of the present invention, and shows the structure of the
図6の半導体装置は、ドレイン電極に接するDN+埋め込みコンタクト領域11と離間して形成されるN+ドレイン領域41と、このN+ドレイン領域41とドレイン電極42との間に形成される高抵抗領域43とを有する。
The semiconductor device of FIG. 6 includes an N +
図6では高抵抗領域を模式化して図示しているが、高抵抗領域の形態は特に問わない。基板表面に抵抗体層を形成したり、基板内に不純物イオンを注入して高抵抗の拡散層を形成してもよい。 Although the high resistance region is schematically shown in FIG. 6, the form of the high resistance region is not particularly limited. A resistor layer may be formed on the substrate surface, or impurity ions may be implanted into the substrate to form a high resistance diffusion layer.
図7は図6の具体例を示す半導体装置(保護素子1)の断面図である。図7の保護素子1は、ドレイン電極の直下に配置される第1のN+ドレイン領域44と、この第1のN+ドレイン領域44に隣接配置される第2のN+ドレイン領域45と、この第2のN+ドレイン領域45に隣接配置されるNドリフト領域5とを有する。
FIG. 7 is a cross-sectional view of a semiconductor device (protective element 1) showing a specific example of FIG. 7 includes a first N +
第2のN+ドレイン領域45は、AsやPイオンを注入して形成される高抵抗領域である。
The second N +
このように、図6や図7のような高抵抗領域をドレイン側に形成することにより、静電放電時に横方向に形成される寄生トランジスタに流れる電流を抑制でき、電流の大半を縦型トランジスタQ1に流すことができる。 Thus, by forming the high resistance region as shown in FIG. 6 or 7 on the drain side, the current flowing in the parasitic transistor formed in the lateral direction during electrostatic discharge can be suppressed, and the majority of the current is the vertical transistor. Can flow to Q1.
(第3の実施形態)
上述したように、LDMOS2と保護素子1が並列接続されている回路において、静電放電時にLDMOS2よりも保護素子1を先に動作させるためには、保護素子1の耐圧をLDMOS2よりも下げる必要がある。このためには、ドレイン側のNドリフト領域の横方向長さを保護素子1とLDMOS2とで調整するのが望ましい。
(Third embodiment)
As described above, in a circuit in which the
図8は本発明の第3の実施形態に係る半導体装置の断面構造を示す図である。図8(a)はLDMOS2の断面構造、図8(b)は保護素子1の断面構造をそれぞれ示している。図8(a)は図3と同じ構造であり、構造の説明を省略する。図8(b)の保護素子1は、ドレイン側の構造に特徴がある。ドレイン電極50の直下に配置される第1のN+ドレイン領域51に隣接して横方向に、P+アノード領域52、第1のN+ドリフト領域53、および第2のNドリフト領域54が順に形成されている。ソース側は、図1と同様の構造であり、互いに隣接するN+ソース領域55とP+ベースコンタクト領域56とを有する。
FIG. 8 is a view showing a cross-sectional structure of a semiconductor device according to the third embodiment of the present invention. FIG. 8A shows a cross-sectional structure of the
第1のN+ドレイン領域51、P+アノード領域52および第1のN+ドリフト領域53の下面にはNベース領域57が形成されている。第1のN+ドリフト領域53は、Nベース領域57よりもベース側に突き出すように形成されている。
An
LDMOS2のN+ドレイン領域21と保護素子1の第1のN+ドリフト領域53は、同じ材料を用いて、同じ製造工程で形成される拡散層である。
The N +
図4の構造の保護素子1では、Nベース領域33とゲート電極間の長さにより耐圧が決定されるが、図8(b)の構造の保護素子1では、Nベース領域57よりも第1のN+ドリフト領域53が突き出ており、第1のN+ドリフト領域33とゲート電極との間の長さにより耐圧が決定される。また、図8(a)のLDMOS2では、N+ドレイン領域21とゲート電極との間の長さにより耐圧が決定される。
In the
このように、図8(a)のLDMOS2と図8(b)の保護素子1では、耐圧を決めるパラメータが同じであり、N+ドレイン領域21と第1のN+ドリフト領域53とが同じ工程で同じ材料で形成されるため、プロセスのばらつきも同じ傾向を示す。このため、保護素子1を製造する段階で、プロセスマージンを考慮に入れる必要がなくなる。
Thus, the
より具体的には、LDMOS2のNドリフト領域23の横方向長さL1が保護素子1の第2のNドリフト領域54の横方向長さL2よりも長くなるようにすれば、静電放電により発生した高電圧を確実に保護素子1で吸収でき、LDMOS2のオン抵抗を低減することができる。
More specifically, if the lateral length L1 of the
このように、第3の実施形態では、LDMOS2と保護素子1とで、耐圧を決めるパラメータを同じにするため、プロセスマージンを考慮する必要がなくなり、LDMOS2のNドリフト領域の横方向長さL1を保護素子1のNドリフト領域の横方向長さL2よりも長くすることにより、静電放電時に確実に保護素子1を動作させることができる。
Thus, in the third embodiment, the
(第4の実施形態)
第4の実施形態は、隣接して配置される2つのドリフト層をLDMOS2に設けるものである。
(Fourth embodiment)
In the fourth embodiment, two drift layers arranged adjacent to each other are provided in the
図9は本発明の第4の実施形態に係る半導体装置の断面構造を示す図である。図9(a)はLDMOS2の断面構造、図9(b)は保護素子1の断面構造をそれぞれ示している。
FIG. 9 is a diagram showing a cross-sectional structure of a semiconductor device according to the fourth embodiment of the present invention. FIG. 9A shows a cross-sectional structure of the
図9(a)に示すLDMOS2は、ドレイン電極20の直下に配置されるN++ドレイン領域21と、このN++ドレイン領域21に隣接して形成される第1のN+ドリフト領域23aと、この第1のN+ドリフト領域23aとチャネル領域22の間に形成される第2のNドリフト領域23bとを有する。
The
図9(b)に示す保護素子1は、ドレイン電極50の直下に形成されるN++ドレイン領域51aと、このN++ドレイン領域51aに隣接して形成されるP+アノード領域52と、このP+アノード領域52に隣接して形成される第1のN+ドリフト領域53と、この第1のN+ドリフト領域53とチャネル4の間に形成される第2の第2のNドリフト領域54とを有する。N++ドレイン領域51a、P+アノード領域52および第1のN+ドリフト領域53の下面にはNベース領域57が形成されている。このNベース領域57よりも第1のN+ドリフト領域53はゲート側に突き出している。
The
LDMOS2と保護素子1の第2のNドリフト領域23b,54は、電界緩和層として作用し、第1のN+ドリフト領域23a,53よりも不純物濃度が低く設定されている。保護素子1の第1のN+ドリフト領域53はNベース領域57よりもゲート側に突き出しているため、LDMOS2も保護素子1も、耐圧は第2のNドリフト領域23b,54の長さで決定される。より具体的には、LDMOS2の第2のNドリフト領域23bの横方向長さL3が保護素子1の第2のNドリフト領域54の横方向長さL4よりも長くなるようにする。
The
第1のNドリフト領域23aの不純物濃度は、第2のNドリフト領域23bとN++ドレイン領域21の不純物濃度の間に設定することで、第1のN+ドリフト領域23aはオン時の耐圧を向上することができる。
The impurity concentration of the first
このように、第4の実施形態においても、LDMOS2と保護素子1とで、耐圧を決めるパラメータが同じになり、第2のNドリフト領域23b、54の横方向長さを調整することで、静電放電時に確実に保護素子1を動作させることができる。
As described above, also in the fourth embodiment, the
(第5の実施形態)
第5の実施形態は、第2の実施形態の変形例である。
(Fifth embodiment)
The fifth embodiment is a modification of the second embodiment.
図10は本発明の第5の実施形態に係る半導体装置の断面構造を示す図であり、LDMOS2の断面構造を示している。図10のLDMOS2は、N+ドレイン領域21とゲートのチャネル領域22の間に隣接してN-ドリフト領域23cとNドリフト領域23dを形成している。このNドリフト領域23dは、オン時の耐圧を改善するように作用する。
FIG. 10 is a view showing a cross-sectional structure of a semiconductor device according to the fifth embodiment of the present invention, and shows a cross-sectional structure of the
図11は図10のLDMOS2と並列接続される保護素子1の断面構造を示す図である。図11の保護素子1は、図10のようなNドリフト領域23dは備えておらず、チャネル領域22に接するN-ドリフト領域5aと、このN+ドリフト領域5aに隣接配置されるN+ドレン領域3とを備えている。
FIG. 11 is a diagram showing a cross-sectional structure of the
以下、図11の保護素子1が図10のようなNドリフト領域23dを備えていない理由を説明する。図12はNドリフト領域23dがある場合とない場合のドレイン電圧とドレイン電流との対応関係を示す図である。
Hereinafter, the reason why the
Nドリフト領域23dがない場合とある場合のドレイン電流の立ち上がり電圧をそれぞれV1、V2とすると、V2>V1となる。すなわち、Nドリフト領域23dがある場合、ドレイン電流の立ち上がり電圧は、Nドリフト領域23dがない場合よりも高くなる。これは、Nドリフト領域23dにより、高電流が流れるときのドレイン端における電界が緩和され、ベース電流となるアバランシェ電流が減り、NPNトランジスタQ2が動作しづらくなるためである。
When the rising voltages of the drain current in the case where there is no
また、静耐圧をBVとしたとき、Nドリフト領域23dがある場合には、立ち上がり電圧と静耐圧BVとの差が大きくなる。したがって、Nドリフト領域23dがある場合、図10のLDMOS2の耐圧を設定する際に、(V2−V1)分高く設定しなくてはいけない。耐圧を高くすることにより、オン抵抗が上昇することから、なるべく立ち上がり電圧とBVとの差は小さくすることが望ましい。以上の理由で、保護素子1ではNドリフト領域23dを設けない。
When the static withstand voltage is BV and the
N-ドリフト領域23cの濃度はドーズ量で2×1012〜4×1012cm-2、不純物濃度は3×1016〜5×1017cm-3に設定するのが望ましい。N-ドリフト領域bの濃度はドーズ量で4×1012〜8×1012cm-2、不純物濃度は6×1016〜1×1018cm-3に設定するのが望ましい。
It is desirable that the concentration of the N-
(その他の実施形態)
保護素子1は、静電放電が起こったときに、P-活性層8にホールを満たすように動作する。図3に示すように、LDMOS2にも寄生トランジスタQ3が存在しているため、このホール電流により保護素子1の寄生トランジスタQ3がオンする可能性がある。仮に、LDMOS2内の寄生トランジスタQ3がオンしたとすると、ドレイン側からのホールの注入がないため、ドレイン端で電流の集中が起こり、破壊するおそれがある。このため、図13(a)に示すように、LDMOS2と保護素子1を隣接して配置して、保護素子1の周囲を図13(b)に示すように、N+埋め込み層61とDN+埋め込みコンタクト領域62とで囲むことで、LDMOS2にホール電流が流れ込まないようにするのが望ましい。なお、図13(b)は、図13(a)のx-x'線断面図である。
(Other embodiments)
The
LDMOS2と保護素子1は図14に示すように、ゲートを共通に接続してもよいし、図15に示すように保護素子1のゲートとソースを短絡させてもよい。図14の回路の場合、保護素子1が通常動作時にもオンしてLDMOS2のオン抵抗を低減することができるが、場合によってはLDMOS2を完全にオフできない等の誤動作の原因になることもある。一方、図15の回路の場合、常に保護素子1をオフさせて使用することになり、通常動作時のオン抵抗は悪くなるが、誤動作を起こしにくくなる。
As shown in FIG. 14, the
上述した実施形態において、LDMOS2と保護素子1を形成する各層および各領域の導電型は上述したものに限定されない。すべての導電型を逆にすることも可能であるし、必要に応じて、一部の層および領域の導電型を逆にすることも可能である。この場合、半導体装置内に形成される寄生トランジスタや縦型トランジスタQ1も、NPNトランジスタがPNPトランジスタになったり、その逆になることがありえる。
In the embodiment described above, the conductivity type of each layer and each region forming the
1 保護素子
2 LDMOS
3 N+ドレイン領域
4 チャネル領域
5 Nドリフト領域
6 N+ソース領域
7 P+ベースコンタクト領域
8 P-活性層
9 N+埋め込み層
11 DN+埋め込みコンタクト領域
12 N-活性領域
13 Pベース領域
Q1 縦型トランジスタ
Q2,Q3 寄生トランジスタ
1
3 N + drain region 4 Channel region 5 N drift region 6 N + source region 7 P + base contact region 8 P-active layer 9 N + buried
Claims (4)
前記第1のスイッチング素子は、
基板表面に沿って順に形成される第1ソース領域、第1チャネル領域および第1ドレイン領域と、
前記第1ソース領域に隣接して形成される第1ベースコンタクト領域と、
前記第1ドレイン領域と前記第1チャネル領域との間に形成され、前記第1ドレイン領域と同一の導電型で、かつ前記第1ドレイン領域よりも不純物濃度の少ない第1ドリフト領域と、を有し、
前記第2のスイッチング素子は、
基板表面に沿って順に形成される第2ソース領域、第2チャネル領域および第2ドレイン領域と、
前記第2ソース領域に隣接して形成される第2ベースコンタクト領域と、
前記第2ドレイン領域と前記第2チャネル領域との間に隣接して順に形成される、前記第2ドレイン領域とは異なる導電型のホール注入領域、前記第1ドレイン領域と同じ材料からなる第2ドリフト領域、および第3ドリフト領域と、
前記第2ドレイン領域、前記ホール注入領域および前記第2ドリフト領域の下面に形成され、かつ前記第2ドリフト領域の方がゲート側に突き出るように形成されるベース層と、を有することを特徴とする半導体装置。 Comprising first and second switching elements connected in parallel to each other;
The first switching element includes:
A first source region, a first channel region and a first drain region formed in order along the substrate surface;
A first base contact region formed adjacent to the first source region;
A first drift region formed between the first drain region and the first channel region, having the same conductivity type as the first drain region and having a lower impurity concentration than the first drain region. And
The second switching element is
A second source region, a second channel region and a second drain region formed in order along the substrate surface;
A second base contact region formed adjacent to the second source region;
A hole injection region having a conductivity type different from that of the second drain region, which is sequentially formed adjacently between the second drain region and the second channel region, and a second material made of the same material as the first drain region. A drift region and a third drift region;
And characterized in that it has a base layer and the second drain region, wherein formed on the lower surface of the hole injection region and the second drift region, and towards the second drift region is formed so as to protrude into the gate side Semiconductor device.
前記第1のスイッチング素子は、
基板表面に沿って順に形成される第1ソース領域、第1チャネル領域および第1ドレイン領域と、
前記第1ソース領域に隣接して形成される第1ベースコンタクト領域と、
前記第1ドレイン領域と前記第1チャネル領域との間に形成され、前記第1ドレイン領域と同一の導電型で、かつ前記第1ドレイン領域よりも不純物濃度の少ない第1ドリフト領域と、を有し、
前記第2のスイッチング素子は、
基板表面に沿って順に形成される第2ソース領域、第2チャネル領域および第2ドレイン領域と、
前記第2ソース領域に隣接して形成される第2ベースコンタクト領域と、
前記第2ドレイン領域と前記第2チャネル領域との間に隣接して順に形成される、前記第2ドレイン領域とは異なる導電型のホール注入領域、第2ドリフト領域、および第3ドリフト領域と、
前記第2ドレイン領域、前記ホール注入領域および前記第2ドリフト領域の下面に形成され、かつ前記第2ドリフト領域の方がゲート側に突き出るように形成されるベース層と、
前記第1ドリフト領域と前記第1ドレイン領域との間に設けられ、不純物濃度が前記第1ドリフト領域より高くて前記第1ドレイン領域より低い第4ドリフト領域と、を備えることを特徴とする半導体装置。 Comprising first and second switching elements connected in parallel to each other;
The first switching element includes:
A first source region, a first channel region and a first drain region formed in order along the substrate surface;
A first base contact region formed adjacent to the first source region;
A first drift region formed between the first drain region and the first channel region, having the same conductivity type as the first drain region and having a lower impurity concentration than the first drain region. And
The second switching element is
A second source region, a second channel region and a second drain region formed in order along the substrate surface;
A second base contact region formed adjacent to the second source region;
A hole injection region having a conductivity type different from that of the second drain region, a second drift region, and a third drift region, which are sequentially formed adjacent to each other between the second drain region and the second channel region;
A base layer formed on a lower surface of the second drain region, the hole injection region, and the second drift region, and formed so that the second drift region protrudes toward the gate;
And a fourth drift region provided between the first drift region and the first drain region and having an impurity concentration higher than the first drift region and lower than the first drain region. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010239526A JP5214704B2 (en) | 2010-10-26 | 2010-10-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010239526A JP5214704B2 (en) | 2010-10-26 | 2010-10-26 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005010637A Division JP4703196B2 (en) | 2005-01-18 | 2005-01-18 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011054983A JP2011054983A (en) | 2011-03-17 |
JP5214704B2 true JP5214704B2 (en) | 2013-06-19 |
Family
ID=43943607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010239526A Expired - Fee Related JP5214704B2 (en) | 2010-10-26 | 2010-10-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5214704B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6084357B2 (en) * | 2011-11-02 | 2017-02-22 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP2013098503A (en) | 2011-11-07 | 2013-05-20 | Toshiba Corp | Solid-state imaging device |
SE537230C2 (en) * | 2013-05-16 | 2015-03-10 | Klas Håkan Eklund Med K Eklund Innovation F | Bipolar transistor amplifier circuit with isolated gate |
CN114914304A (en) * | 2022-05-06 | 2022-08-16 | 重庆安派芯成微电子有限公司 | LDMOS device with high ballast resistance, silicon controlled rectifier device and electronic equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3244065B2 (en) * | 1998-10-23 | 2002-01-07 | 日本電気株式会社 | Semiconductor electrostatic protection element and method of manufacturing the same |
JP4357127B2 (en) * | 2000-03-03 | 2009-11-04 | 株式会社東芝 | Semiconductor device |
JP3875460B2 (en) * | 2000-07-06 | 2007-01-31 | 株式会社東芝 | Semiconductor device |
-
2010
- 2010-10-26 JP JP2010239526A patent/JP5214704B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011054983A (en) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703196B2 (en) | Semiconductor device | |
JP5589052B2 (en) | Semiconductor device | |
JP4772843B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5641131B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5585593B2 (en) | Semiconductor device | |
JP6600491B2 (en) | Semiconductor device having ESD element | |
JP2002094063A (en) | Semiconductor device | |
US9252144B2 (en) | Field effect transistor and a device element formed on the same substrate | |
JP2012064849A (en) | Semiconductor device | |
US9865586B2 (en) | Semiconductor device and method for testing the semiconductor device | |
US9721939B2 (en) | Semiconductor device | |
JP5214704B2 (en) | Semiconductor device | |
JP2004253454A (en) | Semiconductor device | |
JP2010258355A (en) | Semiconductor device and manufacturing method therefor | |
JP5567437B2 (en) | Semiconductor device and integrated circuit | |
JP6033054B2 (en) | Semiconductor device | |
JP2007129089A (en) | Semiconductor device | |
KR101209564B1 (en) | semiconductor device | |
JP2008172112A (en) | Semiconductor device | |
JP2007287919A (en) | Semiconductor device with temperature detection function | |
JP2008270367A (en) | Semiconductor device | |
JP2011100933A (en) | Semiconductor device | |
JP2009088317A (en) | High-breakdown voltage semiconductor switching device | |
JP2009016725A (en) | Semiconductor device | |
KR20130120243A (en) | Electro-static discharge protection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |