JP5208177B2 - 遊技機 - Google Patents

Description

本発明は、遊技機に関し、特に、乱数生成手段の異常の有無を検出し、乱数生成手段が異常である場合に乱数異常対処処理を実行する遊技機に関するものである。

近年主流のパチンコ遊技機においては、遊技球が始動口に入賞したことを契機に大当り抽選が行われ、大当りに当選した場合、大入賞口が複数ラウンドに亙って開閉して遊技者に有利な利益状態を付与する大当り遊技が発生する。この種のパチンコ遊技機では、一般に、抽選用ハード乱数を微小時間毎に順次生成するハード乱数生成回路が設けられ、始動口への遊技球入賞時にハード乱数生成回路から抽選用ハード乱数が取得され、その抽選用ハード乱数が大当り特定値か否かで大当り抽選の当選の有無が判定される。

従来のスロットマシンにおいても、一般に、メダルベット後のスタートレバー操作時にハード乱数生成回路から抽選用ハード乱数が取得され、その抽選用ハード乱数が大当り特定値か否かで大当り抽選の当選の有無が判定される。スロットマシンの場合、大当り抽選で当選した場合には、複数ゲームに亙って特定の図柄役が揃い易くなるボーナスゲームが発生する。尚、ハード乱数生成回路で生成可能な抽選用ハード乱数の全数に対する大当り特定値の数の割合で大当り当選確率が決められている。

ところで、ハード乱数生成回路が故障によってハード乱数を正常に生成できない場合、大当り当選確率が不当に変化し、大当り判定が正常に行われなくなり、遊技者又は遊技ホール側に不利益が発生する。そこで、ハード乱数生成回路の異常を検出してその異常に対処する技術が提案されている。

特許文献１のパチンコ遊技機においては、メイン制御装置が、予め設定された複数ステップからなる処理を繰返し実行するメインループ処理を含むメイン処理と、メインループ処理の実行中に微小時間毎に実行するタイマ割込処理とを実行する。タイマ割込処理では、賞球制御処理や始動入賞処理などの複数ステップからなる処理が実行される。メインループ処理では、乱数異常監視処理や遊技停止処理が実行される。

メインループ処理における乱数異常監視処理で乱数生成回路の異常が検出された場合、遊技停止処理において、現在の遊技状態において始動記憶情報がなく、且つ特別図柄変動中でなく、且つ大当り遊技実行中でないと判定された場合に、タイマ割込処理の許可を禁止した後、ウォッチドッグタイマのクリア処理のみを繰返し実行して、その後のメイン処理の実行を中断して全ての遊技処理を停止させる。この状態で、電源を一旦遮断してから投入すると、遊技状態が完全に初期化（ＲＡＭクリア）された状態から遊技が開始される。

特許文献２のパチンコ機においては、メイン処理において、電源投入直後に乱数生成回路異常チェック処理が実行され、乱数生成回路が異常である場合、異常報知処理が実行された後、他の遊技処理が実行されないようにループ処理が繰返し実行される。

特開２００９−２６８６２５号公報 特開２００９−１５３８９７号公報

特許文献１のパチンコ遊技機においては、メイン処理において電源投入時から最初のタイマ割込処理の許可を設定する迄の電源投入初期期間に乱数異常監視処理が実行されないので、電源投入初期期間中に乱数生成回路に異常が発生した場合でも、タイマ割込処理やメインループ処理等の不必要な処理が実行されてしまう。

また、乱数異常監視処理で乱数生成回路の異常が検出された場合、異常検出時に始動記憶情報が既に記憶されている場合、図柄変動中や大当り遊技実行中の場合、それらの全てを消化するまではメイン処理の実行が中断されず、しかも、異常検出時以降に記憶された始動記憶情報や大当り判定は無効にされるが、乱数生成回路の異常発生時から全ての遊技処理が停止される迄の間でも、図柄変動や大当り遊技が行われる場合があるため、その間の入賞は無効になるのに遊技者には有効であるかのように見えてしまう。即ち、遊技者に無駄な遊技をさせてしまう。

特許文献２のパチンコ機においては、メイン処理における乱数生成回路異常チェック処理で乱数生成回路の異常が検出された場合、ループ処理が繰返し実行されて待機状態になる。その待機状態の間にウォッチドッグタイマがタイムアップした場合、遊技制御装置のコンピュータが強制的に初期化される。乱数生成回路の異常が検出された場合、画像表示器において乱数異常表示が行われ、その後、初期化表示（カラーバー表示等）が行われる。特に、初期化表示が行われることで、パチンコ機の異常に対する遊技者の不信感を高めることになる。

本発明の目的は、遊技機において、メイン処理における電源投入初期期間において乱数生成手段の異常の有無を早期に検出すると共に、乱数生成手段の異常が検出された場合メイン制御装置が実行するメイン処理を直ちに中断して、電源投入初期期間に乱数生成手段の異常に迅速に対処することができること、遊技機の異常に対する遊技者の不信感を抑制することなどである。

本願発明は以下の構成を有するものである。尚、参照符号は、本願発明の理解促進の為に図面に図示した構成要素との対応関係の一例を示したものであり、本願発明の技術的範囲を限定するものではない。
請求項１の遊技機は、微小時間毎に順次抽選用の乱数を生成する乱数生成手段(41)と、乱数取得条件の成立時に乱数生成手段(41)から抽選用の乱数を取得する乱数取得手段(21f)とを有するメイン制御装置(21)を備えた遊技機(1)において、前記メイン制御装置(21)が、電源投入時から開始するメイン処理であって予め設定された複数ステップからなる処理を繰返し実行するループ処理を含むメイン処理と、前記ループ処理の実行中に微小時間毎に実行するタイマ割込処理とを実行し、前記メイン制御装置(21)は、前記乱数生成手段(41)で生成する全ての乱数を予め記憶しておき、前記乱数生成手段(41)で順次乱数が生成される毎に乱数を消去して、前記記憶していた全ての乱数が消去されたか否かを検出することにより、前記メイン処理における電源投入時から前記タイマ割込処理の割込み許可を設定する迄の間の電源投入初期期間に前記乱数生成手段(41)の異常を検出する乱数異常検出手段(41a)と、前記乱数異常検出手段(41a)による検出結果を受けて、前記乱数生成手段(41)が異常である場合に、前記電源投入初期期間に乱数異常対処処理として前記メイン制御装置(21)のコンピュータを初期化するウォッチドッグタイマをリセットする処理を繰返し実行して、メイン処理の実行を中断する乱数異常対処手段(21d)とを備え、前記乱数取得手段(21f)は、前記抽選用の乱数を取得する機能に加えて、前記タイマ割込処理の実行中に前記乱数取得条件の成立毎に前記乱数生成手段(41)から複数個の異常検出用の乱数を連続的に取得する異常検出用の乱数を取得する機能も備え、前記メイン処理におけるループ処理の実行中に前記乱数取得手段(21f)が取得した前記複数個の異常検出用の乱数の値が一致するか否かで前記乱数生成手段(41)が異常か否か判定する乱数異常判定手段(21g)を設け、前記乱数異常対処手段(21d)は、前記乱数異常判定手段(21g)による判定結果を受けて、前記乱数生成手段(41)が異常である場合に、前記ループ処理において乱数異常対処処理としてタイマ割込処理の割込み許可を禁止すると共に、前記メイン処理においてＲＡＭに記憶された遊技情報をバックアップする処理を含む電源遮断に必要な各種処理を実行した後、前記ウォッチドッグタイマをリセットする処理を繰返し実行して、メイン処理の実行を中断することを特徴としている。

本発明の遊技機によれば、乱数異常検出手段が、メイン処理における電源投入時からタイマ割込処理の割込み許可を設定する迄の間の電源投入初期期間に乱数生成手段の異常を検出すると共に、タイマ割込処理の実行中に乱数取得条件の成立毎に複数個取得した異常検出用の乱数に基づいてメイン処理におけるループ処理の実行中に乱数生成手段の異常を検出するので、乱数生成手段の異常の有無を早期に且つ確実に検出することができる。

パチンコ遊技機の正面図である。 パチンコ遊技機の遊技盤の正面図である。 パチンコ遊技機の制御系のブロック図である。 メイン制御装置の機能ブロック図である。 ハード乱数生成回路の構成を示したブロック図である。 大当り乱数判定テーブルである。 メイン制御装置が実行するメイン処理のフローチャートである。 乱数異常判定・対処処理のフローチャートである。 電源遮断監視処理のフローチャートである。 タイマ割込処理のフローチャートである。 始動口ＳＷ処理のフローチャートである。 実施例２のメイン処理における乱数異常検出処理を実行するタイミングを示すタイムチャートである。 実施例２のメイン処理のフローチャートである。 実施例２の乱数異常判定・対処処理のフローチャートである。 実施例３のメイン処理とタイマ割込処理における乱数異常検出処理を実行するタイミングを示すタイムチャートである。 実施例３のタイマ割込処理のフローチャートである。 実施例３の乱数異常検出処理のフローチャートである。 実施例３の乱数異常判定・対処処理のフローチャートである。 実施例４のメイン制御装置の機能ブロック図である。 実施例４の始動口ＳＷ処理のフローチャートである。 １周期分の乱数更新時間と各乱数取得間の時間を示す図表である。 実施例４の乱数異常検出処理のフローチャートである。

以下、本発明を実施するための形態について実施例に基づいて説明する。

図１、図２に示すように、パチンコ遊技機１には、遊技ホールに取付けられる外枠に開閉枠２が開閉自在に装着され、開閉枠２に開閉扉３が開閉自在に装着されている。開閉枠２に遊技盤４が装着され、その遊技盤４の前面側に遊技領域４ａが形成されている。開閉扉３に窓３ａが形成され、その窓３ａに透明板３ｂが装着され、その透明板３ｂにより遊技領域４ａの前側が覆われている。

開閉扉３には、窓３ａの下側に遊技球を貯留する貯留皿５が設けられ、その貯留皿５に演出ボタン６が装着され、貯留皿５の右下側に発射ハンドル７が装着されている。発射ハンドル７が回動操作されると、貯留皿５から発射位置に導入された遊技球が発射され、貯留皿５に複数の遊技球が存在する場合には、複数の遊技球が約０．６秒間隔で連続発射される。発射された遊技球はガイドレール８で案内され遊技領域４ａの上部に投入される。

図２、図３に示すように、遊技盤４には、多数の障害釘（図示略）、第１始動口１０、第２始動口装置１１、ゲート１２、大入賞口装置１３、複数の一般入賞口１４、センタ役物１５、画像表示器１６、可動役物装置１７、遊技表示盤１９が図２に示す配置で装着され、遊技盤４の裏面側に遊技制御装置２０が装着されている。

第１始動口１０には入賞した遊技球を検出する第１始動口ＳＷ１０ａが付設され、ゲート１２には通過した遊技球を検出するゲートＳＷ１２ａが付設され、各一般入賞口１４には入賞した遊技球を検出する一般入賞口ＳＷ１４ａが付設されている。尚、「ＳＷ」はスイッチを意味する。

第２始動口装置１１は、第２始動口１１ａ、第２始動口１１ａを開閉する開閉部材１１ｂ、第２始動口１１ａに入賞した遊技球を検出する第２始動口ＳＷ１１ｃ、開閉部材１１ｂを開閉駆動する第２始動口ＳＯＬ１１ｄ（電チューＳＯＬ）を有する。尚、「ＳＯＬ」はソレノイドアクチュエータを意味する。開閉部材１１ｂは、閉位置で第２始動口１１ａへの遊技球の入賞を不可能にし、開位置で第２始動口１１ａへの遊技球の入賞を可能にする。

大入賞口装置１３は、大入賞口１３ａ、大入賞口１３ａを開閉する開閉部材１３ｂ、大入賞口１３ａに入賞した遊技球を検出する大入賞口ＳＷ１３ｃ、開閉部材１３ｂを開閉駆動する大入賞口ＳＯＬ１３ｄを有する。開閉部材１３ｂは、閉位置で大入賞口１３ａへの遊技球の入賞を不可能にし、開位置で大入賞口１３ａへの遊技球の入賞を可能にする。

センタ役物１５は、遊技盤４の前面よりも前方へ張り出すように、遊技盤４の上部から中央部分に亙って遊技領域４ａの半分以上を占めるサイズで設けられ、このセンタ役物１５に画像表示器１６と可動役物装置１７が装着されている。

遊技表示盤１９は、第１特別図柄表示器１９ａ、第２特別図柄表示器１９ｂ、普通図柄表示器１９ｃ、第１特別図柄保留ランプ１９ｄ、第２特別図柄保留ランプ１９ｅ、普通図柄保留ランプ１９ｆを備えている。

第１特別図柄表示器１９ａには、第１始動口１０への遊技球の入賞に基づいて第１特別図柄が図柄変動後に停止表示される。第２特別図柄表示器１９ｂには、第２始動口１１ａへの遊技球の入賞に基づいて第２特別図柄が図柄変動後に停止表示される。第１又は第２特別図柄表示器１９ａ又は１９ｂに大当り図柄が停止表示された場合、大当り遊技状態が発生して、大入賞口装置１３が、開閉部材１３ｂを開閉動作させて、通常は閉塞の大入賞口１３ａを複数ラウンドに亙って開閉させる。

普通図柄表示器１９ｃには、ゲート１２への遊技球の入賞（通過）に基づいて普通図柄が図柄変動後に停止表示される。普通図柄表示器１９ｃに当り図柄が停止表示された場合、補助遊技が発生して、第２始動口装置１１が、開閉部材１１ｂを開閉動作させ、通常は閉塞の第２始動口１１ａを１又は複数回開閉させる。

第１特別図柄保留ランプ１９ｄには、第１始動口１０に入賞した遊技球であって第１特別図柄表示器１９ａでの図柄変動に未だ供してない第１保留数が最大で４個表示される。第２特別図柄保留ランプ１９ｅには、第２始動口１１ａに入賞した遊技球であって第２特別図柄表示器１９ｂでの図柄変動に未だ供してない第２保留数が最大で４個表示される。普通図柄保留ランプ１９ｆには、ゲート１２に入賞した遊技球であって普通図柄表示器１９ｃでの図柄変動に未だ供してない普図保留数が最大で４個表示される。

発射ハンドル７を回動操作することで、遊技領域４ａの上部に発射投入された遊技球は、複数の障害釘に当たって方向を変えながら落下して、入賞口１０，１１ａ，１３ａ，１４の何れかに入賞した場合、そこから遊技領域４ａ外へ排出され、入賞口１０，１１ａ，１３ａ，１４の何れにも入賞しなかった場合には、最終的に、遊技領域４ａの下端部に形成されたアウト口９から遊技領域４ａ外へ排出される。

図３に示すように、遊技制御装置２０は、主要な遊技制御を司るメイン制御装置２１と、メイン制御装置２１から種々の指令を受けて払出制御と演出制御とを司るサブ制御装置２５とを備えている。メイン制御装置２１は、遊技制御基板２２に遊技制御プログラムに基づき遊技内容の進行に伴う基本処理を実行するＣＰＵと、遊技制御プログラムを記憶するＲＯＭと、ＣＰＵの演算処理時におけるデータのワークエリアとして機能するＲＡＭとを有するコンピュータと、ハード乱数生成回路４１とを備えて構成されている。遊技制御基板２２は盤用外部情報端子基板２３に接続されている。

メイン制御装置２１のＣＰＵには、ウォッチドッグタイマが付属されている。ウォッチドッグタイマは、メイン制御装置２１のコンピュータが遊技制御プログラムに従って正常に動作しているか否かを監視する機能を有する。遊技制御プログラムに異常が発生して、プログラムの実行が中断又は停止した場合や、プログラムの実行を中断した後他の処理が実行されないようにループ処理のみが繰返し実行される場合、その停止状態やループ処理による待機状態の間に、ウォッチドッグタイマのタイマカウント部がカウントアップすると、メイン制御装置２１のコンピュータが強制的に初期化される。

サブ制御装置２５は、払出制御基板２６、演出制御基板２７、画像制御基板２８、ランプ制御基板２９に夫々ＣＰＵとＲＯＭとＲＡＭを有するコンピュータを備えて構成されている。演出制御基板２７のコンピュータは更に、実時間を計時出力する計時手段としてのリアルタイムクロック（ＲＴＣ）を有する。払出制御基板２６は枠用外部情報端子基板２４に接続されている。

遊技制御基板２２のコンピュータは、第１，第２始動口ＳＷ１０ａ，１１ｃ、ゲートＳＷ１２ａ、大入賞口ＳＷ１３ｃ、一般入賞口ＳＷ１４ａからの球検出信号と、払出制御基板２６からの制御情報を受けて、第２始動口ＳＯＬ１１ｄ、大入賞口ＳＯＬ１３ｄ、図柄表示器１９ａ〜１９ｃ、図柄保留ランプ１９ｄ〜１９ｆを制御し、払出制御基板２６と演出制御基板２７と盤用外部情報端子基板２３に制御情報（遊技情報）を出力する。

払出制御基板２６のコンピュータは、遊技制御基板２２からの制御情報と、払出球検出ＳＷ３１、球有り検出ＳＷ３２、満タン検出ＳＷ３３からの球検出信号を受けて、払出モータ３０を制御し、入賞口１０，１１ａ，１３ａ，１４への遊技球の入賞１個について、入賞口１０，１１ａ，１３ａ，１４毎に設定された数の遊技球を貯留皿５に払出し、遊技制御基板２２と枠用外部情報端子基板２４に制御情報（払出情報）を出力する。

演出制御基板２７のコンピュータは、遊技制御基板２２からの制御情報と、演出ボタン６からのボタン操作信号を受けて、画像制御基板２８に制御情報を出力し、更に、画像制御基板２８からの制御情報を受けて、ランプ制御基板２９に制御情報を出力する。

画像制御基板２８のコンピュータは、演出制御基板２７からの制御情報を受けて、画像表示器１６とスピーカ３４とを制御し、演出制御基板２７に制御情報を出力する。ランプ制御基板２９のコンピュータは、演出制御基板２７からの制御情報を受けて、主に画像制御基板２８のコンピュータによる制御に同期させて、枠ランプ３５と盤ランプ３６と可動役物装置１７とを制御する。

図４に示すように、メイン制御装置２１は、そのコンピュータにより構成された、乱数取得部２１ａ、乱数判定部２１ｂ、乱数異常判定部２１ｃ、乱数異常対処部２１ｄ、乱数異常情報出力部２１ｅを有すると共に、そのコンピュータとは別に、抽選用のハード乱数を微小時間毎に順次更新しつつ周期的に生成するハード乱数生成回路４１を備えている。

図５に示すように、ハード乱数生成回路４１は、水晶振動子を用いた発振器４２と、発振器４２から数ＭＨｚのクロックパルスに基づいてカウントアップされる乱数カウンタ４３と、メイン制御装置２１のＣＰＵからの要求信号をクロックパルスに同期してラッチするＤ型フリップフロップ４４と、Ｄ型フリップフロップ４４の出力値の変化に応答して乱数カウンタ４３の出力値を読み込むバッファＩＣ回路４５とを備え、メイン制御装置２１のコンピュータの動作クロックとは無関係にハード乱数を更新するように構成されている。

乱数カウンタ４３は、１６ビット構成の１〜６５５３６のカウンタ値（乱数値）をカウント可能なカウンタＩＣであり、発振器４２からのクロックパルスの立ち上がりエッジでカウントアップ動作を開始する。

Ｄ型フリップフロップ４４は、ＮＯＴ回路４６を介して発振器４２からクロックパルスを受けると共に、発振器４２からのクロックパルスの立ち下がりエッジでＣＰＵからの要求信号を読み込んで出力している。尚、ＣＰＵからの要求信号は、通常はＬレベルであるが、ＣＰＵの処理において乱数取得条件の成立時のタイミングでＨレベルとなる。

Ｄ型フリップフロップ４４は、発振器４２からのクロックパルスの立ち下がり毎に要求信号を読み込むが、通常は要求信号がＬレベルであるため、Ｄ型フリップフロップ４４の出力値もＬレベルのままである。一方、要求信号がＨレベルに変化すると、クロックパルスの立ち下がりエッジで、Ｄ型フリップフロップ４４の出力がＬレベルからＨレベルに推移する。すると、これに合わせて、バッファＩＣ回路４５は、乱数カウンタ４３の値をハード乱数の値として乱数取得部２１ａに出力する。

ハード乱数生成回路４１は乱数異常検出部４１ａを有し、この乱数異常検出部４１ａは、ハード乱数生成回路４１の乱数異常を検出する乱数異常検出処理を実行する。具体的には、１周期分の複数のハード乱数を生成するのに要する時間を含む設定期間Ｐｘ内で、その１周期分の複数のハード乱数の全てを生成したか否かを検出する。

乱数異常検出部４１ａは、そのメモリに１〜６５５３５の全てのハード乱数の情報を予め記憶しておいて、順次生成されたハード乱数の情報を消去（リセット）して、最終的に全てのハード乱数の情報が消去された場合に、１周期分の複数のハード乱数の全てが生成されたことを検出し、検出されない場合、１周期分の複数のハード乱数の少なくとも１つが生成されなかったことを検出する。

乱数異常検出部４１ａによる検出結果として、１周期分の複数のハード乱数の全てが生成された場合には、乱数異常フラグがＯＦＦにされ、複数のハード乱数の少なくとも１つが生成されなかった場合には、乱数異常フラグがＯＮにされる。

前記設定期間Ｐｘは、メイン制御装置２１が実行する電源投入時から開始するメイン処理における電源投入時から遊技動作実行可能状態になる最初のタイマ割込処理の割込み許可を設定する迄の間の電源投入初期期間に含まれる。設定期間Ｐｘは、１０００ｍｓの期間である。具体的には、設定期間Ｐｘは、電源投入後のハード乱数生成回路４１の起動時に設定される。ハード乱数生成回路４１において乱数異常検出部４１ａは、前記電源投入初期期間のうちのハード乱数生成回路４１の起動時から１０００ｍｓが経過するまでの設定期間Ｐｘの間に乱数異常検出処理を実行する。

乱数取得部２１ａは、乱数取得条件の成立時にハード乱数生成回路４１からハード乱数を取得する。第１又は第２始動口１０又は１１ａへの遊技球の入賞時に、第１又は第２保留球数が４未満の場合に、乱数取得条件が成立する。

乱数判定部２１ｂは、乱数取得部２１ａで取得されたハード乱数の当りの当否を判定する。この場合、乱数取得部２１ａで取得されたハード乱数が予め設定された大当り特定値か否か判定する。図６に示すように、例えば、通常／時短遊技状態では、大当り特定値が２０５個設定され、ハード乱数生成回路４１で生成可能なハード乱数の全数（６５５３５個）に対して大当り特定値の数の割合が約１／３２０になる。つまり、約１／３２０の確率で大当り判定となる。

また、確変／潜確遊技状態では、大当り特定値が２０５０個設定され、ハード乱数生成回路４１で生成可能なハード乱数の全数に対して大当り特定値の数の割合が約１０／３２０になる。つまり、約１０／３２０の確率で大当り判定となる。尚、全遊技状態において、ハード乱数生成回路４１で生成可能なハード乱数の全数に対して約３／３２０の割合で小当り特定値が設定されており、つまり、約３／３２０の確率で小当り判定となる。小当りとなった場合、大入賞口１３ａが複数回に微小時間で開閉する小当り遊技が発生する。

ここで、大当り判定となった場合、大当り図柄として、確変図柄、突確図柄、潜確図柄、時短図柄の中の何れか１つが抽選により決定され、その大当り図柄が特別図柄表示器１９ａ又は１９ｂに停止表示されることになる。そして、大当り遊技後、確変図柄と突確図柄の場合には確変遊技状態へ移行し、時短図柄の場合には時短遊技状態へ移行し、潜確図柄の場合には潜確遊技状態へ移行する。時短遊技状態において、特別図柄の図柄変動が１００回（又は数１０回）行われた後は、通常遊技状態へ移行する。尚、小当りの場合、現状の遊技状態が維持される。尚、確変遊技状態、時短遊技状態では、潜確遊技状態、通常遊技状態と比べて、補助遊技が発生する割合が高くなり、更に、各補助遊技において、第２始動口１１ａに遊技球が入賞する可能性が高くなる。

乱数異常判定部２１ｃは、ハード乱数生成回路４１の乱数異常検出部４１ａによる検出結果、つまり、ハード乱数生成回路４１で１周期分の複数のハード乱数の全てを生成したか否かを判定し、具体的には、その異常判定を乱数異常フラグで以て判定する。

乱数異常対処部２１ｄは、乱数異常判定部２１ｃでの判定結果に基づいて、つまり、ハード乱数生成回路４１の乱数異常検出部４１ａによる検出結果を受けて、１周期分の複数のハード乱数の少なくとも１つが生成されなかった場合に乱数異常対処処理を実行する。

具体的には、ハード乱数生成回路４１の乱数異常検出部４１ａにより１周期分の複数のハード乱数の少なくとも１つが生成されなかったことが検出された場合、乱数異常対処部２１ｄは、メイン処理における前記の電源投入初期期間の間に乱数異常対処処理を実行する。その乱数異常対処処理として、メイン処理の実行を直ちに中断し、メイン処理の実行が中断されている間にウォッチドッグタイマがカウントアップしないように、ウォッチドッグタイマをリセット（クリア）する処理のみを繰返し実行して、メイン処理におけるその他の処理の実行を禁止する。

乱数異常情報出力部２１ｅは、乱数異常判定部２１ｃでの判定結果に基づいて、つまり、ハード乱数生成回路４１の乱数異常検出部４１ａによる検出結果を受けて、１周期分の複数のハード乱数の少なくとも１つが生成されなかった場合に、乱数異常情報（乱数異常コマンド）をサブ制御装置２５へ出力する。

サブ制御装置２５は乱数異常対処部２５ａを有し、その乱数異常対処部２５ａが、メイン制御装置２１から乱数異常情報を受けた場合、報知機器４７（画像表示器１６、スピーカ３４、枠ランプ３５、盤ランプ３６の少なくとも１つ）を制御して、ハード乱数生成回路４１でハード乱数が正常に生成されない乱数異常を報知機器４７に報知させる。具体的な乱数異常報知としては、画像表示器１６に、ハード乱数生成回路４１に異常が発生した旨の表示が行われる。

次に、メイン制御装置２１が実行する各種処理をフローチャートに基づいて説明する。尚、図中の符号Ｓｉ（ｉ＝１，２，・・・）は各ステップを示す。
図７に示すように、電源投入によりメイン処理が開始され、このメイン処理において、先ず、電源投入直後に、乱数異常判定・対処処理が実行される（Ｓ１）。

図８に示すように、Ｓ１の乱数異常判定・対処処理では、先ず、ウェイトタイマｔｗに１０００ｍｓがセットされ（Ｓ２１）、続いて、ハード乱数生成回路４１が起動される（Ｓ２２）。

ハード乱数生成回路４１では、その起動時から、乱数異常検出部４１ａによる乱数異常検出処理が開始され、その後、最短で１周期分のハード乱数の更新時間を含む設定期間Ｐｘ内に、１周期分の複数のハード乱数の全てを生成したか否かの検出結果が導出されて、１周期分の複数のハード乱数の全てが生成された場合、乱数異常フラグがＯＦＦにされ、１周期分の複数のハード乱数の少なくとも１つが生成されなかった場合、乱数異常フラグがＯＮされる。

Ｓ２２の後、ウェイトタイマｔｗの減算計時が開始され（Ｓ２３）、Ｓ２４において、ｔｗ＝０か否か判定され、ｔｗ＝０でない場合（Ｓ２４；Ｎｏ）、ｔｗ＝０になるまで減算計時処理が繰返し実行される。その間で、乱数異常検出部４１ａによる乱数異常検出処理が完了していることになる。Ｓ２４の判定がＹｅｓの場合、次に、乱数異常フラグが読み込まれてＯＮか否か判定される（Ｓ２５）。乱数異常フラグがＯＦＦの場合（Ｓ２５；Ｎｏ）、つまり、複数のハード乱数の全てが生成された場合、メイン処理が継続となり（Ｓ２６）、リターンする。

一方、乱数異常フラグがＯＮの場合（Ｓ２５；Ｙｅｓ）、つまり、複数のハード乱数の少なくとも１つが生成されなかった場合、乱数異常コマンドがサブ制御装置２５（演出制御基板２８）へ出力され、メイン処理が中断となり（Ｓ２８）、メイン処理開始と同時にカウントを開始したウォッチドッグタイマのカウント値をリセットする処理が繰返し実行される（Ｓ２９）。この状態で、電源を一旦遮断してから投入すると、遊技が再開される。

図７のメイン処理において、Ｓ１の乱数異常判定・対処処理の後、つまり、Ｓ２５の判定がＮｏの場合、次に、ＲＡＭアクセス許可が設定され（Ｓ２）、ＲＡＭクリアＳＷがオンされたか否か判定される（Ｓ３）。ＲＡＭクリアＳＷがオンされなかった場合（Ｓ３；Ｎｏ）、バックアップフラグがＯＮか否か判定され（Ｓ４）、バックアップフラグがＯＮの場合（Ｓ４；Ｙｅｓ）、チェックサムが正常か否か判定され（Ｓ５）、チェックサムが正常である場合（Ｓ５；Ｙｅｓ）、復旧処理が実行され（Ｓ６）、Ｓ１０へ移行する。

一方、Ｓ３の判定がＹｅｓ、又はＳ４の判定がＮｏ、又はＳ５の判定がＮｏの場合、ＲＡＭクリア（Ｓ７）、クリア時の作業領域設定（Ｓ８）、周辺部初期設定（Ｓ９）が順次実行されて、Ｓ１０へ移行する。ここで、周辺部とは、払出制御基板２６、演出制御基板２７などである。周辺部初期設定は、各制御基板２６，２７のコンピュータに対して、初期設定の実行を指示する初期設定コマンドを送信することにより実行される。

次に、Ｓ１０において、タイマカウンタ（ＣＴＣ）の周期（例えば、４ｍｓ）が設定される。尚、Ｓ１０で設定された周期を用いてタイマ割込処理が実行される。次に、電源遮断監視処理が実行された後（Ｓ１１）、変動パターン乱数更新処理（Ｓ１２）、タイマ割込処理の禁止設定処理（Ｓ１３）、初期値乱数更新処理（Ｓ１４）、タイマ割込処理の許可設定処理（Ｓ１５）が順次実行され、Ｓ１１へリターンする。以降、Ｓ１１〜Ｓ１５の処理が繰返し実行される。尚、メイン処理において、電源投入時からＳ１０のＣＴＣ周期設定迄の間が電源投入初期期間に相当する。

図９に示すように、Ｓ１１の電源遮断監視処理では、タイマ割込処理の割込禁止が設定され（Ｓ３１）、次に、電源遮断か否か判定される（Ｓ３２）。電源遮断でない場合（Ｓ３２；Ｎｏ）、タイマ割込処理の割込許可が設定され（Ｓ３３）、Ｓ１２へリターンする。一方、電源遮断の場合（Ｓ３２；Ｙｅｓ）、出力ポートクリア（Ｓ３４）、チェックサム作成・格納（Ｓ３５）、バックアップフラグＯＮ（Ｓ３６）、ＲＡＭアクセス禁止設定（Ｓ３７）が順次実行され、エンドとなる。

次に、タイマ割込処理について説明する。タイマ割込処理は、図７のＳ１０のＣＴＣ周期設定において設定された周期にて、メイン処理に微小時間毎（例えば、２ｍｓ）に割込み実行される。図１０に示すように、タイマ割込処理では、乱数更新処理（Ｓ４１）、スイッチ処理（Ｓ４２）、図柄処理（Ｓ４３）、電動役物処理（Ｓ４４）、賞球処理（Ｓ４５）、出力処理（Ｓ４６）が順次実行され、リターンする。

図１１に示すように、Ｓ４２の始動口ＳＷ処理では、第１始動口ＳＷ１０ａがオンの場合、つまり、第１始動口１０への遊技球の入賞が検出された場合（Ｓ５１；Ｙｅｓ）、第１保留数Ｕ１が４未満の場合（Ｓ５２；Ｙｅｓ）、第１保留数Ｕ１がＵ１＋１に加算され（Ｓ５３）、ハード乱数生成回路４１から第１ハード乱数が取得・格納され（Ｓ５４）、第１保留数増加コマンドがセットされる（Ｓ５５）。Ｓ５１の判定がＮｏ、又はＳ５２の判定がＮｏ、又はＳ５５の後はＳ５６へ移行する。

次に、第２始動口ＳＷ１１ｃがオンの場合、つまり第２始動口１１ａへの遊技球の入賞が検出された場合（Ｓ５６；Ｙｅｓ）、第２保留数Ｕ２が４未満の場合（Ｓ５７；Ｙｅｓ）、第２保留数Ｕ２がＵ２＋１に加算され（Ｓ５８）、ハード乱数生成回路４１から第２ハード乱数が取得・格納され（Ｓ５９）、第２保留数増加コマンドがセットされる（Ｓ６０）。Ｓ５６の判定がＮｏ、又はＳ５７の判定がＮｏ、又はＳ６０の後はリターンする。尚、Ｓ５５、Ｓ６０でセットされたコマンド、及び、その他のステップでセットされたコマンドについては、Ｓ４６の出力処理により演出制御基板２７に送信される。

以上説明したパチンコ遊技機１によれば次の作用効果を奏する。
メイン制御装置２１で電源投入時から開始されるメイン処理において、電源投入時から最初のタイマ割込処理の割込み許可を設定する迄の間の電源投入初期期間のうちの電源投入直後に設定された１周期分の複数（６５５３５個）のハード乱数を生成するのに要する更新時間を含む設定期間Ｐｘ（１０００ｍｓ）が経過する迄の間に、ハード乱数生成回路４１の乱数異常検出部４１ａが、乱数異常検出処理を実行してその１周期分の複数のハード乱数の全てを生成したか否か検出する。メイン制御装置２１において、ハード乱数生成回路４１とは別の乱数異常対処部２１ｄが、ハード乱数生成回路４１の乱数異常検出部４１ａによる検出結果を受けて、１周期分の複数のハード乱数の少なくとも１つが生成されなかった場合、電源投入初期期間に乱数異常対処処理を実行するので、電源投入直後にハード乱数生成回路４１の異常の有無を早期に且つ確実に検出することができる。

電源投入初期期間において、乱数異常対処部２１ｄは、ハード乱数生成回路４１の異常が検出された場合、乱数異常対処処理として、メイン処理の実行を直ちに中断するので、ハード乱数生成回路４１の異常が発生したら、遊技を直ちに停止することできると共に、電源投入初期期間にその異常に迅速に対処することができる。また、ハード乱数生成回路４１に異常が発生した場合に、その他の遊技処理（タイマ割込処理等）を実行させないようにすることができる。

メイン処理の実行が中断されている間にウォッチドッグタイマがカウントアップしないように、ウォッチドッグタイマをリセット（クリア）する処理のみを繰返し実行するので、メイン制御装置２１のコンピュータが強制的に初期化されることがなく、画像表示器１６に初期化表示（カラーバー表示）を実行させないようにすることができ、パチンコ遊技機内部の異常に対する遊技者の不信感を抑制することができる。

ハード乱数生成回路４１は乱数異常検出部４１ａを設けたので、ハード乱数生成回路４１の内部における自己診断機能により乱数異常を検出することができ、メイン制御装置２１のコンピュータ側の乱数異常検出の制御負荷を軽減することができる。

次に、実施例１を部分的に変更した以下の実施例について説明する。尚、実施例１と実質的に同一の構成については説明を省略する。

実施例２においては、乱数異常判定・対処処理が、メイン処理における電源投入初期期間とループ処理実行中に夫々実行される。
電源投入直後にメイン処理において乱数異常判定・対処処理が実行開始されると、図１２に示すように、ハード乱数生成回路４１において乱数異常検出部４１ａが、電源投入初期期間（ＴＡ）のうちのハード乱数生成回路４１の起動時に設定された設定期間Ｐｘ（１０００ｍｓ）が経過するまでの間に乱数異常検出処理を実行する。

メイン処理の乱数異常判定・対処処理において、乱数異常対処部２１ｄは、乱数異常検出部４１ａによる乱数異常検出処理の検出結果を受けて、乱数生成回路４１に異常がある場合、メイン処理における電源投入初期期間に乱数異常対処処理を実行する。

更に、図１２に示すように、メイン処理におけるループ処理実行中に乱数異常判定・対処処理が実行開始されると、メイン制御装置２１のコンピュータからハード乱数生成回路４１ａに異常検出指令が出力され、ハード乱数生成回路４１において乱数異常検出部４１ａは、異常検出指令を受けた時から設定された設定期間Ｐｙ（１０００ｍｓ）が経過するまでの間に乱数異常検出処理を実行する。この異常検出指令は、ハード乱数生成回路４１に所定時間間隔おきに出力されるので、乱数異常検出部４１ａによる乱数異常検出処理が、所定時間間隔おきに実行される。

メイン処理の乱数異常判定・対処処理において、乱数異常対処部２１ｄは、乱数異常検出部４１ａによる乱数異常検出処理の検出結果を受けて、乱数生成回路４１に異常がある場合、乱数異常対処処理を実行する。

図１３に示すように、このメイン処理においては、電源投入直後に乱数異常判定・対処処理が実行され（Ｓ１）、１周期分の複数（６５５３５個）のハード乱数を生成するのに要する更新時間を含む設定期間Ｐｘ内で、その１周期分の複数のハード乱数の全てを生成したことが検出された場合、Ｓ２〜Ｓ１０の処理が順次実行された後、再度、乱数異常判定・対処処理が実行される（Ｓ７０）。

図１４に示すように、Ｓ７０の乱数異常判定・対処処理では、ウェイトタイマｔｗが計時中か否か判定され（Ｓ７１）、計時中でない場合（Ｓ７１；Ｎｏ）、ハード乱数生成回路４１のハード乱数異常の検出を開始するか否か判定される（Ｓ７２）。ここで、ハード乱数異常の検出は、所定間隔おきに（例えば、３０分や１時間おきに）開始するように設定されている。ハード乱数異常検出が開始されない場合（Ｓ７２；Ｎｏ）、リターンして、メイン処理のＳ７０以降の処理が実行される。

一方、ハード乱数異常の検出が開始される場合、つまり検出開始設定時になった場合（Ｓ７２；Ｙｅｓ）、ウェイトタイマｔｗに１０００ｍｓがセットされ（Ｓ７３）、続いて、ハード乱数生成回路４１に異常検出指令が出力される（Ｓ７４）。

ハード乱数生成回路４１では、その異常検出指令を受けた時から、乱数異常検出部４１ａによる乱数異常検出処理が開始され、その後、最短で１周期分のハード乱数の更新時間を含む設定期間Ｐｙ（１０００ｍｓ）内に、１周期分の複数のハード乱数の全てを生成したか否かの検出結果が導出されて、１周期分の複数のハード乱数の全てが生成された場合、乱数異常フラグがＯＦＦにされ、１周期分の複数のハード乱数の少なくとも１つが生成されなかった場合、乱数異常フラグがＯＮされる。

Ｓ７４の後、ウェイトタイマｔｗの減算計時が開始される（Ｓ７５）。計時開始後、ウェイトタイマｔｗが計時中の場合、Ｓ７１の判定はＹｅｓとなり、その後、Ｓ７６において、ｔｗ＝０か否か判定され、ｔｗ＝０でない場合（Ｓ７５；Ｎｏ）、リターンして、メイン処理のＳ７０以降の処理が実行される。

一方、Ｓ７６の判定がＹｅｓ、つまりｔｗ＝０の場合、ハード乱数生成回路４１において乱数異常検出部４１ａによる乱数異常検出処理が完了していることになる。次に、乱数異常フラグが読み込まれてＯＮか否か判定される（Ｓ７７）。乱数異常フラグがＯＦＦの場合（Ｓ７７；Ｎｏ）、つまり、複数のハード乱数の全てが正常に生成された場合、Ｓ７０以降のメイン処理が継続となり（Ｓ７８）、リターンする。

一方、乱数異常フラグがＯＮの場合（Ｓ７７；Ｙｅｓ）、つまり、複数のハード乱数の少なくとも１つが正常に生成されなかった場合、乱数異常コマンドがサブ制御装置２５（演出制御基板２８）へ出力され（Ｓ７９）、タイマ割込処理の割込み許可の禁止が設定され（Ｓ８０）、続いて、電源遮断に必要な各種処理として、出力ポートクリア（Ｓ８１）、チェックサム作成・格納（Ｓ８２）、バックアップフラグＯＮ（Ｓ８３）、ＲＡＭアクセス禁止（Ｓ８４）が順次実行された後、ウォッチドッグタイマのリセット処理が繰返し実行される（Ｓ８５）。この状態で、電源を一旦遮断してから投入すると、ハード乱数生成回路４１の異常検出時（メイン処理中断時）に記憶されたバックアップ情報（遊技情報）に基づいて、遊技中断時点から遊技が再開される。

図１３のメイン処理において、Ｓ７０の乱数異常判定・対処処理の後、つまり、Ｓ７２の判定がＮｏ、Ｓ７６の判定がＮｏ、Ｓ７７の判定がＮｏとなり、メイン処理が継続となり（Ｓ７８）、電源遮断監視処理（Ｓ１１）、変動パターン乱数更新処理（Ｓ１２）、タイマ割込の割込禁止設定（Ｓ１３）、初期値乱数更新処理（Ｓ１４）、タイマ割込処理の割込許可設定（Ｓ１５）が順次実行された後、Ｓ７０へリターンし、以降、Ｓ７０、Ｓ１１〜Ｓ１５が繰返し実行される（ループ処理）。

このように、メイン処理において、電源投入直後に乱数異常判定・対処処理が実行され、更に、ループ処理の実行中に、乱数異常判定・対処処理が所定時間間隔おきに実行されるので、電源投入初期期間経過後の定常状態において、このパチンコ遊技機１で遊技をしている途中でも、複数回の乱数異常判定・対処処理によりハード乱数生成回路４１の異常の有無を確実に検出することができる。

即ち、メイン処理におけるループ処理実行中に、乱数異常対処部２１ｄは、ハード乱数生成回路４１による乱数異常検出処理でハード乱数生成回路４１の乱数異常が検出された場合、乱数異常対処処理として、メイン処理の実行を直ちに中断するので、ハード乱数生成回路４１の異常が発生したら直ちに遊技を停止することができると共に、その異常に迅速に対処することができる。また、ハード乱数生成回路４１に異常が発生した場合に、その他の遊技処理（タイマ割込処理等）を実行させないようにすることができる。

更に、電源投入初期期間又は電源投入初期期間経過後にハード乱数生成回路４１の異常が検出された場合に、ウォッチドッグタイマのリセット処理のみを繰返し実行するので、メイン制御装置２１のコンピュータが強制的に初期化されることがなく、画像表示器１６に初期化表示（カラーバー表示）を実行させないようにすることができる。それ故、パチンコ遊技機１の内部の異常に対する遊技者の不信感を抑制することができる。

実施例３においては、乱数異常判定・対処処理が、メイン処理における電源投入初期期間と、メイン処理におけるループ処理実行中に夫々実行される。ループ処理実行中に実行される乱数異常判定・対処処理は、タイマ割込処理で実行された乱数異常検出処理の検出結果に基づいて実行される。

電源投入直後にメイン処理において乱数異常判定・対処処理が実行されると、図１５に示すように、ハード乱数生成回路４１において乱数異常検出部４１ａは、電源投入初期期間（ＴＡ）のうちのハード乱数生成回路起動時に設定された設定期間Ｐｘ（１０００ｍｓ）が経過するまでの間に乱数異常検出処理を実行する。
メイン処理のループ処理実行中において、乱数異常対処部２１ｄは、乱数異常検出処理の検出結果を受けて、ハード乱数生成回路４１に異常がある場合、メイン処理における電源投入初期期間に乱数異常対処処理を実行する。

更に、図１５に示すように、タイマ割込処理開始後、ハード乱数生成回路４１ａに異常検出指令が出力され、ハード乱数生成回路４１ａにおいて乱数異常検出部４１ａは、メイン制御装置のコンピュータから異常検出指令を受けた時から設定期間Ｐｚ（１０００ｍｓ）経過するまでの間に乱数異常検出処理を実行する。この異常検出指令は、ハード乱数生成回路４１に所定時間間隔おきに出力され、乱数異常検出部４１ａによる乱数異常検出処理が、所定時間間隔おきに実行される。

メイン処理の乱数異常判定・対処処理において乱数異常対処部２１ｄは、乱数異常検出部４１ａによる乱数異常検出処理の検出結果を受けて、乱数生成回路４１に異常がある場合、乱数異常対処処理を実行する。

図１６に示すように、タイマ割込処理は、図１２のメイン処理でＳ１０のＣＴＣ周期設定おいて設定された周期にて、メイン処理に微小時間毎に割込み実行され、乱数更新処理（Ｓ４１）、スイッチ処理（Ｓ４２）、図柄処理（Ｓ４３）、電動役物処理（Ｓ４４）、賞球処理（Ｓ４５）が順次実行された後、乱数異常検出処理が実行される（Ｓ９０）。その後、出力処理（Ｓ４６）が実行され、リターンする。

図１７に示すように、Ｓ９０の乱数異常検出処理では、ウェイトタイマｔｗが計時中か否か判定され（Ｓ９１）、計時中でない場合（Ｓ９１；Ｎｏ）、ハード乱数生成回路４１のハード乱数異常の検出を開始するか否か判定される（Ｓ９２）。ここで、ハード乱数異常の検出は、所定間隔おきに（例えば、３０分や１時間おきに）開始するように設定されている。ハード乱数異常検出が開始されない場合（Ｓ９２；Ｎｏ）、リターンする。

一方、ハード乱数異常の検出が開始される場合、つまり、検出開始設定時になった場合（Ｓ９２；Ｙｅｓ）、ウェイトタイマｔｗに１０００ｍｓがセットされ（Ｓ９３）、続いて、ハード乱数生成回路４１に異常検出指令が出力される（Ｓ９４）。

ハード乱数生成回路４１では、その異常検出指令を受けた時から、乱数異常検出部４１ａによる乱数異常検出処理が開始され、その後、最短で１周期分のハード乱数の更新時間を含む設定期間Ｐｚ（１０００ｍｓ）内に、１周期分の複数のハード乱数の全てを生成したか否かの検出結果が導出されて、１周期分の複数のハード乱数の全てが生成された場合、乱数異常フラグがＯＦＦにされ、１周期分の複数のハード乱数の少なくとも１つが生成されなかった場合、乱数異常フラグがＯＮされる。

Ｓ９４の後、ウェイトタイマｔｗの減算計時が開始される（Ｓ９５）。計時開始後、ウェイトタイマｔｗが計時中の場合、Ｓ９１の判定はＹｅｓとなり、その後、Ｓ９６において、ｔｗ＝０か否か判定され、ｔｗ＝０でない場合（Ｓ９６；Ｎｏ）、リターンする。

一方、Ｓ９６の判定がＹｅｓ、つまりｔｗ＝０の場合、乱数異常検出部４１ａによる乱数異常検出処理が完了していることになる。次に、乱数異常フラグが読み込まれ（Ｓ９７）、リターンする。

図１８に示すように、図１３のメイン処理におけるＳ７０の乱数異常判定・対処処理では、乱数異常フラグがＯＮか否か判定され（Ｓ１０１）、乱数異常フラグがＯＦＦの場合（Ｓ１０１；Ｎｏ）、メイン処理が継続となり（Ｓ１０２）、リターンする。つまり、メイン処理のＳ７０以降の処理が実行される。

一方、乱数異常フラグがＯＮの場合（Ｓ１０１；Ｙｅｓ）、乱数異常コマンドがサブ制御装置２５（演出制御基板２８）へ出力され（Ｓ１０３）、タイマ割込処理の割込許可の禁止が設定され（Ｓ１０４）、続いて、電源遮断に必要な各種処理として、出力ポートクリア（Ｓ１０５）、チェックサム作成・格納（Ｓ１０６）、バックアップフラグＯＮ設定（Ｓ１０７）、ＲＡＭアクセス禁止設定（Ｓ１０８）が順次実行された後、ウォッチドッグタイマのリセット処理が繰返し実行される（Ｓ１０９）。この状態で、電源を一旦遮断してから投入すると、ハード乱数生成回路４１の異常検出時（メイン処理中断時）に記憶されたバックアップ情報（遊技情報）に基づいて、遊技中断時点から遊技が再開される。尚、Ｓ１０３〜Ｓ１０９を実行するＣＰＵが「第２の乱数異常対処部」に相当する。

このように、メイン処理において電源投入初期期間に乱数異常判定・対処処理が実行され、タイマ割込処理の実行中に乱数異常検出処理が実行され、メイン処理におけるループ処理の実行中に乱数異常検出部４１ａによる乱数異常検出処理の検出結果を受けて、ハード乱数生成回路４１に乱数異常がある場合、乱数異常・判定対処処理が実行されるので、電源投入初期期間経過後の定常状態において、このパチンコ遊技機１で遊技している途中でも、複数回の乱数異常判定・対処処理によりハード乱数生成回路４１の異常の有無を確実に検出できると共に、ハード乱数生成回路４１の異常に迅速に対処することができる。

即ち、メイン処理におけるループ処理実行中に、乱数異常対処部２１ｄは、ハード乱数生成回路４１の異常が検出された場合、乱数異常対処処理として、メイン処理の実行を直ちに中断するので、ハード乱数生成回路４１の異常が発生したら直ちに遊技を停止できると共に、その異常に迅速に対処することができる。また、ハード乱数生成回路４１に異常が発生した場合に、その他の遊技処理（タイマ割込処理等）を実行させないようにすることができる。

更に、ハード乱数生成回路４１の異常が検出された場合に、ウォッチドッグタイマのリセット処理のみを繰返し実行するので、メイン制御装置２１のコンピュータが強制的に初期化されることがなく、画像表示器１６に初期化表示（カラーバー表示）を実行させないようにすることができる。故に、パチンコ遊技機１の内部の異常に対する遊技者の不信感を抑制することができる。

図１９に示すように、メイン制御装置２１Ａは、そのコンピュータにより構成された、乱数取得部２１ｆ（異常検出用乱数取得部）、乱数判定部２１ｂ、乱数異常判定部２１ｇ、乱数異常対処部２１ｄ、乱数異常情報出力部２１ｅを有すると共に、そのコンピュータとは別に、ハード乱数生成回路４１を備えている。

乱数取得部２１ｆは、異常検出用乱数取得部の機能を兼用しており、乱数取得条件成立時にハード乱数生成回路４１から抽選用のハード乱数を含む複数個の異常検出用のハード乱数を微小時間間隔で連続的に取得する。複数個の異常検出用のハード乱数のうち１個のハード乱数は、抽選用のハード乱数として兼用される。第１又は第２始動口１０又は１１ａへの遊技球の入賞毎に、第１又は第２保留数が４未満の場合に、乱数取得条件が成立する。

乱数異常判定部２１ｇは、前述のハード乱数異常検出部４１ａによる検出結果に基づく乱数異常の判定と、乱数取得部２１ｆが取得した異常検出用のハード乱数に基づく乱数異常を判定する機能を兼用する。乱数異常判定部２１ｇは、乱数取得部２１ｆが取得した複数個の異常検出用のハード乱数のうち少なくとも２個のハード乱数の値が一致するか否か判定する。この乱数取得及び異常判定は、乱数取得条件が成立する毎に実行されるため、複数個の異常検出用のハード乱数の取得及び異常判定を遊技中に何度も行って、ハード乱数生成回路４１で１周期分の複数のハード乱数の全てが正常に更新されたか否かの判定の信頼性を高めることができる。

乱数異常対処部２１ｄは、メイン処理における電源投入初期期間に乱数異常判定部２１ｃの判定結果に基づいて乱数異常対処処理を実行し、更に、乱数異常判定部２１ｃの判定結果に基づいて、ループ処理実行中に乱数異常対処処理を実行する。

メイン制御装置２１Ａは、前述のメイン処理における電源投入初期期間に乱数異常判定・対処処理を実行すると共に、タイマ割込処理における始動ＳＷ処理で実行された乱数異常検出処理の検出結果に基づいて、メイン処理におけるループ処理実行中に乱数異常判定・対処処理を実行する。

図２０に示すように、図１０のタイマ割込処理におけるＳ４２の始動口ＳＷ処理では、第１始動口ＳＷ１０ａがオン、つまり、第１始動口１０への遊技球の入賞が検出された場合（Ｓ１１１；Ｙｅｓ）、第１保留数Ｕ１が４未満の場合（Ｓ１１２；Ｙｅｓ）、第１保留数Ｕ１がＵ１＋１に加算され（Ｓ１１３）、ハード乱数生成回路４１から、複数個（３個）の第１ハード乱数Ａ，Ｂ，Ｃが微小時間間隔で連続的に取得される（Ｓ１１４〜Ｓ１１６）。

図２１に示すように、ハード乱数生成回路４１においては、１〜６５５３５の範囲で微小時間毎にハード乱数が順次更新され、これら複数個（６５５３５個）のハード乱数の全てが更新される１周期分の更新時間Ｔ１は、４３６９．１μｓである。乱数取得部２１ａが複数個のハード乱数を連続的に取得する際の各ハード乱数取得間の時間Ｔ２は、１５．６μｓであり、前記の１周期分のハード乱数の更新時間Ｔ１よりも短くなるように構成されている（Ｔ１＞Ｔ２）。

Ｓ１１４〜Ｓ１１６において、３個の第１ハード乱数Ａ，Ｂ，Ｃを連続的に取得する時間は、４６．８μｓ（１５．６μｓ(Ｔ２)×３個）であり、ハード乱数生成回路４１における１周期分のハード乱数の更新時間Ｔ１（４３６９．１μｓ）よりも短くなるように構成されており（Ｔ１＞Ｔ２×Ｎ個）、ハード乱数生成回路４１が正常である場合、ハード乱数の１周期分の更新時間Ｔ１内で取得される３個のハード乱数Ａ，Ｂ，Ｃの値は異なる。

複数個の第１ハード乱数が取得・格納された後、乱数異常検出処理が実行される（Ｓ１１７）。図２２に示すように、乱数異常検出処理では、先ず、取得・格納された複数個（３個）の第１ハード乱数Ａ，Ｂ，Ｃの値が読み込まれる（Ｓ１３１）。ここで、複数個（３個）の第１ハード乱数Ａ，Ｂ，Ｃのうち、最初に取得・格納された第１ハード乱数Ａが、抽選用ハード乱数として使用され、全ての第１ハード乱数Ａ，Ｂ，Ｃが、異常検出用のハード乱数として使用される。

次に、Ｓ１３２において、３個の異常検出用の第１ハード乱数Ａ，Ｂ，Ｃの少なくとも２個の第１ハード乱数の値が一致するか否か判定され（Ｓ１３２）、Ｓ１３２の判定がＹｅｓの場合、乱数異常フラグがＯＮされる（Ｓ１３４）。一方、Ｓ１３２の判定がＮｏの場合、乱数異常フラグがＯＦＦにされる（Ｓ１３３）。Ｓ１３３又はＳ１３４が実行された後、乱数異常検出処理を終了して、リターンする。

図２０の始動口ＳＷ処理において、Ｓ１１７の乱数異常検出処理の後、第１保留数増加コマンドがセットされる（Ｓ１１８）。次に、第２始動口ＳＷ１１ｃがオンでない場合、つまり、第２始動口１１ａへの遊技球の入賞が検出されない場合（Ｓ１１９；Ｎｏ）、又は第２保留数Ｕ２が４未満でない場合（Ｓ１２０；Ｎｏ）、始動口ＳＷ処理を終了してリターンする。その後、タイマ割込処理における乱数異常検出処理に基づいて、図１２のメイン処理において、図１８に示すＳ７０の第１ハード乱数異常判定・対処処理が実行される。

他方、始動口ＳＷ処理において、Ｓ１１１で第１始動口１０ａへの遊技球の入賞が検出されない場合（Ｓ１１１；Ｎｏ）、又は、第１保留数Ｕ１が４未満でない場合（Ｓ１１２；Ｎｏ）、Ｓ１１９に移行して、第２始動口１１ａへの遊技球の入賞が検出された場合（Ｓ１１９；Ｙｅｓ）、第２保留数Ｕ２が４未満の場合（Ｓ１２０；Ｙｅｓ）、第２保留数Ｕ２がＵ２＋１に加算され（Ｓ１２１）、ハード乱数生成回路４１から、複数個（３個）の第２ハード乱数Ａ，Ｂ，Ｃが微小時間間隔で連続的に取得される（Ｓ１２２〜Ｓ１２４）。ここで、複数個（３個）の第２ハード乱数のうち、最初に取得・格納された第２ハード乱数Ａが抽選用ハード乱数として使用され、全ての第２ハード乱数Ａ，Ｂ，Ｃが異常検出用のハード乱数として使用される。

次に、異常検出用の第２ハード乱数Ａ，Ｂ，Ｃについて、Ｓ１１７と同様の乱数異常検出処理が実行された後（Ｓ１２５）、第２保留数増加コマンドがセットされ（Ｓ１２６）、始動口ＳＷ処理を終了して、リターンする。その後、タイマ割込処理における乱数異常検出処理に基づいて、図１３のメイン処理において、図１８に示すＳ７０の第２ハード乱数異常判定・対処処理が実行される。

このように、メイン処理において電源投入初期期間に乱数異常判定・対処処理が実行され、更に、タイマ割込処理における始動口ＳＷ処理で実行される乱数異常検出処理の検出結果に基づいて、メイン処理におけるループ処理実行中に乱数異常・判定対処処理が実行されるので、電源投入期間経過後の定常状態において、このパチンコ遊技機１で遊技している途中でも、複数回の乱数異常判定・対処処理によりハード乱数生成回路４１の異常を確実に検出できると共に、ハード乱数生成回路４１の異常に迅速に対処することができる。

更に、ハード乱数生成回路４１の異常が検出された場合に、ウォッチドッグタイマのリセット処理のみを繰返し実行するので、メイン制御装置２１のコンピュータが強制的に初期化されることがなく、画像表示器１６に初期化表示（カラーバー表示）を実行させないようにすることができる。故に、パチンコ遊技機１の内部の異常に対する遊技者の不信感を抑制することができる。

尚、前記実施例を次のように変更可能である。
（１）図７、図１３のメイン処理において、Ｓ１の乱数異常判定・対処処理は、メイン処理の開始直後（電源投入直後）に実行されるが、電源投入初期期間におけるＳ１０のＣＴＣ周期設定よりも前のステップであれば、どのステップの後に実行されるようにしてもよい。

（２）実施例４のタイマ割込処理における始動口ＳＷ処理において、異常検出用の第１又は第２ハード乱数を２個、又は４個以上２８０個未満取得して、乱数異常検出処理を実行してもよい。

(３)その他、本発明の趣旨を逸脱しない範囲において種々の変更を付加して実施可能である。そして、本発明は、種々のパチンコ遊技機に適用できる他、パチンコ遊技機以外のスロットマシンや、その他の種々の遊技機への適用が可能である。

ＴＡ 電源投入初期期間
１ パチンコ遊技機
２１、２１Ａ メイン制御装置
２１ａ、２１ｆ 乱数取得部
２１ｇ 乱数異常判定部
２１ｄ 乱数異常対処部
４１ ハード乱数生成回路
４１ａ 乱数異常検出部

Claims (1)

1. 微小時間毎に順次抽選用の乱数を生成する乱数生成手段と、乱数取得条件の成立時に乱数生成手段から抽選用の乱数を取得する乱数取得手段とを有するメイン制御装置を備えた遊技機において、
   前記メイン制御装置が、電源投入時から開始するメイン処理であって予め設定された複数ステップからなる処理を繰返し実行するループ処理を含むメイン処理と、前記ループ処理の実行中に微小時間毎に実行するタイマ割込処理とを実行し、
   前記メイン制御装置は、
   前記乱数生成手段で生成する全ての乱数を予め記憶しておき、前記乱数生成手段で順次乱数が生成される毎に乱数を消去して、前記記憶していた全ての乱数が消化されたか否かを検出することにより、前記メイン処理における電源投入時から前記タイマ割込処理の割込み許可を設定する迄の間の電源投入初期期間に前記乱数生成手段の異常を検出する乱数異常検出手段と、
   前記乱数異常検出手段による検出結果を受けて、前記乱数生成手段が異常である場合に、前記電源投入初期期間に乱数異常対処処理として前記メイン制御装置のコンピュータを初期化するウォッチドッグタイマをリセットする処理を繰返し実行して、メイン処理の実行を中断する乱数異常対処手段とを備え、
   前記乱数取得手段は、前記抽選用の乱数を取得する機能に加えて、前記タイマ割込処理の実行中に前記乱数取得条件の成立毎に前記乱数生成手段から複数個の異常検出用の乱数を連続的に取得する異常検出用の乱数を取得する機能も備え、
   前記メイン処理におけるループ処理の実行中に前記乱数取得手段が取得した前記複数個の異常検出用の乱数の値が一致するか否かで前記乱数生成手段が異常か否か判定する乱数異常判定手段を設け、
   前記乱数異常対処手段は、前記乱数異常判定手段による判定結果を受けて、前記乱数生成手段が異常である場合に、前記ループ処理において乱数異常対処処理としてタイマ割込処理の割込み許可を禁止すると共に、前記メイン処理においてＲＡＭに記憶された遊技情報をバックアップする処理を含む電源遮断に必要な各種処理を実行した後、前記ウォッチドッグタイマをリセットする処理を繰返し実行して、メイン処理の実行を中断する、
   ことを特徴とする遊技機。

Images