JP2011250916A - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP2011250916A JP2011250916A JP2010125540A JP2010125540A JP2011250916A JP 2011250916 A JP2011250916 A JP 2011250916A JP 2010125540 A JP2010125540 A JP 2010125540A JP 2010125540 A JP2010125540 A JP 2010125540A JP 2011250916 A JP2011250916 A JP 2011250916A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- hard random
- generated
- hard
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
【課題】遊技機において、乱数生成回路で1周期分の複数のハード乱数の全てを生成したか否かを短期間で検出して、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合には迅速に乱数異常処理を実行すること、等である。
【解決手段】ハード乱数生成回路41において、乱数異常検出部41aが、1周期分の複数のハード乱数を生成するのに要する時間Txを含む設定期間Px内で、その1周期分の複数のハード乱数の全てを生成したか否か検出し、メイン制御装置21において、乱数異常対処部21dが、ハード乱数生成回路41の乱数異常検出部41aによる検出結果を受けて、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行して、遊技可能状態になる迄の初期のメイン準備処理を中断する。
【選択図】図4
【解決手段】ハード乱数生成回路41において、乱数異常検出部41aが、1周期分の複数のハード乱数を生成するのに要する時間Txを含む設定期間Px内で、その1周期分の複数のハード乱数の全てを生成したか否か検出し、メイン制御装置21において、乱数異常対処部21dが、ハード乱数生成回路41の乱数異常検出部41aによる検出結果を受けて、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行して、遊技可能状態になる迄の初期のメイン準備処理を中断する。
【選択図】図4
Description
本発明は遊技機に関し、特に、ハード乱数生成回路でハード乱数が正常に生成されるか否か検出し、正常に生成されない場合に乱数異常処理を実行するものである。
近年主流のパチンコ遊技機においては、遊技球が始動口に入賞したことを契機に大当り抽選が行われ、そこで当選した場合に、大入賞口が複数ラウンドに亙って開閉する大当り遊技が発生する。この種のパチンコ遊技機では、一般に、ハード乱数を微小時間(例えば、0.1μs)毎に順次生成するハード乱数生成回路が設けられ、始動口への遊技球入賞時にハード乱数発生回路で生成された大当り判定用のハード乱数が取得され、そのハード乱数が大当り特定値か否かで大当り抽選の当選有無が判定される。
従来のスロットマシンにおいても、一般に、メダルベット後のスタートレバー操作時にハード乱数発生回路で生成された大当り判定用のハード乱数が取得され、そのハード乱数が大当り特定値か否かで大当り抽選の当選有無が判定される。スロットマシンの場合、大当り抽選で当選した場合には、複数ゲームに亙って特定の図柄役が揃い易くなるボーナスゲームが発生する。尚、ハード乱数発生回路で生成可能なハード乱数の全数に対する大当り特定値の数の割合で大当り当選確率が決められている。
ところで、ハード乱数に異常がある場合、大当り抽選が正常に行われなくなり、そこで、ハード乱数の異常を検出する次の技術が公知である。
特許文献1に記載の技術(パチンコ遊技機)では、乱数監視処理が入賞チェック処理後に実行される。この乱数監視処理では、始動口への遊技球入賞によって取得された今回取得のハード乱数と前回取得のハード乱数とが比較され、これら両ハード乱数について、ハード乱数を構成する16ビットの全ビット、上位ビット、下位ビットが夫々一致か否か判定され、各一致回数が設定回数になった場合、異常報知ランプが点灯される。
特許文献2に記載の技術(スロットマシン)では、乱数更新確認処理が1遊技中のメイン処理の先頭(又はスタートレバーON後のリール回転待機中)において実行される。この乱数更新確認処理では、微小時間(例えば、1.8μs)の間に、ハード乱数生成回路から複数(例えば、100個)のハード乱数が取得され、これらのハード乱数からハード乱数生成回路が正常か異常か判定される。具体的には、取得された複数のハード乱数について、ハード乱数を構成する16ビットの各ビットに0,1の両方が確認されたか否か判定され、0,1の両方が確認されなかったビットがある場合、エラー処理が実行される。
遊技機において、ハード乱数生成回路で生成されたハード乱数を取得し、そのハード乱数が大当り特定値か否かで大当り抽選の当選有無を判定するものでは、ハード乱数生成回路の故障によって、ハード乱数生成回路で1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合、大当り当選確率が不当に変化し、つまり大当り抽選が正常に行われなくなり、このままでは、遊技者又は遊技ホール側に不利益が発生する。
特許文献1,2のハード乱数の異常検出技術では、ハード乱数生成回路が1周期分の複数のハード乱数の全てを生成したか否か検出することは困難である。つまり、ハード乱数生成回路が1周期分の複数のハード乱数の少なくとも1つを生成できない故障を起こしている場合でも、ハード乱数の異常が検出されない場合が高い確率で発生する。しかも、特許文献1の技術では、ハード乱数が異常の場合、その旨報知されるが、各種処理は継続して実行され、このままでは、遊技者又は遊技ホール側に不利益が発生する。尚、特許文献2には、ハード乱数が異常の場合のエラー処理の詳細は記載されていない。
また、特許文献1,2のハード乱数の異常検出技術は、主要な遊技制御を司る制御装置が、ハード乱数生成回路から複数のハード乱数を取得して、これらハード乱数からハード乱数の異常判定を行うものになっている。ここで、取得するハード乱数のランダム性をより高め得るように、また不正がより行われにくくなるように、ハード乱数生成回路で生成可能なハード乱数の全数(例えば、約216個)を多くし、ハード乱数の生成周期(例えば、0.1μs)を短くすることが一般に行われている。
一方、遊技機の制御装置では、主要な遊技制御を行うのに、そのCPUの処理周期が2ms(4ms)のもので十分である。しかし、この処理周期(2ms)は、ハード乱数生成回路におけるハード乱数の生成周期(0.1μs)と比べて非常に長く、そして、ハード乱数生成回路で生成可能なハード乱数の全数(例えば、約216個)も非常に多いため、制御装置がハード乱数の異常有無を短期間に精度良く検出することは困難である。
本発明の目的は、遊技機において、乱数生成回路で1周期分の複数のハード乱数の全てを生成したか否かを短期間で検出して、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合には迅速に乱数異常処理を実行して、ハード乱数が正常に生成されない異常に対処すること、等である。
請求項1の発明は、ハード乱数を微小時間毎に順次生成するハード乱数生成回路(41)と、乱数取得条件の成立時にハード乱数生成回路(41)で生成されたハード乱数を取得する乱数取得部(21a) を有し主要な遊技制御を司るメイン制御装置(21)とを備えた遊技機(1) において、前記ハード乱数生成回路(41)は、1周期分の複数のハード乱数を生成するのに要する時間(Tx)を含む設定期間(Px)内で、その1周期分の複数のハード乱数の全てを生成したか否か検出する乱数異常検出部(41a) を有し、前記メイン制御装置(21)は、前記乱数異常検出部(41a) による検出結果を受けて、前記複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行する乱数異常対処部(21d) を有することを特徴とする。
請求項2の発明は、請求項1の発明において、前記設定期間(Px)は、電源投入によりメイン制御装置(21)が実行する遊技可能状態になる迄の初期のメイン準備処理の実行期間に含まれることを特徴とする。
請求項3の発明は、請求項2の発明において、前記乱数異常検出部(41a) により前記複数のハード乱数の少なくとも1つが生成されなかったことが検出された場合、前記乱数異常対処部(21d) は、前記乱数異常処理として前記初期のメイン準備処理を中断することを特徴とする。
請求項4の発明は、請求項3の発明において、前記乱数異常対処部(21d) は、前記初期のメイン準備処理の実行中又は実行後の最初の割込処理が実行される迄に乱数異常処理を実行することを特徴とする。
請求項5の発明は、請求項2の発明において、前記メイン制御装置(21)から種々の指令を受けて演出制御を司るサブ制御装置(25)を備え、前記設定期間は、電源投入によりサブ制御装置(25)が起動完了する迄の期間に含まれることを特徴とする。
本発明の遊技機によれば、ハード乱数生成回路において、乱数異常検出部が、1周期分の複数のハード乱数を生成するのに要する時間を含む設定期間内で、その1周期分の複数のハード乱数の全てを生成したか否か検出し、メイン制御装置において、乱数異常対処部が、ハード乱数生成回路の乱数異常検出部による検出結果を受けて、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行する。従って、メイン制御装置のCPUの処理能力(処理速度)を必要以上に高めることなく、乱数生成回路で1周期分の複数のハード乱数の全てを生成したか否かを短期間で検出して、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合には迅速に乱数異常処理を実行して、ハード乱数が正常に生成されない異常に対処することができる。
本発明は、ハード乱数を微小時間毎に順次生成するハード乱数生成回路と、乱数取得条件の成立時にハード乱数生成回路で生成されたハード乱数を取得する乱数取得部を有し主要な遊技制御を司るメイン制御装置とを備えたパチンコ遊技機に適用されている。以下、発明を実施するための形態について実施例に基づいて説明する。
図1、図2に示すように、パチンコ遊技機1には、遊技ホールに取付けられる外枠に開閉枠2が開閉自在に装着され、開閉枠2に開閉扉3が開閉自在に装着されている。開閉枠2に遊技盤4が装着され、その遊技盤4の前面側に遊技領域4aが形成されている。開閉扉3に窓3aが形成され、その窓3aに透明板3bが装着され、その透明板3bにより遊技領域4aの前側が覆われている。
開閉扉3には、窓3aの下側に遊技球を貯留する貯留皿5が設けられ、その貯留皿5に演出ボタン6が装着され、貯留皿5の右下側に発射ハンドル7が装着されている。発射ハンドル7が回動操作されると、貯留皿5から発射位置に導入された遊技球が発射され、貯留皿5に複数の遊技球が存在する場合には、複数の遊技球が約0.6秒間隔で連続発射される。発射された遊技球はガイドレール8で案内され遊技領域4aの上部に投入される。
図2、図3に示すように、遊技盤4には、多数の障害釘(図示略)の他、第1始動口10、第2始動口装置11、ゲート12、大入賞口装置13、複数の一般入賞口14、センタ役物15、画像表示器16、可動役物装置17、遊技表示盤19が図2に示す配置で装着され、遊技盤4の裏面側に遊技制御装置20が装着されている。
第1始動口10には入賞した遊技球を検出する第1始動口スイッチ10aが付設され、ゲート12には通過した遊技球を検出するゲートSW12aが付設され、各一般入賞口14には入賞した遊技球を検出する一般入賞口スイッチ14aが付設されている。尚、「SW」はスイッチを意味する。
第2始動口装置11は、第2始動口11a、第2始動口11aを開閉する開閉部材11b、第2始動口11aに入賞した遊技球を検出する第2始動口SW11c、開閉部材11bを開閉駆動する第2始動口SOL11dを有する。尚、「SOL」はソレノイドアクチュエータを意味する。開閉部材11bは、閉位置で第2始動口11aへの遊技球の入賞を不可能にし、開位置で第2始動口11aへの遊技球の入賞を可能にする。
大入賞口装置13は、大入賞口13a、大入賞口13aを開閉する開閉部材13b、大入賞口13aに入賞した遊技球を検出する大入賞口SW13c、開閉部材13bを開閉駆動する大入賞口SOL13dを有する。開閉部材13bは、閉位置で大入賞口13aへの遊技球の入賞を不可能にし、開位置で大入賞口13aへの遊技球の入賞を可能にする。
センタ役物15は、遊技盤4の前面よりも前方へ張出すように、遊技盤4の上部から中央部分に亙って遊技領域4aの半分以上を占めるサイズで設けられ、このセンタ役物15に画像表示器16と可動役物装置17が装着されている。
遊技表示盤19は、第1特別図柄表示器19a、第2特別図柄表示器19b、普通図柄表示器19c、第1特別図柄保留ランプ19d、第2特別図柄保留ランプ19e、普通図柄保留ランプ19fを備えている。
第1特別図柄表示器19aには、第1始動口10への遊技球の入賞に基づいて第1特別図柄が図柄変動後に停止表示され、第2特別図柄表示器19bには、第2始動口11aへの遊技球の入賞に基づいて第2特別図柄が図柄変動後に停止表示される。第1又は第2特別図柄表示器19a又は19bに大当り図柄が停止表示された場合、大当り遊技状態が発生して、大入賞口装置13が、開閉部材13bを開閉動作させ、通常は閉塞の大入賞口13aを複数ラウンドに亙って開閉させる。
普通図柄表示器19cには、ゲート12への遊技球の入賞(通過)に基づいて普通図柄が図柄変動後に停止表示される。普通図柄表示器19cに当り図柄が停止表示された場合、補助遊技が発生して、第2始動口装置11が、開閉部材11bを開閉動作させ、通常は閉塞の第2始動口11aを1又は複数回開閉させる。
第1特別図柄保留ランプ19dには、第1始動口10に入賞した遊技球の所謂第1保留数が最大で4個表示され、第2特別図柄保留ランプ19eには、第2始動口11aに入賞した遊技球の所謂第2保留数が最大で4個表示され、普通図柄保留ランプ19fには、ゲート12に入賞した遊技球の所謂普図保留数が最大で4個表示される。
発射ハンドル7を回動操作することで、遊技領域4aの上部に発射投入された遊技球は、複数の障害釘に当たって方向を変えながら落下して、入賞口10,11a,13a,14の何れかに入賞した場合、そこから遊技領域4a外へ排出され、入賞口10,11a,13a,14の何れにも入賞しなかった場合には、最終的に、遊技領域4aの下端部に形成されたアウト口9から遊技領域4a外へ排出される。
図3に示すように、遊技制御装置20は、主要な遊技制御を司るメイン制御装置21と、メイン制御装置21から種々の指令を受けて払出制御と演出制御とを司るサブ制御装置25とを備えている。メイン制御装置21は、遊技制御基板22にCPUとROMとRAMを有するコンピュータとハード乱数発生回路41とを備えて構成されている。遊技制御基板22は盤用外部情報端子基板23に接続されている。
サブ制御装置25は、払出制御基板26、演出制御基板27、画像制御基板28、ランプ制御基板29に夫々CPUとROMとRAMを有するコンピュータを備えて構成され、演出制御基板27のコンピュータは更にRTCを有する。払出制御基板26は枠用外部情報端子基板24に接続されている。尚、「RTC」はリアルタイムクロックを意味する。
遊技制御基板22のコンピュータは、第1,第2始動口SW10a,11c、ゲートSW12a、大入賞口SW13c、一般入賞口SW14aからの球検出信号と、払出制御基板26からの制御情報を受けて、第2始動口SOL11d、大入賞口SOL13d、図柄表示器19a〜19c、図柄保留ランプ19d〜19fを制御し、払出制御基板26と演出制御基板27と盤用外部情報端子基板23に制御情報(遊技情報)を出力する。
払出制御基板26のコンピュータは、遊技制御基板22からの制御情報と、払出球検出SW31、球有り検出SW32、満タン検出SW33からの球検出信号を受けて、払出モータ30を制御し、入賞口10,11a,13a,14への遊技球の入賞1個について、入賞口10,11a,13a,14毎に設定された数の遊技球を貯留皿5に払出し、遊技制御基板22と枠用外部情報端子基板24に制御情報(払出情報)を出力する。
演出制御基板27のコンピュータは、遊技制御基板22からの制御情報と、演出ボタン6からのボタン操作信号を受けて、画像制御基板28に制御情報を出力し、更に、画像制御基板28からの制御情報を受けて、ランプ制御基板29に制御情報を出力する。
画像制御基板28のコンピュータは、演出制御基板27からの制御情報を受けて、画像表示器16とスピーカ34とを制御し、演出制御基板27に制御情報を出力する。ランプ制御基板29のコンピュータは、演出制御基板27からの制御情報を受けて、主に画像制御基板28のコンピュータによる制御に同期させて、枠ランプ35と盤ランプ36と可動役物装置17とを制御する。
図4に示すように、メイン制御装置21は、そのコンピュータにより構成された、乱数取得部21a、乱数判定部21b、乱数異常判定部21c、乱数異常対処部21d、乱数異常情報出力部21eを有するとともに、そのコンピュータとは別に、ハード乱数を微小時間毎に順次生成するハード乱数生成回路41を備えている。
具体的に、ハード乱数生成回路41は、16ビット構成のハード乱数を1〜65535の範囲内で0.1μs毎に順次生成する。つまり、ハード乱数生成回路41が生成可能なハード乱数の全数(総数)は65535個(約216個)あり、1周期分の複数(65535個)のハード乱数を生成するのに要する時間Txは、6.5535ms(=65535個×0.1μs)になる。
ハード乱数生成回路41は乱数異常検出部41aを有し、この乱数異常検出部41aは、1周期分の複数のハード乱数を生成するのに要する時間Txを含む設定期間Px内で、その1周期分の複数のハード乱数の全てを生成したか否か検出する。
具体的に、乱数異常検出部41aは、そのメモリに1〜65535の全てのハード乱数の情報を予め記憶しておいて、順次生成されたハード乱数の情報を消去(リセット)して、最終的に全てのハード乱数の情報が消去された場合に、1周期分の複数のハード乱数の全てが生成されたことを検出し、そうでない場合、1周期分の複数のハード乱数の少なくとも1つが生成されなかったことを検出する。
乱数異常検出部41aによる検出結果として、1周期分の複数のハード乱数の全てが生成された場合には、乱数異常フラグがOFFにされ、複数のハード乱数の少なくとも1つが生成されなかった場合には、乱数異常フラグがONにされる。
設定期間Pxは、電源投入によりメイン制御装置21が実行する遊技可能状態になる迄の初期のメイン準備処理の実行期間に含まれ、また、電源投入によりサブ制御装置25が起動完了する迄の期間に含まれる。具体的に、設定期間Pxは、1000msの期間であり、メイン制御装置21による初期のメイン準備処理の開始直後から開始される。
乱数取得部21aは、乱数取得条件の成立時にハード乱数生成回路41で生成されたハード乱数を取得する。第1又は第2始動口10又は11aへの遊技球の入賞時に、第1又は第2保留数が4未満の場合に、乱数取得条件が成立する。
乱数判定部21bは、乱数取得部21aで取得されたハード乱数を判定する。この場合、乱数取得部21aで取得された大当り乱数(ハード乱数)が予め設定された大当り特定値か否か判定する。図5に示すように、例えば、通常/時短遊技状態では、大当り特定値が205個設定され、乱数発生手段40で発生可能な大当り乱数の全数(65535個)に対して大当り特定値の数の割合が約1/320になる。つまり、約1/320の確率で大当り判定となる。
また、確変/潜確遊技状態では、大当り特定値が2050個設定され、乱数発生手段40で発生可能な大当り乱数の全数に対して大当り特定値の数の割合が約10/320になる。つまり、約10/320の確率で大当り判定となる。尚、全遊技状態において、乱数発生手段40で発生可能な大当り乱数の全数に対して約3/320の割合で小当り特定値が設定されており、つまり、約3/320の確率で小当り判定となる。小当りとなった場合、大入賞口13aが複数回に微小時間で開閉する小当り遊技が発生する。
ここで、大当り判定となった場合、大当り図柄として、確変図柄、突確図柄、潜確図柄、時短図柄の中の何れか1つが抽選により決定され、その大当り図柄が特別図柄表示器19a又は19bに停止表示されることになる。そして、大当り遊技後、確変図柄と突確図柄の場合には確変遊技状態へ移行し、時短図柄の場合には時短遊技状態へ移行し、潜確図柄の場合には潜確遊技状態へ移行する。時短遊技状態において、特別図柄の図柄変動が100回(又は数10回)行われた後は、通常遊技状態へ移行する。尚、小当りの場合、現状の遊技状態が維持される。尚、確変遊技状態、時短遊技状態では、潜確遊技状態、通常遊技状態と比べて、補助遊技が発生する割合が高くなり、更に、各補助遊技において、第2始動口11aに遊技球が入賞する可能性が高くなる。
乱数異常判定部21cは、ハード乱数生成回路41の乱数異常検出部41aによる検出結果を、つまり、ハード乱数生成回路41で1周期分の複数のハード乱数の全てを生成したか否かを判定し、具体的には、その判定を乱数異常フラグで以て行う。
乱数異常対処部21dは、乱数異常判定部21cでの判定結果に基づいて、つまりハード乱数生成回路41の乱数異常検出部41aによる検出結果を受けて、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行する。
具体的に、ハード乱数生成回路41の乱数異常検出部41aにより1周期分の複数のハード乱数の少なくとも1つが生成されなかったことが検出された場合、乱数異常対処部21dは、初期のメイン準備処理の実行中又は実行後の最初の割込処理が実行される迄に乱数異常処理を実行し、その乱数異常処理として、初期のメイン準備処理を中断する。
乱数異常情報出力部21eは、乱数異常判定部21cでの判定結果に基づいて、つまりハード乱数生成回路41の乱数異常検出部41aによる検出結果を受けて、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合に、乱数異常情報(乱数異常コマンド)をサブ制御装置25へ出力する。
サブ制御装置25は乱数異常対処部25aを有し、その乱数異常対処部25aが、メイン制御装置21から乱数異常情報を受けた場合、報知機器42(画像表示器16、スピーカ34、枠ランプ35、盤ランプ36の少なくとも1つ)を制御して、ハード乱数生成回路41でハード乱数が正常に生成されない異常を報知機器42に報知させる。具体的には、画像表示器16に乱数異常の表示が行われる。
次に、メイン制御装置21が実行する処理をフローチャートに基づいて説明する。
先ず、図6に示すように、電源投入により初期のメイン準備処理を含むメイン処理が開始され、このメイン処理において、先ず、乱数異常検出処理(S1)が実行される。
先ず、図6に示すように、電源投入により初期のメイン準備処理を含むメイン処理が開始され、このメイン処理において、先ず、乱数異常検出処理(S1)が実行される。
図7に示すように、S1の乱数異常検出処理では、先ず、ウェイトタイマtwに1000msがセットされ(S21)、設定期間Pxが開始となり、続いて、ハード乱数生成回路41が起動される(S22)。
ハード乱数生成回路41では、その起動時から、乱数異常検出部41aによる検出が開始され、その後、最短で時間Tx(=6.5535ms)経過すると、1周期分の複数のハード乱数の全てを生成したか否かの検出結果が導出されて、1周期分の複数のハード乱数の全てが生成された場合、乱数異常フラグがOFFにされ、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合、乱数異常フラグがONにされる。
S22の後、ウェイトタイマtwの減算計時が開始され(S23)、その後、tw=0か否か判定される(S24)。S24の判定がNoの場合、tw=0になるまで待機し、その間で、乱数異常検出部41aによる検出が完了することになる。S24の判定がYes になると、次に、乱数異常フラグが読込まれてONか否か判定され(S25)。乱数異常フラグがOFFの場合(S25;No)、つまり、複数のハード乱数の全てが生成された場合、メイン処理継続(S26)となってリターンし、即ち、次に、図6のS2が実行される。
一方、乱数異常フラグがONの場合(S25;Yes )、つまり、複数のハード乱数の少なくとも1つが生成されなかった場合、乱数異常コマンドがサブ制御装置25(演出制御基板28)へ出力され、そして、メイン処理中断(S28)となってエンドとなる。
サブ制御装置25(演出制御基板27、画像表示器28、ランプ制御基板29のコンピュータ)は、電源投入時から少なくとも約1000ms経過後には起動完了するようになっている。即ち、サブ制御装置25は、その起動後に、メイン制御装置21から乱数異常コマンドを受けることになり、その場合、ハード乱数生成回路41でハード乱数が正常に生成されない異常を報知機器42に直ちに報知させる。
図6のメイン処理において、S1の乱数異常検出処理の後、つまり、S25の判定がNoの場合、次に、RAMアクセス許可(S2)が実行され、次に、RAMクリアSWがオンか否か判定され(S3)、S3の判定がNoの場合、バックアップフラグがONか否か判定され(S4)、S4の判定がYes の場合、チェックサムが正常か否か判定され(S5)、S5の判定がYes の場合、復旧処理(S6)が実行され、S10へ移行する。
一方、S3の判定がYes 又はS4の判定がNo又はS5の判定がNoの場合、RAMクリア(S7)、クリア時の作業領域設定(S8)、周辺部初期設定(S9)が順次実行されて、S10へ移行する。S10ではCTC周期設定が実行され、次に、電源遮断監視処理(S11)、変動パターン乱数更新処理(S12)、割込禁止設定(S13)、初期値乱数更新処理(S14)、割込許可設定(S15)が順次実行され、その後、S11へリターンし、S11〜S15が繰返し実行される。
図8に示すように、S11の電源遮断監視処理では、先ず、割込禁止設定(S31)が実行され、次に、電源遮断か否か判定される(S32)。S32の判定がNoの場合、割込許可設定(S33)が実行され、リターンする。S32の判定がYes の場合、出力ポートクリア(S34)、チェックサム作成・格納(S35)、バックアップフラグON(S36)、RAMアクセス禁止設定(S37)が順次実行され、エンドとなる。
ここで、このメイン処理のS11以降において、図9に示す微小時間(2ms)毎のタイマ割込処理の実行が可能になる。つまり、初期のメイン準備処理の実行中又は実行後の最初の割込処理が実行される迄に、S1の乱数異常検出処理が実行されるとともに、そこで、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合には、乱数異常処理(初期のメイン準備処理の中断等)が実行される。
尚、図9に示すように、メイン制御装置21における微小時間(2ms)毎のタイマ割込処理では、乱数更新処理(S41)、スイッチ処理(S42)、図柄処理(S43)、電動役物処理(S44)、賞球処理(S45)、出力処理(S46)が順次実行され、リターンする。
ここで、第1又は第2始動口10又は11aへの遊技球の入賞時に、第1又は第2保留数が4未満の場合に、ハード乱数生成回路41で生成されたハード乱数を取得し、そのハード乱数(大当り乱数)が予め設定された大当り特定値か否か判定し、大当り特定値の場合に、大入賞口13aが複数ラウンドに亙って開閉する大当り遊技を発生させる処理等、主要な遊技制御に関する種々の処理が実行される。
以上説明したパチンコ遊技機1によれば次の効果を奏する。
ハード乱数生成回路41において、乱数異常検出部41aが、1周期分の複数(65535個)のハード乱数を生成するのに要する時間Ta(6.5535ms)を含む設定期間Pa内で、その1周期分の複数のハード乱数の全てを生成したか否か検出し、メイン制御装置21において、ハード乱数生成回路41とは別の乱数異常対処部21dが、ハード乱数生成回路41の乱数異常検出部41aによる検出結果を受けて、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行する。
ハード乱数生成回路41において、乱数異常検出部41aが、1周期分の複数(65535個)のハード乱数を生成するのに要する時間Ta(6.5535ms)を含む設定期間Pa内で、その1周期分の複数のハード乱数の全てを生成したか否か検出し、メイン制御装置21において、ハード乱数生成回路41とは別の乱数異常対処部21dが、ハード乱数生成回路41の乱数異常検出部41aによる検出結果を受けて、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行する。
従って、メイン制御装置21のCPUの処理能力(処理速度)を必要以上に高めることなく、乱数生成回路41で1周期分の複数のハード乱数の全てを生成したか否かを短期間で検出して、1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合には迅速に乱数異常処理を実行して、ハード乱数が正常に生成されない異常に対処することができる。
設定期間Paは、電源投入によりメイン制御装置21が実行する遊技可能状態になる迄の初期のメイン準備処理(メイン処理)の実行期間に含まれるため、ハード乱数生成回路41の乱数異常検出部41aによる検出を、電源投入時から速やかに実行させることができる。また、設定期間Paは、電源投入によりサブ制御装置が起動完了する迄の期間に含まれるため、ハード乱数生成回路41で1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合、その異常を報知機器42に確実に報知させることができる。
ハード乱数生成回路41の乱数異常検出部41aにより1周期分の複数のハード乱数の少なくとも1つが生成されなかったことが検出された場合、メイン制御装置21の乱数異常対処部21dは、乱数異常処理として初期のメイン準備処理(メイン処理)を中断するため、不必要なメイン処理の続行を禁止することができ、特にパチンコ遊技機1の実稼働時において、ハード乱数が正常に生成されない異常が発生した場合、遊技不可能な状態にして、遊技者又は遊技ホール側に不利益が発生することを防止することができる。
メイン制御装置21の乱数異常対処部21dは、初期のメイン準備処理の実行中又は実行後の最初の割込処理が実行される迄に乱数異常処理として、初期のメイン準備処理を中断するため、遊技者又は遊技ホール側に不利益が発生することを確実に防止することができる。即ち、割込処理では、大当り抽選を行い、その大当り抽選で当選している場合には大当り遊技を発生させるが、ハード乱数生成回路41で1周期分の複数のハード乱数の少なくとも1つが生成されなかった場合、大当り当選確率が不当に変化し、つまり大当り抽選が正常に行われなくなるが、これを防止することができる。
尚、前記実施例を次のように変更可能である。
(1)図6のメイン処理において、S1の乱数異常検出処理は、前記実施例ではメイン処理の開始直後に実行されるが、S11の電源遮断監視処理よりも前のステップであれば、どのステップの後に実行されるようにしてもよい。但し、乱数異常検出処理について、S3→S4→S5→S6→のルートに挿入する場合には、S3又はS4又はS5→S7→S8→S9→のルートにも挿入することが好ましい。
(1)図6のメイン処理において、S1の乱数異常検出処理は、前記実施例ではメイン処理の開始直後に実行されるが、S11の電源遮断監視処理よりも前のステップであれば、どのステップの後に実行されるようにしてもよい。但し、乱数異常検出処理について、S3→S4→S5→S6→のルートに挿入する場合には、S3又はS4又はS5→S7→S8→S9→のルートにも挿入することが好ましい。
(2)ハード乱数生成回路41の乱数異常検出部41aで1周期分の複数のハード乱数の少なくとも1つが生成されなかったことが検出された場合、メイン制御装置21からサブ制御装置25へは乱数異常コマンドを出力しないようにしてもよい。メイン制御装置21のメイン処理が中断されることから、サブ制御装置25による画像表示器16が制御不良の状態になり、画像表示器16は例えばカラーバーが表示されるが、この表示から、ハード乱数生成回路41でハード乱数が正常に生成されないことを認識できるようになる。
(3)ハード乱数生成回路41の乱数異常検出部41aによる検出について、前記実施例の同検出とは別に又は同検出を省略して、割込処理において例えば定期的に実行させてもよい。パチンコ遊技機1の実稼働時において、ハード乱数が正常に生成されない異常が発生した場合に迅速に対応することができる。
(4)その他、本発明の趣旨に逸脱しない範囲において種々の変更を付加して実施可能である。そして、本発明は、種々のパチンコ遊技機に適用できる他、パチンコ遊技機以外のスロットマシンや、その他種々の遊技機への適用が可能である。
1 パチンコ遊技機
21 メイン制御装置
21a 乱数取得部
21b 乱数判定部
21c 乱数異常判定部
21d 乱数異常対処部
21e 乱数異常情報出力部
25 サブ制御装置
25a 乱数異常対処部
41 ハード乱数生成回路
41a 乱数異常検出部
42 報知機器
21 メイン制御装置
21a 乱数取得部
21b 乱数判定部
21c 乱数異常判定部
21d 乱数異常対処部
21e 乱数異常情報出力部
25 サブ制御装置
25a 乱数異常対処部
41 ハード乱数生成回路
41a 乱数異常検出部
42 報知機器
Claims (5)
- ハード乱数を微小時間毎に順次生成するハード乱数生成回路と、乱数取得条件の成立時にハード乱数生成回路で生成されたハード乱数を取得する乱数取得部を有し主要な遊技制御を司るメイン制御装置とを備えた遊技機において、
前記ハード乱数生成回路は、1周期分の複数のハード乱数を生成するのに要する時間を含む設定期間内で、その1周期分の複数のハード乱数全てを生成したか否か検出する乱数異常検出部を有し、
前記メイン制御装置は、前記乱数異常検出部による検出結果を受けて、前記複数のハード乱数の少なくとも1つが生成されなかった場合に乱数異常処理を実行する乱数異常対処部を有することを特徴とすることを特徴とする遊技機。 - 前記設定期間は、電源投入によりメイン制御装置が実行する遊技可能状態になる迄の初期のメイン準備処理の実行期間に含まれることを特徴とする請求項1に記載の遊技機。
- 前記乱数異常検出部により前記複数のハード乱数の少なくとも1つが生成されなかったことが検出された場合、前記乱数異常対処部は、前記乱数異常処理として前記初期のメイン準備処理を中断することを特徴とする請求項2に記載の遊技機。
- 前記乱数異常対処部は、前記初期のメイン準備処理の実行中又は実行後の最初の割込処理が実行される迄に乱数異常処理を実行することを特徴とする請求項3に記載の遊技機。
- 前記メイン制御装置から種々の指令を受けて演出制御を司るサブ制御装置を備え、
前記設定期間は、電源投入によりサブ制御装置が起動完了する迄の期間に含まれることを特徴とする請求項2に記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010125540A JP2011250916A (ja) | 2010-06-01 | 2010-06-01 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010125540A JP2011250916A (ja) | 2010-06-01 | 2010-06-01 | 遊技機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011250916A true JP2011250916A (ja) | 2011-12-15 |
Family
ID=45415387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010125540A Pending JP2011250916A (ja) | 2010-06-01 | 2010-06-01 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011250916A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045826A (ja) * | 2012-08-30 | 2014-03-17 | Sophia Co Ltd | 遊技機 |
JP2014057834A (ja) * | 2012-08-21 | 2014-04-03 | Takao Co Ltd | 遊技機 |
JP2015154992A (ja) * | 2015-04-24 | 2015-08-27 | 株式会社ソフイア | 遊技機 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004097577A (ja) * | 2002-09-10 | 2004-04-02 | Sankyo Kk | 遊技機 |
JP2007089978A (ja) * | 2005-09-30 | 2007-04-12 | Sophia Co Ltd | 遊技機 |
JP2008295717A (ja) * | 2007-05-31 | 2008-12-11 | Sansei R & D:Kk | 遊技機 |
JP2009153897A (ja) * | 2007-12-27 | 2009-07-16 | Fujishoji Co Ltd | 遊技機 |
JP2009153898A (ja) * | 2007-12-27 | 2009-07-16 | Fujishoji Co Ltd | 遊技機 |
JP2009279439A (ja) * | 2009-08-31 | 2009-12-03 | Sanyo Product Co Ltd | 遊技機 |
JP2010017531A (ja) * | 2008-06-10 | 2010-01-28 | Daito Giken:Kk | 遊技台 |
-
2010
- 2010-06-01 JP JP2010125540A patent/JP2011250916A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004097577A (ja) * | 2002-09-10 | 2004-04-02 | Sankyo Kk | 遊技機 |
JP2007089978A (ja) * | 2005-09-30 | 2007-04-12 | Sophia Co Ltd | 遊技機 |
JP2008295717A (ja) * | 2007-05-31 | 2008-12-11 | Sansei R & D:Kk | 遊技機 |
JP2009153897A (ja) * | 2007-12-27 | 2009-07-16 | Fujishoji Co Ltd | 遊技機 |
JP2009153898A (ja) * | 2007-12-27 | 2009-07-16 | Fujishoji Co Ltd | 遊技機 |
JP2010017531A (ja) * | 2008-06-10 | 2010-01-28 | Daito Giken:Kk | 遊技台 |
JP2009279439A (ja) * | 2009-08-31 | 2009-12-03 | Sanyo Product Co Ltd | 遊技機 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014057834A (ja) * | 2012-08-21 | 2014-04-03 | Takao Co Ltd | 遊技機 |
JP2014045826A (ja) * | 2012-08-30 | 2014-03-17 | Sophia Co Ltd | 遊技機 |
JP2015154992A (ja) * | 2015-04-24 | 2015-08-27 | 株式会社ソフイア | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5300812B2 (ja) | 遊技機 | |
JP4981959B2 (ja) | 遊技台 | |
JP6076693B2 (ja) | 遊技機 | |
JP4979806B2 (ja) | 遊技台 | |
JP6175671B2 (ja) | 遊技機 | |
JP4750172B2 (ja) | 遊技機 | |
JP6603952B2 (ja) | 遊技機 | |
JP2013081578A (ja) | パチンコ機 | |
JP2011188893A (ja) | 遊技台 | |
JP2011250916A (ja) | 遊技機 | |
JP5208177B2 (ja) | 遊技機 | |
JP4076979B2 (ja) | 遊技機 | |
JP4515435B2 (ja) | 遊技機 | |
JP2005065954A (ja) | 遊技機 | |
JP6076694B2 (ja) | 遊技機 | |
JP5351866B2 (ja) | 遊技機 | |
JP2010104683A (ja) | 遊技機 | |
JP5134644B2 (ja) | 遊技機 | |
JP2011072694A (ja) | パチンコ遊技機 | |
JP2015136395A (ja) | 遊技機 | |
JP4503257B2 (ja) | 遊技機 | |
JP4468918B2 (ja) | 弾球遊技機 | |
JP2006006638A (ja) | 遊技機 | |
JP5123339B2 (ja) | 遊技機 | |
JP2014221193A (ja) | 遊技台 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121024 |