JP5206096B2 - Diode and semiconductor device including the diode - Google Patents

Diode and semiconductor device including the diode Download PDF

Info

Publication number
JP5206096B2
JP5206096B2 JP2008115564A JP2008115564A JP5206096B2 JP 5206096 B2 JP5206096 B2 JP 5206096B2 JP 2008115564 A JP2008115564 A JP 2008115564A JP 2008115564 A JP2008115564 A JP 2008115564A JP 5206096 B2 JP5206096 B2 JP 5206096B2
Authority
JP
Japan
Prior art keywords
region
diode
semiconductor layer
partition
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008115564A
Other languages
Japanese (ja)
Other versions
JP2009267116A (en
Inventor
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008115564A priority Critical patent/JP5206096B2/en
Publication of JP2009267116A publication Critical patent/JP2009267116A/en
Application granted granted Critical
Publication of JP5206096B2 publication Critical patent/JP5206096B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体層と、半導体層の裏面に形成されている裏面電極と、半導体層の表面に形成されている表面電極を備えている縦型のダイオードに関する。また、そのダイオードを備えている逆導通型の半導体装置に関する。特に、ダイオードの局所的な過熱を抑制する技術に関する。   The present invention relates to a vertical diode including a semiconductor layer, a back electrode formed on the back surface of the semiconductor layer, and a surface electrode formed on the surface of the semiconductor layer. The present invention also relates to a reverse conducting semiconductor device including the diode. In particular, the present invention relates to a technique for suppressing local overheating of a diode.

半導体層と裏面電極と表面電極を備えている縦型ダイオードが知られている。
特許文献１に、ＩＧＢＴ（insulated gate bipolar transistor）が形成されている領域（ＩＧＢＴ素子領域）とＦＷＤ（free wheel diode）が形成されている領域（ダイオード素子領域）が、同一半導体層に混在している逆導通型の半導体装置が記載されている。図１５に、一般的な逆導通型の半導体装置１００の要部断面図を示す。半導体装置１００は、裏面電極１０３と、半導体層１０８と、表面電極１０２を備えている。半導体層１０８は、ＩＧＢＴ素子領域Ｊ１０１とダイオード素子領域Ｊ１０２を備えている。裏面電極１０３は、ＩＧＢＴ素子領域Ｊ１０１の裏面とダイオード素子領域Ｊ１０２の裏面の双方に共通して形成されている。表面電極１０２は、ＩＧＢＴ素子領域Ｊ１０１の表面とダイオード素子領域Ｊ１０２の表面の双方に共通して形成されている。表面電極１０２に、裏面電極１０３よりも高い電圧を印加すると、表面電極１０２からダイオード素子領域Ｊ１０２を介して裏面電極１０３に電流が流れる。 A vertical diode including a semiconductor layer, a back electrode, and a front electrode is known.
In Patent Document 1, a region where an IGBT (insulated gate bipolar transistor) is formed (IGBT element region) and a region where a FWD (free wheel diode) is formed (diode element region) are mixed in the same semiconductor layer. A reverse conducting semiconductor device is described. FIG. 15 is a cross-sectional view of a main part of a general reverse conduction type semiconductor device 100. The semiconductor device 100 includes a back electrode 103, a semiconductor layer 108, and a surface electrode 102. The semiconductor layer 108 includes an IGBT element region J101 and a diode element region J102. The back electrode 103 is formed in common on both the back surface of the IGBT element region J101 and the back surface of the diode element region J102. The surface electrode 102 is formed in common on both the surface of the IGBT element region J101 and the surface of the diode element region J102. When a voltage higher than that of the back electrode 103 is applied to the front electrode 102, a current flows from the front electrode 102 to the back electrode 103 via the diode element region J102.

特開２００７−２１４５４１号公報JP 2007-214541 A

ダイオード素子領域Ｊ１０２が形成されている半導体層１０８は、電流が流れることによって発熱し、温度が不均一になることがある。例えば、半導体層１０８に発生した熱は、ダイオード素子領域Ｊ１０２の端部よりも中央部の方が放熱し難い。このため、ダイオード素子領域Ｊ１０２の中央部が熱くなり易い。これにより、中央部のpn接合の接合温度が局所的に上昇し、接合温度が上昇した領域を電流が流れやすくなり、大電流が流れることによってさらに接合温度が上昇するという悪循環が発生することがある。この悪循環が発生すると、ダイオード素子領域Ｊ１０２が熱暴走し、最終的には半導体構造が破壊されてしまう。
本発明は、上記の問題を解決するために創案された。すなわち、本発明は、ダイオードが局所的に過熱することを抑制する技術を提供する。また、本発明は、ＩＧＢＴ素子領域とダイオード素子領域が同一半導体層に混在している逆導通型の半導体装置において、ダイオード素子領域が局所的に過熱することを抑制する技術を提供する。 The semiconductor layer 108 in which the diode element region J102 is formed generates heat when current flows, and the temperature may become nonuniform. For example, the heat generated in the semiconductor layer 108 is less likely to dissipate in the central portion than in the end portion of the diode element region J102. For this reason, the central part of the diode element region J102 is likely to become hot. As a result, the junction temperature of the central pn junction rises locally, current tends to flow through the region where the junction temperature has risen, and a vicious cycle can occur in which the junction temperature further rises due to the large current flowing. is there. When this vicious circle occurs, the diode element region J102 runs out of heat, and eventually the semiconductor structure is destroyed.
The present invention was created to solve the above problems. That is, this invention provides the technique which suppresses that a diode overheats locally. The present invention also provides a technique for suppressing local overheating of a diode element region in a reverse conducting semiconductor device in which an IGBT element region and a diode element region are mixed in the same semiconductor layer.

本発明のダイオードは、半導体層と、半導体層の裏面に形成されている裏面電極と、半導体層の表面に形成されている表面電極を備えている。半導体層の表面側の浅部には、複数本の絶縁トレンチが形成されている。半導体層の表面側の浅部は、少なくとも、隣接する１対の絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の絶縁トレンチ間に位置している第２区画領域に分割されている。第１区画領域に形成されている半導体構造と第２区画領域に形成されている半導体構造が相違している。それに対して、各々の区画領域の裏面側に形成されている半導体層の深部の半導体構造は同じである。裏面電極と、半導体層の深部と、第１区画領域と、表面電極等によって第１ダイオードが形成されている。裏面電極と、半導体層の深部と、第２区画領域と、表面電極等によって第２ダイオードが形成されている。
本発明の一の態様に係るダイオードは、上記構成に加えて、第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、半導体層の深部が共通のn型半導体領域であることを特徴とする。この構造によって、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高いダイオードを構成することができる。
本発明の別の態様に係るダイオードは、上記構成に加えて、第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されておらず、半導体層の深部が共通のn型半導体領域であることを特徴とする。この構造によっても、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高いダイオードを構成することができる。
本発明のさらに別の態様に係るダイオードは、上記構成に加えて、第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合しており、第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、半導体層の深部が共通のn型半導体領域であることを特徴とする。この構造によっても、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高いダイオードを構成することができる。
ここでいう立ち上がり電圧は、ダイオードの表面電極から裏面電極に電流を流すことができる順方向電圧の最小値を意味している。 The diode of the present invention includes a semiconductor layer, a back electrode formed on the back surface of the semiconductor layer, and a surface electrode formed on the surface of the semiconductor layer. A plurality of insulating trenches are formed in the shallow portion on the surface side of the semiconductor layer. The shallow portion on the surface side of the semiconductor layer has at least a first partition region positioned between a pair of adjacent insulating trenches and a second partition region positioned between another pair of adjacent insulating trenches. It is divided into The semiconductor structure formed in the first partition region is different from the semiconductor structure formed in the second partition region. On the other hand, the semiconductor structure in the deep part of the semiconductor layer formed on the back side of each partition region is the same. A first diode is formed by the back electrode, the deep portion of the semiconductor layer, the first partition region, the surface electrode, and the like. A second diode is formed by the back electrode, the deep portion of the semiconductor layer, the second partition region, the surface electrode, and the like.
In addition to the above structure, the diode according to one embodiment of the present invention includes a low-concentration p-type semiconductor region in which the first partition region is formed between a pair of adjacent insulating trenches, and the surface of the semiconductor layer. A low-concentration p-type semiconductor region formed between the other pair of adjacent insulating trenches and a high-concentration p-type semiconductor region formed in a region exposed to A high-concentration p-type semiconductor region formed in a range exposed on the surface of the semiconductor layer and an n-type floating semiconductor region formed at an intermediate depth between the low-concentration p-type semiconductor region, The deep portion is a common n-type semiconductor region. With this structure, a diode in which the rising voltage of the second diode is higher than the rising voltage of the first diode can be configured.
In addition to the above configuration, the diode according to another aspect of the present invention includes a low-concentration p-type semiconductor region in which the first partition region is formed between a pair of adjacent insulating trenches, and the surface of the semiconductor layer A high-concentration p-type semiconductor region formed in a region exposed to the second region, and the second partition region includes a low-concentration p-type semiconductor region formed between another pair of adjacent insulating trenches. A high-concentration p-type semiconductor region is not formed in a range exposed on the surface of the semiconductor layer, and a deep portion of the semiconductor layer is a common n-type semiconductor region. Also with this structure, a diode in which the rising voltage of the second diode is higher than the rising voltage of the first diode can be configured.
In addition to the above configuration, the diode according to another aspect of the present invention includes a low-concentration n-type semiconductor region in which the first partition region is formed between a pair of adjacent insulating trenches. A low-concentration p-type semiconductor region in which the low-concentration n-type semiconductor region is in Schottky junction with the surface electrode, and the second partition region is formed between another pair of adjacent insulating trenches; A high-concentration p-type semiconductor region formed in a range exposed on the surface of the semiconductor layer, and a deep portion of the semiconductor layer is a common n-type semiconductor region. Also with this structure, a diode in which the rising voltage of the second diode is higher than the rising voltage of the first diode can be configured.
The rising voltage here means the minimum value of the forward voltage that allows current to flow from the front electrode to the back electrode of the diode.

図１５に示す従来の逆導通型の半導体装置も半導体層の浅部が複数個の区画領域に区画されているが、各々の区画領域に同じ種類のダイオードが形成されている。
一方、本発明のダイオードでは、複数個の区画領域を利用し、立ち上がり電圧が相違する複数種類のダイオードを形成している。複数種類のダイオードを用いると、熱暴走のきっかけとなる局所的な過熱を抑制することができる。
以下では、第１ダイオードの立ち上がり電圧よりも第２ダイオードの立ち上がり電圧が高い場合を説明する。
ダイオードの立ち上がり電圧をわずかに超えた電圧が印加されている場合、そのダイオードには、定常状態で流れるよりも低い電流が流れている。このような低電流状態では、立ち上がり電圧の高い第２ダイオードに流れる電流の方が、立ち上がり電圧の低い第１ダイオードに流れる電流よりも小さい。第２ダイオードが形成されている領域から発生する熱の方が、第１ダイオードが形成されている領域から発生する熱よりも小さい。第２ダイオードが形成されている領域によって第１ダイオードが形成されている領域から発生する熱を緩和することができる。熱が集中し易かった領域（例えば、半導体層の中央部）の温度のピーク値を低減化することができる。従来のように一様に同じ種類のダイオードを形成した場合と比較して、半導体層に局所的な過熱が発生し難い。 In the conventional reverse conducting semiconductor device shown in FIG. 15, the shallow portion of the semiconductor layer is partitioned into a plurality of partition regions, and the same type of diode is formed in each partition region.
On the other hand, in the diode of the present invention, a plurality of types of diodes having different rising voltages are formed using a plurality of partition regions. When a plurality of types of diodes are used, local overheating that triggers thermal runaway can be suppressed.
Hereinafter, a case where the rising voltage of the second diode is higher than the rising voltage of the first diode will be described.
When a voltage slightly exceeding the rising voltage of the diode is applied, a current that is lower than that flowing in the steady state flows through the diode. In such a low current state, the current flowing through the second diode having a high rising voltage is smaller than the current flowing through the first diode having a low rising voltage. The heat generated from the region where the second diode is formed is smaller than the heat generated from the region where the first diode is formed. Heat generated from the region where the first diode is formed can be mitigated by the region where the second diode is formed. It is possible to reduce the peak value of the temperature in a region where heat is easily concentrated (for example, the central portion of the semiconductor layer). Compared to the case where diodes of the same type are uniformly formed as in the prior art, local overheating hardly occurs in the semiconductor layer.

本発明は、同一半導体層にＩＧＢＴ素子領域とダイオード素子領域が混在している逆導通型の半導体装置をも実現する。
本発明の逆導通型半導体装置は、ＩＧＢＴ素子領域とダイオード素子領域に共通に形成されている裏面電極と、ＩＧＢＴ素子領域とダイオード素子領域に共通に形成されている表面電極を備えている。ＩＧＢＴ素子領域は、下記の特徴を備えている。
・半導体層の表面側の浅部に複数本の絶縁トレンチゲート電極が形成されており、
・半導体層の表面側の浅部が、隣接する１対の絶縁トレンチゲート電極間に位置する区画領域の複数個に分割されており、
・各々の区画領域に形成されている半導体構造が同じであり、
・各々の区画領域の裏面側に形成されている半導体層の深部の半導体構造が同じである。
本発明の逆導通型半導体装置のダイオード素子領域には、上記に記載の何れかの態様によるダイオードが形成されている。
ダイオード素子領域に形成されている絶縁トレンチは、ＩＧＢＴ素子領域に形成されている絶縁トレンチゲート電極と同じ構成であってもよい。
本発明の逆導通型半導体装置によると、ダイオード素子領域が局所的に過熱することを抑制することができる。 The present invention also realizes a reverse conducting semiconductor device in which an IGBT element region and a diode element region are mixed in the same semiconductor layer.
The reverse conducting semiconductor device of the present invention includes a back electrode formed in common in the IGBT element region and the diode element region, and a front electrode formed in common in the IGBT element region and the diode element region. The IGBT element region has the following characteristics.
-A plurality of insulated trench gate electrodes are formed in the shallow part on the surface side of the semiconductor layer,
The shallow portion on the surface side of the semiconductor layer is divided into a plurality of partition regions located between a pair of adjacent insulating trench gate electrodes;
-The semiconductor structure formed in each partition region is the same,
-The semiconductor structure of the deep part of the semiconductor layer formed in the back surface side of each division area is the same.
In the diode element region of the reverse conducting semiconductor device of the present invention, the diode according to any one of the aspects described above is formed.
The insulating trench formed in the diode element region may have the same configuration as the insulating trench gate electrode formed in the IGBT element region.
According to the reverse conducting semiconductor device of the present invention, local overheating of the diode element region can be suppressed.

本発明によると、ダイオードの局所的な過熱を抑制することができる。また、本発明によると、ＩＧＢＴ素子領域とダイオード素子領域が同一半導体層に混在している逆導通型の半導体装置において、ダイオード素子領域の局所的な過熱を抑制することができる。   According to the present invention, local overheating of the diode can be suppressed. Further, according to the present invention, in the reverse conducting semiconductor device in which the IGBT element region and the diode element region are mixed in the same semiconductor layer, local overheating of the diode element region can be suppressed.

以下に説明する実施例の特徴を整理しておく。
（特徴１）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えている。ダイオードの第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されていない。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。
（特徴２）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合している。ダイオードの第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えている。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。
（特徴３）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合している。ダイオードの第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されていない。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。
（特徴４）ダイオードの第１区画領域が、隣接する１対の絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、低濃度n型半導体領域が表面電極とショットキー接合している。第２区画領域が、隣接する他の１対の絶縁トレンチ間に亘って形成されている低濃度p型半導体領域を備えており、半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されていない。半導体層の深部が、共通のn型半導体領域であり、第２ダイオードの立ち上がり電圧が、第１ダイオードの立ち上がり電圧よりも高い。 The features of the embodiment described below will be summarized.
(Feature 1) The first partition region of the diode is a low concentration p-type semiconductor region formed between a pair of adjacent insulating trenches, and a high concentration formed in a range exposed on the surface of the semiconductor layer A p-type semiconductor region is provided. The second partition region of the diode is an n-type formed at an intermediate depth between the low-concentration p-type semiconductor region formed between another pair of adjacent insulating trenches and the low-concentration p-type semiconductor region. A floating semiconductor region is provided, and a high-concentration p-type semiconductor region is not formed in a range exposed on the surface of the semiconductor layer. The deep part of the semiconductor layer is a common n-type semiconductor region, and the rising voltage of the second diode is higher than the rising voltage of the first diode.
(Characteristic 2) The first partition region of the diode includes a lightly doped n-type semiconductor region formed between a pair of adjacent insulating trenches, and the lightly doped n-type semiconductor region is a surface electrode and a Schottky. It is joined. A low-concentration p-type semiconductor region in which the second partition region of the diode is formed between another pair of adjacent insulating trenches and a high-concentration p-type formed in a range exposed on the surface of the semiconductor layer An n-type floating semiconductor region formed at an intermediate depth between the semiconductor region and the low-concentration p-type semiconductor region is provided. The deep part of the semiconductor layer is a common n-type semiconductor region, and the rising voltage of the second diode is higher than the rising voltage of the first diode.
(Characteristic 3) The first partition region of the diode includes a lightly doped n-type semiconductor region formed between a pair of adjacent insulating trenches, and the lightly doped n-type semiconductor region is a surface electrode and a Schottky. It is joined. The second partition region of the diode is an n-type formed at an intermediate depth between the low-concentration p-type semiconductor region formed between another pair of adjacent insulating trenches and the low-concentration p-type semiconductor region. A floating semiconductor region is provided, and a high-concentration p-type semiconductor region is not formed in a range exposed on the surface of the semiconductor layer. The deep part of the semiconductor layer is a common n-type semiconductor region, and the rising voltage of the second diode is higher than the rising voltage of the first diode.
(Feature 4) The first partition region of the diode includes a low-concentration n-type semiconductor region formed between a pair of adjacent insulating trenches, and the low-concentration n-type semiconductor region is a surface electrode and a Schottky It is joined. The second partition region includes a low-concentration p-type semiconductor region formed between another pair of adjacent insulating trenches, and the high-concentration p-type semiconductor region is exposed in a range exposed on the surface of the semiconductor layer. Not formed. The deep part of the semiconductor layer is a common n-type semiconductor region, and the rising voltage of the second diode is higher than the rising voltage of the first diode.

（第１実施例）
図１に、ＩＧＢＴ素子領域Ｊ１とダイオード素子領域Ｊ２が同一半導体層８に混在している逆導通型の半導体装置１の要部断面図を示す。図２に、この半導体層８を上面視した図を示す。半導体装置１は、半導体層８と、半導体層８の裏面８ｂに形成されている裏面電極３と、半導体層８の表面８ａに形成されている表面電極２を備えている。 (First embodiment)
FIG. 1 shows a cross-sectional view of the main part of a reverse conducting semiconductor device 1 in which an IGBT element region J1 and a diode element region J2 are mixed in the same semiconductor layer 8. FIG. 2 shows a top view of the semiconductor layer 8. The semiconductor device 1 includes a semiconductor layer 8, a back electrode 3 formed on the back surface 8 b of the semiconductor layer 8, and a surface electrode 2 formed on the surface 8 a of the semiconductor layer 8.

裏面電極３は、ＩＧＢＴ素子領域Ｊ１の裏面とダイオード素子領域Ｊ２の裏面に連続して伸びている。
半導体層８は、浅部８Ｕと深部８Ｌを備えている。深部８Ｌは、p型のコレクタ領域８０とn+型のカソード領域７０を備えている。コレクタ領域８０は、半導体層８の裏面８ｂに露出する一部の範囲に形成されている。カソード領域７０は、裏面８ｂに露出する他の範囲に形成されている。前述した裏面電極３は、コレクタ領域８０とカソード領域７０に共通に接続している。本明細書では、半導体層８のうち、コレクタ領域８０が裏面８ｂに形成されている範囲をＩＧＢＴ素子領域Ｊ１と称している。また、半導体層８のうち、カソード領域７０が裏面８ｂに形成されている範囲をダイオード素子領域Ｊ２と称している。また、深部８Ｌは、コレクタ領域８０とカソード領域７０の上部に共通に形成されているn-型のドリフト層６０を備えている。 The back electrode 3 continuously extends from the back surface of the IGBT element region J1 and the back surface of the diode element region J2.
The semiconductor layer 8 includes a shallow portion 8U and a deep portion 8L. The deep portion 8L includes a p-type collector region 80 and an n + -type cathode region 70. The collector region 80 is formed in a partial range exposed on the back surface 8 b of the semiconductor layer 8. The cathode region 70 is formed in another range exposed on the back surface 8b. The back electrode 3 described above is commonly connected to the collector region 80 and the cathode region 70. In the present specification, a range of the semiconductor layer 8 in which the collector region 80 is formed on the back surface 8b is referred to as an IGBT element region J1. Further, in the semiconductor layer 8, a range where the cathode region 70 is formed on the back surface 8b is referred to as a diode element region J2. The deep portion 8L includes an n − type drift layer 60 formed in common on the collector region 80 and the cathode region 70.

半導体層８の浅部８Ｕには、複数本の絶縁トレンチ電極ＴＧが形成されている。各々の絶縁トレンチ電極ＴＧは、その長手方向を図１に示す奥行き方向（図２に示す上下方向）に揃えて伸びている。また、各々の絶縁トレンチ電極ＴＧは、半導体層８の表面８ａから半導体層８の深さ方向に伸びている。絶縁トレンチ電極ＴＧは、絶縁膜１４とトレンチ電極１２を備えている。絶縁膜１４は、トレンチの内面に形成されている。トレンチ電極１２は、絶縁膜１４で覆われた状態でトレンチ内に収容されている。浅部８Ｕは、隣接する一対の絶縁トレンチ電極ＴＧ間に形成される区画領域に分割されている。   In the shallow portion 8U of the semiconductor layer 8, a plurality of insulating trench electrodes TG are formed. Each insulating trench electrode TG extends with its longitudinal direction aligned in the depth direction shown in FIG. 1 (vertical direction shown in FIG. 2). Each insulating trench electrode TG extends from the surface 8 a of the semiconductor layer 8 in the depth direction of the semiconductor layer 8. The insulating trench electrode TG includes an insulating film 14 and a trench electrode 12. The insulating film 14 is formed on the inner surface of the trench. The trench electrode 12 is accommodated in the trench while being covered with the insulating film 14. The shallow portion 8U is divided into partitioned regions formed between a pair of adjacent insulating trench electrodes TG.

ＩＧＢＴ素子領域Ｊ１の浅部８Ｕは、複数個の区画領域４を備えている。各々の区画領域４には、同じ半導体構造が形成されている。区画領域４は、低濃度p型領域３０とn+型のトレンチ電極隣接領域２０と高濃度p型領域２２を備えている。低濃度p型領域３０は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n+型のトレンチ電極隣接領域２０は、半導体層８の表面８ａの一部に露出している。トレンチ電極隣接領域２０は、絶縁トレンチ電極ＴＧと接している。したがって、トレンチ電極隣接領域２０は、絶縁膜１４を介してトレンチ電極１２と対向している。高濃度p型領域２２は、半導体層８の表面８ａの他の一部に露出している。高濃度p型領域２２は、隣接するトレンチ電極隣接領域２０の間に配置されている。ＩＧＢＴ素子領域Ｊ１の区画領域４では、トレンチ電極隣接領域２０と高濃度p型領域２２が、低濃度p型領域３０によってn-型のドリフト層６０から分離されている。ＩＧＢＴ素子領域Ｊ１では、低濃度p型領域３０がボディ領域として機能する。ＩＧＢＴ素子領域Ｊ１では、トレンチ電極隣接領域２０がエミッタ領域として機能する。ＩＧＢＴ素子領域Ｊ１では、高濃度p型領域２２がボディコンタクト領域として機能する。 The shallow portion 8U of the IGBT element region J1 includes a plurality of partition regions 4. The same semiconductor structure is formed in each partition region 4. The partition region 4 includes a low concentration p-type region 30, an n + -type trench electrode adjacent region 20, and a high concentration p-type region 22. The low concentration p-type region 30 is formed between adjacent insulating trench electrodes TG. The n + type trench electrode adjacent region 20 is exposed at a part of the surface 8 a of the semiconductor layer 8. The trench electrode adjacent region 20 is in contact with the insulating trench electrode TG. Therefore, the trench electrode adjacent region 20 faces the trench electrode 12 with the insulating film 14 interposed therebetween. The high concentration p-type region 22 is exposed at the other part of the surface 8 a of the semiconductor layer 8. The high concentration p-type region 22 is disposed between the adjacent trench electrode adjacent regions 20. In the partition region 4 of the IGBT element region J 1, the trench electrode adjacent region 20 and the high concentration p-type region 22 are separated from the n − type drift layer 60 by the low concentration p-type region 30. In the IGBT element region J1, the low concentration p-type region 30 functions as a body region. In the IGBT element region J1, the trench electrode adjacent region 20 functions as an emitter region. In the IGBT element region J1, the high concentration p-type region 22 functions as a body contact region.

ダイオード素子領域Ｊ２の浅部８Ｕは、区画領域４と区画領域５を備えている。ダイオード素子領域Ｊ２では、区画領域４と区画領域５が、隣接する１対の絶縁トレンチ電極ＴＧ間に交互に形成されている。
区画領域４に形成されている半導体構造は、ＩＧＢＴ素子領域Ｊ１の区画領域４に形成されている半導体構造と同じである。裏面電極３と、カソード領域７０と、ドリフト層６０と、区画領域４と、表面電極２によって第１ダイオードが形成されている。 The shallow portion 8U of the diode element region J2 includes a partition region 4 and a partition region 5. In the diode element region J2, the partition regions 4 and the partition regions 5 are alternately formed between a pair of adjacent insulating trench electrodes TG.
The semiconductor structure formed in the partition region 4 is the same as the semiconductor structure formed in the partition region 4 of the IGBT element region J1. The back electrode 3, the cathode region 70, the drift layer 60, the partition region 4, and the surface electrode 2 form a first diode.

区画領域５には、区画領域４に形成されている半導体構造と相違する半導体構造が形成されている。区画領域５は、低濃度p型領域３０とn+型のトレンチ電極隣接領域２０と高濃度p型領域２２とn型フローティング半導体領域３２を備えている。低濃度p型領域３０は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n+型のトレンチ電極隣接領域２０は、半導体層８の表面８ａの一部に露出している。トレンチ電極隣接領域２０は、絶縁トレンチ電極ＴＧと接している。高濃度p型領域２２は、半導体層８の表面８ａの他の一部に露出している。高濃度p型領域２２は、隣接するトレンチ電極隣接領域２０の間に配置されている。n型フローティング半導体領域３２は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n型フローティング半導体領域３２により、低濃度p型領域３０が、上部低濃度p型領域３４と下部低濃度p型領域３６に分割されている。カソード領域７０と、ドリフト層６０と、区画領域５と、表面電極２によって第２ダイオードが形成されている。
ダイオード素子領域Ｊ２では、低濃度p型領域３０が低濃度アノード領域として機能する。ダイオード素子領域Ｊ２では、高濃度p型領域２２がアノード領域として機能する。 A semiconductor structure different from the semiconductor structure formed in the partition region 4 is formed in the partition region 5. The partition region 5 includes a low-concentration p-type region 30, an n + -type trench electrode adjacent region 20, a high-concentration p-type region 22, and an n-type floating semiconductor region 32. The low concentration p-type region 30 is formed between adjacent insulating trench electrodes TG. The n + type trench electrode adjacent region 20 is exposed at a part of the surface 8 a of the semiconductor layer 8. The trench electrode adjacent region 20 is in contact with the insulating trench electrode TG. The high concentration p-type region 22 is exposed at the other part of the surface 8 a of the semiconductor layer 8. The high concentration p-type region 22 is disposed between the adjacent trench electrode adjacent regions 20. The n-type floating semiconductor region 32 is formed between adjacent insulating trench electrodes TG. The n-type floating semiconductor region 32 divides the low-concentration p-type region 30 into an upper low-concentration p-type region 34 and a lower low-concentration p-type region 36. A second diode is formed by the cathode region 70, the drift layer 60, the partition region 5, and the surface electrode 2.
In the diode element region J2, the low concentration p-type region 30 functions as a low concentration anode region. In the diode element region J2, the high concentration p-type region 22 functions as an anode region.

半導体層８の表面８ａに形成されている表面電極２は、ＩＧＢＴ素子領域Ｊ１の表面とダイオード素子領域Ｊ２の表面に連続して伸びている。表面電極２は、ＩＧＢＴ素子領域Ｊ１ではトレンチ電極隣接領域（エミッタ領域）２０と高濃度p型領域（ボディコンタクト領域）２２と導通している。また、表面電極２は、ダイオード素子領域Ｊ２ではトレンチ電極隣接領域２０と高濃度p型領域（アノード領域）２２と導通している。
トレンチ電極１２と表面電極２の間には絶縁膜１０が形成されており、両者は接続していない。トレンチ電極１２は、表面電極２が形成されていない領域（図１の奥行き方向のいずれかの断面）で、図示していないゲート配線と接続している。 The surface electrode 2 formed on the surface 8a of the semiconductor layer 8 continuously extends to the surface of the IGBT element region J1 and the surface of the diode element region J2. The surface electrode 2 is electrically connected to the trench electrode adjacent region (emitter region) 20 and the high-concentration p-type region (body contact region) 22 in the IGBT element region J1. Further, the surface electrode 2 is electrically connected to the trench electrode adjacent region 20 and the high concentration p-type region (anode region) 22 in the diode element region J2.
An insulating film 10 is formed between the trench electrode 12 and the surface electrode 2, and the two are not connected. The trench electrode 12 is connected to a gate wiring (not shown) in a region where the surface electrode 2 is not formed (any cross section in the depth direction in FIG. 1).

これにより、逆導通ＩＧＢＴとして機能する半導体装置１が構成されている。半導体装置１は、ＩＧＢＴ素子領域Ｊ１で構成されるＩＧＢＴの一対の主電極間（コレクタ・エミッタ間）に、ダイオード素子領域Ｊ２で構成されるダイオードが逆並列に接続されている回路として機能する。   Thereby, the semiconductor device 1 functioning as a reverse conducting IGBT is configured. The semiconductor device 1 functions as a circuit in which a diode composed of a diode element region J2 is connected in reverse parallel between a pair of main electrodes (between collector and emitter) of an IGBT composed of an IGBT element region J1.

半導体装置１の裏面電極３に、表面電極２よりも高い電圧を印加するととともに、トレンチ電極１２に閾値以上のゲート電圧を印加する場合の半導体装置１の動作を説明する。この場合には、ＩＧＢＴ素子領域Ｊ１とダイオード素子領域Ｊ２の双方で、トレンチ電極１２に絶縁膜１４を介して対向している低濃度p型領域３０がn型に反転してn型チャネルが形成される。これにより、トレンチ電極隣接領域２０から流出した電子が、n型チャネルを介してドリフト層６０に注入される。この結果、ＩＧＢＴ素子領域Ｊ１のコレクタ領域８０からドリフト層６０に向けてホールが移動する。ドリフト層６０には電子とホールが注入されて伝導度変調現象が起こり、ＩＧＢＴ素子領域Ｊ１が低いオン電圧でオン状態となる。   The operation of the semiconductor device 1 when a voltage higher than that of the front electrode 2 is applied to the back electrode 3 of the semiconductor device 1 and a gate voltage higher than a threshold value is applied to the trench electrode 12 will be described. In this case, in both the IGBT element region J1 and the diode element region J2, the low-concentration p-type region 30 facing the trench electrode 12 via the insulating film 14 is inverted to n-type to form an n-type channel. Is done. As a result, electrons that have flowed out of the trench electrode adjacent region 20 are injected into the drift layer 60 through the n-type channel. As a result, holes move from the collector region 80 of the IGBT element region J1 toward the drift layer 60. Electrons and holes are injected into the drift layer 60 to cause a conductivity modulation phenomenon, and the IGBT element region J1 is turned on at a low on voltage.

半導体装置１の表面電極２に、裏面電極３よりも高い順方向電圧を印加する場合の半導体装置１の動作を説明する。この場合には、ダイオード素子領域Ｊ２とＩＧＢＴ素子領域Ｊ１の双方で、高濃度p型領域２２から低濃度p型領域３０を介してドリフト層６０にホールが流出する。その一方において、ダイオード素子領域Ｊ２のn+型のカソード領域７０からドリフト層６０に向けて電子が移動する。ダイオード素子領域Ｊ２が導通状態になり、表面電極２から裏面電極３に電流が流れる。 The operation of the semiconductor device 1 when a forward voltage higher than that of the back electrode 3 is applied to the front electrode 2 of the semiconductor device 1 will be described. In this case, holes flow out from the high concentration p-type region 22 to the drift layer 60 through the low concentration p-type region 30 in both the diode element region J2 and the IGBT element region J1. On the other hand, electrons move from the n + -type cathode region 70 of the diode element region J2 toward the drift layer 60. The diode element region J2 becomes conductive, and a current flows from the front electrode 2 to the back electrode 3.

ダイオード素子領域Ｊ２が導通しているときの、区画領域４を含む第１ダイオードと、区画領域５を含む第２ダイオードの詳細な動作を説明する。
図３に、第１ダイオードの表面電極２と裏面電極３との間に印加する順方向電圧（Ｖ）と、電流密度(A/cm3)の関係（以降、電圧・電流密度特性と称する）を示す。図３では、第１ダイオードのpn接合の接合温度Ｔｊ（℃）が−４０℃の場合と、２７℃の場合と、１５０℃の場合について、電圧・電流密度特性を示すグラフを記載してある。各々のグラフが交差する点を、電流クロスポイントＣという。図３によると、第１ダイオードの電流密度が電流クロスポイントＣよりも小さい範囲では、接合温度Ｔｊ（℃）が高い方が電流が流れ易い。電流密度が電流クロスポイントＣよりも大きい範囲では、第１ダイオードの温度が高い方が電流が流れ難い。
図４に、第２ダイオードの電圧・電流密度特性を示す。図４では、第２ダイオードの接合温度Ｔｊ（℃）が−４０℃の場合と、２７℃の場合と、１５０℃の場合について、電圧・電流密度特性を示すグラフを記載してある。図４によると、図３に示す第１ダイオードの場合と同様に、第２ダイオードの電流密度が電流クロスポイントＣよりも小さい範囲では、接合温度Ｔｊ（℃）が高い方が電流が流れ易い。電流密度が電流クロスポイントＣよりも大きい範囲では、第２ダイオードの温度が高い方が電流が流れ難い。
また、区画領域５は、低濃度p型領域３０の中間深さに形成されているn型フローティング半導体領域３２を備えている（図１参照）。したがって、区画領域５では、導通状態のときに高濃度p型領域２２から流出するホールの流れがフローティング半導体領域３２に阻まれる。このため、図３と図４に示すように、区画領域５を備えている第２ダイオードの立ち上がり電圧Ｖｔ２（ここでは、接合温度Ｔｊが２７℃の場合の立ち上がり電圧）は、区画領域４を備えている第１ダイオードの立ち上がり電圧Ｖｔ１よりも高い。 The detailed operation of the first diode including the partition region 4 and the second diode including the partition region 5 when the diode element region J2 is conductive will be described.
FIG. 3 shows the relationship between the forward voltage (V) applied between the front electrode 2 and the back electrode 3 of the first diode and the current density (A / cm 3 ) (hereinafter referred to as voltage / current density characteristics). Indicates. FIG. 3 shows graphs showing voltage / current density characteristics when the junction temperature Tj (° C.) of the pn junction of the first diode is −40 ° C., 27 ° C., and 150 ° C. . A point where each graph intersects is referred to as a current cross point C. According to FIG. 3, in the range where the current density of the first diode is smaller than the current cross point C, the higher the junction temperature Tj (° C.), the easier the current flows. In the range where the current density is larger than the current cross point C, it is difficult for the current to flow when the temperature of the first diode is higher.
FIG. 4 shows the voltage / current density characteristics of the second diode. FIG. 4 shows graphs showing voltage / current density characteristics when the junction temperature Tj (° C.) of the second diode is −40 ° C., 27 ° C., and 150 ° C. According to FIG. 4, as in the case of the first diode shown in FIG. 3, in the range where the current density of the second diode is smaller than the current cross point C, the higher the junction temperature Tj (° C.), the easier the current flows. In the range where the current density is larger than the current cross point C, it is difficult for the current to flow when the temperature of the second diode is higher.
The partition region 5 includes an n-type floating semiconductor region 32 formed at an intermediate depth of the low-concentration p-type region 30 (see FIG. 1). Therefore, in the partition region 5, the flow of holes flowing out from the high concentration p-type region 22 in the conductive state is blocked by the floating semiconductor region 32. For this reason, as shown in FIGS. 3 and 4, the rising voltage Vt <b> 2 (here, the rising voltage when the junction temperature Tj is 27 ° C.) of the second diode provided with the partition region 5 includes the partition region 4. The rising voltage Vt1 of the first diode is higher.

図１５に示す従来技術のダイオード素子領域Ｊ１０２の区画領域には、区画領域４の構成が一様に形成されている。すなわち、ダイオード素子領域Ｊ１０２は、区画領域４を含む第１ダイオードのみで構成されている。図１６に、ダイオード素子領域Ｊ１０２の位置と接合温度Ｔｊ（℃）の関係を示す。ここで、各々の第１ダイオードには、その接合温度Ｔｊ（℃）が同じときには同じ電流密度の電流が流れる。
ダイオード素子領域Ｊ１０２の接合温度Ｔｊ（℃）は、発生した熱が放熱され易い周辺部で最低温度ＴＬ１（℃）となっている。ダイオード素子領域Ｊ１０２の接合温度Ｔｊ（℃）は、発生した熱が放熱され難い中央部で最高温度ＴＨ１（℃）となっている。最高温度ＴＨ１（℃）はダイオードが熱暴走する温度Ｔｃ（℃）に迫っている。なお、ダイオード素子領域Ｊ１０２の接合温度Ｔｊ（℃）の平均値を平均接合温度Ｔａ（℃）とする。 In the partition region of the conventional diode element region J102 shown in FIG. 15, the configuration of the partition region 4 is uniformly formed. That is, the diode element region J102 is composed of only the first diode including the partition region 4. FIG. 16 shows the relationship between the position of the diode element region J102 and the junction temperature Tj (° C.). Here, when the junction temperature Tj (° C.) is the same, a current having the same current density flows through each first diode.
The junction temperature Tj (° C.) of the diode element region J102 is the minimum temperature TL1 (° C.) in the peripheral portion where the generated heat is easily radiated. The junction temperature Tj (° C.) of the diode element region J102 is the maximum temperature TH1 (° C.) at the central portion where the generated heat is difficult to dissipate. The maximum temperature TH1 (° C.) is approaching the temperature Tc (° C.) at which the diode is thermally runaway. In addition, let the average value of junction temperature Tj (degreeC) of the diode element area | region J102 be average junction temperature Ta (degreeC).

第１ダイオードに立ち上がり電圧Ｖｔ１をわずかに超えた順方向電圧が印加されているときには、定常状態で流れる電流よりも低い電流が流れている。このような低電流状態（特に第１ダイオードの電流密度が電流クロスポイントＣ（図３参照）の電流密度よりも低い状態）では、温度が高いほど第１ダイオードに電流が流れ易い。したがって、ダイオード素子領域Ｊ１０２では、特に中央部において、熱と熱によって増える電流の悪循環が発生し易い。   When a forward voltage slightly exceeding the rising voltage Vt1 is applied to the first diode, a current lower than the current flowing in the steady state flows. In such a low current state (particularly in a state where the current density of the first diode is lower than the current density of the current crosspoint C (see FIG. 3)), the current is more likely to flow through the first diode as the temperature is higher. Therefore, in the diode element region J102, a vicious circle of current that increases due to heat and heat tends to occur particularly in the central portion.

一方、本実施例のダイオード素子領域Ｊ２の区画領域には、立ち上がり電圧が相違する区画領域４と区画領域５が形成されている。すなわち、ダイオード素子領域Ｊ２は、区画領域４を含む第１ダイオードと、区画領域５を含む第２ダイオードを備えている。図５に、ダイオード素子領域Ｊ２の位置と接合温度Ｔｊ（℃）の関係を示す。図５には、図１６のダイオード素子領域Ｊ１０２と同じ量の電流が流れているときのダイオード素子領域Ｊ２について、上記関係を記載してある。すなわち、図５に示すダイオード素子領域Ｊ２の平均接合温度Ｔａ（℃）と、図１６に示すダイオード素子領域Ｊ１０２の平均接合温度Ｔａ（℃）が同じ場合について、上記関係を比較している。   On the other hand, a partition region 4 and a partition region 5 having different rising voltages are formed in the partition region of the diode element region J2 of the present embodiment. That is, the diode element region J2 includes a first diode including the partition region 4 and a second diode including the partition region 5. FIG. 5 shows the relationship between the position of the diode element region J2 and the junction temperature Tj (° C.). FIG. 5 shows the above relationship for the diode element region J2 when the same amount of current flows as in the diode element region J102 of FIG. That is, the above relationship is compared when the average junction temperature Ta (° C.) of the diode element region J2 shown in FIG. 5 is the same as the average junction temperature Ta (° C.) of the diode element region J102 shown in FIG.

図５に示すように、ダイオード素子領域Ｊ２の接合温度Ｔｊ（℃）は、ダイオード素子領域Ｊ１０２の場合（図１６参照）と同様に、発生した熱が放熱され易い周辺部で最低温度ＴＬ２（℃）となっている。
図５に示すダイオード素子領域Ｊ２の低電流状態では、第２ダイオード（図５に示す領域（５））の立ち上がり電圧Ｖｔ２が第１ダイオード（図５に示す領域（４））の立ち上がり電圧Ｖｔ１より小さいことにより、第２ダイオードに流れる電流が第１ダイオードに流れる電流よりも小さい。これにより、図１６に示すダイオード素子領域Ｊ１０２の第１ダイオードと比較すると、図５に示すダイオード素子領域Ｊ２の第１ダイオードに流れている電流は大きい（電流密度が高い）。これにより、ダイオード素子領域Ｊ２の最低温度ＴＬ２（℃）は、図１６に示すダイオード素子領域Ｊ１０２の最低温度ＴＬ１（℃）よりも高くなっている。 As shown in FIG. 5, the junction temperature Tj (° C.) of the diode element region J2 is the lowest temperature TL2 (° C.) at the peripheral portion where the generated heat is easily radiated, as in the case of the diode element region J102 (see FIG. 16). ).
In the low current state of the diode element region J2 shown in FIG. 5, the rising voltage Vt2 of the second diode (region (5) shown in FIG. 5) is higher than the rising voltage Vt1 of the first diode (region (4) shown in FIG. 5). By being small, the current flowing through the second diode is smaller than the current flowing through the first diode. Thereby, compared with the first diode in the diode element region J102 shown in FIG. 16, the current flowing through the first diode in the diode element region J2 shown in FIG. 5 is large (the current density is high). Thereby, the minimum temperature TL2 (° C.) of the diode element region J2 is higher than the minimum temperature TL1 (° C.) of the diode element region J102 shown in FIG.

一方、第２ダイオードに流れる電流が小さいことにより、第２ダイオードの発熱量は小さい。したがって、図５に示すように、第１ダイオードの熱が、第２ダイオードによって緩和される。これにより、熱が集中し易かった中央部の最高温度ＴＨ２（℃）が、図１６に示すダイオード素子領域Ｊ１０２の最高温度ＴＨ１（℃）と比較して低減化している。
ダイオード素子領域Ｊ２のように、第１ダイオードと、第１ダイオードと立ち上がり電圧が相違する第２ダイオードを備えていると、接合温度Ｔｊ（℃）を平均化することができる。
ダイオード素子領域Ｊ２を備えている半導体装置１によると、半導体層８の局所的な過熱を抑制することができ、ダイオード素子領域Ｊ２が熱暴走し難い。
また、第１のダイオードと第２ダイオードの双方に、立ち上がり電圧Ｖｔ１、Ｖｔ２を大きく超える順方向電圧が印加されている定常状態では、第２ダイオードにも充分に電流が流れる。したがって、定常状態の順方向電圧降下は低い値に維持することができる。 On the other hand, since the current flowing through the second diode is small, the heat generation amount of the second diode is small. Therefore, as shown in FIG. 5, the heat of the first diode is alleviated by the second diode. As a result, the maximum temperature TH2 (° C.) at the center where heat is likely to concentrate is reduced compared to the maximum temperature TH1 (° C.) of the diode element region J102 shown in FIG.
The junction temperature Tj (° C.) can be averaged by providing the first diode and the second diode having a rising voltage different from that of the first diode as in the diode element region J2.
According to the semiconductor device 1 including the diode element region J2, local overheating of the semiconductor layer 8 can be suppressed, and the diode element region J2 is unlikely to run out of heat.
Further, in a steady state in which a forward voltage that greatly exceeds the rising voltages Vt1 and Vt2 is applied to both the first diode and the second diode, a sufficient current flows through the second diode. Therefore, the steady state forward voltage drop can be maintained at a low value.

本実施例では、ダイオード素子領域Ｊ１０２の中央部が熱くなり易い場合について説明したが、熱くなり易い領域は中央部に限定されない。本実施例の半導体装置１によると、熱によって増大する電流がさらに熱を発生するという悪循環が発生し易い種々の領域について、局所的な過熱を抑制することができる。   In the present embodiment, the case where the central portion of the diode element region J102 is likely to become hot has been described. However, the region that is likely to become hot is not limited to the central portion. According to the semiconductor device 1 of the present embodiment, local overheating can be suppressed in various regions where a vicious circle in which a current increased by heat further generates heat is likely to occur.

本実施例のダイオード素子領域Ｊ２では、隣接する１対の絶縁トレンチ電極ＴＧ間に区画領域４と区画領域５が交互に形成されている場合について説明したが、区画領域４と区画領域５は交互に形成されていなくてもよい。浅部８Ｕに、区画領域４と区画領域５が混在して形成されていればよい。   In the diode element region J2 of the present embodiment, the case where the partition regions 4 and the partition regions 5 are alternately formed between a pair of adjacent insulating trench electrodes TG has been described. However, the partition regions 4 and the partition regions 5 are alternately arranged. It does not need to be formed. It is only necessary that the partition region 4 and the partition region 5 are mixedly formed in the shallow portion 8U.

本実施例の区画領域５は、隣接する１対の絶縁トレンチ電極ＴＧ間に亘って形成されているn型フローティング半導体領域３２を備えている場合について説明した。n型フローティング半導体領域３２は、隣接する１対の絶縁トレンチ電極ＴＧ間に亘っていなくてもよい。n型フローティング半導体領域３２が低濃度p型領域３０内に形成されていることにより、少なくとも、導通状態のときのホールの流れが阻まれればよい。これによって区画領域５の立ち上がり電圧を区画領域４と比較して高くすることができる。   The partition region 5 of the present embodiment has been described with respect to the case where the n-type floating semiconductor region 32 formed between a pair of adjacent insulating trench electrodes TG is provided. The n-type floating semiconductor region 32 may not extend between a pair of adjacent insulating trench electrodes TG. Since the n-type floating semiconductor region 32 is formed in the low-concentration p-type region 30, it is sufficient that at least the flow of holes in the conductive state is prevented. As a result, the rising voltage of the partition region 5 can be made higher than that of the partition region 4.

（第２実施例）
図６に、逆導通型の半導体装置１ａの要部断面図を示す。図６では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ａのダイオード素子領域Ｊ２ａは、区画領域４と区画領域６を備えている。ダイオード素子領域Ｊ２ａでは、区画領域４と区画領域６が、隣接する１対の絶縁トレンチ電極ＴＧ間に交互に形成されている。
区画領域４に形成されている半導体構造は、第１実施例の区画領域４に形成されている半導体構造と同じである。 (Second embodiment)
FIG. 6 is a cross-sectional view of the main part of the reverse conducting semiconductor device 1a. In FIG. 6, the same components as those of the semiconductor device 1 shown in FIG.
The diode element region J2a of the semiconductor device 1a includes a partition region 4 and a partition region 6. In the diode element region J2a, the partition regions 4 and the partition regions 6 are alternately formed between a pair of adjacent insulating trench electrodes TG.
The semiconductor structure formed in the partition region 4 is the same as the semiconductor structure formed in the partition region 4 of the first embodiment.

区画領域６には、区画領域４に形成されている半導体構造と相違する半導体構造が形成されている。区画領域６は、低濃度p型領域３０とn+型のトレンチ電極隣接領域２０を備えている。低濃度p型領域３０は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n+型のトレンチ電極隣接領域２０は、半導体層８の表面８ａの一部に露出している。トレンチ電極隣接領域２０は、絶縁トレンチ電極ＴＧと接している。区画領域６には、表面８ａに露出している高濃度p型領域２２が形成されていない。
区画領域６では、導通状態のときに、低濃度p型領域３０からドリフト層６０に流出するホールが少ない。このため、区画領域６を含むダイオードの立ち上がり電圧は、区画領域４を含むダイオードの立ち上がり電圧よりも高い。 A semiconductor structure different from the semiconductor structure formed in the partition region 4 is formed in the partition region 6. The partition region 6 includes a low concentration p-type region 30 and an n + -type trench electrode adjacent region 20. The low concentration p-type region 30 is formed between adjacent insulating trench electrodes TG. The n + type trench electrode adjacent region 20 is exposed at a part of the surface 8 a of the semiconductor layer 8. The trench electrode adjacent region 20 is in contact with the insulating trench electrode TG. In the partitioned region 6, the high-concentration p-type region 22 exposed on the surface 8a is not formed.
In the partition region 6, there are few holes flowing out from the low concentration p-type region 30 to the drift layer 60 in the conductive state. For this reason, the rising voltage of the diode including the partition region 6 is higher than the rising voltage of the diode including the partition region 4.

低電流状態では、区画領域６を含むダイオードに流れる電流が、区画領域４を含むダイオードの流れる電流と比較して小さい。低電流状態では、区画領域６が形成されている領域の発熱が小さい。これにより、区画領域４を含むダイオードが形成されている領域の接合温度が、隣接する区画領域６を含むダイオードが形成されている領域によって緩和される。半導体装置１ａによると、半導体層８の局所的な過熱化を抑制することができるので、ダイオード素子領域Ｊ２ａが熱暴走し難い。   In the low current state, the current flowing through the diode including the partition region 6 is smaller than the current flowing through the diode including the partition region 4. In the low current state, heat generation in the region where the partition region 6 is formed is small. Thereby, the junction temperature of the region where the diode including the partition region 4 is formed is relaxed by the region where the diode including the adjacent partition region 6 is formed. According to the semiconductor device 1a, since local overheating of the semiconductor layer 8 can be suppressed, the diode element region J2a is unlikely to run out of heat.

本実施例のダイオード素子領域Ｊ２ａでは、隣接する１対の絶縁トレンチ電極ＴＧ間に区画領域４と区画領域６が交互に形成されている場合について説明したが、区画領域４と区画領域６は交互に形成されていなくてもよい。浅部８Ｕに、区画領域４と区画領域６が混在して形成されていればよい。   In the diode element region J2a of the present embodiment, the case where the partition regions 4 and the partition regions 6 are alternately formed between a pair of adjacent insulating trench electrodes TG has been described. However, the partition regions 4 and the partition regions 6 are alternately formed. It does not need to be formed. The partition region 4 and the partition region 6 need only be formed in the shallow portion 8U.

（第３実施例）
図７に、逆導通型の半導体装置１ｂの要部断面図を示す。図７では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｂのダイオード素子領域Ｊ２ｂは、区画領域４と区画領域７を備えている。区画領域４と区画領域７が、隣接する１対の絶縁トレンチ電極ＴＧ間に交互に形成されている。
区画領域４に形成されている半導体構造は、第１実施例の区画領域４に形成されている半導体構造と同じである。 (Third embodiment)
FIG. 7 is a cross-sectional view of the main part of the reverse conducting semiconductor device 1b. In FIG. 7, the same components as those of the semiconductor device 1 shown in FIG.
The diode element region J2b of the semiconductor device 1b includes a partition region 4 and a partition region 7. The partition regions 4 and the partition regions 7 are alternately formed between a pair of adjacent insulating trench electrodes TG.
The semiconductor structure formed in the partition region 4 is the same as the semiconductor structure formed in the partition region 4 of the first embodiment.

区画領域７には、区画領域４に形成されている半導体構造と相違する半導体構造が形成されている。区画領域７では、n-型のドリフト層６０が表面８ａまで伸びている。ドリフト層６０が表面電極２とショットキー接合している。
区画領域７を含むダイオードは、ショットキーダイオードであり、立ち上がり電圧が小さい。このため、区画領域４を含むダイオードの立ち上がり電圧が、区画領域７を含むダイオードの立ち上がり電圧よりも高い。 A semiconductor structure different from the semiconductor structure formed in the partition region 4 is formed in the partition region 7. In the partition region 7, the n − type drift layer 60 extends to the surface 8a. The drift layer 60 is in Schottky junction with the surface electrode 2.
The diode including the partition region 7 is a Schottky diode and has a small rising voltage. For this reason, the rising voltage of the diode including the partition region 4 is higher than the rising voltage of the diode including the partition region 7.

低電流状態では、区画領域４を含むダイオードに流れる電流が、区画領域７を含むダイオードに流れる電流と比較して小さい。低電流状態では、区画領域４が形成されている領域の発熱が小さい。区画領域７を含むダイオードが形成されている領域のショットキー接合の接合温度が、隣接する区画領域５を含むダイオードが形成されている領域によって緩和される。半導体装置１ｂによると、半導体層８の局所的な過熱化を抑制することができるので、ダイオード素子領域Ｊ２ｂが熱暴走し難い。   In the low current state, the current flowing through the diode including the partition region 4 is smaller than the current flowing through the diode including the partition region 7. In the low current state, heat generation in the region where the partition region 4 is formed is small. The junction temperature of the Schottky junction in the region where the diode including the partition region 7 is formed is relaxed by the region where the diode including the adjacent partition region 5 is formed. According to the semiconductor device 1b, since local overheating of the semiconductor layer 8 can be suppressed, the diode element region J2b is unlikely to run out of heat.

本実施例のダイオード素子領域Ｊ２ｂでは、隣接する１対の絶縁トレンチ電極ＴＧ間に区画領域４と区画領域７が交互に形成されている場合について説明したが、区画領域４と区画領域７は交互に形成されていなくてもよい。浅部８Ｕに、区画領域４と区画領域７が混在して形成されていればよい。   In the diode element region J2b of the present embodiment, the case where the partition regions 4 and the partition regions 7 are alternately formed between a pair of adjacent insulating trench electrodes TG has been described. However, the partition regions 4 and the partition regions 7 are alternately formed. It does not need to be formed. It is only necessary that the partition region 4 and the partition region 7 are mixedly formed in the shallow portion 8U.

（第４実施例）
図８に、逆導通型の半導体装置１ｃのダイオード素子領域Ｊ２ｃの要部断面図を示す。本実施例のダイオード素子領域Ｊ２ｃは、区画領域４と区画領域５と区画領域６と区画領域７を備えている。区画領域４に形成されている半導体構造は、第１実施例の区画領域４（図１参照）に形成されている半導体構造と同じである。区画領域５に形成されている半導体構造は、第１実施例の区画領域５（図１参照）に形成されている半導体構造と同じである。区画領域６に形成されている半導体構造は、第２実施例の区画領域６（図６参照）に形成されている半導体構造と同じである。区画領域７に形成されている半導体構造は、第３実施例の区画領域７（図７参照）に形成されている半導体構造と同じである。立ち上がり電圧の大きさは、［区画領域７を含むダイオード＜区画領域４を含むダイオード＜区画領域５を含むダイオードまたは区画領域６を含むダイオード］の関係となっている。
区画領域４と区画領域５と区画領域６と区画領域７は、ダイオード素子領域Ｊ２ｃのように全種類が形成されていてもよいし、どのような組み合わせで形成されていてもよい。立ち上がり電圧が相違する区画領域が形成されていることにより、半導体層８の局所的な過熱化を抑制することができる。ダイオード素子領域Ｊ２ｃが熱暴走し難い。 (Fourth embodiment)
FIG. 8 is a cross-sectional view of the main part of the diode element region J2c of the reverse conducting semiconductor device 1c. The diode element region J2c of this embodiment includes a partition region 4, a partition region 5, a partition region 6, and a partition region 7. The semiconductor structure formed in the partition region 4 is the same as the semiconductor structure formed in the partition region 4 (see FIG. 1) of the first embodiment. The semiconductor structure formed in the partition region 5 is the same as the semiconductor structure formed in the partition region 5 (see FIG. 1) of the first embodiment. The semiconductor structure formed in the partition region 6 is the same as the semiconductor structure formed in the partition region 6 (see FIG. 6) of the second embodiment. The semiconductor structure formed in the partition region 7 is the same as the semiconductor structure formed in the partition region 7 (see FIG. 7) of the third embodiment. The magnitude of the rising voltage has a relationship of [diode including partition region 7 <diode including partition region 4 <diode including partition region 5 or diode including partition region 6].
The partition region 4, the partition region 5, the partition region 6, and the partition region 7 may be formed in all types as in the diode element region J2c, or may be formed in any combination. By forming the partition regions having different rising voltages, local overheating of the semiconductor layer 8 can be suppressed. The diode element region J2c is unlikely to run out of heat.

（第５実施例）
図９に、逆導通型の半導体装置１ｄのダイオード素子領域Ｊ２ｄの要部断面図を示す。図９では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。ダイオード素子領域Ｊ２ｄは、区画領域４ａと区画領域５ａを備えている。 (5th Example)
FIG. 9 is a cross-sectional view of the main part of the diode element region J2d of the reverse conducting semiconductor device 1d. In FIG. 9, the same components as those in the semiconductor device 1 shown in FIG. The diode element region J2d includes a partition region 4a and a partition region 5a.

区画領域４ａは、低濃度p型領域３１と高濃度p型領域２２と高濃度n型領域２３を備えている。低濃度p型領域３１は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。高濃度p型領域２２は、半導体層８の表面８ａの一部に露出している。高濃度p型領域２２は、絶縁トレンチ電極ＴＧと接している。高濃度n型領域２３は、半導体層８の表面８ａの他の一部に露出している。高濃度n型領域２３は、隣接する高濃度p型領域２２の間に配置されている。   The partition region 4 a includes a low concentration p-type region 31, a high concentration p-type region 22, and a high concentration n-type region 23. The low concentration p-type region 31 is formed between adjacent insulating trench electrodes TG. The high concentration p-type region 22 is exposed on a part of the surface 8 a of the semiconductor layer 8. The high concentration p-type region 22 is in contact with the insulating trench electrode TG. The high concentration n-type region 23 is exposed at the other part of the surface 8 a of the semiconductor layer 8. The high concentration n-type region 23 is disposed between the adjacent high concentration p-type regions 22.

区画領域５ａは、低濃度p型領域３１と高濃度p型領域２２と高濃度n型領域２３とn型フローティング半導体領域３２を備えている。低濃度p型領域３１は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。高濃度p型領域２２と高濃度n型領域２３は、区画領域４ａと同様に、半導体層８の表面８ａに露出している。n型フローティング半導体領域３２は、低濃度p型領域３１の中間深さに形成されている。n型フローティング半導体領域３２は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n型フローティング半導体領域３２により、低濃度p型領域３１が、上部低濃度p型領域３３と下部低濃度p型領域３７に分割されている。
区画領域５ａは、低濃度p型領域３１の中間深さに形成されているn型フローティング半導体領域３２を備えている。したがって、区画領域５ａでは、導通状態のときに高濃度p型領域２２から流出するホールの流れがフローティング半導体領域３２に阻まれる。このため、区画領域５ａを含むダイオードの立ち上がり電圧は、区画領域４を含むダイオードの立ち上がり電圧よりも高い。 The partition region 5 a includes a low concentration p-type region 31, a high concentration p-type region 22, a high concentration n-type region 23, and an n-type floating semiconductor region 32. The low concentration p-type region 31 is formed between adjacent insulating trench electrodes TG. The high-concentration p-type region 22 and the high-concentration n-type region 23 are exposed on the surface 8a of the semiconductor layer 8 like the partition region 4a. The n-type floating semiconductor region 32 is formed at an intermediate depth of the low concentration p-type region 31. The n-type floating semiconductor region 32 is formed between adjacent insulating trench electrodes TG. The n-type floating semiconductor region 32 divides the low-concentration p-type region 31 into an upper low-concentration p-type region 33 and a lower low-concentration p-type region 37.
The partition region 5 a includes an n-type floating semiconductor region 32 formed at an intermediate depth of the low-concentration p-type region 31. Therefore, in the partition region 5a, the flow of holes flowing out from the high concentration p-type region 22 in the conductive state is blocked by the floating semiconductor region 32. For this reason, the rising voltage of the diode including the partition region 5 a is higher than the rising voltage of the diode including the partition region 4.

低電流状態では、区画領域５ａを含むダイオードに流れる電流が、区画領域４ａを含むダイオードの流れる電流と比較して小さい。低電流状態では、区画領域５ａが形成されている領域の発熱が小さい。これにより、区画領域４ａを含むダイオードが形成されている領域の接合温度が、隣接する区画領域５ａを含むダイオードが形成されている領域によって緩和される。半導体装置１ｄによると、半導体層の局所的な過熱化を抑制することができるので、ダイオード素子領域Ｊ２ｄが熱暴走し難い。   In the low current state, the current flowing through the diode including the partition region 5a is smaller than the current flowing through the diode including the partition region 4a. In the low current state, heat generation in the region where the partition region 5a is formed is small. Thereby, the junction temperature of the region where the diode including the partition region 4a is formed is relaxed by the region where the diode including the adjacent partition region 5a is formed. According to the semiconductor device 1d, since local overheating of the semiconductor layer can be suppressed, the diode element region J2d is unlikely to run out of heat.

また、本実施例のダイオード素子領域Ｊ２ｄの区画領域４ａと区画領域５ａは、絶縁トレンチ電極ＴＧに接している高濃度のn型半導体領域（例えば、図１のトレンチ電極隣接領域２０）を備えていない。したがって、本実施例の半導体装置１ｄでは、ＩＧＢＴ素子領域がオン状態のときに、ダイオード素子領域Ｊ２ｄでは、電子がチャネルを介してドリフト層６０に注入されない。これにより、ダイオード素子領域Ｊ２ｄのゲート耐圧に関係なく低濃度p型領域３１のp型不純物の濃度を低くすることができる。ダイオード素子領域Ｊ２ｄが導通状態のときに低濃度p型領域３１からドリフト層６０に注入されるホールの量を低減することができるので、ダイオード素子領域Ｊ２ｄが導通状態から非導通状態に移行する際のリカバリ損失が少ない。また、区画領域４ａと区画領域５ａは、絶縁トレンチ電極ＴＧに接していない高濃度n型領域２３を備えている。ダイオード素子領域Ｊ２ｄが導通状態から非導通状態に移行する際に、高濃度n型領域２３を介して表面電極にホールを排出することができる。ダイオード素子領域Ｊ２ｄのリカバリ損失をさらに低減化することができる。   Further, the partition region 4a and the partition region 5a of the diode element region J2d of the present embodiment include a high-concentration n-type semiconductor region (for example, the trench electrode adjacent region 20 in FIG. 1) in contact with the insulating trench electrode TG. Absent. Therefore, in the semiconductor device 1d of the present embodiment, when the IGBT element region is in the on state, electrons are not injected into the drift layer 60 through the channel in the diode element region J2d. Thereby, the concentration of the p-type impurity in the low-concentration p-type region 31 can be lowered regardless of the gate breakdown voltage of the diode element region J2d. Since the amount of holes injected from the low-concentration p-type region 31 into the drift layer 60 when the diode element region J2d is in the conductive state can be reduced, the diode element region J2d transitions from the conductive state to the non-conductive state. Less recovery loss. In addition, the partition region 4a and the partition region 5a include a high-concentration n-type region 23 that is not in contact with the insulating trench electrode TG. When the diode element region J2d transitions from the conductive state to the non-conductive state, holes can be discharged to the surface electrode through the high concentration n-type region 23. The recovery loss of the diode element region J2d can be further reduced.

本実施例では、区画領域４ａと区画領域５ａが高濃度n型領域２３を備えている場合について説明したが、図１０に示す半導体装置１ｅのダイオード素子領域Ｊ２ｅのように、ダイオード素子領域Ｊ２ｅに高濃度n型領域２３を備えていない区画領域４ｂと区画領域５ｂが形成されていてもよい。   In the present embodiment, the case where the partition region 4a and the partition region 5a include the high-concentration n-type region 23 has been described. However, like the diode element region J2e of the semiconductor device 1e illustrated in FIG. A partition region 4b and a partition region 5b that do not include the high-concentration n-type region 23 may be formed.

また、第１実施例から第５実施例では、区画領域４，４ａ，４ｂ，５，５ａ，５ｂが、高濃度p型領域２２を備えている場合について説明した。図１１に示すように、ダイオード素子領域に、高濃度p型領域２２と高濃度n型領域２３の両者が形成されていない区画領域６ａが含まれていても良い。   Further, in the first to fifth embodiments, the case where the partition regions 4, 4 a, 4 b, 5, 5 a, 5 b include the high concentration p-type region 22 has been described. As shown in FIG. 11, the diode element region may include a partition region 6a in which neither the high-concentration p-type region 22 nor the high-concentration n-type region 23 is formed.

（第６実施例）
図１２に、半導体層９の浅部９Ｕに、複数本の絶縁トレンチＺＴが形成されているダイオード１ｆを示す。
ダイオード１ｆは、半導体層９と、半導体層９の裏面９ｂに形成されているカソード電極Ｋと、半導体層９の表面９ａに形成されているアノード電極Ａを備えている。
半導体層９は、深部９Ｌと浅部９Ｕを備えている。深部９Ｌは、n型のカソード領域７２とn-型の高抵抗層６２を備えている。カソード領域７２は、裏面９ｂに露出する範囲に形成されている。カソード領域７２は、カソード電極Ｋと導通している。n-型の高抵抗層６２は、カソード領域７０の上部に形成されている。浅部９Ｕには、絶縁トレンチＺＴが形成されている。浅部９Ｕに形成されている絶縁トレンチＺＴは、その長手方向を図１１に示す奥行き方向に揃えて伸びている。また、各々の絶縁トレンチＺＴは、半導体層９の表面９ａから半導体層９の深さ方向に伸びている。半導体層９の浅部９Ｕは、隣接する絶縁トレンチＺＴ間に形成されている区画領域に分割されている。 (Sixth embodiment)
FIG. 12 shows a diode 1 f in which a plurality of insulating trenches ZT are formed in the shallow portion 9 U of the semiconductor layer 9.
The diode 1 f includes a semiconductor layer 9, a cathode electrode K formed on the back surface 9 b of the semiconductor layer 9, and an anode electrode A formed on the front surface 9 a of the semiconductor layer 9.
The semiconductor layer 9 includes a deep portion 9L and a shallow portion 9U. The deep portion 9L includes an n-type cathode region 72 and an n − -type high resistance layer 62. The cathode region 72 is formed in a range exposed on the back surface 9b. The cathode region 72 is electrically connected to the cathode electrode K. The n − type high resistance layer 62 is formed on the cathode region 70. An insulating trench ZT is formed in the shallow portion 9U. The insulating trench ZT formed in the shallow portion 9U extends with its longitudinal direction aligned with the depth direction shown in FIG. Each insulating trench ZT extends from the surface 9 a of the semiconductor layer 9 in the depth direction of the semiconductor layer 9. The shallow portion 9U of the semiconductor layer 9 is divided into partition regions formed between adjacent insulating trenches ZT.

浅部９Ｕは、区画領域４ｃと区画領域５ｃを備えている。区画領域４ｃと区画領域５ｃが、隣接する１対の絶縁トレンチＺＴ間に交互に形成されている。
区画領域４ｃに形成されている半導体構造と、区画領域５ｃに形成されている半導体構造は、相違している。
区画領域４ｃは、低濃度アノード層５０ｃとp+型のアノード領域４１を備えている。低濃度アノード層５０ｃは、隣接する絶縁トレンチＺＴ間に亘って形成されている。アノード領域４１は、半導体層９の表面９ａに露出している。アノード領域４１は、隣接する絶縁トレンチＺＴ間に亘って形成されている。 The shallow portion 9U includes a partition region 4c and a partition region 5c. The partition regions 4c and the partition regions 5c are alternately formed between a pair of adjacent insulating trenches ZT.
The semiconductor structure formed in the partition region 4c is different from the semiconductor structure formed in the partition region 5c.
The partition region 4 c includes a low concentration anode layer 50 c and a p + type anode region 41. The low concentration anode layer 50c is formed between adjacent insulating trenches ZT. The anode region 41 is exposed on the surface 9 a of the semiconductor layer 9. The anode region 41 is formed between adjacent insulating trenches ZT.

区画領域５ｃは、低濃度アノード層５０ｃとアノード領域４１とn型フローティング半導体領域５２を備えている。低濃度アノード層５０ｃは、隣接する絶縁トレンチＺＴ間に亘って形成されている。アノード領域４１は、半導体層９の表面９ａに露出している。アノード領域４１は、隣接する絶縁トレンチＺＴ間に亘って形成されている。n型フローティング半導体領域５２は、低濃度アノード層５０ｃの中間深さに形成されている。n型フローティング半導体領域５２は、隣接する絶縁トレンチ電極ＴＧ間に亘って形成されている。n型フローティング半導体領域５２により、低濃度アノード層５０ｃが、上部アノード層５４ｃと下部アノード層５６ｃに分割されている。
なお、低濃度アノード層５０ｃは、区画領域４ｃ（絶縁トレンチＺＴの最深部）よりも深い範囲まで伸びている。絶縁トレンチＺＴのコーナー部が、低濃度アノード層５０ｃで覆われている。これにより、絶縁トレンチＺＴのコーナー部に電界が集中することを緩和することができる。 The partition region 5c includes a low concentration anode layer 50c, an anode region 41, and an n-type floating semiconductor region 52. The low concentration anode layer 50c is formed between adjacent insulating trenches ZT. The anode region 41 is exposed on the surface 9 a of the semiconductor layer 9. The anode region 41 is formed between adjacent insulating trenches ZT. The n-type floating semiconductor region 52 is formed at an intermediate depth of the low concentration anode layer 50c. The n-type floating semiconductor region 52 is formed between adjacent insulating trench electrodes TG. By the n-type floating semiconductor region 52, the low concentration anode layer 50c is divided into an upper anode layer 54c and a lower anode layer 56c.
Note that the low-concentration anode layer 50c extends to a range deeper than the partition region 4c (the deepest portion of the insulating trench ZT). The corner portion of the insulating trench ZT is covered with the low concentration anode layer 50c. Thereby, it is possible to reduce the concentration of the electric field at the corner portion of the insulating trench ZT.

ダイオード１ｆのアノード電極Ａに、カソード電極Ｋよりも高い順方向電圧を印加すると、ダイオード１ｆのp+型アノード領域４１から低濃度アノード層５０ｃを介して高抵抗層６２にホールが流出する。ダイオード１ｆのn+型のカソード領域７２から高抵抗層６２に電子が流出する。ダイオード１ｆが導通状態になり、アノード電極Ａからカソード電極Ｋに電流が流れる。 When a forward voltage higher than that of the cathode electrode K is applied to the anode electrode A of the diode 1f, holes flow out from the p + type anode region 41 of the diode 1f to the high resistance layer 62 through the low concentration anode layer 50c. Electrons flow from the n + -type cathode region 72 of the diode 1 f to the high resistance layer 62. The diode 1 f becomes conductive, and a current flows from the anode electrode A to the cathode electrode K.

第１実施例の区画領域４と区画領域５の関係と同様に、本実施例の区画領域５ｃの立ち上がり電圧は、区画領域４ｃと比較して立ち上がり電圧が高い。第１実施例のダイオード素子領域Ｊ２と同様に、低電流状態では、区画領域５ｃを含むダイオードに流れる電流は、区画領域４ｃを含むダイオードに流れる電流と比較して小さい。低電流状態では、区画領域５ｃを含むダイオードの発熱は小さい。区画領域４ｃを含むダイオードの接合温度が、隣接する区画領域５ｃを含むダイオードが形成されている領域によって緩和される。ダイオード１ｆによると半導体層９の局所的な過熱化を抑制することができる。ダイオード１ｆが熱暴走し難い。   Similar to the relationship between the partition region 4 and the partition region 5 of the first embodiment, the rising voltage of the partition region 5c of this embodiment is higher than that of the partition region 4c. Similar to the diode element region J2 of the first embodiment, in a low current state, the current flowing through the diode including the partition region 5c is smaller than the current flowing through the diode including the partition region 4c. In the low current state, the heat generation of the diode including the partition region 5c is small. The junction temperature of the diode including the partition region 4c is relaxed by the region where the diode including the adjacent partition region 5c is formed. According to the diode 1f, local overheating of the semiconductor layer 9 can be suppressed. It is difficult for the diode 1f to run out of heat.

本実施例では、浅部９Ｕが区画領域４ｃと区画領域５ｃを備えている場合について説明したが、図１３に示すダイオード１ｇのように、浅部９Ｕが区画領域４ｃと区画領域６ｃを備えていても良い。区画領域６ｃは、アノード領域４１を備えていない。第２実施例の区画領域４と区画領域６（図６参照）の関係と同様に、区画領域６ｃの立ち上がり電圧は、区画領域４ｃの立ち上がり電圧よりも高い。区画領域４ｃを含むダイオードの接合温度が、隣接する区画領域６ｃを含むダイオードが形成されている領域によって緩和される。ダイオード１ｇによると半導体層９の局所的な過熱化を抑制することができる。ダイオード１ｇが熱暴走し難い。   In the present embodiment, the case where the shallow portion 9U includes the partition region 4c and the partition region 5c has been described. However, like the diode 1g illustrated in FIG. 13, the shallow portion 9U includes the partition region 4c and the partition region 6c. May be. The partition region 6 c does not include the anode region 41. Similar to the relationship between the partitioned area 4 and the partitioned area 6 (see FIG. 6) in the second embodiment, the rising voltage of the partitioned area 6c is higher than the rising voltage of the partitioned area 4c. The junction temperature of the diode including the partition region 4c is relaxed by the region where the diode including the adjacent partition region 6c is formed. According to the diode 1g, local overheating of the semiconductor layer 9 can be suppressed. It is difficult for the diode 1g to run out of heat.

また、図１４に示すダイオード１ｈのように、浅部９Ｕが区画領域４ｃと区画領域７ｃを備えていても良い。区画領域７ｃでは、n-型の高抵抗層６２が表面９ａまで伸びている。n-型の高抵抗層６２が表面電極２とショットキー接合している。第３実施例の区画領域４と区画領域７（図７参照）の関係と同様に、区画領域４ｃの立ち上がり電圧は、区画領域７ｃの立ち上がり電圧よりも高い。ダイオード１ｈによると半導体層９の局所的な過熱を抑制することができる。ダイオード１ｈが熱暴走し難い。また、区画領域４ｃに形成されている低濃度アノード層５０ｃは、区画領域４ｃ（絶縁トレンチＺＴの最深部）よりも深い範囲まで伸びている。絶縁トレンチＺＴのコーナー部（区画領域７ｃ側のコーナー部も含む）が、低濃度アノード層５０ｃで覆われている。これにより、絶縁トレンチＺＴのコーナー部に電界が集中することを緩和することができる。 Moreover, the shallow part 9U may be provided with the division area | region 4c and the division area | region 7c like the diode 1h shown in FIG. In the partition region 7c, the n − type high resistance layer 62 extends to the surface 9a. The n − type high resistance layer 62 is in Schottky junction with the surface electrode 2. Similar to the relationship between the partitioned area 4 and the partitioned area 7 (see FIG. 7) in the third embodiment, the rising voltage of the partitioned area 4c is higher than the rising voltage of the partitioned area 7c. According to the diode 1h, local overheating of the semiconductor layer 9 can be suppressed. It is difficult for the diode 1h to run out of heat. Further, the low concentration anode layer 50c formed in the partition region 4c extends to a deeper range than the partition region 4c (the deepest part of the insulating trench ZT). The corner portion of the insulating trench ZT (including the corner portion on the partition region 7c side) is covered with the low concentration anode layer 50c. Thereby, it is possible to reduce the concentration of the electric field at the corner portion of the insulating trench ZT.

上記した実施例では、複数個の区画領域を用いて、立ち上がり電圧が相違する２種類以上のダイオードを形成している。各々の区画領域の半導体構造は、実施例に限定されるものではない。   In the above-described embodiment, two or more types of diodes having different rising voltages are formed using a plurality of partition regions. The semiconductor structure of each partition region is not limited to the embodiment.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず特許請求の範囲を限定するものではない。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.

逆導通型の半導体装置１の要部断面図である。1 is a cross-sectional view of a main part of a reverse conducting semiconductor device 1; 半導体層８を上面視した図である。It is the figure which looked at the semiconductor layer 8 from the upper surface. 区画領域４の電圧・電流密度特性を示す。The voltage / current density characteristics of the partition region 4 are shown. 区画領域５の電圧・電流密度特性を示す。The voltage / current density characteristics of the partition region 5 are shown. ダイオード素子領域Ｊ２の位置と接合温度Ｔｊ（℃）の関係を示す。The relationship between the position of the diode element region J2 and the junction temperature Tj (° C.) is shown. 逆導通型の半導体装置１ａの要部断面図である。It is principal part sectional drawing of the reverse conduction type semiconductor device 1a. 逆導通型の半導体装置１ｂの要部断面図である。It is principal part sectional drawing of the reverse conduction type semiconductor device 1b. 逆導通型の半導体装置１ｃの要部断面図である。It is principal part sectional drawing of the reverse conduction type semiconductor device 1c. 逆導通型の半導体装置１ｄの要部断面図である。It is principal part sectional drawing of the semiconductor device 1d of reverse conduction type. 逆導通型の半導体装置１ｅの要部断面図である。It is principal part sectional drawing of the reverse conduction type semiconductor device 1e. 区画領域６ａに形成されている半導体構造を示す。The semiconductor structure formed in the partition region 6a is shown. ダイオード１ｆの要部断面図である。It is principal part sectional drawing of the diode 1f. ダイオード１ｇの要部断面図である。It is principal part sectional drawing of the diode 1g. ダイオード１ｈの要部断面図である。It is principal part sectional drawing of the diode 1h. 従来の逆導通型の半導体装置１００の要部断面図である。10 is a cross-sectional view of a main part of a conventional reverse conducting semiconductor device 100. FIG. ダイオード素子領域Ｊ１０２の位置と接合温度Ｔｊ（℃）の関係を示す。The relationship between the position of the diode element region J102 and the junction temperature Tj (° C.) is shown.

符号の説明Explanation of symbols

１：半導体装置
１ｆ：ダイオード
２：表面電極
３：裏面電極
４，４ａ，４ｂ，４ｃ，５，５ａ，５ｂ，５ｃ，６，６ａ，６ｃ，７，７ｃ：区画領域
８：半導体層
８Ｌ：深部
８Ｕ：浅部
８ａ：表面
８ｂ：裏面
９：半導体層
９Ｌ：深部
９Ｕ：浅部
９ａ：表面
９ｂ：裏面
１０：絶縁膜
１２：トレンチ電極
１４：絶縁膜
２０：トレンチ電極隣接領域
２２：高濃度p型領域
２３：高濃度n型領域
３０，３１：低濃度p型領域
３２：n型フローティング半導体領域
３３，３４：上部低濃度p型領域
３６，３７：下部低濃度p型領域
４１：アノード領域
５０ｃ：低濃度アノード層
５２：n型フローティング半導体領域
５４ｃ：上部アノード層
５６ｃ：下部アノード層
６０：ドリフト層
６２：n-型の高抵抗層６２
７０，７２：カソード領域
８０：コレクタ領域
Ｃ：電流クロスポイント
Ｊ１：ＩＧＢＴ素子領域
Ｊ２，Ｊ２ａ，Ｊ２ｂ，Ｊ２ｃ，Ｊ２ｄ，Ｊ２ｅ：ダイオード素子領域
Ａ：アノード電極
Ｋ：カソード電極
ＴＧ：絶縁トレンチ電極
ＺＴ：絶縁トレンチ 1: Semiconductor device 1f: Diode 2: Front electrode 3: Back electrode 4, 4a, 4b, 4c, 5, 5a, 5b, 5c, 6, 6a, 6c, 7, 7c: Partition area 8: Semiconductor layer 8L: Deep part 8U: shallow portion 8a: front surface 8b: back surface 9: semiconductor layer 9L: deep portion 9U: shallow portion 9a: front surface 9b: back surface 10: insulating film 12: trench electrode 14: insulating film 20: trench electrode adjacent region 22: high concentration p Type region 23: high concentration n-type region 30, 31: low concentration p-type region 32: n-type floating semiconductor region 33, 34: upper low-concentration p-type region 36, 37: lower low-concentration p-type region 41: anode region 50c : Low concentration anode layer 52: n-type floating semiconductor region 54 c: upper anode layer 56 c: lower anode layer 60: drift layer 62: n − -type high resistance layer 62
70, 72: Cathode region 80: Collector region C: Current crosspoint J1: IGBT element region J2, J2a, J2b, J2c, J2d, J2e: Diode element region A: Anode electrode K: Cathode electrode TG: Insulating trench electrode ZT: Insulation trench

Claims (4)

半導体層と、前記半導体層の裏面に形成されている裏面電極と、前記半導体層の表面に形成されている表面電極を備えているダイオードであり、
前記半導体層の表面側の浅部に複数本の絶縁トレンチが形成されており、
前記半導体層の表面側の浅部が、少なくとも、隣接する１対の前記絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の前記絶縁トレンチ間に位置している第２区画領域に分割されており、
前記第１区画領域が、隣接する１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、
前記第２区画領域が、隣接する他の１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域と、前記低濃度p型半導体領域の中間深さに形成されているn型フローティング半導体領域を備えており、
各々の区画領域の裏面側に形成されている前記半導体層の深部が共通のn型半導体領域であり、
前記裏面電極と前記半導体層の深部と前記第１区画領域と前記表面電極によって形成される第１ダイオードの立ち上がり電圧が、前記裏面電極と前記半導体層の深部と前記第２区画領域と前記表面電極によって形成される第２ダイオードの立ち上がり電圧よりも低いことを特徴とするダイオード。 A diode comprising a semiconductor layer, a back electrode formed on the back surface of the semiconductor layer, and a surface electrode formed on the surface of the semiconductor layer;
A plurality of insulating trenches are formed in a shallow portion on the surface side of the semiconductor layer,
The shallow part on the surface side of the semiconductor layer is located at least between the first partition region located between the pair of adjacent insulation trenches and the other pair of adjacent insulation trenches. Divided into two sections,
The first partition region is a low-concentration p-type semiconductor region formed between a pair of adjacent insulating trenches, and a high-concentration p-type semiconductor formed in a range exposed on the surface of the semiconductor layer With areas,
The second partition region is a low concentration p-type semiconductor region formed between another pair of adjacent insulating trenches, and a high concentration p formed in a range exposed on the surface of the semiconductor layer. An n-type floating semiconductor region formed at an intermediate depth between the type semiconductor region and the low-concentration p-type semiconductor region,
The deep part of the semiconductor layer formed on the back side of each partition region is a common n-type semiconductor region ,
The rising voltage of the first diode formed by the back electrode, the deep portion of the semiconductor layer, the first partition region, and the surface electrode is determined by the back electrode, the deep portion of the semiconductor layer, the second partition region, and the surface electrode. The diode is characterized by being lower than the rising voltage of the second diode formed by the above. 半導体層と、前記半導体層の裏面に形成されている裏面電極と、前記半導体層の表面に形成されている表面電極を備えているダイオードであり、
前記半導体層の表面側の浅部に複数本の絶縁トレンチが形成されており、
前記半導体層の表面側の浅部が、少なくとも、隣接する１対の前記絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の前記絶縁トレンチ間に位置している第２区画領域に分割されており、
前記第１区画領域が、隣接する１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、
前記第２区画領域が、隣接する他の１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域を備えており、前記半導体層の表面に露出する範囲に高濃度p型半導体領域が形成されておらず、
各々の区画領域の裏面側に形成されている前記半導体層の深部が共通のn型半導体領域であり、
前記裏面電極と前記半導体層の深部と前記第１区画領域と前記表面電極によって形成される第１ダイオードの立ち上がり電圧が、前記裏面電極と前記半導体層の深部と前記第２区画領域と前記表面電極によって形成される第２ダイオードの立ち上がり電圧よりも低いことを特徴とするダイオード。 A diode comprising a semiconductor layer, a back electrode formed on the back surface of the semiconductor layer, and a surface electrode formed on the surface of the semiconductor layer;
A plurality of insulating trenches are formed in a shallow portion on the surface side of the semiconductor layer,
The shallow part on the surface side of the semiconductor layer is located at least between the first partition region located between the pair of adjacent insulation trenches and the other pair of adjacent insulation trenches. Divided into two sections,
The first partition region is a low-concentration p-type semiconductor region formed between a pair of adjacent insulating trenches, and a high-concentration p-type semiconductor formed in a range exposed on the surface of the semiconductor layer With areas,
The second partition region includes a low-concentration p-type semiconductor region formed between another pair of adjacent insulating trenches, and a high-concentration p-type region is exposed in the surface of the semiconductor layer. The semiconductor region is not formed,
The deep part of the semiconductor layer formed on the back side of each partition region is a common n-type semiconductor region ,
The rising voltage of the first diode formed by the back electrode, the deep portion of the semiconductor layer, the first partition region, and the surface electrode is determined by the back electrode, the deep portion of the semiconductor layer, the second partition region, and the surface electrode. The diode is characterized by being lower than the rising voltage of the second diode formed by the above. 半導体層と、前記半導体層の裏面に形成されている裏面電極と、前記半導体層の表面に形成されている表面電極を備えているダイオードであり、
前記半導体層の表面側の浅部に複数本の絶縁トレンチが形成されており、
前記半導体層の表面側の浅部が、少なくとも、隣接する１対の前記絶縁トレンチ間に位置している第１区画領域と、隣接する他の１対の前記絶縁トレンチ間に位置している第２区画領域に分割されており、
前記第１区画領域が、隣接する１対の前記絶縁トレンチ間に亘って形成されている低濃度n型半導体領域を備えており、前記低濃度n型半導体領域が前記表面電極とショットキー接合しており、
前記第２区画領域が、隣接する他の１対の前記絶縁トレンチ間に亘って形成されている低濃度p型半導体領域と、前記半導体層の表面に露出する範囲に形成されている高濃度p型半導体領域を備えており、
各々の区画領域の裏面側に形成されている前記半導体層の深部が共通のn型半導体領域であり、
前記裏面電極と前記半導体層の深部と前記第１区画領域と前記表面電極によって形成される第１ダイオードの立ち上がり電圧が、前記裏面電極と前記半導体層の深部と前記第２区画領域と前記表面電極によって形成される第２ダイオードの立ち上がり電圧よりも低いことを特徴とするダイオード。 A diode comprising a semiconductor layer, a back electrode formed on the back surface of the semiconductor layer, and a surface electrode formed on the surface of the semiconductor layer;
A plurality of insulating trenches are formed in a shallow portion on the surface side of the semiconductor layer,
The shallow part on the surface side of the semiconductor layer is located at least between the first partition region located between the pair of adjacent insulation trenches and the other pair of adjacent insulation trenches. Divided into two sections,
The first partition region includes a low concentration n-type semiconductor region formed between a pair of adjacent insulating trenches, and the low concentration n-type semiconductor region is in Schottky junction with the surface electrode. And
The second partition region is a low concentration p-type semiconductor region formed between another pair of adjacent insulating trenches, and a high concentration p formed in a range exposed on the surface of the semiconductor layer. Type semiconductor region,
The deep part of the semiconductor layer formed on the back side of each partition region is a common n-type semiconductor region ,
The rising voltage of the first diode formed by the back electrode, the deep portion of the semiconductor layer, the first partition region, and the surface electrode is determined by the back electrode, the deep portion of the semiconductor layer, the second partition region, and the surface electrode. The diode is characterized by being lower than the rising voltage of the second diode formed by the above. 同一半導体層にＩＧＢＴ素子領域とダイオード素子領域が混在している半導体装置であり、
前記ＩＧＢＴ素子領域と前記ダイオード素子領域に共通に形成されている裏面電極と、
前記ＩＧＢＴ素子領域と前記ダイオード素子領域に共通に形成されている表面電極を備えており、
前記ＩＧＢＴ素子領域において、
前記半導体層の表面側の浅部に複数本の絶縁トレンチゲート電極が形成されており、
前記半導体層の表面側の浅部が、隣接する１対の前記絶縁トレンチゲート電極間に位置する区画領域の複数個に分割されており、
各々の区画領域に形成されている半導体構造が同じであり、
各々の区画領域の裏面側に形成されている前記半導体層の深部の半導体構造が同じであり、
前記ダイオード素子領域に、請求項１から３のいずれか１項に記載のダイオードが形成されていることを特徴とする半導体装置。 It is a semiconductor device in which the IGBT element region and the diode element region are mixed in the same semiconductor layer,
A back electrode formed in common in the IGBT element region and the diode element region;
A surface electrode formed in common in the IGBT element region and the diode element region;
In the IGBT element region,
A plurality of insulating trench gate electrodes are formed in a shallow portion on the surface side of the semiconductor layer,
The shallow portion on the surface side of the semiconductor layer is divided into a plurality of partition regions located between a pair of adjacent insulating trench gate electrodes,
The semiconductor structure formed in each partition region is the same,
The semiconductor structure of the deep part of the semiconductor layer formed on the back side of each partition region is the same,
The semiconductor device according to claim 1 , wherein the diode according to claim 1 is formed in the diode element region.
JP2008115564A 2008-04-25 2008-04-25 Diode and semiconductor device including the diode Active JP5206096B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008115564A JP5206096B2 (en) 2008-04-25 2008-04-25 Diode and semiconductor device including the diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115564A JP5206096B2 (en) 2008-04-25 2008-04-25 Diode and semiconductor device including the diode

Publications (2)

Publication Number Publication Date
JP2009267116A JP2009267116A (en) 2009-11-12
JP5206096B2 true JP5206096B2 (en) 2013-06-12

Family

ID=41392583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115564A Active JP5206096B2 (en) 2008-04-25 2008-04-25 Diode and semiconductor device including the diode

Country Status (1)

Country Link
JP (1) JP5206096B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335787B2 (en) 2019-10-25 2022-05-17 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5874210B2 (en) * 2011-06-23 2016-03-02 トヨタ自動車株式会社 diode
JP5886548B2 (en) * 2011-07-11 2016-03-16 株式会社豊田中央研究所 Semiconductor device
JP5737021B2 (en) * 2011-07-12 2015-06-17 トヨタ自動車株式会社 Semiconductor device
JP5922886B2 (en) * 2011-07-13 2016-05-24 株式会社豊田中央研究所 Diode and semiconductor device
CN107068733B (en) * 2011-07-27 2020-08-11 丰田自动车株式会社 Semiconductor device with a plurality of transistors
JP6001735B2 (en) * 2011-07-27 2016-10-05 株式会社豊田中央研究所 MOSFET
WO2013030943A1 (en) * 2011-08-30 2013-03-07 トヨタ自動車株式会社 Semiconductor device
JP2013051345A (en) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc Diode, semiconductor device and mosfet
DE112012007200T5 (en) * 2012-12-05 2015-08-20 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5700028B2 (en) * 2012-12-11 2015-04-15 トヨタ自動車株式会社 Semiconductor device
JP5918288B2 (en) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 Semiconductor device
KR20150108291A (en) * 2014-03-17 2015-09-25 가부시끼가이샤 도시바 Semiconductor device
DE102014110681B4 (en) * 2014-07-29 2019-06-06 Infineon Technologies Ag REVERSE LEADING IGBT AND MANUFACTURING METHOD THEREFOR
JP6314965B2 (en) * 2015-12-11 2018-04-25 トヨタ自動車株式会社 Manufacturing method of semiconductor device
JP6658021B2 (en) * 2016-02-03 2020-03-04 株式会社デンソー Semiconductor device
DE102019125010B4 (en) 2019-09-17 2022-08-11 Infineon Technologies Ag Power semiconductor device with a diode with a structured barrier region

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4351745B2 (en) * 1997-09-19 2009-10-28 株式会社東芝 Semiconductor device
JP4047153B2 (en) * 2002-12-03 2008-02-13 株式会社東芝 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335787B2 (en) 2019-10-25 2022-05-17 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2009267116A (en) 2009-11-12

Similar Documents

Publication Publication Date Title
JP5206096B2 (en) Diode and semiconductor device including the diode
CN109964317B (en) Semiconductor device with a plurality of semiconductor chips
CN106206698B (en) Reverse conducting insulated gate bipolar transistor
WO2017199679A1 (en) Semiconductor device
JP5922886B2 (en) Diode and semiconductor device
CN109509789B (en) Semiconductor device with a plurality of semiconductor chips
JP5711646B2 (en) diode
JP2013115223A (en) Semiconductor device
JP2013080796A (en) Semiconductor device
WO2016114131A1 (en) Semiconductor device
JP2017195224A (en) Switching element
JP5487956B2 (en) Semiconductor device
US20230037409A1 (en) Semiconductor device
JP6293688B2 (en) Diode and reverse conducting IGBT incorporating the diode
JP6077309B2 (en) Diode and semiconductor device incorporating diode
CN110140220B (en) Semiconductor device with a plurality of semiconductor chips
JP6946922B2 (en) Semiconductor device
JP7459694B2 (en) semiconductor equipment
WO2021045116A1 (en) Semiconductor device
US11289476B2 (en) Semiconductor device including carrier injection layers
JP6954333B2 (en) Semiconductor device
JP7338242B2 (en) semiconductor equipment
JP2018182216A (en) Semiconductor device
JP2013069871A (en) Semiconductor device
JP7352151B2 (en) switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5206096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3