JP5205856B2

JP5205856B2 - Power semiconductor device

Info

Publication number: JP5205856B2
Application number: JP2007207560A
Authority: JP
Inventors: 博樹脇本; 正人大月; 崇椎木
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-01-11
Filing date: 2007-08-09
Publication date: 2013-06-05
Anticipated expiration: 2027-08-09
Also published as: CN101221980A; JP2008193043A; CN101221980B

Description

本発明は、電力変換装置などに用いられる電力用半導体素子に関する。 The present invention relates to a power semiconductor element used in a power conversion device or the like.

従来の電力用半導体素子の中央にあって主電流の流れる活性領域２０と、活性領域２０を取り巻く周辺に位置する耐圧構造部３０の要部断面図を図９に示す。この耐圧構造部３０はオフ状態で素子のｎ型半導体基板１００の上下電極（下部電極は図示せず）間にかかるオフ電圧を信頼性よく保持するために設けられる部分である。オフ電圧が高くなるほど、この耐圧構造部３０の幅（活性領域２０との境界から半導体基板１の外端へ向かう方向における耐圧構造部３０の幅）を大きくする必要がある。しかし、この耐圧構造部３０幅が大きいとその占有面積も大きくなって素子の主電流が流れる活性領域２０の面積が相対的に減少するため、できるだけ小さいことが望ましい。
従来のプレーナ型半導体素子の耐圧構造部３０では、設計耐圧を確保するために内部電界を局所的に集中させないようにするだけでなく、さらに耐圧を向上させる目的で、ガードリング４０やフィールドプレート８０などの電界緩和構造が設けられることがある。このうち、フィールドプレート８０は製造プロセスの効率上、半導体素子の活性領域２０の表面側に形成されるp型ウエル領域７０に接触するエミッタ電極やカソード電極などの金属電極９０と同時に形成される同種の金属膜を用いることも多い。この金属膜としてはたとえばＳｉを微量添加したＡｌ薄膜などがある。電力用半導体素子ではこの金属膜の厚さは３μｍ〜５μｍと厚いため、ドライエッチングではなく、フォトプロセスを用いたウエットエッチングにより所要のエミッタやフィールドプレートパターンに加工される。その他のフィールドプレート材料として、導電性ポリシリコン膜、半絶縁性薄膜などを用いることもできる。 FIG. 9 is a cross-sectional view of the main part of the active region 20 through which the main current flows in the center of the conventional power semiconductor element and the breakdown voltage structure 30 located in the periphery surrounding the active region 20. The breakdown voltage structure portion 30 is a portion provided in order to reliably maintain an off voltage applied between the upper and lower electrodes (lower electrode not shown) of the n-type semiconductor substrate 100 of the element in the off state. As the off-voltage increases, the width of the breakdown voltage structure 30 (the width of the breakdown voltage structure 30 in the direction from the boundary with the active region 20 toward the outer end of the semiconductor substrate 1) needs to be increased. However, if the width of the breakdown voltage structure 30 is large, the occupied area also increases and the area of the active region 20 through which the main current of the element flows is relatively reduced.
In the conventional planar semiconductor device withstand voltage structure 30, the guard ring 40 and the field plate 80 are not only prevented from locally concentrating the internal electric field in order to ensure the design withstand voltage, but also for the purpose of further improving the withstand voltage. In some cases, an electric field relaxation structure is provided. Of these, the field plate 80 is of the same kind formed at the same time as the metal electrode 90 such as an emitter electrode or a cathode electrode in contact with the p-type well region 70 formed on the surface side of the active region 20 of the semiconductor element for the efficiency of the manufacturing process. Often, a metal film is used. An example of the metal film is an Al thin film to which a small amount of Si is added. In a power semiconductor element, the metal film is as thick as 3 to 5 μm, and therefore, it is processed into a required emitter or field plate pattern by wet etching using a photo process instead of dry etching. As other field plate materials, a conductive polysilicon film, a semi-insulating thin film, or the like can be used.

このような金属膜を用いたフィールドプレート８０は電界緩和効果による耐圧向上のほか、素子の外部雰囲気、外部環境から耐圧構造部表面の絶縁膜に加えられる有害で不要な電荷（以降、外部電荷）をシールドして、耐圧機能の長期的信頼性を維持する機能も併せ持っている。
電力用半導体素子のフィールドプレート技術に関する公知文献としては、耐圧構造部の占有面積を小さくしても、安定した高耐圧特性が得られる半導体装置とするために、導電性および半絶縁性のフィールドプレートを交互に備える耐圧構造部とする半導体装置が公知になっている（特許文献１）。
特許第３５９１３０１号 The field plate 80 using such a metal film not only improves the breakdown voltage due to the electric field relaxation effect but also harmful and unnecessary charges (hereinafter referred to as external charges) applied to the insulating film on the surface of the breakdown voltage structure from the external atmosphere and external environment of the device. It also has a function to shield long-term reliability of the pressure resistance function.
As a publicly known document relating to the field plate technology of power semiconductor elements, a conductive and semi-insulating field plate can be used in order to obtain a semiconductor device capable of obtaining stable high breakdown voltage characteristics even if the occupation area of the breakdown voltage structure is reduced. A semiconductor device having a withstand voltage structure portion alternately including the above is known (Patent Document 1).
Patent No. 3593101

しかしながら、前述のように、従来、電力用半導体素子に適用されるフィールドプレートは比較的膜厚の厚い金属膜をウエットエッチングすることにより、所要のパターンに加工されているため、金属膜のサイドエッチング量が大きい。その大きい分の幅を設計マージンとして、前記図９に矢印で示す幅ごとに、余計に見込む必要があるため、耐圧構造部幅を短くすることが難しい。さらに、ドライエッチング法に比べ、ウエットエッチング法はエッチング量ばらつきが大きいなどエッチング精度が低いため、素子耐圧の初期特性がばらつき易いという問題もある。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、電力用半導体素子の耐圧構造部に、比較的厚い金属電極用の金属膜を用いたフィールドプレートを有する場合であって、全面被着された金属膜をウエットエッチングにより所定パターンのフィールドプレートへ加工する際に、大きいサイドエッチング量やエッチング量のばらつきを有する場合であっても、耐圧構造部幅を短くでき、耐圧の長期信頼性に優れ、初期耐圧特性のばらつきも小さくできる電力用半導体素子を提供することである。 However, as described above, since the field plate applied to the power semiconductor element has been processed into a required pattern by wet etching a relatively thick metal film, side etching of the metal film is conventionally performed. The amount is large. It is difficult to shorten the width of the withstand voltage structure portion because it is necessary to make extra consideration for each width shown by the arrow in FIG. Furthermore, compared with the dry etching method, the wet etching method has a problem that the initial characteristics of the device breakdown voltage are likely to vary because the etching accuracy is low, such as a large variation in etching amount.
The present invention has been made in view of the above points, and an object of the present invention is to have a field plate using a relatively thick metal film for a metal electrode in a breakdown voltage structure of a power semiconductor element. However, when the metal film deposited on the entire surface is processed into a field plate having a predetermined pattern by wet etching, the width of the withstand voltage structure portion can be shortened even when there is a large amount of side etching or variation in etching amount. An object of the present invention is to provide a power semiconductor device that has excellent long-term reliability of withstand voltage and can reduce variations in initial withstand voltage characteristics.

本願発明によれば、一導電型半導体基板表面層に他導電型領域と該領域に接触する金属電極を有する活性領域と、該活性領域を取り巻く耐圧構造部とを備え、該耐圧構造部は、複数のリング状他導電型ガードリングと前記耐圧構造部の表面を覆う第一絶縁膜と前記複数のリング状他導電型ガードリング上で前記第一絶縁膜を介してそれぞれ設けられるリング状のフィールドプレートとを備える電力用半導体素子において、前記リング状のフィールドプレートが導電性薄膜からなる第一フィールドプレートと金属膜からなる第二フィールドプレートとを有し、前記複数のリング状他導電型ガードリングは、前記第一絶縁膜を介して前記第一フィールドプレートが設けられる第一リング状他導電型ガードリングと、前記第一フィールドプレートと該第一フィールドプレート上に第二絶縁膜を介して設けられる前記第二フィールドプレートとからなる二重フィールドプレートが設けられる第二リング状他導電型ガードリングと、を備え、前記複数のリング状他導電型ガードリングと前記第一フィールドプレートと前記第二フィールドプレートとを同電位に接触させるコンタクト部が、前記複数のリング状他導電型ガードリングのそれぞれに、少なくとも１箇所以上設けられている電力用半導体素子とすることにより、前記本発明の目的は達成される。 According to the present invention, the one-conductivity-type semiconductor substrate surface layer includes an active region having another conductivity type region and a metal electrode in contact with the region, and a pressure-resistant structure portion surrounding the active region, A plurality of ring-shaped other conductive type guard rings, a first insulating film covering the surface of the pressure-resistant structure portion, and a ring-shaped field provided on the plurality of ring-shaped other conductive type guard rings via the first insulating film, respectively. A power semiconductor device comprising a plate, wherein the ring-shaped field plate has a first field plate made of a conductive thin film and a second field plate made of a metal film, and the plurality of ring-shaped other conductive type guard rings A first ring-shaped other conductivity type guard ring provided with the first field plate via the first insulating film, and the first field plate A second second ring opposite conductivity type guard ring double field plate insulating film via the provided comprising a said second field plate is provided in the first field plate, wherein the plurality of ring-shaped other a contact portion which conductivity type guard ring and the first field plate and the second field plate is in contact with the same potential, to each of the plurality of ring-shaped opposite conductivity type guard ring, that provided at least one location or more power The object of the present invention can be achieved by using a semiconductor device for a semiconductor device .

さらに、前記コンタクト部が、前記第一絶縁膜と前記第一フィールドプレートと前記第二絶縁膜とを貫通し前記他導電型ガードリング表面に達するエッチング孔であって前記第二絶縁膜のエッチング開口径が前記第一フィールドプレートのエッチング開口径より大きい関係を有するエッチング孔に、第二フィールドプレートを埋めて覆う構造により形成されている電力用半導体素子とする。
さらに、前記耐圧構造部の表面で前記リング状他導電型ガードリングを直角に横切る方向において、前記二重フィールドプレートにおける前記第一フィールドプレートの幅よりも前記第二フィールドプレートの幅が小さくてもよい。
さらに、前記コンタクト部が、前記活性領域を直線状の四辺と該四辺を円弧状に連結する角部を有して取り巻く耐圧構造部の前記角部に設けられている電力用半導体素子とする。
さらに、前記耐圧構造部の前記角部に位置する複数のリング状他導電型ガードリングの円弧状部分の幅が前記耐圧構造部の直線状四辺部分の幅より広くされている電力用半導体素子とする。 Furthermore, pre SL contact portion, etching of the first insulating film and the first field plate and the said second insulating film and the a through etched holes reaching said opposite conductivity type guard ring surface the second insulating film the etching hole opening diameter having etching opening diameter greater than the relationship between the first field plate, and the second field plate that is formed by the structure covering filling the power semiconductor element.
Furthermore, even if the width of the second field plate is smaller than the width of the first field plate in the double field plate in a direction perpendicular to the ring-shaped other conductivity type guard ring on the surface of the pressure-resistant structure portion. Good.
Further, the contact portion, and the active region of the straight four sides and the four sides of the arc shape the angle portion provided have that power semiconductor device having a breakdown voltage structure portion surrounding a corner portion connecting .
Further, a plurality of ring-shaped opposite conductivity type guard ring arcuate portion having a width of said pressure-resistant structure portion of the straight four sides portions of the width than the widely which do that power semiconductor element located at the corner portion of the pressure-resistant structure portion And

さらに、前記コンタクト部が、前記第二絶縁膜と前記第一フィールドプレートと前記第一絶縁膜とを貫通し前記リング状他導電型ガードリング表面に達するエッチング孔であって前記第二絶縁膜のエッチング開口径が前記第一フィールドプレートのエッチング開口径より小さい関係を有するエッチング孔に、第二フィールドプレートを埋めて覆う第一コンタクト部と、前記リング状他導電型ガードリング表面に前記第一絶縁膜と前記第一フィールドプレートと前記第二絶縁膜とを備え、前記第二絶縁膜のみが開口されるエッチング孔に第二フィールドプレートを埋めて覆う第二コンタクト部との少なくともいずれかで構成されている電力用半導体素子とする。
さらに、第一フィールドプレートがイオン注入またはガスドーピングにより低抵抗化した多結晶シリコンで形成されていてもよい。
さらに、第二フィールドプレートが前記活性領域に形成される金属電極と同種の金属膜で形成されていてもよい。 Further , the contact portion is an etching hole that penetrates the second insulating film, the first field plate, and the first insulating film and reaches the surface of the ring-shaped other conductivity type guard ring. A first contact portion that fills and covers the second field plate in an etching hole having an etching opening diameter smaller than the etching opening diameter of the first field plate, and the first insulation on the ring-shaped other conductivity type guard ring surface A second contact portion that includes a film, the first field plate, and the second insulating film, and that fills and covers the second field plate in an etching hole in which only the second insulating film is opened. a semiconductor element for Tei Ru power.
Furthermore , the first field plate may be formed of polycrystalline silicon whose resistance is reduced by ion implantation or gas doping.
Moreover, the second field plate may be formed of a metal layer of the metal electrode and the same type which are formed in the active region.

さらに、第一絶縁膜が熱酸化膜であってもよい。
さらに、第二絶縁膜はＣＶＤ法により堆積した絶縁膜であってもよい。
さらに、第二絶縁膜が多結晶シリコンにより形成される第一フィールドプレートを酸化することにより形成されてもよい。
さらに、前記コンタクト部に形成されるエッチング孔内の前記リング状他導電型ガードリング表面の中央に第一フィールドプレート表面が露出する領域が設けられていてもよい。
さらに、前記コンタクト部が、前記活性領域を直線状の四辺と該四辺を円弧状に連結する角部を有して取り巻く耐圧構造部の前記角部に設けられていてもよい。
さらに、前記耐圧構造部の前記角部に位置する複数のリング状他導電型ガードリングの円弧状部分の幅が前記耐圧構造部の直線状四辺部分の幅より広くされていてもよい。 Furthermore, the first insulating film may be from heat oxide film der.
Furthermore, the second insulating film may be I insulating film der deposited by CVD.
Further , the second insulating film may be formed by oxidizing a first field plate formed of polycrystalline silicon.
Furthermore , a region where the surface of the first field plate is exposed may be provided in the center of the surface of the ring-shaped other conductivity type guard ring in the etching hole formed in the contact portion.
Furthermore , the contact portion may be provided at the corner portion of the pressure-resistant structure portion surrounding the active region with four straight sides and a corner portion connecting the four sides in an arc shape.
Furthermore , the width of the arc-shaped portions of the plurality of ring-shaped other conductivity type guard rings located at the corners of the pressure-resistant structure portion may be wider than the width of the linear four-side portions of the pressure-resistant structure portion.

さらに、前記コンタクト部が、前記第二絶縁膜と前記第一フィールドプレートと前記第一絶縁膜とを貫通し前記リング状他導電型ガードリング表面に達するエッチング孔であって前記第二絶縁膜のエッチング開口径が前記第一フィールドプレートのエッチング開口径より小さい関係を有するエッチング孔に、第二フィールドプレートを埋めて覆う第一コンタクト部と、前記リング状他導電型ガードリング表面に前記第一絶縁膜と前記第一フィールドプレートと前記第二絶縁膜とを備え、前記第二絶縁膜のみが開口されるエッチング孔に第二フィールドプレートを埋めて覆う第二コンタクト部との少なくともいずれかで構成されていてもよい。
さらに、第一フィールドプレートがイオン注入またはガスドーピングにより低抵抗化した多結晶シリコンで形成されていてもよい。
さらに、第二フィールドプレートが前記活性領域に形成される金属電極と同種の金属膜で形成されていてもよい。 Further , the contact portion is an etching hole that penetrates the second insulating film, the first field plate, and the first insulating film and reaches the surface of the ring-shaped other conductivity type guard ring. A first contact portion that fills and covers the second field plate in an etching hole having an etching opening diameter smaller than the etching opening diameter of the first field plate, and the first insulation on the ring-shaped other conductivity type guard ring surface A second contact portion that includes a film, the first field plate, and the second insulating film, and that fills and covers the second field plate in an etching hole in which only the second insulating film is opened. It may be .
Furthermore , the first field plate may be formed of polycrystalline silicon whose resistance is reduced by ion implantation or gas doping.
Moreover, the second field plate may be formed of a metal layer of the metal electrode and the same type which are formed in the active region.

さらに、第一絶縁膜が熱酸化膜であってもよい。
さらに、第二絶縁膜はＣＶＤ法により堆積した絶縁膜であってもよい。
さらに、第二絶縁膜が多結晶シリコンにより形成される第一フィールドプレートを酸化することにより形成されてもよい。 Furthermore, the first insulating film may be from heat oxide film der.
Furthermore, the second insulating film may be I insulating film der deposited by CVD.
Further , the second insulating film may be formed by oxidizing a first field plate formed of polycrystalline silicon.

本発明によれば、電力用半導体素子の耐圧構造部に、比較的厚い金属電極用の金属膜を用いたフィールドプレートを有する場合であって、全面被着された金属膜をウエットエッチングにより所定パターンのフィールドプレートへ加工する際に、大きいサイドエッチング量やエッチング量のばらつきを有する場合であっても、耐圧構造部幅を短くでき、耐圧の長期信頼性に優れ、初期耐圧特性のばらつきも小さくできる電力用半導体素子を提供することができる。 According to the present invention, a field plate using a metal film for a relatively thick metal electrode is provided in the breakdown voltage structure portion of the power semiconductor element, and the entire surface deposited metal film is subjected to a predetermined pattern by wet etching. Even when there is a large amount of side etching or variation in the etching amount when processing into a field plate, the width of the withstand voltage structure can be shortened, the long-term reliability of the withstand voltage is excellent, and the variation in initial withstand voltage characteristics can be reduced. A power semiconductor element can be provided.

以下、本発明の実施例について、図面を参照して詳細に説明する。本発明は以下、説明する実施例の記載のみに限定されるものではない。
図１〜図４は、それぞれ異なる本発明の電力用半導体素子の耐圧構造部の要部断面図である。図５−１〜図５−３は、それぞれ異なる本発明の電力用半導体素子の角部の耐圧構造部の平面図である。図６は、本発明の電力用半導体素子の角部の耐圧構造部の拡大断面図である。図７−１〜図７−４は、本発明の電力用半導体素子の製造方法を説明するための図５−１（ｂ）の耐圧構造部のＸ−Ｘ’線における断面図である。図８は、本発明の電力用半導体素子の角部の耐圧構造部の非コンタクト部を示す図５−１（ｂ）のＹ−Ｙ’線での断面図である。図１０は本発明の電力用半導体素子の角部の耐圧構造部の平面図（ｂ）（その５）である。図１１〜図１４はそれぞれ本発明にかかる図１０のＤ−Ｄ'線断面図である。
図１は、詳しくは、本発明による電力用半導体素子について、円板状の半導体基板から格子状に切り出した所定の大きさの方形シリコン基板（チップ）において、一方の主面中央に配置される活性領域を取り巻く周辺に位置する耐圧構造部分の一例を示した要部断面図である。本発明にかかる耐圧構造部３は、ｎ型半導体基板１の表面層内部への不純物拡散により形成される拡散層であって、活性領域２を取り巻く耐圧構造部３内に複数のリング状の平面形状で複数配置されるｐ型ガードリング４と、耐圧構造部３の表面上に形成される第一絶縁膜５と、その上にあって、それぞれ金属膜または導電性薄膜からなるフィールドプレート７、８とを備える。この実施例では、活性領域２として縦型のトレンチＭＯＳＦＥＴ構造を示している。トレンチＭＯＳＦＥＴは、ｐ型ウエル領域１０を貫通し、ｎ型半導体基板１に達するトレンチ１４を備える。このトレンチ１４内にゲート絶縁膜１５を介してポリシリコンからなるゲート電極１６が設けられている。トレンチ１４の側壁上端のp型ウエル領域１０内には、ｎ⁺ソース領域１７が設けられている。なお、本発明は、耐圧構造部３に特徴を有するため、活性領域２およびｎ型半導体基板１については詳細な説明を省略する。実際、ｎ型半導体基板１の裏面側にはＭＯＳＦＥＴの場合には、ｎ⁺高濃度層が設けられ、ＩＧＢＴの場合にはｎ⁺高濃度層とp型コレクタ層が設けられる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the description of the embodiments described below.
1 to 4 are cross-sectional views of the main part of the withstand voltage structure portion of the power semiconductor element of the present invention, which are different from each other. Figures 5-1 5-3 is a plan elevational view of the pressure structure portion of the corner portion of the power semiconductor device of the different present invention. FIG. 6 is an enlarged cross-sectional view of the pressure-resistant structure at the corner of the power semiconductor device of the present invention. FIGS. 7-1 to 7-4 are cross-sectional views taken along the line XX ′ of the breakdown voltage structure portion of FIG. 5-1 (b) for explaining the method for manufacturing the power semiconductor device of the present invention. FIG. 8 is a cross-sectional view taken along line YY ′ of FIG. 5-1 (b), showing a non-contact portion of the withstand voltage structure portion at the corner portion of the power semiconductor element of the present invention. FIG. 10 is a plan view (No. 5) of the breakdown voltage structure portion at the corner of the power semiconductor element of the present invention. 11 to 14 are sectional views taken along the line DD 'of FIG. 10 according to the present invention.
Specifically, FIG. 1 shows a power semiconductor device according to the present invention, which is arranged at the center of one main surface of a rectangular silicon substrate (chip) having a predetermined size cut out from a disk-shaped semiconductor substrate in a lattice shape. It is principal part sectional drawing which showed an example of the pressure | voltage resistant structure part located in the periphery surrounding an active region. The breakdown voltage structure 3 according to the present invention is a diffusion layer formed by impurity diffusion into the surface layer of the n-type semiconductor substrate 1 and has a plurality of ring-shaped planes in the breakdown voltage structure 3 surrounding the active region 2. A plurality of p-type guard rings 4 arranged in a shape, a first insulating film 5 formed on the surface of the pressure-resistant structure 3, and a field plate 7 made of a metal film or a conductive thin film thereon, 8. In this embodiment, a vertical trench MOSFET structure is shown as the active region 2. The trench MOSFET includes a trench 14 that penetrates the p-type well region 10 and reaches the n-type semiconductor substrate 1. A gate electrode 16 made of polysilicon is provided in the trench 14 via a gate insulating film 15. An n ⁺ source region 17 is provided in the p-type well region 10 at the upper end of the sidewall of the trench 14. Since the present invention is characterized by the breakdown voltage structure 3, detailed description of the active region 2 and the n-type semiconductor substrate 1 is omitted. Actually, an n ⁺ high concentration layer is provided on the back side of the n-type semiconductor substrate 1 in the case of MOSFET, and an n ⁺ high concentration layer and a p-type collector layer are provided in the case of IGBT.

耐圧構造部において、フィールドプレートは材質および作成方法がそれぞれ異なる第一フィールドプレート７と第二フィールドプレート８との２種類を有する。平面形状がリング状の複数のｐ型ガードリング４上にそれぞれ載置されるフィールドプレートには、第一フィールドプレート７のみが載置される構成部分と、第一フィールドプレート７とその上に第二絶縁膜６を介して積層される第二フィールドプレート８とからなる２重積層フィールドプレート構造が載置される構成部分とがある。第一フィールドプレート７は薄くてエッチング精度の高い導電性薄膜であり、第二フィールドプレート８はそれより厚く、エッチング精度も相対的に第一フィールドプレート７よりは低い金属膜からなる。この金属膜は前記活性領域２のp型ウエル領域１０表面に接触する主電極となる金属膜９の形成と同時に形成される同種の金属膜からなることが好ましい。本発明の電力用半導体素子は、第一フィールドプレート７と前記２重積層フィールドプレート７、８とがそれぞれ載置されるリング状p型ガードリング４を交互に交番させる耐圧構造３を有することを特徴とする。このような耐圧構造部３のリング状p型ガードリング４によれば、表面側にあって厚い金属膜の第二フィールドプレート８間の表面間隔を、フィールドプレートを形成する材質のサイドエッチング量が大きくても影響が無視できる程度に広くできるため、設計マージンに余裕ができ、耐圧構造部３の幅を小さくできる効果を奏する。 In the pressure-resistant structure portion, the field plate has two types, a first field plate 7 and a second field plate 8, which are different in material and production method. The field plate placed on each of the plurality of p-type guard rings 4 each having a ring shape in the planar shape includes a component portion on which only the first field plate 7 is placed, the first field plate 7 and the first field plate 7 thereon. There is a component on which a double laminated field plate structure composed of a second field plate 8 laminated via two insulating films 6 is placed. The first field plate 7 is a thin conductive film having a high etching accuracy, and the second field plate 8 is made of a metal film that is thicker than that and is relatively lower in etching accuracy than the first field plate 7. This metal film is preferably made of the same kind of metal film that is formed simultaneously with the formation of the metal film 9 serving as the main electrode in contact with the surface of the p-type well region 10 of the active region 2. The power semiconductor device according to the present invention has a withstand voltage structure 3 that alternately alternates ring-shaped p-type guard rings 4 on which the first field plate 7 and the double laminated field plates 7 and 8 are respectively mounted. It shall be the feature. According to such a ring-shaped p-type guard ring 4 of the pressure-resistant structure 3, the surface distance between the second field plates 8 of the thick metal film on the surface side is determined by the amount of side etching of the material forming the field plate. Even if it is large, the influence can be made so large that it can be ignored, so that the design margin can be afforded and the width of the pressure-resistant structure part 3 can be reduced.

耐圧構造部３の表面でリング状ガードリング４を直角に横切る方向に関して、２重積層フィールドプレートにおける第一フィールドプレート７より第二フィールドプレート８の幅を小さくするように配置すれば、主として第一フィールドプレート７で耐圧が決定される。第一フィールドプレート７はサイドエッチング量が小さくなるように厚さを薄くできるので、耐圧特性が安定する利点がある。この場合、第二フィールドプレート８は外部電荷による耐圧劣化を防ぐシールド効果を奏することになる。
図２は、本発明による電力用半導体素子について、前記図１と同様の耐圧構造部分の断面図であるが、切断場所が異なり、フィールドプレートとガードリングとの導電接続点を含む位置で切断する要部断面図である。なお、図２以降においては活性領域の細部構造の説明を省略している。図２内の点線で囲まれた部分は、絶縁膜５、６とフィールドプレート７とを貫通するエッチング孔を埋める第二フィールドプレート８−１と第一フィールドプレート７とp型ガードリング表面とを小面積部分４−１で導電接続させるためのコンタクト部Ａを示す。このp型ガードリングの小面積部分４−１とはリング状p型ガードリングのうち、コンタクト部Ａ内で相互に導電接触する表面部分という意味である。 With respect to the direction crossing the ring guard ring 4 at a right angle with the surface of the pressure-resistant structure portion 3, it is arranged from the first field plate 7 in double layered field plate to reduce the width of the second field plate 8 primarily first The field plate 7 determines the breakdown voltage. Since the thickness of the first field plate 7 can be reduced so as to reduce the side etching amount, there is an advantage that the withstand voltage characteristic is stabilized. In this case, the second field plate 8 has a shielding effect for preventing the deterioration of the breakdown voltage due to the external charge.
2 is a cross-sectional view of the breakdown voltage structure portion of the power semiconductor element according to the present invention similar to that of FIG. 1, but is cut at a position including a conductive connection point between the field plate and the guard ring. It is principal part sectional drawing . In FIG. 2 and subsequent figures, description of the detailed structure of the active region is omitted. A portion surrounded by a dotted line in FIG. 2 includes a second field plate 8-1, a first field plate 7 and a p-type guard ring surface filling an etching hole penetrating the insulating films 5 and 6 and the field plate 7. A contact portion A for conducting conductive connection in the small area portion 4-1 is shown. The small area portion 4-1 of the p-type guard ring means a surface portion of the ring-shaped p-type guard ring that is in conductive contact with each other in the contact portion A.

このコンタクト部Ａの形成方法は、第二絶縁膜６の表面から第一フィールドプレート７と第一絶縁膜５とを貫通してコンタクト部Ａ内のp型ガードリング小面積部分４−１に達するエッチング孔をドライエッチングで形成してコンタクトホールを形成し、このコンタクトホールをスパッタ法によりＡｌ−Ｓｉで埋めて前記第二フィールドプレート８−１とすることにより、第二フィールドプレート８−１と第一フィールドプレート７とp型ガードリング小面積部分４−１とを導電接続させコンタクト部Ａとする。この際、第二フィールドプレート８−１と第一フィールドプレート７との前記導電接続は、第一フィールドプレート７の開口部よりも第二絶縁膜（層間絶縁膜）６のコンタクトホールの開口径を大きくすることにより実現され、より安定性の高い耐圧構造部とすることができる。このコンタクト部Ａは、それぞれのｐ型ガードリング４内の全周ではなく、リング内のいずれかの小面積部分だけに１箇所づつ設けることが耐圧構造部でコンタクト部Ａの無い部分のガードリング幅を小さくできるので、好ましい。図２において、コンタクト部Ａ以外の部分は図１と同様であるから、それらの説明については省略する。
図３は、本発明による電力用半導体素子について、前記図２と同様の耐圧構造部分の断面図であるが、異なるコンタクト部Ｂを有する場合の要部断面図である。図３内の点線で囲まれたコンタクト部Ｂは、第一フィールドプレート７よりも第二絶縁膜（層間絶縁膜）６のコンタクトホールの開口径が小さい場合を示す。このコンタクト部Ｂに関しては、ｐ型ガードリング小面積部分４−１と第二フィールドプレート８−２のみが接触している。図３のその他の部分については図２と同様であるから、その説明を省略する。 This contact portion A is formed by penetrating the first field plate 7 and the first insulating film 5 from the surface of the second insulating film 6 to reach the p-type guard ring small area portion 4-1 in the contact portion A. Etching holes are formed by dry etching to form contact holes, and the contact holes are filled with Al—Si by sputtering to form the second field plate 8-1. One field plate 7 and the p-type guard ring small area portion 4-1 are conductively connected to form a contact portion A. At this time, the conductive connection between the second field plate 8-1 and the first field plate 7 is such that the opening diameter of the contact hole of the second insulating film (interlayer insulating film) 6 is larger than the opening of the first field plate 7. is achieved by increasing, Ru can be made more highly stable withstand voltage structure. This contact portion A is provided not only on the entire circumference of each p-type guard ring 4 but only on one small area portion in the ring. since the width can be reduced, not preferred. 2, since parts other than the contact part A are the same as those in FIG. 1, their descriptions are omitted.
FIG. 3 is a cross-sectional view of the same breakdown voltage structure portion as that of FIG. 2 in the power semiconductor element according to the present invention, but is a cross-sectional view of the main part when different contact portions B are provided. A contact portion B surrounded by a dotted line in FIG. 3 shows a case where the opening diameter of the contact hole of the second insulating film (interlayer insulating film) 6 is smaller than that of the first field plate 7. This regard the contact portion B, a p-type guard ring for small areas 4-1 only the second field plate 8-2 that in contact. The other parts of FIG. 3 are the same as those of FIG.

図４は、本発明による電力用半導体素子について、前記図２と同様の耐圧構造部分の断面図であるが、異なるコンタクト部Ｃを有する場合の要部断面図である。図４の点線で囲まれたコンタクト部Ｃは、第二絶縁膜（層間絶縁膜）６のみにコンタクトホールを形成し、第一フィールドプレート７と第二フィールドプレート８−３とを接触させている。一つのリング状p型ガードリング内に、前記コンタクト部Ｂとこのコンタクト部Ｃを少なくとも１箇所づつ配置すると、ｐ型ガードリング４−１と第一フィールドプレート７と第二フィールドプレート８−３とが同電位になるので、前記コンタクト部Ａを備えた場合と同様に安定した耐圧構造部になる。
コンタクト部Ａまたはコンタクト部Ｂでは、第二フィールドプレート８−１、８−２をｐ型ガードリング小面積部分４−１へ接続する必要があるため、ある程度の幅を必要とする。従って、これらの接続を可能にするため、コンタクト部ＡまたはＢを有するｐ型ガードリング部分は他のガードリング部分よりも幅（リング状ガードリングを直角に横切る方向の幅）を大きくすることが好ましい。この結果、本発明にかかる電力用半導体素子の耐圧構造部では、図５−１（ａ）および図５−２（ｂ）に示すように、活性領域２を取り囲む直線状の四辺３−１とこれらの四辺を連結する円弧部分（角部）３−２からなる耐圧構造部３のうち、幅を広くした角部（円弧部分）３−２に、前述の幅を広くしたガードリング部分を作りこむことにより、耐圧構造部３の直線状部分３−１の幅の増加を抑えることができ、全体としては、幅の狭い耐圧構造部３（言い換えると、活性部面積の大きい素子）の設計が可能である。前記円弧部分３−２については、それぞれ円弧半径を広げ、円弧の中心を素子の外側へずらしていくことにより、円弧部分３−２のみの幅を広げた複数のリング状フィールドプレートを耐圧構造部３に形成することができる。この円弧部分３−２の幅を広げた複数のリング状フィールドプレートの配置については後述する。 FIG. 4 is a cross-sectional view of the same breakdown voltage structure portion as that of FIG. 2 in the power semiconductor element according to the present invention, but is a cross-sectional view of the main part when different contact portions C are provided. In the contact portion C surrounded by the dotted line in FIG. 4, a contact hole is formed only in the second insulating film (interlayer insulating film) 6 and the first field plate 7 and the second field plate 8-3 are brought into contact with each other. . When at least one contact portion B and one contact portion C are arranged in one ring-shaped p-type guard ring, the p-type guard ring 4-1 , the first field plate 7, the second field plate 8-3, Are at the same potential, so that a stable breakdown voltage structure portion is obtained as in the case where the contact portion A is provided.
In the contact part A or the contact part B, it is necessary to connect the second field plates 8-1 and 8-2 to the p-type guard ring small area part 4-1. Therefore, in order to enable these connections, the p-type guard ring portion having the contact portion A or B may be wider than the other guard ring portions (the width in a direction perpendicular to the ring-shaped guard ring). preferable. As a result, in the breakdown voltage structure portion of the power semiconductor device according to the present invention, as shown in FIGS. 5-1 (a) and 5-2 (b), the linear four-sides 3-1 surrounding the active region 2 and Of the pressure-resistant structure 3 composed of the arc portions (corner portions) 3-2 connecting these four sides, the above-mentioned guard ring portion having a wide width is formed at the wide corner portion (arc portion) 3-2. As a result, an increase in the width of the linear portion 3-1 of the breakdown voltage structure 3 can be suppressed. As a whole, the design of the breakdown voltage structure 3 having a narrow width (in other words, an element having a large active area) is designed. Is possible. With respect to the arc portion 3-2, a plurality of ring-shaped field plates in which only the arc portion 3-2 is widened are formed by expanding the arc radius and shifting the center of the arc to the outside of the element. 3 can be formed. The arrangement of a plurality of ring-shaped field plates in which the width of the arc portion 3-2 is increased will be described later.

第一フィールドプレート７としては、イオン注入またはガスドープ（気相ドーピングまたはガスドーピングと同義）で低抵抗化したポリシリコン膜を、第二フィールドプレート８−３としては活性領域２内に形成される表面金属電極９形成で一般的に使用されるＳｉを微量添加したＡｌ薄膜をそれぞれ使用すれば、既存のパワー半導体プロセスをそのまま流用できる利点がある。また、第一フィールドプレート７膜厚を第二フィールドプレート８−３の膜厚よりも薄くできることにより、第一フィールドプレート７のエッチングばらつきを小さく抑えることができ、より特性の安定した耐圧構造部の設計が可能になる。
第一絶縁膜５は熱酸化膜、第二絶縁膜６はＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）により堆積した絶縁膜を使用すれば、既存のパワー半導体プロセスをそのまま流用できる利点がある。また、第二絶縁膜６をポリシリコン膜（多結晶シリコン膜）７を熱酸化させることにより形成すれば、第二絶縁膜６を堆積する必要がなく、膜厚の均一な絶縁膜を形成することができる。
図５−１と図５−２と図６を用いて、本発明の具体的な実施例について説明する。図５−１（ａ）、（ｂ）と図５−２（ａ）、（ｂ）はそれぞれ半導体素子のチップ全体の平面図（ａ）と、耐圧構造部３の４隅に位置する４コーナー（角部）のうち、点線の円Ｚで示す耐圧構造部分３−２の拡大平面図（ｂ）である。さらに、これら図５−１（ｂ）と図５−２（ｂ）は４隅の耐圧構造部分３−２のうち、それぞれ隣り合う角部を示す。これらの４隅の角部の耐圧構造部分３−２については、それぞれ向かい合う対角の角部同志は同じ構成を有するが、隣り合う角部は前記図５−１（ｂ）と図５−２（ｂ）に示すように異なる構成を有する。 The first field plate 7 is a polysilicon film whose resistance is reduced by ion implantation or gas doping (synonymous with gas phase doping or gas doping), and the second field plate 8-3 is a surface formed in the active region 2. if each used commonly Al thin film of Si to be used was added small amount of a metal electrode 9 formed, Ru advantage there that can directly use the existing power semiconductor processes. In addition, by making the film thickness of the first field plate 7 smaller than the film thickness of the second field plate 8-3, the etching variation of the first field plate 7 can be suppressed to a small value, and the breakdown voltage structure portion with more stable characteristics can be obtained. Design becomes possible.
If the first insulating film 5 is a thermal oxide film and the second insulating film 6 is an insulating film deposited by CVD (Chemical Vapor Deposition), there is an advantage that an existing power semiconductor process can be used as it is. Further, if the second insulating film 6 is formed by thermally oxidizing the polysilicon film (polycrystalline silicon film) 7, it is not necessary to deposit the second insulating film 6, and an insulating film having a uniform thickness is formed. it is Ru can.
A specific embodiment of the present invention will be described with reference to FIGS. 5-1, 5-2, and 6. FIG. FIGS. 5-1 (a), (b) and FIGS. 5-2 (a), (b) are a plan view (a) of the whole chip of the semiconductor element and four corners located at the four corners of the breakdown voltage structure 3, respectively. It is an enlarged plan view (b) of the pressure | voltage resistant structure part 3-2 shown with the dotted circle Z among (corner | corner part). Further, FIGS. 5-1 (b) and 5-2 (b) show corner portions adjacent to each other among the four voltage-proof structure portions 3-2. With respect to the pressure-resistant structure portions 3-2 at the corners of these four corners, the opposite corner portions have the same configuration, but the adjacent corner portions are the same as those in FIGS. 5-1 (b) and 5-2. As shown in (b), it has a different configuration.

前記図５−１（ｂ）と図５−２（ｂ）に示すように、この半導体素子の耐圧構造部内に形成されている複数のp型ガードリングのうち、内側から奇数本目のガードリング上には第一フィールドプレートが表面にあり、内側から偶数本目のガードリング上には第二フィールドプレートが表面にある。表面の第一、第二フィールドプレートについても、耐圧構造部の直線部においては、同じ幅を有しているが、角部においては、コンタクト部が設けられるフィールドプレート幅は広くされている。すなわち、角部においてコンタクト部の設けられ、幅の広いフィールドプレートとコンタクト部が無く幅の狭いフィールドプレートは交番に設置されている。
そして、図５−１（ｂ）に示すように、耐圧構造部の角部において、複数のp型ガードリングのうち、内側から奇数本目のp型ガードリング部位の一部のみに、金属膜フィールドプレート（第二フィールドプレート）８とポリシリコンフィールドプレート（第一フィールドプレート）７とｐ型ガードリング小面積部分とを導電接続するコンタクト部Ａを有し、図５−２（ｂ）では、内側から偶数本目のガードリングの一部のみ前述と同様の導電接続する小面積のコンタクト部Ａ’を設けている。つまり、チップの表面の耐圧構造部で、向かい合う対角の角部同志の一組にコンタクト部を設け、この一組のコンタクト部を交番に９０°ずらした構成ということができる。また、図５−１（ｂ）、図５−２（ｂ）とも、コンタクト部がある円弧状ｐ型ガードリング部分の曲率（円弧半径）は、円弧の中心を半導体素子の外側に向けて少しづつずらすことにより、この部分の円弧状のフィールドプレート３−３または３−４の幅を直線状の耐圧構造部より広くしてあり、コンタクト部を作りこみ易いようにしている。コンタクト部の無い円弧状のｐ型ガードリング部上のフィールドプレート３−３、３−４の幅は直線部のそれと同じ幅である。図５−３は図５−１、図５−２とは耐圧構造部において幅広の円弧状ｐ型ガードリング部分とする必要のあるコンタクト部の配置の異なる実施例である。図５−３（ａ）は、コンタクト部Ａを角部に一つだけ設けた構造である。この場合、一つのコンタクト部Ａが９０°づつずらして設けられているので、一つの角部を見るとフィールドプレート３−３とその外側のフィールドプレート３−３の間に三つのフィールドプレート３−４が設けられることになる。このため、耐圧構造部幅をさらに短くすることができる。図５−３（ｂ）は角部のコンタクト部Ａを千鳥状に配置した例であり、これによっても耐圧構造部さらに短くすることもできる。この図５−３（ａ）（ｂ）の実施例では、コンタクト部のあるフィールドプレート間にコンタクト部の無い複数のフィールドプレートを配置することができる。 As shown in FIGS. 5-1 (b) and 5-2 (b), among the plurality of p-type guard rings formed in the breakdown voltage structure portion of the semiconductor element, Has a first field plate on the surface and a second field plate on the even number of guard rings from the inside. The first and second field plates on the surface also have the same width in the straight portion of the pressure-resistant structure portion, but the width of the field plate in which the contact portion is provided is increased in the corner portion. That is, provided with the contact portions at the corners, narrow field plates wide field plate and the contact portion without wide width is that are installed in alternating.
Then, as shown in FIG. 5B, the metal film field is provided only at a part of the odd-numbered p-type guard ring portions from the inside of the plurality of p-type guard rings at the corners of the pressure-resistant structure. A contact portion A for conductively connecting the plate (second field plate) 8, the polysilicon field plate (first field plate) 7 and the p-type guard ring small area portion; From this, only a part of the even-numbered guard ring is provided with a small area contact portion A ′ for conducting conductive connection as described above. That is, it can be said that the contact portion is provided in a pair of opposing corner portions in the pressure-resistant structure portion on the surface of the chip, and the pair of contact portions are alternately shifted by 90 °. Further, in both FIGS. 5-1 (b) and 5-2 (b), the curvature (arc radius) of the arc-shaped p-type guard ring portion with the contact portion is a little with the center of the arc facing the outside of the semiconductor element. By shifting the width, the width of the arc-shaped field plate 3-3 or 3-4 in this portion is made wider than that of the linear pressure-resistant structure portion so that the contact portion can be easily formed. The width of the field plates 3-3 and 3-4 on the arc-shaped p-type guard ring portion without the contact portion is the same as that of the straight portion. FIG. 5-3 is an embodiment different from FIGS. 5-1 and 5-2 in the arrangement of the contact portion which needs to be a wide arc-shaped p-type guard ring portion in the pressure resistant structure portion. FIG. 5-3 (a) shows a structure in which only one contact portion A is provided at the corner. In this case, since one contact portion A is provided by being shifted by 90 °, when one corner portion is viewed, three field plates 3-3 are interposed between the field plate 3-3 and the outer field plate 3-3. 4 will be provided. For this reason, the pressure | voltage resistant structure part width | variety can further be shortened. FIG. 5-3 (b) is an example in which the corner contact portions A are arranged in a staggered manner, and this can also make the pressure-resistant structure portion shorter. In the embodiment of FIGS. 5-3 (a) and (b), a plurality of field plates without contact portions can be arranged between field plates with contact portions.

図６は図５−１（ｂ）の点線の四角の枠内に示す前記コンタクト部Ａを含み幅の広い円弧状の第一フィールドプレート部分３−３とコンタクト部を有さない第二フィールドプレート部分３−４の拡大平面図である。層間絶縁膜（第二絶縁膜）６抜き部分のコンタクトホール１１とポリシリコン膜の第一フィールドプレートのコンタクトホール１２は、前記図３のコンタクト部Ｂと同様に、金属膜（第二フィールドプレート）８−１で覆う必要があるが、この金属膜（第二フィールドプレート）８−１はウエットエッチングにより形成することが多いため、エッチング精度を考慮してコンタクトホール１１の端から数μｍ程度の幅を余計に取っておく必要がある。そのため、コンタクト部Ａを形成する部分のp型ガードリングの幅４−１および第二フィールドプレート幅８−１を広くする必要があるので、この部分の幅３−３はコンタクト部の無い部分の幅よりも長くなる。そのため、本発明の耐圧構造部３のように、コンタクト部Ａを耐圧構造部の角部のすべてのp型ガードリング上に形成することなく、一本置きにコンタクト部Ａを形成する構成とすることにより、角部での耐圧構造部幅の拡大を抑え、直線部分ではコンタクト部を形成しない構造とすることにより、全体としては耐圧構造部幅を短くした半導体素子の設計が可能になる。
図５−１（ｂ）、図５−２（ｂ）に示すコンタクト部Ａ、Ａ’以外の金属膜（第二フィールドプレート）は、外部電荷の絶縁膜への付着による耐圧特性への影響を小さくするためのものであり、耐圧の長期信頼性の向上に効果がある。 FIG. 6 shows a wide arc-shaped first field plate portion 3-3 including the contact portion A shown in a dotted-line square frame of FIG. 5-1 (b) and a second field plate having no contact portion. It is an enlarged plan view of a portion 3-4. The contact hole 11 in the portion where the interlayer insulating film (second insulating film) 6 is removed and the contact hole 12 in the first field plate of the polysilicon film are formed of a metal film (second field plate) in the same manner as the contact portion B in FIG. Although it is necessary to cover the metal film (second field plate) 8-1 with wet etching, the metal film (second field plate) 8-1 is often formed by wet etching. It is necessary to save extra. Therefore, since it is necessary to widen the width 4-1 of the p-type guard ring and the second field plate width 8-1 in the portion where the contact portion A is formed, the width 3-3 of this portion is the portion of the portion without the contact portion. It becomes longer than the width. Therefore, like the pressure-resistant structure portion 3 of the present invention, every other contact portion A is formed without forming the contact portions A on all the p-type guard rings at the corners of the pressure-resistant structure portion. As a result, it is possible to design a semiconductor device having a reduced breakdown voltage structure width as a whole by suppressing the expansion of the breakdown voltage structure width at the corners and forming a contact portion in the straight line portion.
The metal film (second field plate) other than the contact portions A and A ′ shown in FIGS. 5-1 (b) and 5-2 (b) has an influence on the withstand voltage characteristics due to the adhesion of external charges to the insulating film. This is for reducing the size and is effective in improving the long-term reliability of the breakdown voltage.

以下、図５−２（ｂ）のＸ−Ｘ’線断面を示す耐圧構造部の断面図（図７−１から図７−４）を用いて、本発明にかかる半導体素子について、耐圧構造部の製造プロセスを中心に詳細に説明する。活性領域の形成を含めたプロセスは詳述しないが、本発明にかかる耐圧構造部は、ゲート駆動型半導体素子やダイオード素子など幅広い素子に適用可能である。
図７−１に示すように、活性領域２のｐ型ウエル領域１０と、この領域１０と同時に形成されるｐ型ガードリング４とを形成するために、半導体基板１上に、まず、フィールド酸化膜５（第一絶縁膜用）を形成し、耐圧構造部３のフィールド酸化膜５を選択エッチングしてイオン注入窓１３を形成し、ボロンなどのｐ型不純物をイオン注入し、その後に熱拡散により、所定の拡散深さを有する前記ｐ型ガードリング４とする。
図７−２に示すように、厚さ５０ｎｍ程度の薄い酸化膜５−１を形成させた後、ポリシリコン膜（第一フィールドプレート用）を成膜する。厚さは０．５μｍ程度がよい。フォトリソグラフィーにより、コンタクト部分のポリシリコン膜をドライエッチングで除去するとともに、所定パターンの第一フィールドプレート７とする。コンタクト部分のポリシリコン膜をドライエッチングする際には、ポリシリコン膜下の前記酸化膜５−１がエッチングストッパーになる。 Hereinafter, with reference to cross-sectional views (FIGS. 7-1 to 7-4) of the breakdown voltage structure portion showing a cross section along line XX ′ of FIG. The manufacturing process will be described in detail. Although the process including the formation of the active region is not described in detail, the breakdown voltage structure according to the present invention can be applied to a wide range of devices such as a gate drive type semiconductor device and a diode device.
As shown in FIG. 7A, in order to form the p-type well region 10 of the active region 2 and the p-type guard ring 4 formed simultaneously with this region 10, first, field oxidation is performed on the semiconductor substrate 1. A film 5 (for the first insulating film) is formed, the field oxide film 5 of the breakdown voltage structure 3 is selectively etched to form an ion implantation window 13, and p-type impurities such as boron are ion-implanted, followed by thermal diffusion Thus, the p-type guard ring 4 having a predetermined diffusion depth is obtained.
As shown in FIG. 7-2, after forming a thin oxide film 5-1 having a thickness of about 50 nm, a polysilicon film (for the first field plate) is formed. The thickness is preferably about 0.5 μm. The polysilicon film at the contact portion is removed by dry etching and the first field plate 7 having a predetermined pattern is formed by photolithography. When the polysilicon film at the contact portion is dry-etched, the oxide film 5-1 below the polysilicon film serves as an etching stopper.

図７−３に示すように、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）により層間絶縁膜６（第二絶縁膜用）を堆積後、フォトリソグラフィーによりコンタクト部分のポリシリコン７の開口部分よりも大きい範囲の層間絶縁膜６の開口をエッチングで形成する。その際、ポリシリコン膜７の開口部分にあった５０ｎｍ程度の薄い酸化膜５−１は同時にエッチングされてｐガードリング領域４表面が露出する。
図７−４に示すように、活性領域２のエミッタ電極９などの表面側の金属電極形成と同時形成のＡｌ−Ｓｉなどの金属膜をスパッタにより形成後、フォトリソグラフィーで不要部分の金属膜をエッチングして除去し、所要の第二フィールドプレート８とする。
この金属膜（第二フィールドプレート）８は厚いので、ウエットエッチングが用いられることが多く、サイドエッチング量のバラつきが大きい。ポリシリコン膜による第一フィールドプレート７の内側のみ（すなわち、第二フィールドプレート８の幅が第一フィーリドプレート７の幅より小さく）に金属膜８が残るように設計することにより、耐圧などの主要特性はサイドエッチング量ばらつきの少ないポリシリコン膜（第一フィールドプレート）７で決まるため、特性のバラつきが小さくなる利点がある。耐圧構造部の金属膜（第二フィールドプレート）８は初期特性に影響しないため、コンタクト部分以外では金属膜がなくても素子の機能としては問題ないが、リング状に残すことにより、先に述べたように、外部からの電荷の影響を受けにくくすることができる。 As shown in FIG. 7C, after the interlayer insulating film 6 (for the second insulating film) is deposited by CVD (Chemical Vapor Deposition), the interlayer insulation in a range larger than the opening portion of the polysilicon 7 at the contact portion is formed by photolithography. The opening of the film 6 is formed by etching. At that time, the thin oxide film 5-1 having a thickness of about 50 nm in the opening of the polysilicon film 7 is simultaneously etched to expose the surface of the p guard ring region 4.
As shown in FIG. 7-4, after forming a metal film such as Al—Si simultaneously formed with the surface side metal electrode such as the emitter electrode 9 in the active region 2 by sputtering, an unnecessary metal film is formed by photolithography. Etching is performed to obtain a required second field plate 8.
Since this metal film (second field plate) 8 is thick, wet etching is often used, and the variation in the amount of side etching is large. By designing the metal film 8 to remain only inside the first field plate 7 (that is, the width of the second field plate 8 is smaller than the width of the first field plate 7) by the polysilicon film, Since the main characteristic is determined by the polysilicon film (first field plate) 7 with little variation in the side etching amount, there is an advantage that the characteristic variation is reduced. Since the metal film (second field plate) 8 of the withstand voltage structure portion does not affect the initial characteristics, there is no problem as a function of the element even if there is no metal film other than the contact portion. As described above, it can be made less susceptible to the influence of external charges.

一般的には、この後、耐圧構造部上に図示しないポリイミド樹脂などの絶縁性のパッシベーション膜を形成して、表面側の製造工程が完了する。
コンタクト部分以外の領域では、ポリシリコン膜（第一フィールドプレート７）をエッチングする窓がないため、図５−２のＹ−Ｙ'線断面図である図８のように、ポリシリコン膜７下の酸化膜５−１はエッチングされず、絶縁状態にされている。
本発明の半導体素子は同じ耐圧をもつ耐圧構造部で比較すると、従来構造に対し、耐圧構造部幅を２０％以上低減することができる。
また、前記図７−４で形成されたコンタクト部と同様のコンタクト部を有する耐圧構造部の一部の幅広のｐ型ガードリングの箇所を含む拡大平面図を図１０に示し、この図１０のＤ−Ｄ'線断面図を図１１に示す。この図１１によれば、金属膜（第二フィールドプレート）８とポリシリコン膜（第一フィールドプレート）７と幅広ｐ型ガードリング領域４表面とが導電接触するので、相互に同電位に保たれる。
しかし、ポリシリコン膜７上の層間絶縁膜６をエッチングにより、適正に除去できれば、前述のように導電接触が行われ、前記同電位は適正に維持されるが、エッチングプロセスのバラツキにより、エッチング不足が生じると、前記図１０のＤ−Ｄ'線断面図である図１２のように、ポリシリコン膜７が露出せず、導電接触が適正に行われない場合がある。そこで、図１３に示すように、コンタクト部内にエッチングによりガードリング表面を露出させるエッチング工程で、露出するはずのガードリング表面の中央に、層間絶縁膜の無いポリシリコン膜７−１を残しておく。このポリシリコン膜７−１は図１３、図１４では分離されているように見えるが、図１０に示すように、前記断面図では示されないところで、ポリシリコン膜７と繋がっている。この図１３、図１４は図１０のＤ−Ｄ'線断面図である。このようなポリシリコン膜７−１をコンタクト部のガードリング表面に形成することにより、層間絶縁膜６のパターンエッチング時にバラツキにより、層間絶縁膜のエッチング不足があっても、エッチングパターンのエッジ部分はエッチング不足の影響を受け易いが、パターンの中央にあるポリシリコン膜７−１上の層間絶縁膜は影響を受けにくいので、エッチング不足がおき難いため、ポリシリコン膜７と金属膜８との導電接触が確保できる。図１４のように、エッチングパターンのエッジ部分にエッチング不足が生じた場合でも、パターンの中央にあるポリシリコン膜７−１上の層間絶縁膜は除去されるので、この表面で前記導電接触が確保される。 In general, thereafter, an insulating passivation film such as polyimide resin (not shown) is formed on the pressure-resistant structure portion, and the manufacturing process on the surface side is completed.
Since there is no window for etching the polysilicon film (first field plate 7) in the region other than the contact portion, as shown in FIG. 8 which is a cross-sectional view taken along line YY ′ of FIG. The oxide film 5-1 is not etched and is in an insulated state.
The semiconductor device of the present invention can reduce the breakdown voltage structure width by 20% or more compared to the conventional structure when compared with the breakdown voltage structure having the same breakdown voltage.
Further, FIG. 10 shows an enlarged plan view including a part of a wide p-type guard ring of a pressure-resistant structure portion having a contact portion similar to the contact portion formed in FIG. 7-4. A cross-sectional view taken along the line DD ′ is shown in FIG. According to FIG. 11, since the metal film (second field plate) 8, the polysilicon film (first field plate) 7 and the surface of the wide p-type guard ring region 4 are in conductive contact, they are kept at the same potential. It is.
However, if the interlayer insulating film 6 on the polysilicon film 7 can be properly removed by etching, the conductive contact is performed as described above, and the same potential is maintained properly. However, due to variations in the etching process, the etching is insufficient. If this occurs, the polysilicon film 7 may not be exposed and the conductive contact may not be performed properly as shown in FIG. 12 which is a cross-sectional view taken along the line DD ′ of FIG. Therefore, as shown in FIG. 13, in the etching process for exposing the guard ring surface by etching in the contact portion, the polysilicon film 7-1 having no interlayer insulating film is left in the center of the guard ring surface that should be exposed. . Although this polysilicon film 7-1 seems to be separated in FIGS. 13 and 14, as shown in FIG. 10, it is connected to the polysilicon film 7 where it is not shown in the sectional view. 13 and 14 are sectional views taken along the line DD 'of FIG. By forming such a polysilicon film 7-1 on the guard ring surface of the contact portion, even when the interlayer insulating film 6 is insufficiently etched due to variations in the pattern etching of the interlayer insulating film 6, the edge portion of the etching pattern is Although it is easy to be affected by insufficient etching, the interlayer insulating film on the polysilicon film 7-1 in the center of the pattern is not easily affected. Contact can be secured. As shown in FIG. 14, even when etching is insufficient at the edge of the etching pattern, the interlayer insulating film on the polysilicon film 7-1 at the center of the pattern is removed, so that the conductive contact is secured on this surface. Ru is.

前記図１０〜図１４を参照して説明した発明についても、前述と同様の構成効果を有することができることは言うまでもない。 For even invention described with reference to FIG. 10 to FIG. 14, it is not needless to say that may have the same structure effect before mentioned.

本発明の電力用半導体素子の耐圧構造部の要部断面図（その１）である。It is principal part sectional drawing (the 1) of the pressure | voltage resistant structure part of the power semiconductor element of this invention. 本発明の電力用半導体素子の耐圧構造部の要部断面図（その２）である。It is principal part sectional drawing (the 2) of the pressure | voltage resistant structure part of the power semiconductor element of this invention. 本発明の電力用半導体素子の耐圧構造部の要部断面図（その３）である。It is principal part sectional drawing (the 3) of the pressure | voltage resistant structure part of the power semiconductor element of this invention. 本発明の電力用半導体素子の耐圧構造部の要部断面図（その４）である。It is principal part sectional drawing (the 4) of the pressure | voltage resistant structure part of the power semiconductor element of this invention. 本発明の電力用半導体素子平面図（ａ）と（ａ）の円形点線内の角部の耐圧構造部の平面図（ｂ）（その１）である。It is the top view (b) (the 1) of the power semiconductor element top view (a) of this invention, and the pressure | voltage resistant structure part of the corner | angular part in the circular dotted line of (a). 本発明の電力用半導体素子平面図（ａ）と（ａ）の円形点線内の角部の耐圧構造部の平面図（ｂ）（その２）である。It is the top view (b) (the 2) of the power semiconductor element top view (a) of this invention, and the pressure | voltage resistant structure part of the corner | angular part in the circular dotted line of (a). 本発明の電力用半導体素子の角部の耐圧構造部の平面図（ａ）（その３）と、本発明の電力用半導体素子の角部の耐圧構造部の平面図（ｂ）（その４）である。Plan view (Part 3) of the voltage-resistant structure portion at the corner of the power semiconductor element of the present invention and Plan view (b) (Part 4) of the voltage-resistant structure portion at the corner of the power semiconductor element of the present invention. It is. 本発明の電力用半導体素子の角部の耐圧構造部の拡大平面図である。It is an enlarged plan view of the pressure | voltage resistant structure part of the corner | angular part of the power semiconductor element of this invention. 本発明の電力用半導体素子の製造方法を示す、前記図５−１（ｂ）の耐圧構造部のＸ−Ｘ’線での断面図（その１）である。FIG. 7 is a cross-sectional view (part 1) taken along line X-X ′ of the breakdown voltage structure portion of FIG. 5-1 (b), showing the method for manufacturing the power semiconductor device of the present invention. 本発明の電力用半導体素子の製造方法を示す、前記図５−１（ｂ）の耐圧構造部のＸ−Ｘ’線での断面図（その２）である。FIG. 6B is a cross-sectional view (part 2) taken along line X-X ′ of the breakdown voltage structure portion of FIG. 5-1 (b), showing the method for manufacturing the power semiconductor device of the present invention. 本発明の電力用半導体素子の製造方法を示す、前記図５−１（ｂ）の耐圧構造部のＸ−Ｘ’線での断面図（その３）である。FIG. 6 is a sectional view (No. 3) taken along line X-X ′ of the breakdown voltage structure portion of FIG. 5B, showing the method for manufacturing the power semiconductor device of the present invention. 本発明の電力用半導体素子の製造方法を示す、前記図５−１（ｂ）の耐圧構造部のＸ−Ｘ’線での断面図（その４）である。FIG. 6C is a cross-sectional view (part 4) taken along line X-X ′ of the breakdown voltage structure portion of FIG. 5B, showing the method for manufacturing the power semiconductor device of the present invention. 本発明の電力用半導体素子の角部の耐圧構造部の非コンタクト部を示す図５−２（ｂ）のＹ−Ｙ’線での断面図である。It is sectional drawing in the Y-Y 'line | wire of FIG. 5-2 (b) which shows the non-contact part of the pressure | voltage resistant structure part of the corner | angular part of the power semiconductor element of this invention. 従来の電力用半導体素子の耐圧構造部を示す要部断面図である。It is principal part sectional drawing which shows the pressure | voltage resistant structure part of the conventional semiconductor element for electric power. 本発明の電力用半導体素子の角部の耐圧構造部の平面図（ｂ）（その５）である。It is a top view (b) (the 5) of the pressure | voltage resistant structure part of the corner | angular part of the power semiconductor element of this invention. 本発明にかかる図１０のＤ−Ｄ'線断面図（その１）である。FIG. 11 is a sectional view taken along line DD ′ of FIG. 10 according to the present invention (part 1). 本発明にかかる図１０のＤ−Ｄ'線断面図（その２）である。FIG. 11 is a sectional view taken along line DD ′ of FIG. 10 according to the present invention (part 2). 本発明にかかる図１０のＤ−Ｄ'線断面図（その３）である。FIG. 11 is a sectional view taken along line DD ′ of FIG. 10 according to the present invention (part 3). 本発明にかかる図１０のＤ−Ｄ'線断面図（その４）である。FIG. 11 is a sectional view taken along line DD ′ of FIG. 10 according to the present invention (part 4).

１、… 半導体基板、一導電型半導体基板
２、… 活性領域
３、… 耐圧構造部
３−１… 耐圧構造部の直線部
３−２… 耐圧構造部の角部、コーナー部
４、４−１… p型ガードリング、他導電型ガードリング
５、… フィールド酸化膜、第一絶縁膜
６、… 層間絶縁膜、第二絶縁膜
７、７−１… 第一フィールドプレート、ポリシリコン膜
８、８−１、８−２、８−３… 第二フィールドプレート、金属膜
９、… 金属電極
１０、… p型ウエル領域、他導電型領域
Ａ，Ｂ，Ｃ… コンタクト部。 DESCRIPTION OF SYMBOLS 1, ... Semiconductor substrate, one conductivity type semiconductor substrate 2, ... Active region 3, ... Withstand voltage structure part 3-1, ... Straight line part of withstand voltage structure part 3-2 ... Corner | angular part, corner part 4, 4-1 of withstand voltage structure part ... p-type guard ring, other conductivity type guard ring 5, ... field oxide film, first insulating film 6, ... interlayer insulating film, second insulating film 7, 7-1 ... first field plate, polysilicon film 8, 8 -1, 8-2, 8-3 ... second field plate, metal film 9, ... metal electrode 10, ... p-type well region, other conductivity type regions A, B, C ... contact portions.

Claims

An active region having another conductivity type region and a metal electrode in contact with the region on the surface layer of the one conductivity type semiconductor substrate, and a breakdown voltage structure portion surrounding the active region, wherein the breakdown voltage structure portion includes a plurality of ring-shaped other conductive materials. And a ring-shaped field plate provided on the plurality of ring-shaped other-conductivity-type guard rings via the first insulating film, respectively. In semiconductor elements,
The ring-shaped field plate has a first field plate made of a conductive thin film and a second field plate made of a metal film,
The plurality of ring-shaped other conductivity type guard rings include a first ring-shaped other conductivity type guard ring provided with the first field plate via the first insulating film, the first field plate, and the first field plate. with dual field plate of said provided through the second insulating film a second field plate and the second ring-shaped opposite conductivity type guard ring provided on the,
At least one contact portion for contacting the plurality of ring-shaped other conductivity type guard rings, the first field plate, and the second field plate at the same potential is provided in each of the plurality of ring-shaped other conductivity type guard rings. power semiconductor device which is characterized that you have provided more.

The contact portion is an etching hole that penetrates the second insulating film, the first field plate, and the first insulating film and reaches the surface of the ring-shaped other conductivity type guard ring, and the second insulating film is etched away. 2. The power semiconductor device according to claim 1, wherein the second field plate is formed so as to cover and cover an etching hole having a diameter larger than an etching opening diameter of the first field plate .

A width of the second field plate is smaller than a width of the first field plate in the double field plate in a direction perpendicularly crossing the ring-shaped other conductivity type guard ring on the surface of the pressure-resistant structure portion. The power semiconductor device according to claim 1 .

The contact portion is provided at the corner portion of the pressure-resistant structure portion surrounding the active region with four straight sides and corner portions connecting the four sides in an arc shape. The power semiconductor device described.

The width of the arc-shaped portion of the plurality of ring-shaped other conductivity type guard rings positioned at the corner portion of the pressure-resistant structure portion is wider than the width of the linear four-side portion of the pressure-resistant structure portion. power semiconductor device according to 4.

The contact portion is an etching hole that penetrates the second insulating film, the first field plate, and the first insulating film and reaches the surface of the ring-shaped other conductivity type guard ring, and the second insulating film is etched away. A first contact portion that fills and covers the second field plate in an etching hole having a smaller diameter than the etching opening diameter of the first field plate, and the first insulating film on the surface of the ring-shaped other conductivity type guard ring The first field plate and the second insulating film are provided, and at least one of a second contact portion that covers and covers the second field plate in an etching hole in which only the second insulating film is opened. The power semiconductor device according to claim 5 .

7. The power semiconductor device according to claim 6, wherein the first field plate is made of polycrystalline silicon whose resistance is reduced by ion implantation or gas doping .

7. The power semiconductor device according to claim 6, wherein the second field plate is formed of a metal film of the same kind as that of the metal electrode formed in the active region .

The power semiconductor element according to claim 6, wherein the first insulating film is a thermal oxide film .

The power semiconductor element according to claim 6, wherein the second insulating film is an insulating film deposited by a CVD method .

8. The power semiconductor element according to claim 7, wherein the second insulating film is formed by oxidizing a first field plate formed of polycrystalline silicon .

3. The electric power according to claim 2, wherein a region where the surface of the first field plate is exposed is provided at the center of the surface of the ring-shaped other conductivity type guard ring in the etching hole formed in the contact portion . Semiconductor element.

The contact portion is provided at the corner portion of the pressure-resistant structure portion surrounding the active region with four straight sides and a corner portion connecting the four sides in an arc shape. The power semiconductor device described.

The width of the arc-shaped portion of the plurality of ring-shaped other conductivity type guard rings positioned at the corner portion of the pressure-resistant structure portion is wider than the width of the linear four-side portion of the pressure-resistant structure portion. 14. The power semiconductor device according to 13 .

The contact portion is an etching hole that penetrates the second insulating film, the first field plate, and the first insulating film and reaches the surface of the ring-shaped other conductivity type guard ring, and the second insulating film is etched away. A first contact portion that fills and covers the second field plate in an etching hole having a smaller diameter than the etching opening diameter of the first field plate, and the first insulating film on the surface of the ring-shaped other conductivity type guard ring The first field plate and the second insulating film are provided, and at least one of a second contact portion that covers and covers the second field plate in an etching hole in which only the second insulating film is opened. The power semiconductor element according to claim 14 .

16. The power semiconductor device according to claim 15, wherein the first field plate is made of polycrystalline silicon whose resistance is reduced by ion implantation or gas doping .

16. The power semiconductor device according to claim 15, wherein the second field plate is formed of the same kind of metal film as the metal electrode formed in the active region .

The power semiconductor element according to claim 15, wherein the first insulating film is a thermal oxide film .

16. The power semiconductor element according to claim 15, wherein the second insulating film is an insulating film deposited by a CVD method .

17. The power semiconductor device according to claim 16, wherein the second insulating film is formed by oxidizing a first field plate formed of polycrystalline silicon .