JP5197164B2

JP5197164B2 - Signal transmission device

Info

Publication number: JP5197164B2
Application number: JP2008144370A
Authority: JP
Inventors: 剛小林; 成一斉藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-06-02
Filing date: 2008-06-02
Publication date: 2013-05-15
Anticipated expiration: 2028-06-02
Also published as: JP2009290843A

Description

この発明は、２本の伝送線路からなる１対の伝送線路を用いて、差動信号と同相信号とを同時に伝送する信号伝送装置に関する。 The present invention relates to a signal transmission device that simultaneously transmits a differential signal and an in-phase signal using a pair of transmission lines composed of two transmission lines.

データ伝送を行う方法として、複数本の伝送線路を用いて、１度に複数ビットのデータを伝送するパラレル伝送と、１本の伝送線路を用いて、１ビットずつ順番にデータを伝送するシリアル伝送とが知られている。
近年では、伝送速度の高速化に伴い、パラレル伝送において、伝送線路数が増加したり、伝送線路間にスキューが発生したりするという問題点が顕著になっている。そのため、高速伝送については、シリアル伝送が多く用いられている。 As a method of data transmission, parallel transmission that transmits multiple bits of data at once using multiple transmission lines and serial transmission that transmits data one bit at a time using one transmission line Is known.
In recent years, with the increase in transmission speed, problems such as an increase in the number of transmission lines and occurrence of skew between transmission lines have become prominent in parallel transmission. Therefore, serial transmission is often used for high-speed transmission.

また、特に電磁環境両立性（ＥＭＣ：Ｅｌｅｃｔｒｏ−ＭａｇｎｅｔｉｃＣｏｍｐａｔｉｂｉｌｉｔｙ）の観点から、シリアル伝送の中でも、２本の伝送線路を１対として、それぞれの伝送線路に対して互いに逆相の信号（差動信号）を伝送することによってデータ伝送を行う差動伝送が多く用いられている。
ここで、差動伝送では、差動信号が電磁界的に互いに結合して伝送されるので、外部への不要輻射が少なくなるという特徴がある。また、外部からのノイズは、同相信号として１対の伝送線路に重畳するが、差動伝送では、受信時に２本の伝送線路の信号の差分をデータとして取り出すので、同相成分であるノイズが相殺されるという特徴がある。 In particular, from the viewpoint of electromagnetic compatibility (EMC: Electro-Magnetic Compatibility), among serial transmissions, two transmission lines are paired, and signals of opposite phases to each transmission line (differential signals). ) Is often used for data transmission by transmitting data.
Here, the differential transmission has a feature that unnecessary radiation to the outside is reduced because the differential signals are electromagnetically coupled to each other and transmitted. In addition, noise from the outside is superimposed on a pair of transmission lines as an in-phase signal, but in differential transmission, the difference between the signals of the two transmission lines is extracted as data during reception. There is a feature that it is offset.

なお、データ伝送では、受信の際に各ビットを正確に取り込むためのタイミングクロックが必要になる。パラレル伝送では、データ信号用の伝送線路とは別にクロック線を設け、クロック線を用いてクロック信号を直接伝送する方法が一般的である。
これに対して、シリアル伝送では、伝送線路数の増加を避けるために、クロック線を設けてクロック信号を伝送するのではなく、ある一定の割合以上で必ず信号の変化が起こるようにデータを符号化し、受信側で信号の変化タイミングを検出することにより、クロックを再生する方法（ＣＤＲ：ＣｌｏｃｋＤａｔａＲｅｃｏｖｅｒｙ）が用いられている。 In data transmission, a timing clock is required to accurately capture each bit at the time of reception. In parallel transmission, a method of providing a clock line separately from a transmission line for data signals and directly transmitting a clock signal using the clock line is generally used.
On the other hand, in serial transmission, in order to avoid an increase in the number of transmission lines, a clock signal is not transmitted by providing a clock line, but data is encoded such that a signal change always occurs at a certain rate or more. And a method of regenerating the clock (CDR: Clock Data Recovery) by detecting the signal change timing on the receiving side.

クロック線を用いてクロック信号を直接伝送する場合には、クロック線の他に、信号の帰還線路となるリターン線が必要になる。このとき、シングルエンド信号のパラレル伝送やシリアル伝送の場合であれば、グランド線とも呼ばれるリターン線が、データ信号用にもとから設けられているので、クロック信号用の伝送線路を１本追加すればよい。
しかしながら、差動信号のシリアル伝送の場合には、互いに逆相の信号が伝送されるので、リターン線が不要となり設けられていない。そのため、クロックをシングルエンド信号として伝送する場合も、差動信号として伝送する場合も、２本の伝送線路を追加する必要がある。この場合には、データ信号用の２本の伝送線路に加えて、クロック信号用の２本の伝送線路を追加することとなり、伝送線路の数が倍増してコストが上がるとともに、構成が複雑になるという問題点があった。 When a clock signal is directly transmitted using a clock line, a return line serving as a signal feedback line is required in addition to the clock line. At this time, in the case of parallel transmission or serial transmission of a single-ended signal, a return line, also called a ground line, is originally provided for the data signal, so one transmission line for the clock signal is added. That's fine.
However, in the case of serial transmission of differential signals, signals with opposite phases are transmitted, and thus a return line is unnecessary and is not provided. Therefore, it is necessary to add two transmission lines both when transmitting the clock as a single-ended signal and when transmitting the clock as a differential signal. In this case, in addition to the two transmission lines for the data signal, two transmission lines for the clock signal are added, the number of transmission lines is doubled, the cost is increased, and the configuration is complicated. There was a problem of becoming.

また、受信側でクロックを再生する場合には、クロックを再生するために、データ伝送に先立ってクロック再生用の信号（プリアンブル）を伝送する必要がある。そのため、例えばフレーム長が短く分割されている場合には、データ伝送効率が低下するという問題点があった。また、複数（３台以上）の信号伝送装置が接続されて相互にデータ伝送を行うマルチポイント接続の場合には、送信装置が切り替わるたびにクロックを再生するための時間が必要となり、さらにデータ伝送効率が低下するという問題点があった。
また、１度再生されたクロックも、そのタイミングの維持または追従のために、一定の割合以上の頻度で信号の変化が起こるようにデータを符号化する必要がある。そのため、この符号化により、本来のデータのビット量よりも多くのビット量のデータを伝送することになり、データ伝送効率がさらに低下するという問題点があった。 When the clock is regenerated on the receiving side, it is necessary to transmit a clock regenerating signal (preamble) prior to data transmission in order to regenerate the clock. Therefore, for example, when the frame length is short and divided, there is a problem that the data transmission efficiency is lowered. In addition, in the case of multipoint connection in which a plurality of (three or more) signal transmission apparatuses are connected to perform data transmission with each other, it takes time to regenerate the clock every time the transmission apparatus is switched. There was a problem that efficiency decreased.
In addition, in order to maintain or follow the timing of the once regenerated clock, it is necessary to encode data so that the signal changes at a frequency of a certain rate or more. For this reason, this encoding has a problem in that data having a bit amount larger than the original bit amount is transmitted, and the data transmission efficiency is further reduced.

そこで、これらの問題点を解決するために、データを差動信号として伝送する２本で１対の伝送線路（以下、「ペア線路」と称する）に、クロックを同相信号として重畳し、異なる信号を同じ伝送線路で伝送することが考えられる。
異なる信号を同じ伝送線路で伝送する発明としては、例えば以下のものが挙げられる。 Therefore, in order to solve these problems, a clock is superimposed as an in-phase signal on two pairs of transmission lines (hereinafter referred to as “pair lines”) that transmit data as differential signals, and are different. It is conceivable to transmit the signal through the same transmission line.
Examples of the invention for transmitting different signals through the same transmission line include the following.

従来の信号伝送システムは、１対の伝送線路（ペア線路）のそれぞれの終端抵抗の中間電位点に接続されたシングルエンド送受信回路を備えている。シングルエンド送受信回路からシングルエンド信号として出力されたクロックは、同相信号としてペア線路に重畳され、差動送受信回路から出力された差動信号とともにペア線路を伝送される（例えば、特許文献１参照）。
このように、ペア線路を用いて差動信号と同相信号とを伝送することにより、伝送線路の数を倍増させることなく、また、データ伝送効率を下げることなく差動信号と同相信号とを伝送することができる。 A conventional signal transmission system includes a single-end transmission / reception circuit connected to an intermediate potential point of each termination resistor of a pair of transmission lines (pair lines). The clock output from the single-end transmission / reception circuit as a single-end signal is superimposed on the pair line as an in-phase signal, and transmitted along the pair line together with the differential signal output from the differential transmission / reception circuit (for example, see Patent Document 1). ).
Thus, by transmitting a differential signal and an in-phase signal using a pair line, the differential signal and the in-phase signal can be transmitted without doubling the number of transmission lines and without reducing the data transmission efficiency. Can be transmitted.

特開２００２−２０４２７２号公報JP 2002-204272 A

しかしながら、従来技術には、次のような問題点があった。
従来の信号伝送システムにおいて、シングルエンド送受信回路は、ペア線路の終端抵抗の中間電位点に直接接続され、差動送受信回路は、ペア線路に直接接続されている。そのため、例えば差動信号送信回路およびシングルエンド送受信回路がともに信号を送信している場合には、ともにインピーダンスが低い状態となり、差動送受信回路から送信された差動信号の一部が、ペア線路の反対側の差動送受信回路に受信されることなく、シングルエンド送受信回路に受信される恐れがある。また、同様に、シングルエンド送受信回路から送信されたシングルエンド信号の一部が、ペア線路の反対側のシングルエンド送受信回路に受信されることなく、差動送受信回路に受信される恐れもある。
すなわち、従来の信号伝送システムでは、差動信号と同相信号（シングルエンド信号）とが十分にペア線路に伝送されないという問題点があった。 However, the prior art has the following problems.
In the conventional signal transmission system, the single-end transmission / reception circuit is directly connected to the intermediate potential point of the termination resistance of the pair line, and the differential transmission / reception circuit is directly connected to the pair line. Therefore, for example, when the differential signal transmission circuit and the single-end transmission / reception circuit both transmit signals, both impedances are in a low state, and a part of the differential signal transmitted from the differential transmission / reception circuit is a pair line. There is a possibility that the signal is received by the single-end transmission / reception circuit without being received by the differential transmission / reception circuit on the opposite side. Similarly, a part of the single end signal transmitted from the single end transmission / reception circuit may be received by the differential transmission / reception circuit without being received by the single end transmission / reception circuit on the opposite side of the pair line.
That is, the conventional signal transmission system has a problem that the differential signal and the in-phase signal (single end signal) are not sufficiently transmitted to the pair line.

また、同相信号を伝送する場合には、信号の帰還線路となるリターン線が必要になるが、従来の信号伝送システムでは、リターン線の構成が明確に示されていないので、同相信号を伝送できない恐れがあるという問題点もあった。
また、従来の信号伝送システムでは、シングルエンド送受信回路を終端抵抗の中間電位点に接続して同相信号を伝送しているので、複数（３台以上）の信号伝送装置が接続されたマルチポイント接続の場合には、ペア線路間の抵抗値が低下し、電位差が減少する。そのため、従来の信号伝送システムは、３台以上のデータ伝送に適応しないという問題点もあった。 In addition, when transmitting an in-phase signal, a return line as a signal feedback line is required. However, in the conventional signal transmission system, the configuration of the return line is not clearly shown. There was also a problem that transmission could not be performed.
Moreover, in the conventional signal transmission system, a single-end transmission / reception circuit is connected to the intermediate potential point of the terminating resistor to transmit the in-phase signal, so that a multipoint in which a plurality (three or more) of signal transmission devices are connected. In the case of connection, the resistance value between the pair lines decreases, and the potential difference decreases. For this reason, the conventional signal transmission system has a problem that it is not suitable for data transmission of three or more units.

この発明は、上記のような課題を解決するためになされたものであって、その目的は、差動信号と同相信号とを分離して、差動信号と同相信号とを、１対の伝送線路を用いて確実に伝送するとともに、マルチポイント接続に対応することができる信号伝送装置を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to separate a differential signal and an in-phase signal into a pair of the differential signal and the in-phase signal. An object of the present invention is to provide a signal transmission device that can reliably transmit using a transmission line and can support multipoint connection.

この発明に係る信号伝送装置は、２本の伝送線路からなる１対の伝送線路を用いて、１対の差動信号、および１対の同相信号として重畳されたシングルエンド信号を伝送する信号伝送装置であって、１対の伝送線路から分岐して接続され、差動信号と同相信号とを送受信する送受信装置を備え、送受信装置は、差動信号と同相信号とを分離または合成して出力する分離合成回路と、分離合成回路との間で差動信号を送受信する差動送受信バッファと、分離合成回路との間でシングルエンド信号を送受信するシングルエンド送受信バッファとを備え、分離合成回路は、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなることにより、差動信号を通過させる差動信号通過手段と、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなることにより、同相信号を通過させるとともに、同相信号とシングルエンド信号とを相互に変換する同相信号通過手段とを含み、同相信号は、差動信号よりも低い周波数帯域の信号であり、差動信号通過手段は、コモンモードチョークコイルであり、同相信号通過手段は、１対の同相信号の各々に対応する２個のインダクタであるものである。
The signal transmission device according to the present invention uses a pair of transmission lines composed of two transmission lines to transmit a pair of differential signals and a single-ended signal superimposed as a pair of in-phase signals. A transmission device comprising a transmission / reception device that is branched and connected from a pair of transmission lines and transmits / receives a differential signal and an in-phase signal, and the transmission / reception device separates or combines the differential signal and the in-phase signal. Separate separation / synthesis circuit, differential transmission / reception buffer that transmits / receives differential signals to / from the separation / synthesis circuit, and single-end transmission / reception buffer that transmits / receives single-ended signals to / from the separation / synthesis circuit. The synthesizing circuit has a low impedance for the differential signal and a high impedance for the in-phase signal, thereby allowing the differential signal passing means to pass the differential signal and the low impedance to the in-phase signal. Scan and will, by a high impedance to the differential signal, the passing phase signal, look including an in-phase signal passing means for converting an in-phase signal and a single-ended signal to each other, in-phase signal Is a signal in a frequency band lower than that of the differential signal, the differential signal passing means is a common mode choke coil, and the in-phase signal passing means is a pair of in-phase signals corresponding to each of two pairs of in-phase signals. It is an inductor .

この発明の信号伝送装置によれば、１対の伝送線路から分岐して接続された送受信装置は、差動信号と同相信号とを分離または合成して出力する分離合成回路を有している。また、分離合成回路は、差動信号に対して低インピーダンスとなることにより、差動信号を通過させる差動信号通過手段と、同相信号に対して低インピーダンスとなることにより、同相信号を通過させる同相信号通過手段とを含んでいる。
そのため、差動信号と同相信号とを分離して、差動信号と同相信号とを、１対の伝送線路を用いて確実に伝送するとともに、マルチポイント接続に対応することができる。 According to the signal transmission device of the present invention, the transmission / reception device branched and connected from the pair of transmission lines has the separation / synthesis circuit for separating or synthesizing and outputting the differential signal and the in-phase signal. . In addition, the separation / combination circuit has a low impedance for the differential signal, so that the differential signal passing means for passing the differential signal, and the low impedance for the common mode signal, And in-phase signal passing means for passing.
Therefore, the differential signal and the in-phase signal can be separated, and the differential signal and the in-phase signal can be reliably transmitted using a pair of transmission lines, and multipoint connection can be supported.

以下、この発明の各実施の形態について図に基づいて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
なお、以下の実施の形態では、差動信号がデータで、シングルエンド信号がクロックである場合を例に挙げて説明するが、これに限定されず、例えば差動信号が画像データで、シングルエンド信号が音声データであってもよい。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts will be described with the same reference numerals.
In the following embodiments, the case where the differential signal is data and the single-ended signal is a clock will be described as an example. However, the present invention is not limited to this. For example, the differential signal is image data and the single-ended signal is single-ended. The signal may be audio data.

実施の形態１．
図１は、この発明の実施の形態１に係る信号伝送装置を示す回路図である。
図１において、この信号伝送装置は、１対の差動信号（ディファレンシャルモード）と１対の同相信号（コモンモード）とを伝送する２本の伝送線路１、２からなる１対の伝送線路３（以下、「ペア線路３」と称する）と、同相信号の帰還線路となるリターン線４と、ペア線路３から分岐して接続され、差動信号と同相信号とを送受信する複数の送受信装置５とを備えている。 Embodiment 1 FIG.
1 is a circuit diagram showing a signal transmission apparatus according to Embodiment 1 of the present invention.
In FIG. 1, this signal transmission device includes a pair of transmission lines 1 and 2 that transmit a pair of differential signals (differential mode) and a pair of in-phase signals (common mode). 3 (hereinafter referred to as “pair line 3”), a return line 4 serving as a feedback line for the in-phase signal, and a plurality of branches connected from the pair line 3 for transmitting and receiving differential signals and in-phase signals. And a transmission / reception device 5.

送受信装置５は、同相信号とシングルエンド信号とを互換するとともに、差動信号と同相信号とを分離または合成して出力する分離合成回路６と、分離合成回路６との間で差動信号を送受信する差動送受信バッファ７と、分離合成回路６との間でシングルエンド信号を送受信するシングルエンド送受信バッファ８とを有している。
また、ペア線路３の端部には、終端抵抗９が設けられており、リターン線４は、送受信装置５の基準電位となるシグナルグランド１０に接続されている。
また、複数の送受信装置５は、互いに同一の構成を有している。 The transmission / reception device 5 is compatible between the separation / combination circuit 6 and the separation / combination circuit 6 which are compatible with the in-phase signal and the single-ended signal and separate or combine the differential signal and the in-phase signal for output. A differential transmission / reception buffer 7 for transmitting / receiving signals and a single-end transmission / reception buffer 8 for transmitting / receiving single-ended signals to / from the separation / combination circuit 6 are provided.
A termination resistor 9 is provided at the end of the pair line 3, and the return line 4 is connected to a signal ground 10 that serves as a reference potential of the transmission / reception device 5.
The plurality of transmission / reception devices 5 have the same configuration.

以下、図２を参照しながら、送受信装置５の構成について詳細に説明する。
図２は、この発明の実施の形態１に係る送受信装置５を詳細に示す回路図である。
図２において、分離合成回路６は、コモンモードチョークコイル６１（差動信号通過手段）と、ディファレンシャルチョークコイル６２（同相信号通過手段）とを含んでいる。
コモンモードチョークコイル６１は、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなることにより、差動信号を通過させる。また、ディファレンシャルチョークコイル６２は、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなることにより、同相信号を通過させる。 Hereinafter, the configuration of the transmission / reception device 5 will be described in detail with reference to FIG.
FIG. 2 is a circuit diagram showing in detail the transmitting / receiving apparatus 5 according to the first embodiment of the present invention.
In FIG. 2, the separation / combination circuit 6 includes a common mode choke coil 61 (differential signal passing means) and a differential choke coil 62 (in-phase signal passing means).
The common mode choke coil 61 has a low impedance with respect to the differential signal and a high impedance with respect to the in-phase signal, thereby allowing the differential signal to pass. Further, the differential choke coil 62 has a low impedance for the in-phase signal and a high impedance for the differential signal, thereby allowing the in-phase signal to pass.

差動送受信バッファ７は、差動信号を送信する差動送信バッファ７１と、差動信号を受信する差動受信バッファ７２とを含んでいる。
また、シングルエンド送受信バッファ８は、シングルエンド信号を送信するシングルエンド送信バッファ８１と、シングルエンド信号を受信するシングルエンド受信バッファ８２とを含んでいる。 The differential transmission / reception buffer 7 includes a differential transmission buffer 71 that transmits a differential signal and a differential reception buffer 72 that receives the differential signal.
The single end transmission / reception buffer 8 includes a single end transmission buffer 81 for transmitting a single end signal and a single end reception buffer 82 for receiving a single end signal.

以下、上記構成の信号伝送装置において、送受信装置５がデータを送信する場合の動作について説明する。
まず、送信データは、差動送信バッファ７１に入力され、差動信号として分離合成回路６に入力される。また、クロックは、シングルエンド送信バッファ８１に入力され、シングルエンド信号として分離合成回路６に入力される。 Hereinafter, in the signal transmission apparatus having the above configuration, an operation when the transmission / reception apparatus 5 transmits data will be described.
First, transmission data is input to the differential transmission buffer 71 and input to the separation / synthesis circuit 6 as a differential signal. The clock is input to the single end transmission buffer 81 and input to the separation / synthesis circuit 6 as a single end signal.

続いて、分離合成回路６に入力されたシングルエンド信号は、同相信号に変換された後、差動信号と合成されてペア線路３に送信される。
ここで、コモンモードチョークコイル６１は、上述したように、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなる。そのため、差動送信バッファ７１とシングルエンド送信バッファ８１とが同時に送信を行う場合に、コモンモードチョークコイル６１は、差動信号を低インピーダンスでペア線路３に送信するとともに、同相信号が低インピーダンスとなっている差動送信バッファ７１に流れ込まないようブロックする。 Subsequently, the single-ended signal input to the separation / combination circuit 6 is converted into an in-phase signal, and then combined with the differential signal and transmitted to the pair line 3.
Here, as described above, the common mode choke coil 61 has a low impedance for the differential signal and a high impedance for the in-phase signal. Therefore, when the differential transmission buffer 71 and the single-end transmission buffer 81 perform transmission simultaneously, the common mode choke coil 61 transmits the differential signal to the pair line 3 with low impedance, and the in-phase signal has low impedance. It blocks so as not to flow into the differential transmission buffer 71.

また、ディファレンシャルチョークコイル６２は、上述したように、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなる。そのため、シングルエンド送信バッファ８１と差動送信バッファ７１とが同時に送信を行う場合に、ディファレンシャルチョークコイル６２は、同相信号を低インピーダンスでペア線路３に送信するとともに、差動信号が低インピーダンスとなっているシングルエンド送信バッファ８１に流れ込まないようブロックする。
これにより、差動信号と同相信号とが合成される。 Further, as described above, the differential choke coil 62 has a low impedance for the in-phase signal and a high impedance for the differential signal. Therefore, when the single-end transmission buffer 81 and the differential transmission buffer 71 perform transmission simultaneously, the differential choke coil 62 transmits the in-phase signal to the pair line 3 with low impedance, and the differential signal has low impedance. It blocks so as not to flow into the single-ended transmission buffer 81.
As a result, the differential signal and the in-phase signal are combined.

以下、上記構成の信号伝送装置において、送受信装置５がデータを受信する場合の動作について説明する。
送受信装置５から送信された差動信号および同相信号は、ペア線路３を伝送されて別の送受信装置５に受信され、分離合成回路６に入力される。
このとき、差動信号は、ペア線路３のみを通って伝送される。一方、同相信号は、リターン線４を帰還線路として伝送される。
また、ペア線路３の端部に設けられた終端抵抗９は、ペア線路３の特性インピーダンスと同一またはその近傍の抵抗値を有しており、信号の反射が防止される。 Hereinafter, in the signal transmission apparatus having the above configuration, an operation when the transmission / reception apparatus 5 receives data will be described.
The differential signal and the in-phase signal transmitted from the transmission / reception device 5 are transmitted through the pair line 3, received by another transmission / reception device 5, and input to the separation / synthesis circuit 6.
At this time, the differential signal is transmitted only through the pair line 3. On the other hand, the in-phase signal is transmitted using the return line 4 as a feedback line.
Further, the terminating resistor 9 provided at the end of the pair line 3 has a resistance value that is the same as or close to the characteristic impedance of the pair line 3 and prevents signal reflection.

続いて、分離合成回路６に入力された差動信号および同相信号は、差動信号および同相信号に分離され、同相信号は、さらにシングルエンド信号に変換される。
ここで、コモンモードチョークコイル６１は、ペア線路３を伝送された差動信号および同相信号のうち、同相信号をブロックし、差動信号のみを差動受信バッファ７２に出力する。
また、ディファレンシャルチョークコイル６２は、ペア線路３を伝送された差動信号および同相信号のうち、差動信号をブロックし、同相信号のみを差動受信バッファ７２に出力する。
これにより、差動信号と同相信号とが分離される。 Subsequently, the differential signal and the in-phase signal input to the separation / combination circuit 6 are separated into the differential signal and the in-phase signal, and the in-phase signal is further converted into a single-ended signal.
Here, the common mode choke coil 61 blocks the in-phase signal out of the differential signal and the in-phase signal transmitted through the pair line 3, and outputs only the differential signal to the differential reception buffer 72.
The differential choke coil 62 blocks the differential signal among the differential signal and the in-phase signal transmitted through the pair line 3 and outputs only the in-phase signal to the differential reception buffer 72.
Thereby, the differential signal and the in-phase signal are separated.

分離された差動信号は、差動受信バッファ７２に入力され、データが取り出される。また、シングルエンド信号に変換されたクロック信号は、シングルエンド受信バッファ８２に入力され、クロックが取り出される。また、このクロックタイミングに基づいて、データが復元される。 The separated differential signal is input to the differential reception buffer 72 and data is extracted. The clock signal converted into the single end signal is input to the single end reception buffer 82, and the clock is extracted. Also, data is restored based on this clock timing.

この発明の実施の形態１に係る信号伝送装置によれば、送受信装置５は、差動信号と同相信号とを分離または合成して出力する分離合成回路６を有している。また、分離合成回路６は、差動信号を通過させるコモンモードチョークコイル６１と、同相信号を通過させるディファレンシャルチョークコイル６２とを含んでいる。
そのため、一方の送受信バッファに他方のモードの信号の影響を与えることなく差動信号と同相信号とを分離して、差動信号と同相信号とを、ペア線路３を用いて確実に伝送することができる。また、コモンモードチョークコイル６１およびディファレンシャルチョークコイル６２を用いることにより、簡素な構成で効率的に差動信号と同相信号とを合成および分離することができる。 According to the signal transmission device according to the first embodiment of the present invention, the transmission / reception device 5 includes the separation / combination circuit 6 that separates or synthesizes and outputs the differential signal and the in-phase signal. Further, the separation / combination circuit 6 includes a common mode choke coil 61 that allows a differential signal to pass therethrough and a differential choke coil 62 that allows an in-phase signal to pass therethrough.
Therefore, the differential signal and the in-phase signal are separated from each other without affecting the signal of the other mode in one transmission / reception buffer, and the differential signal and the in-phase signal are reliably transmitted using the pair line 3. can do. Further, by using the common mode choke coil 61 and the differential choke coil 62, a differential signal and an in-phase signal can be efficiently synthesized and separated with a simple configuration.

また、差動信号と同相信号とを分離または合成して出力する分離合成回路６を有することにより、１本の伝送線路をリターン線４として追加するだけで、ペア線路３を用いて差動信号と同相信号とを同時に伝送することができる。
また、送受信装置５がペア線路３から分岐して接続されているので、ペア線路３に３台以上の送受信装置５が接続されたマルチポイント接続の双方向通信に適用することができる。 Further, by having the separation / combination circuit 6 that separates or synthesizes and outputs the differential signal and the in-phase signal, a pair of transmission lines 3 can be used for differential operation only by adding one transmission line as the return line 4. Signals and in-phase signals can be transmitted simultaneously.
Further, since the transmission / reception device 5 is branched and connected from the pair line 3, it can be applied to multipoint connection bidirectional communication in which three or more transmission / reception devices 5 are connected to the pair line 3.

実施の形態２．
図３は、この発明の実施の形態２に係る送受信装置５Ａを詳細に示す回路図である。
図３において、分離合成回路６Ａは、図２に示した分離合成回路６に加えて、第１キャパシタ６３と、第２キャパシタ６４と、プルアップ抵抗６５と、プルダウン抵抗６６とを含んでいる。
その他の構成については、実施の形態１と同様であり、その説明は省略する。 Embodiment 2. FIG.
FIG. 3 is a circuit diagram showing in detail a transceiver 5A according to Embodiment 2 of the present invention.
In FIG. 3, the separating / combining circuit 6A includes a first capacitor 63, a second capacitor 64, a pull-up resistor 65, and a pull-down resistor 66 in addition to the separating / combining circuit 6 shown in FIG.
Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

以下、分離合成回路６Ａの詳細な構成および機能について説明する。なお、コモンモードチョークコイル６１およびディファレンシャルチョークコイル６２については、上述した実施の形態１と同様なので、説明を省略する。
第１キャパシタ６３は、ディファレンシャルチョークコイル６２に設けられ、ペア線路３間に生じる直流的な短絡を防止する。 Hereinafter, a detailed configuration and function of the separation / synthesis circuit 6A will be described. Note that the common mode choke coil 61 and the differential choke coil 62 are the same as those in the first embodiment described above, and a description thereof will be omitted.
The first capacitor 63 is provided in the differential choke coil 62 and prevents a DC short circuit that occurs between the pair lines 3.

第２キャパシタ６４は、ディファレンシャルチョークコイル６２とシングルエンド送受信バッファ８との間に設けられ、シングルエンド信号の直流成分を除去する。
そのため、シングルエンド信号を送信する場合に、シングルエンド信号は、０Ｖを中心として振幅が変化する信号となり、シングルエンド信号のもつ不要なオフセットがペア線路３に伝わることを防止することができる。また、シングルエンド信号を受信する場合には、ペア線路３からの不要なオフセットが除去される。 The second capacitor 64 is provided between the differential choke coil 62 and the single-end transmission / reception buffer 8 and removes the DC component of the single-end signal.
Therefore, when a single end signal is transmitted, the single end signal becomes a signal whose amplitude changes around 0 V, and it is possible to prevent unnecessary offset of the single end signal from being transmitted to the pair line 3. Moreover, when receiving a single end signal, the unnecessary offset from the pair line 3 is removed.

プルアップ抵抗６５およびプルダウン抵抗６６は、第２キャパシタ６４とシングルエンド送受信バッファ８との接続点と、電源およびシグナルグランド１０との間にそれぞれ設けられている。プルアップ抵抗６５およびプルダウン抵抗６６は、第２キャパシタ６４により直流成分が除去されたシングルエンド信号の受信信号に対して、直流成分を付加する。
これにより、シングルエンド信号の受信信号は、０Ｖを中心電圧とした信号から、シングルエンド受信バッファ８２の受信レベルに適合した中心電圧の信号に変換される。 The pull-up resistor 65 and the pull-down resistor 66 are respectively provided between the connection point between the second capacitor 64 and the single-end transmission / reception buffer 8 and the power source and the signal ground 10. The pull-up resistor 65 and the pull-down resistor 66 add a DC component to the single-ended signal received signal from which the DC component has been removed by the second capacitor 64.
Thereby, the reception signal of the single end signal is converted from the signal having 0V as the center voltage into the signal of the center voltage suitable for the reception level of the single end reception buffer 82.

この発明の実施の形態２に係る信号伝送装置によれば、分離合成回路６Ａは、第１キャパシタ６３と第２キャパシタ６４とを含んでいるので、シングルエンド送受信バッファ８とペア線路３との間で不要な直流成分を除去することができるとともに、ペア線路３間に生じる直流的な短絡を防止することができる。
また、分離合成回路６Ａは、プルアップ抵抗６５およびプルダウン抵抗６６を含んでいるので、シングルエンド信号の受信信号を、シングルエンド受信バッファ８２の受信レベルに適合した中心電圧の信号に変換することができる。 According to the signal transmission apparatus according to the second embodiment of the present invention, the separation / combination circuit 6A includes the first capacitor 63 and the second capacitor 64, and therefore, between the single-end transmission / reception buffer 8 and the pair line 3. Thus, an unnecessary DC component can be removed and a DC short circuit occurring between the pair lines 3 can be prevented.
Further, since the separation / combination circuit 6A includes the pull-up resistor 65 and the pull-down resistor 66, it is possible to convert the reception signal of the single-end signal into a signal having a center voltage suitable for the reception level of the single-end reception buffer 82. it can.

実施の形態３．
図４は、この発明の実施の形態３に係る送受信装置５Ｂを詳細に示す回路図である。
図４において、分離合成回路６Ｂは、図２に示した分離合成回路６に加えて、直列共振回路６７を含んでいる。
その他の構成については、実施の形態１と同様であり、その説明は省略する。 Embodiment 3 FIG.
FIG. 4 is a circuit diagram showing in detail a transceiver 5B according to Embodiment 3 of the present invention.
In FIG. 4, the separation / synthesis circuit 6 </ b> B includes a series resonance circuit 67 in addition to the separation / synthesis circuit 6 shown in FIG. 2.
Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

以下、分離合成回路６Ｂの詳細な構成および機能について説明する。なお、コモンモードチョークコイル６１およびディファレンシャルチョークコイル６２については、上述した実施の形態１と同様なので、説明を省略する。
直列共振回路６７は、ディファレンシャルチョークコイル６２とシングルエンド送受信バッファ８との間に設けられ、インダクタとキャパシタとを直列に接続した構成を有している。 Hereinafter, the detailed configuration and function of the separation / synthesis circuit 6B will be described. Note that the common mode choke coil 61 and the differential choke coil 62 are the same as those in the first embodiment described above, and a description thereof will be omitted.
The series resonance circuit 67 is provided between the differential choke coil 62 and the single-end transmission / reception buffer 8 and has a configuration in which an inductor and a capacitor are connected in series.

ここで、インダクタとキャパシタとを直列に接続すると、特定の周波数帯域の信号に対して低インピーダンスとなり、その他の周波数帯域の信号に対して高インピーダンスとなる。すなわち、直列共振回路６７は、バンドパスフィルタとして機能する。
そこで、同相信号であるクロック信号の周波数帯域を、直列共振回路６７の通過帯域と適合させることにより、シングルエンド送受信バッファ８とペア線路３との間で、クロック信号成分のみが伝送される。 Here, when an inductor and a capacitor are connected in series, a low impedance is obtained for a signal in a specific frequency band, and a high impedance is obtained for a signal in another frequency band. That is, the series resonance circuit 67 functions as a band pass filter.
Therefore, only the clock signal component is transmitted between the single-ended transmission / reception buffer 8 and the pair line 3 by matching the frequency band of the clock signal that is an in-phase signal with the pass band of the series resonance circuit 67.

この発明の実施の形態３に係る信号伝送装置によれば、分離合成回路６Ｂは、直列共振回路６７を含んでいるので、シングルエンド送受信バッファ８とペア線路３との間で不要な周波数帯域のノイズを除去して信号を伝送することができる。
なお、この実施の形態３に示した分離合成回路６Ｂを、上記実施の形態２で示した分離合成回路６Ａと併用してもよい。 According to the signal transmission apparatus according to the third embodiment of the present invention, the separation / combination circuit 6B includes the series resonance circuit 67, so that an unnecessary frequency band between the single-end transmission / reception buffer 8 and the pair line 3 is obtained. Noise can be removed and the signal transmitted.
Note that the separation / synthesis circuit 6B shown in the third embodiment may be used together with the separation / synthesis circuit 6A shown in the second embodiment.

実施の形態４．
図５は、この発明の実施の形態４に係る送受信装置５Ｃを詳細に示す回路図である。
図５において、分離合成回路６Ｃは、図２に示した分離合成回路６に加えて、並列共振回路６８を含んでいる。
その他の構成については、実施の形態１と同様であり、その説明は省略する。 Embodiment 4 FIG.
FIG. 5 is a circuit diagram showing in detail a transceiver 5C according to Embodiment 4 of the present invention.
In FIG. 5, the separation / synthesis circuit 6 </ b> C includes a parallel resonance circuit 68 in addition to the separation / synthesis circuit 6 shown in FIG. 2.
Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

以下、分離合成回路６Ｃの詳細な構成および機能について説明する。なお、コモンモードチョークコイル６１およびディファレンシャルチョークコイル６２については、上述した実施の形態１と同様なので、説明を省略する。
並列共振回路６８は、ディファレンシャルチョークコイル６２とシングルエンド送受信バッファ８との接続点と、シグナルグランド１０との間に設けられ、インダクタとキャパシタとを並列に接続した構成を有している。 Hereinafter, a detailed configuration and function of the separation / synthesis circuit 6C will be described. Note that the common mode choke coil 61 and the differential choke coil 62 are the same as those in the first embodiment described above, and a description thereof will be omitted.
The parallel resonant circuit 68 is provided between a connection point between the differential choke coil 62 and the single-ended transmission / reception buffer 8 and the signal ground 10 and has a configuration in which an inductor and a capacitor are connected in parallel.

ここで、インダクタとキャパシタとを並列に接続すると、特定の周波数帯域の信号に対して高インピーダンスとなり、その他の周波数帯域の信号に対して低インピーダンスとなる。すなわち、並列共振回路６８は、バンドエリミネーションフィルタとして機能する。
そこで、同相信号であるクロック信号の周波数帯域を、並列共振回路６８の阻止帯域と適合させることにより、クロック信号の信号帯域外の信号成分を除去し、シングルエンド送受信バッファ８とペア線路３との間で、クロック信号成分のみが伝送される。 Here, when the inductor and the capacitor are connected in parallel, a high impedance is obtained for a signal in a specific frequency band, and a low impedance is obtained for signals in other frequency bands. That is, the parallel resonance circuit 68 functions as a band elimination filter.
Therefore, by adapting the frequency band of the clock signal that is an in-phase signal to the stop band of the parallel resonance circuit 68, signal components outside the signal band of the clock signal are removed, and the single-ended transmission / reception buffer 8 and the pair line 3 In between, only the clock signal component is transmitted.

この発明の実施の形態４に係る信号伝送装置によれば、分離合成回路６Ｃは、並列共振回路６８を含んでいるので、シングルエンド送受信バッファ８とペア線路３との間で不要な周波数帯域のノイズを除去して信号を伝送することができる。
なお、この実施の形態４に示した分離合成回路６Ｃを、上記実施の形態２で示した分離合成回路６Ａと併用してもよい。 According to the signal transmission apparatus according to the fourth embodiment of the present invention, the separation / combination circuit 6C includes the parallel resonance circuit 68, so that an unnecessary frequency band between the single-end transmission / reception buffer 8 and the pair line 3 is obtained. Noise can be removed and the signal transmitted.
The separation / synthesis circuit 6C shown in the fourth embodiment may be used in combination with the separation / synthesis circuit 6A shown in the second embodiment.

実施の形態５．
図６は、この発明の実施の形態５に係る送受信装置５Ｄを詳細に示す回路図である。
図６において、分離合成回路６Ｄは、図２に示した分離合成回路６に加えて、絶縁トランス型共振回路６９を含んでいる。
また、上記実施の形態１〜４では、リターン線４がシグナルグランド１０に接続されているとしたが、この実施の形態５では、リターン線４は、送受信装置５Ｄの筐体や大地に接続されるフレームグランド１１に接続されている。
その他の構成については、実施の形態１と同様であり、その説明は省略する。 Embodiment 5 FIG.
FIG. 6 is a circuit diagram showing in detail a transceiver 5D according to Embodiment 5 of the present invention.
In FIG. 6, the separation / synthesis circuit 6 </ b> D includes an insulating transformer type resonance circuit 69 in addition to the separation / synthesis circuit 6 shown in FIG. 2.
In the first to fourth embodiments, the return line 4 is connected to the signal ground 10. However, in the fifth embodiment, the return line 4 is connected to the casing or the ground of the transmission / reception device 5D. Connected to the frame ground 11.
Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

以下、分離合成回路６Ｄの詳細な構成および機能について説明する。なお、コモンモードチョークコイル６１およびディファレンシャルチョークコイル６２については、上述した実施の形態１と同様なので、説明を省略する。
絶縁トランス型共振回路６９は、ディファレンシャルチョークコイル６２と、シングルエンド送受信バッファ８と、シグナルグランド１０と、フレームグランド１１との間に設けられ、絶縁トランスとキャパシタとを並列に接続した構成を有している。また、絶縁トランスのペア線路３側の一方は、フレームグランド１１に接続されたリターン線４に接続されている。 Hereinafter, a detailed configuration and function of the separation / synthesis circuit 6D will be described. Note that the common mode choke coil 61 and the differential choke coil 62 are the same as those in the first embodiment described above, and a description thereof will be omitted.
The insulation transformer type resonance circuit 69 is provided between the differential choke coil 62, the single-ended transmission / reception buffer 8, the signal ground 10, and the frame ground 11, and has a configuration in which an insulation transformer and a capacitor are connected in parallel. ing. Further, one side of the insulating transformer on the pair line 3 side is connected to a return line 4 connected to the frame ground 11.

ここで、絶縁トランスとキャパシタとを並列に接続すると、ペア線路３とシングルエンド送受信バッファ８とが電気的に絶縁されるとともに、特定の周波数帯域の信号に対して高インピーダンスとなり、その他の周波数帯域の信号に対して低インピーダンスとなる。すなわち、絶縁トランス型共振回路６９は、バンドエリミネーションフィルタとして機能する。
そこで、同相信号であるクロック信号の周波数帯域を、絶縁トランス型共振回路６９の阻止帯域と適合させることにより、クロック信号の信号帯域外の信号成分を除去し、シングルエンド送受信バッファ８とペア線路３との間で、クロック信号成分のみが伝送される。 Here, when the isolation transformer and the capacitor are connected in parallel, the pair line 3 and the single-ended transmission / reception buffer 8 are electrically isolated and have high impedance with respect to a signal in a specific frequency band. It becomes a low impedance to the signal of. That is, the insulating transformer type resonance circuit 69 functions as a band elimination filter.
Therefore, by adjusting the frequency band of the clock signal, which is an in-phase signal, to the stop band of the isolation transformer type resonance circuit 69, signal components outside the signal band of the clock signal are removed, and the single-end transmission / reception buffer 8 and the pair line 3, only the clock signal component is transmitted.

この発明の実施の形態５に係る信号伝送装置によれば、分離合成回路６Ｄは、絶縁トランス型共振回路６９を含んでいるので、シングルエンド送受信バッファ８とペア線路３との間で不要な周波数帯域のノイズを除去して信号を伝送することができる。
なお、この実施の形態５に示した分離合成回路６Ｄを、上記実施の形態２で示した分離合成回路６Ａと併用してもよい。 According to the signal transmission apparatus according to the fifth embodiment of the present invention, the separation / combination circuit 6D includes the insulating transformer type resonance circuit 69, so that an unnecessary frequency is generated between the single-ended transmission / reception buffer 8 and the pair line 3. The signal can be transmitted by removing noise in the band.
Note that the separation / synthesis circuit 6D shown in the fifth embodiment may be used together with the separation / synthesis circuit 6A shown in the second embodiment.

実施の形態６．
図７は、この発明の実施の形態６に係る送受信装置５Ｅを詳細に示す回路図である。
図７において、分離合成回路６Ｅは、図２に示した分離合成回路６に加えて、ＰＬＬ回路７０（ＰＬＬ回路）を含んでいる。
その他の構成については、実施の形態１と同様であり、その説明は省略する。 Embodiment 6 FIG.
FIG. 7 is a circuit diagram showing in detail a transmitting / receiving apparatus 5E according to Embodiment 6 of the present invention.
In FIG. 7, the separation / synthesis circuit 6E includes a PLL circuit 70 (PLL circuit) in addition to the separation / synthesis circuit 6 shown in FIG.
Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

以下、分離合成回路６Ｅの詳細な構成および機能について説明する。なお、コモンモードチョークコイル６１およびディファレンシャルチョークコイル６２については、上述した実施の形態１と同様なので、説明を省略する。
ＰＬＬ回路７０は、ディファレンシャルチョークコイル６２とシングルエンド受信バッファ８２との間に設けられている。
一般的なＰＬＬ回路７０は、図８に示すように、位相比較器、ループフィルタ、ＶＣＯ（電圧制御発振器）および分周器を有している。なお、ＰＬＬ回路７０の構成は、図８のものに限定されない。 The detailed configuration and function of the separation / synthesis circuit 6E will be described below. Note that the common mode choke coil 61 and the differential choke coil 62 are the same as those in the first embodiment described above, and a description thereof will be omitted.
The PLL circuit 70 is provided between the differential choke coil 62 and the single end reception buffer 82.
As shown in FIG. 8, the general PLL circuit 70 includes a phase comparator, a loop filter, a VCO (voltage controlled oscillator), and a frequency divider. The configuration of the PLL circuit 70 is not limited to that shown in FIG.

ＰＬＬ回路７０においては、ループフィルタの時定数によって応答速度を変えることができる。例えば、時定数を小さくすれば、クロック同期の時間を早くすることができ、時定数を大きくすれば、耐ノイズ性を高めることができる。
ここで、ＰＬＬ回路７０を用いることで、クロック信号の抽出とともに、クロック信号の分周または逓倍も同時に行うことができる。 In the PLL circuit 70, the response speed can be changed by the time constant of the loop filter. For example, if the time constant is reduced, the clock synchronization time can be shortened, and if the time constant is increased, the noise resistance can be improved.
Here, by using the PLL circuit 70, the clock signal can be extracted and simultaneously the frequency division or multiplication of the clock signal can be performed.

この発明の実施の形態６に係る信号伝送装置によれば、分離合成回路６Ｅは、ＰＬＬ回路７０を含んでいるので、受信したクロック信号のノイズ成分を除去するとともに、ジッタを低減することができ、より確実なクロック信号を受信することができる。
なお、この実施の形態６に示した分離合成回路６Ｅを、上記実施の形態２で示した分離合成回路６Ａと併用してもよい。 According to the signal transmission device according to the sixth embodiment of the present invention, since the separation / combination circuit 6E includes the PLL circuit 70, the noise component of the received clock signal can be removed and the jitter can be reduced. A more reliable clock signal can be received.
Note that the separation / synthesis circuit 6E shown in the sixth embodiment may be used in combination with the separation / synthesis circuit 6A shown in the second embodiment.

なお、上記実施の形態１〜６では、同相信号を通過させる同相信号通過手段を、ディファレンシャルチョークコイル６２としたが、これに限定されない。
例えば、図９に示すように、２個のインダクタ１２を、ディファレンシャルチョークコイル６２の代わりに用いてもよい。 In the first to sixth embodiments, the in-phase signal passing means for passing the in-phase signal is the differential choke coil 62, but is not limited to this.
For example, as shown in FIG. 9, two inductors 12 may be used instead of the differential choke coil 62.

ここで、インダクタ１２は、周波数の低い信号に対して低インピーダンスとなり、周波数の高い信号に対して高インピーダンスとなる。
そこで、同相信号であるクロック信号を、差動信号であるデータ信号よりも低い周波数帯域の信号とすることにより、２個のインダクタ１２を用いて、同相信号のみを通過させることができ、ディファレンシャルチョークコイル６２と同等の機能を実現することができる。
この場合には、ディファレンシャルチョークコイル６２を用いるよりも安価かつ簡素な構成で、差動信号と同相信号とを合成および分離することができる。 Here, the inductor 12 has a low impedance for a low frequency signal and a high impedance for a high frequency signal.
Therefore, by making the clock signal, which is an in-phase signal, a signal in a lower frequency band than the data signal, which is a differential signal, only the in-phase signal can be passed using the two inductors 12. A function equivalent to that of the differential choke coil 62 can be realized.
In this case, the differential signal and the in-phase signal can be synthesized and separated with a cheaper and simpler configuration than when the differential choke coil 62 is used.

また、上記実施の形態１〜６では、リターン線４として１本の伝送線路を追加していたが、これに限定されない。
例えば、図１０に示すように、ペア線路３を外部電磁界から遮蔽するシールド１３を、リターン線４の代わりに同相信号の帰還線路として用いてもよい。
この場合には、従来のシールド付伝送線路を用いて差動伝送を行う場合と同様に、２本の伝送線路のみを用いることにより、差動信号と同相信号とを同時に伝送することができる。 Moreover, in the said Embodiment 1-6, although one transmission line was added as the return line 4, it is not limited to this.
For example, as shown in FIG. 10, a shield 13 that shields the pair line 3 from an external electromagnetic field may be used as a feedback line for an in-phase signal instead of the return line 4.
In this case, a differential signal and an in-phase signal can be transmitted simultaneously by using only two transmission lines, as in the case of performing differential transmission using a conventional shielded transmission line. .

また、上記実施の形態１〜６では、データを差動信号として伝送し、クロックをシングルエンド信号から同相信号に変換して伝送するとしたが、これに限定されず、データをシングルエンド信号から同相信号に変換して伝送し、クロックを差動信号として伝送してもよい。
また、上記実施の形態１〜６において、クロック信号は、必ずしもデータの最小変化周期に対応した信号である必要はなく、送信の際に分周した信号を送信し、受信後に逓倍してデータの復元に用いるなど、データの変化タイミングに同期したタイミング信号であってもよい。
また、上記実施の形態１〜６では、データ信号を送信する送受信装置５がクロック信号も同時に送信する構成となっている。しかしながら、これに限定されず、クロック信号を常に特定の送受信装置５から送信し、他の送受信装置５は常にクロック信号の受信のみを行う構成とし、それぞれシングルエンド送信バッファ８１またはシングルエンド受信バッファ８２の何れかのみを備えていてもよい。
これらの場合も、上記実施の形態１〜６と同様の効果を奏することができる。 In the first to sixth embodiments, data is transmitted as a differential signal, and a clock is converted from a single-ended signal to an in-phase signal. However, the present invention is not limited to this, and data is transmitted from a single-ended signal. The signal may be converted into an in-phase signal and transmitted, and the clock may be transmitted as a differential signal.
In the first to sixth embodiments, the clock signal does not necessarily need to be a signal corresponding to the minimum data change period. A signal divided at the time of transmission is transmitted, and after reception, the clock signal is multiplied to obtain the data It may be a timing signal synchronized with the data change timing, such as used for restoration.
In the first to sixth embodiments, the transmission / reception device 5 that transmits the data signal transmits the clock signal at the same time. However, the present invention is not limited to this, and the clock signal is always transmitted from a specific transmission / reception device 5, and the other transmission / reception devices 5 always receive only the clock signal. The single-end transmission buffer 81 or the single-end reception buffer 82 respectively. Any of these may be provided.
In these cases, the same effects as those of the first to sixth embodiments can be obtained.

この発明の実施の形態１に係る信号伝送装置を示す回路図である。1 is a circuit diagram illustrating a signal transmission device according to a first embodiment of the present invention. この発明の実施の形態１に係る送受信装置を詳細に示す回路図である。It is a circuit diagram which shows in detail the transmission / reception apparatus which concerns on Embodiment 1 of this invention. この発明の実施の形態２に係る送受信装置を詳細に示す回路図である。It is a circuit diagram which shows in detail the transmission / reception apparatus which concerns on Embodiment 2 of this invention. この発明の実施の形態３に係る送受信装置を詳細に示す回路図である。It is a circuit diagram which shows in detail the transmission / reception apparatus which concerns on Embodiment 3 of this invention. この発明の実施の形態４に係る送受信装置を詳細に示す回路図である。It is a circuit diagram which shows in detail the transmission / reception apparatus which concerns on Embodiment 4 of this invention. この発明の実施の形態５に係る送受信装置を詳細に示す回路図である。It is a circuit diagram which shows in detail the transmission / reception apparatus which concerns on Embodiment 5 of this invention. この発明の実施の形態６に係る送受信装置を詳細に示す回路図である。It is a circuit diagram which shows in detail the transmission / reception apparatus which concerns on Embodiment 6 of this invention. この発明の実施の形態６に係るＰＬＬ回路を示すブロック図である。It is a block diagram which shows the PLL circuit which concerns on Embodiment 6 of this invention. この発明の実施の形態１〜６に係る送受信装置を詳細に示す別の回路図である。It is another circuit diagram which shows in detail the transmission / reception apparatus which concerns on Embodiment 1-6 of this invention. この発明の実施の形態１〜６に係る信号伝送装置を示す別の回路図である。It is another circuit diagram which shows the signal transmission apparatus which concerns on Embodiment 1-6 of this invention.

Explanation of symbols

１、２伝送線路、３ペア線路、４リターン線、５、５Ａ〜５Ｅ送受信装置、６、６Ａ〜６Ｅ分離合成回路、７差動送受信バッファ、８シングルエンド送受信バッファ、９終端抵抗、１０シグナルグランド、１１フレームグランド、１２インダクタ、１３シールド、６１コモンモードチョークコイル（差動信号通過手段）、６２ディファレンシャルチョークコイル（同相信号通過手段）、６３第１キャパシタ、６４第２キャパシタ、６５プルアップ抵抗、６６プルダウン抵抗、６７直列共振回路、６８並列共振回路、６９絶縁トランス型共振回路、７０ＰＬＬ回路（位相同期回路）、７１差動送信バッファ、７２差動受信バッファ、８１シングルエンド送信バッファ、８２シングルエンド受信バッファ。 1, 2 Transmission line, 3 Pair line, 4 Return line, 5, 5A-5E Transmitter / receiver, 6, 6A-6E Separation / synthesis circuit, 7 Differential transmission / reception buffer, 8 Single-end transmission / reception buffer, 9 Termination resistor, 10 Signal ground 11 Frame ground 12 Inductor 13 Shield 61 Common mode choke coil (Differential signal passing means) 62 Differential choke coil (In-phase signal passing means) 63 First capacitor 64 Second capacitor 65 Pull-up resistor , 66 pull-down resistor, 67 series resonance circuit, 68 parallel resonance circuit, 69 isolation transformer type resonance circuit, 70 PLL circuit (phase synchronization circuit), 71 differential transmission buffer, 72 differential reception buffer, 81 single-ended transmission buffer, 82 Single-ended receive buffer.

Claims

A signal transmission device that transmits a pair of differential signals and a single-ended signal superimposed as a pair of in-phase signals using a pair of transmission lines composed of two transmission lines,
A transmission / reception device that is branched and connected from the pair of transmission lines and that transmits and receives the differential signal and the in-phase signal,
The transmission / reception device includes:
A separating and synthesizing circuit for separating or synthesizing and outputting the differential signal and the in-phase signal;
A differential transmission / reception buffer for transmitting / receiving the differential signal to / from the separation / synthesis circuit;
A single-end transmission / reception buffer for transmitting / receiving the single-end signal to / from the separation / synthesis circuit,
The separation and synthesis circuit is
Differential signal passing means for passing the differential signal by having a low impedance for the differential signal and a high impedance for the in-phase signal;
The in-phase signal has a low impedance and the differential signal has a high impedance, thereby allowing the in-phase signal to pass through and converting the in-phase signal and the single-ended signal to each other. Phase signal passing means;
Only including,
The in-phase signal is a signal having a lower frequency band than the differential signal,
The differential signal passing means is a common mode choke coil,
The signal transmission apparatus, wherein the common-mode signal passing means is two inductors corresponding to each of the pair of common-mode signals .

The separation and synthesis circuit is
A first capacitor provided in the in-phase signal passing means and preventing a DC short circuit between the two transmission lines;
A second capacitor provided between the in-phase signal passing means and the single-ended transmission / reception buffer, for removing a DC component of the single-ended signal;
A pull-up circuit that is provided between a connection point between the second capacitor and the single-ended transmission / reception buffer, and a power source and a ground, and that adds a DC component to the single-ended signal from which the DC component has been removed by the second capacitor. Up and pull down resistors,
The signal transmission device according to claim 1, further comprising:

The separation / synthesis circuit further includes a series resonance circuit that is provided between the in-phase signal passing means and the single-end transmission / reception buffer and passes only a frequency component of the single-end signal. The signal transmission apparatus according to claim 1 or 2 .

The separating and synthesizing circuit is further provided with a parallel resonant circuit that is provided between a connection point of the in-phase signal passing means and the single-ended transmission / reception buffer and a ground, and that flows a frequency component other than the single-ended signal to the ground. The signal transmission device according to claim 1 , wherein the signal transmission device is provided.

The separation / synthesis circuit is further provided between the in-phase signal passing means, the single-ended transmission / reception buffer, and the ground, and further includes an insulating transformer type resonance circuit that allows the frequency components other than the single-ended signal to flow to the ground. The signal transmission device according to claim 1 , wherein the signal transmission device is provided.

3. The signal according to claim 1, wherein the separation / synthesis circuit further includes a phase synchronization circuit provided between the in-phase signal passing means and the single-ended transmission / reception buffer. Transmission equipment.

A shield for shielding the transmission lines of the pair, the signal transmission apparatus according to any one of claims 1, characterized in that a return line comprising a feedback line of the phase signal to claim 6.