JP5195077B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP5195077B2 JP5195077B2 JP2008167841A JP2008167841A JP5195077B2 JP 5195077 B2 JP5195077 B2 JP 5195077B2 JP 2008167841 A JP2008167841 A JP 2008167841A JP 2008167841 A JP2008167841 A JP 2008167841A JP 5195077 B2 JP5195077 B2 JP 5195077B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- type diffusion
- bipolar transistor
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
1導電型拡散領域が形成されてなるバイポーラトランジスタを製造することができ、該バ
イポーラトランジスタを構成する全ての拡散領域を、自己整合的にイオン注入で形成する
ことができる。このように、上記製造方法では前記拡散領域の形成にレジストマスクを用いておらず、全ての拡散領域を、イオン注入により自己整合的に形成することができる。従って、上記製造方法は、前記拡散領域の少なくとも一方の形成にレジストマスクを用いる従来の製造方法のように、レジストマスク形成時のアライメントずれが発生することもない。このため、上記製造方法によって製造されるバイポーラトランジスタは、従来のバイポーラトランジスタに較べて、増幅率や耐圧等の電気特性のバラツキを抑制することができる。
図1は、本発明の製造対象であるバイポーラトランジスタの一例を示す図で、バイポーラトランジスタ100の要部の配置関係を模式的に示した平面図と、図中の一点鎖線A−Aでの断面図である。また、図2〜図4は、本実施形態によるバイポーラトランジスタ100の製造方法を説明する図で、バイポーラトランジスタ100の製造工程別の断面図である。尚、図2〜図4では、各工程でのバイポーラトランジスタ100の要部の配置関係が示された平面図を、必要に応じて示してある。
第1実施形態は、図1のバイポーラトランジスタ100を製造するにあたって、LOCOS酸化膜20の開口部H1aを介して先にP型拡散領域30を形成し、次に縮小された開口部H1を介して第1のN型拡散領域31をP型拡散領域30内に自己整合的に形成した。本実施形態は、第1実施形態と逆に、LOCOS酸化膜20の開口部を介して先に第1のN型拡散領域31を形成し、次に拡大され開口部を介してP型拡散領域30を自己整合的に形成するバイポーラトランジスタの製造方法に関する。
10 (N型)半導体基板
12 N型エピタキシャル層
20 LOCOS酸化膜
H1〜H3,H1a〜H3a,H1b 開口部
30 P型拡散領域(ベース領域)
31 第1のN型拡散領域(エミッタ領域)
32a,32b 第2のN型拡散領域(コレクタ領域)
Claims (4)
- 第1導電型半導体基板の表層部に、ベース領域である第2導電型拡散領域、エミッタ領域である第1の第1導電型拡散領域およびコレクタ領域である第2の第1導電型拡散領域を形成するバイポーラトランジスタの製造方法であって、
前記半導体基板上に、複数の開口部を有するLOCOS酸化膜を形成するLOCOS酸化膜形成工程と、
所定の前記開口部を介して不純物をイオン注入し、前記第2導電型拡散領域を形成する第2導電型拡散領域形成工程と、
前記第2導電型拡散領域形成工程後において、前記半導体基板を酸化処理し、前記LOCOS酸化膜を伸長させて、前記複数の開口部を縮小する開口部縮小工程と、
前記縮小された開口部を介して不純物をイオン注入し、前記第2導電型拡散領域内に前記第1の第1導電型拡散領域を形成し、前記第2導電型拡散領域に隣接する位置に前記第2の第1導電型拡散領域を形成する第1導電型拡散領域形成工程と、を有してなることを特徴とするバイポーラトランジスタの製造方法。 - 前記第2導電型拡散領域形成工程において、
前記LOCOS酸化膜形成工程において用いた窒化シリコン膜を前記半導体基板上に残したままの状態で、前記所定の開口部を介して不純物をイオン注入することを特徴とする請求項1に記載のバイポーラトランジスタの製造方法。 - 前記第1導電型拡散領域形成工程において、
前記窒化シリコン膜を前記半導体基板上に残したままの状態で、前記縮小された開口部を介して不純物をイオン注入することを特徴とする請求項2に記載のバイポーラトランジスタの製造方法。 - 基板面内において、前記第2導電型拡散領域、前記第1の第1導電型拡散領域および前記第2の第1導電型拡散領域を、所定の軸に対して対称的となるように形成することを特徴とする請求項1に記載のバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167841A JP5195077B2 (ja) | 2008-06-26 | 2008-06-26 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167841A JP5195077B2 (ja) | 2008-06-26 | 2008-06-26 | バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010389A JP2010010389A (ja) | 2010-01-14 |
JP5195077B2 true JP5195077B2 (ja) | 2013-05-08 |
Family
ID=41590528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008167841A Expired - Fee Related JP5195077B2 (ja) | 2008-06-26 | 2008-06-26 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5195077B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10811497B2 (en) | 2018-04-17 | 2020-10-20 | Silanna Asia Pte Ltd | Tiled lateral BJT |
US10700187B2 (en) | 2018-05-30 | 2020-06-30 | Silanna Asia Pte Ltd | Tiled lateral thyristor |
CN110611011A (zh) * | 2018-08-02 | 2019-12-24 | 深圳市芯思杰联邦国际科技发展有限公司 | Be离子扩散保护环雪崩光电探测器芯片及其制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69323614T2 (de) * | 1992-11-12 | 1999-06-17 | National Semiconductor Corp., Santa Clara, Calif. | Schmale Basis-Effekte vermeidendes Verfahren für einen Transistor |
-
2008
- 2008-06-26 JP JP2008167841A patent/JP5195077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010010389A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420000B2 (ja) | 半導体装置の製造方法 | |
JP2006278633A (ja) | 半導体装置の製造方法 | |
JP2009283784A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2015174197A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5195077B2 (ja) | バイポーラトランジスタの製造方法 | |
JP5994238B2 (ja) | 半導体装置の製造方法 | |
JP2775765B2 (ja) | 半導体装置の製造法 | |
JP5428121B2 (ja) | 半導体装置の製造方法 | |
KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2007201337A (ja) | 半導体装置及びその製造方法 | |
US8729662B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6216142B2 (ja) | 半導体装置の製造方法 | |
JP2005191202A (ja) | 半導体装置 | |
JP5248905B2 (ja) | 半導体素子およびその製造方法 | |
JP2012033841A (ja) | 半導体装置及びその製造方法 | |
JP3373995B2 (ja) | 高周波半導体装置とその製造方法 | |
JP2004031431A (ja) | 半導体装置およびその製造方法 | |
JPH11274491A (ja) | 半導体装置及びその製造方法 | |
JPS61201465A (ja) | トランジスタの製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JP2005285950A (ja) | 半導体装置及びその製造方法 | |
JPH01253963A (ja) | バイポーラトランジスタの製造方法 | |
JP2008251788A (ja) | 半導体装置 | |
JPS6372159A (ja) | 半導体集積回路装置 | |
JPH02240934A (ja) | Mos型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5195077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |