JP5194585B2 - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法 Download PDFInfo
- Publication number
- JP5194585B2 JP5194585B2 JP2007171701A JP2007171701A JP5194585B2 JP 5194585 B2 JP5194585 B2 JP 5194585B2 JP 2007171701 A JP2007171701 A JP 2007171701A JP 2007171701 A JP2007171701 A JP 2007171701A JP 5194585 B2 JP5194585 B2 JP 5194585B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- control
- mosfet
- semiconductor device
- power element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、このような点に鑑みてなされたものであり、パワー素子の制御端子を外部に導出することなく、また制御回路を動作させることなく、パワー素子の制御端子に駆動電圧を印加することができ、汎用の試験機でパワー素子の試験を行うことができる半導体装置の試験方法を提供することを目的とする。
図1は本発明の第1の実施の形態の半導体装置の構成を示す回路図である。この半導体装置は、図5〜図7に示す半導体装置と同様、パッケージ10の中にパワー素子であるMOSFET1と集積化された制御回路である制御IC2とを有している。パワー素子として、ここではMOSFETを例に説明するが、これに限らず、IGBTなどにも適用が可能である。
次に、上記のように構成された半導体装置の試験方法について説明する。
図1に示した場合と同様に、パワー素子(MOSFET)の主電極(ドレイン−ソース)間に所定の電圧を印加し、さらにパワー素子のゲートにも駆動電圧を印加してパワー素子の電気的特性を測定する。
図1に示した場合と同様に、パワー素子(MOSFET)の主電極(ドレイン−ソース)間に所定の電圧を印加し、さらにパワー素子のゲートにも駆動電圧を印加してパワー素子の電気的特性を測定する。
2 制御IC
3 直流電源
10 パッケージ
11〜15 外部端子
D1,D2 寄生ダイオード
D3,D11 ダイオード
OP1 誤差増幅器
R1,R11 抵抗
SW1,SW2 スイッチ
Tr1,Tr2 トランジスタ
Claims (5)
- パワー素子と、前記パワー素子を制御する集積化された制御回路とを同一パッケージに備えた半導体装置であって、
前記制御回路は、出力段に、直列接続された2つのトランジスタと、前記直列接続されたトランジスタにそれぞれ並列接続されたダイオードと、前記直列接続されたトランジスタの接続点から引き出され前記パワー素子への駆動信号を出力する出力電極と、前記直列接続されたトランジスタの一端である接地電極とを有し、
前記パワー素子の制御電極と前記出力電極とが接続され、前記接地電極を前記パッケージの外部に導出する接地端子を備えた半導体装置の試験方法において、
前記パワー素子のソース端子と前記制御回路の接地端子との間にあらかじめ定めた電圧を印加し、前記出力段の前記トランジスタに並列に接続された前記ダイオードを介して前記パワー素子の制御端子に電圧を加えることを特徴とする半導体装置の試験方法。 - 前記制御回路は前記パワー素子に流れる電流を検出するための電流検出用電極を有し、
前記電流検出用電極と前記パワー素子のソース電極とが前記パッケージの外部にそれぞれ導出されていることを特徴とする請求項1記載の半導体装置の試験方法。 - 前記パワー素子はソースパッドを備え、
電流検出用端子は前記ソースパッドに前記パッケージの内部にて接続されていることを特徴とする請求項1記載の半導体装置の試験方法。 - 前記制御回路の電流検出用端子と直列に接続されたスイッチを有し、
前記スイッチは、前記制御回路に電源供給が行われているときはオン、電源供給が行われていないときはオフとなることを特徴とする請求項3記載の半導体装置の試験方法。 - 半導体装置の試験のときには、
前記スイッチをオフし、
前記パワー素子のソース端子と前記制御回路の接地端子との間にあらかじめ定めた電圧を印加し、前記出力段の前記トランジスタに並列に接続された前記ダイオードを介して前記パワー素子の制御端子に電圧を加えることを特徴とする請求項4記載の半導体装置の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171701A JP5194585B2 (ja) | 2007-06-29 | 2007-06-29 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171701A JP5194585B2 (ja) | 2007-06-29 | 2007-06-29 | 半導体装置の試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010251A JP2009010251A (ja) | 2009-01-15 |
JP5194585B2 true JP5194585B2 (ja) | 2013-05-08 |
Family
ID=40325029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007171701A Expired - Fee Related JP5194585B2 (ja) | 2007-06-29 | 2007-06-29 | 半導体装置の試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5194585B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049341A (ja) * | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4144591B2 (ja) * | 2004-12-03 | 2008-09-03 | 株式会社デンソー | 半導体装置 |
-
2007
- 2007-06-29 JP JP2007171701A patent/JP5194585B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009010251A (ja) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10712208B2 (en) | Integrated temperature sensor for discrete semiconductor devices | |
US10782334B2 (en) | Testing MOS power switches | |
TWI509263B (zh) | 電壓檢測電路及用於測量電晶體特性之方法 | |
US7733105B2 (en) | Voltage clamp circuit and semiconductor device, overcurrent protection circuit, voltage measurement probe, voltage measurement device and semiconductor evaluation device respectively using the same | |
US9473133B2 (en) | Control device | |
US7960983B2 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
JP3587300B2 (ja) | 集積回路装置 | |
US10050031B2 (en) | Power conventer and semiconductor device | |
WO2005119280A3 (en) | Bi-directional current sensing by monitoring vs voltage in a half or full bridge circuit | |
US7339393B2 (en) | Gate drive circuit for an insulated gate power transistor | |
CN105553465B (zh) | 电路装置以及电子设备 | |
US20040227545A1 (en) | Method and apparatus to remotely sense the temperature of a power semiconductor | |
Ren et al. | Real-time aging monitoring for power MOSFETs using threshold voltage | |
US10734989B2 (en) | Electronic circuit | |
JP5194585B2 (ja) | 半導体装置の試験方法 | |
US7439796B2 (en) | Current mirror with circuitry that allows for over voltage stress testing | |
JP6330571B2 (ja) | 半導体装置 | |
JPH04198772A (ja) | 電力用半導体装置 | |
US11303209B2 (en) | Power module and DC-DC converter | |
US11549998B1 (en) | Driver device having an NMOS power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device | |
US8217673B2 (en) | Method and circuit for testing integrated circuit | |
JP4989901B2 (ja) | 半導体装置及びオン抵抗測定方法 | |
JPH11261064A (ja) | パワーmosfet回路 | |
JP2004328328A (ja) | 半導体集積回路 | |
JP2016066862A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100514 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5194585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |