JP5188438B2 - Wiring board and electronic module - Google Patents

Wiring board and electronic module Download PDF

Info

Publication number
JP5188438B2
JP5188438B2 JP2009079904A JP2009079904A JP5188438B2 JP 5188438 B2 JP5188438 B2 JP 5188438B2 JP 2009079904 A JP2009079904 A JP 2009079904A JP 2009079904 A JP2009079904 A JP 2009079904A JP 5188438 B2 JP5188438 B2 JP 5188438B2
Authority
JP
Japan
Prior art keywords
glass ceramic
ceramic layer
wiring board
thermal expansion
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009079904A
Other languages
Japanese (ja)
Other versions
JP2010232515A (en
Inventor
正彦 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009079904A priority Critical patent/JP5188438B2/en
Publication of JP2010232515A publication Critical patent/JP2010232515A/en
Application granted granted Critical
Publication of JP5188438B2 publication Critical patent/JP5188438B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、異なる材料からなる複数の層を含む配線基板および電子モジュールに関するものである。   The present invention relates to a wiring board and an electronic module including a plurality of layers made of different materials.

例えば、電子モジュールの分野において、異なる材料からなる複数の層を含む配線基板がある。例示的な複数の層は、複数のガラスセラミック層である。配線基板は、複数の層の間に形成された導体パターンを有している。   For example, in the field of electronic modules, there is a wiring board including a plurality of layers made of different materials. An exemplary plurality of layers is a plurality of glass ceramic layers. The wiring board has a conductor pattern formed between a plurality of layers.

特表２００５−５０４６５６号公報JP 2005-504656 Gazette

上記配線基板は、異なる材料からなる複数の層を有していることにより、複数の層において熱膨張率の差が生じる。複数の層の間に導体パターンが形成されている場合には、特に、複数の層のうち熱膨張率の小さい方の層と導体パターンとの熱膨張率の差によって応力が生じる可能性があり、例えば配線基板にクラックが生じる可能性があった。   Since the wiring board has a plurality of layers made of different materials, a difference in thermal expansion coefficient occurs between the plurality of layers. When a conductor pattern is formed between a plurality of layers, stress may occur due to the difference in the coefficient of thermal expansion between the layer having the smaller coefficient of thermal expansion and the conductor pattern. For example, there is a possibility that a crack may occur in the wiring board.

本発明の一つの態様によれば、配線基板は、第１ガラスセラミック層と、第１ガラスセラミック層に積層された第２ガラスセラミック層と、第１ガラスセラミック層と第２ガラスセラミック層との間に形成された導体パターンと、導体パターンを覆っている第３ガラスセラミック層とを含んでいる。第２ガラスセラミック層は、第１ガラスセラミック層より小さい熱膨張率を有している。第３ガラスセラミック層は、第１ガラスセラミック層と第２ガラスセラミック層との間において導体パターンの形成領域を含む部分的領域に形成されており、導体パターンの熱膨張率と第２ガラスセラミック層の熱膨張率との間の範囲に含まれる熱膨張率を有している。   According to one aspect of the present invention, a wiring board includes a first glass ceramic layer, a second glass ceramic layer laminated on the first glass ceramic layer, a first glass ceramic layer, and a second glass ceramic layer. A conductive pattern formed therebetween and a third glass ceramic layer covering the conductive pattern are included. The second glass ceramic layer has a smaller coefficient of thermal expansion than the first glass ceramic layer. The third glass ceramic layer is formed in a partial region including the conductive pattern formation region between the first glass ceramic layer and the second glass ceramic layer, and the thermal expansion coefficient of the conductive pattern and the second glass ceramic layer The coefficient of thermal expansion included in the range between the coefficients of thermal expansion.

本発明の他の態様によれば、電子モジュールは、配線基板と、配線基板に実装された電子モジュールとを含んでいる。   According to another aspect of the present invention, an electronic module includes a wiring board and an electronic module mounted on the wiring board.

本発明の一つの態様によれば、配線基板は、第３ガラスセラミック層を含んでいることにより、第２ガラスセラミック層と導体パターンとの熱膨張率の差によって生じる応力を低減させることができる。   According to one aspect of the present invention, since the wiring board includes the third glass ceramic layer, it is possible to reduce the stress caused by the difference in thermal expansion coefficient between the second glass ceramic layer and the conductor pattern. .

本発明の他の態様によれば、電子モジュールは、第３ガラスセラミック層を含んでいることにより、第２ガラスセラミック層と導体パターンとの熱膨張率の差によって生じる応力を低減させることができる。   According to another aspect of the present invention, since the electronic module includes the third glass ceramic layer, it is possible to reduce the stress caused by the difference in thermal expansion coefficient between the second glass ceramic layer and the conductor pattern. .

本発明の一つの実施形態における電子モジュールの模式的な断面図を示している。1 shows a schematic cross-sectional view of an electronic module according to an embodiment of the present invention. 図１における第３ガラスセラミック層１４の形成領域を示している。The formation area of the 3rd glass ceramic layer 14 in FIG. 1 is shown. 配線基板１の例示的な製造方法を示している。An exemplary method for manufacturing the wiring board 1 is shown. 図３に示された工程３０２を模式的に示している。FIG. 4 schematically shows a step 302 shown in FIG. 3.

以下、本発明の例示的な実施形態について図面を参照して説明する。   Hereinafter, exemplary embodiments of the present invention will be described with reference to the drawings.

図１に示されているように、本発明の一つの実施形態における電子モジュールは、配線基板１と、配線基板１に実装された電子部品２とを含んでいる。   As shown in FIG. 1, the electronic module according to one embodiment of the present invention includes a wiring board 1 and an electronic component 2 mounted on the wiring board 1.

配線基板１は、複数の第１ガラスセラミック層１１と、複数の第１ガラスセラミック層１１を挟んでいる複数の第２ガラスセラミック層１２と、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に形成された複数の導体パターン１３とを含んでいる。図１において拡大して示されているように、配線基板１は、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に設けられた第３ガラスセラミック層１４をさらに含んでいる。   The wiring board 1 includes a plurality of first glass ceramic layers 11, a plurality of second glass ceramic layers 12 sandwiching the plurality of first glass ceramic layers 11, and a first glass ceramic layer 11 and a second glass ceramic layer 12. And a plurality of conductor patterns 13 formed between the two. As shown enlarged in FIG. 1, the wiring board 1 further includes a third glass ceramic layer 14 provided between the first glass ceramic layer 11 and the second glass ceramic layer 12.

複数の第１ガラスセラミック層１１は、互いに積層されている。複数の第２ガラスセラミック層１２は、配線基板１において最上層および最下層に設けられている。第２ガラスセラミック層１２は、第１ガラスセラミック層１１に積層されている。第２ガラスセラミック層１２は、第１ガラスセラミック層１１とは異なる熱膨張率を有している。第２ガラスセラミック層１２の例示的な熱膨張率は、８．２から８．７ｐｐｍ／ｋまでの範囲に含まれる。第１ガラスセラミック層１１の例示的な熱膨張率は、８．９から９．３ｐｐｍ／ｋまでの範囲に含まれる。第２ガラスセラミック層１２は、第１ガラスセラミック層１１より小さい熱膨張率を有している。   The plurality of first glass ceramic layers 11 are stacked on each other. The plurality of second glass ceramic layers 12 are provided in the uppermost layer and the lowermost layer in the wiring board 1. The second glass ceramic layer 12 is laminated on the first glass ceramic layer 11. The second glass ceramic layer 12 has a thermal expansion coefficient different from that of the first glass ceramic layer 11. An exemplary coefficient of thermal expansion of the second glass ceramic layer 12 is in the range of 8.2 to 8.7 ppm / k. An exemplary coefficient of thermal expansion of the first glass ceramic layer 11 is included in the range of 8.9 to 9.3 ppm / k. The second glass ceramic layer 12 has a smaller coefficient of thermal expansion than the first glass ceramic layer 11.

例示的な第１ガラスセラミック層１１は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３０：１２．５：１２．５：４５ The exemplary first glass ceramic layer 11 includes silicon dioxide (SiO 2 ), magnesium oxide (MgO), calcium oxide (CaO), and aluminum oxide (Al 2 O 3 ). Exemplary weight percent ratios of SiO 2 , MgO, CaO and Al 2 O 3 are as follows:
SiO 2 : MgO: CaO: Al 2 O 3 = 30: 12.5: 12.5: 45

例示的な第２ガラスセラミック層１２は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３０：１５：１５：４０ The exemplary second glass ceramic layer 12 includes silicon dioxide (SiO 2 ), magnesium oxide (MgO), calcium oxide (CaO), and aluminum oxide (Al 2 O 3 ). Exemplary weight percent ratios of SiO 2 , MgO, CaO and Al 2 O 3 are as follows:
SiO 2 : MgO: CaO: Al 2 O 3 = 30: 15: 15: 40

導体パターン１３は、第１ガラスセラミック層１１と第２ガラスセラミック層１２との間に形成されている。導体パターン１３の下面は、第１ガラスセラミック層１１に接している。導体パターン１３の例示的な材料は、銀（Ａｇ）である。導体パターン１３の他の例示的な材料は、銅（Ｃｕ）である。   The conductor pattern 13 is formed between the first glass ceramic layer 11 and the second glass ceramic layer 12. The lower surface of the conductor pattern 13 is in contact with the first glass ceramic layer 11. An exemplary material of the conductor pattern 13 is silver (Ag). Another exemplary material of the conductor pattern 13 is copper (Cu).

第３ガラスセラミック層１４は、導体パターン１３を覆っている。“覆っている”とは、第３ガラスセラミック層１４が、導体パターン１３の少なくとも上面に対応して設けられていることをいう。本実施形態において、第３ガラスセラミック層１４は、導体パターン１３の上面および側面を囲んでおり、導体パターン１３の上面および側面に接している。   The third glass ceramic layer 14 covers the conductor pattern 13. “Cover” means that the third glass ceramic layer 14 is provided corresponding to at least the upper surface of the conductor pattern 13. In the present embodiment, the third glass ceramic layer 14 surrounds the upper surface and side surfaces of the conductor pattern 13 and is in contact with the upper surface and side surfaces of the conductor pattern 13.

第３ガラスセラミック層１４は、第１ガラスセラミック層１１の熱膨張率と第２ガラスセラミック層１２の熱膨張率との間の範囲に含まれる熱膨張係率を有している。第３ガラスセラミック層１４の例示的な熱膨張率は、９．４から９．８ｐｐｍ／ｋまでの範囲に含まれる。   The third glass ceramic layer 14 has a coefficient of thermal expansion included in a range between the coefficient of thermal expansion of the first glass ceramic layer 11 and the coefficient of thermal expansion of the second glass ceramic layer 12. An exemplary coefficient of thermal expansion of the third glass ceramic layer 14 is in the range of 9.4 to 9.8 ppm / k.

例示的な第３ガラスセラミック層１４は、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）および酸化アルミニウム（Ａｌ２Ｏ３）を含んでいる。ＳｉＯ２、ＭｇＯ、ＣａＯおよびＡｌ２Ｏ３の例示的な重量パーセントの比は、次の通りである。
ＳｉＯ２：ＭｇＯ：ＣａＯ：Ａｌ２Ｏ３＝３６：６：６：５２ The exemplary third glass ceramic layer 14 includes silicon dioxide (SiO 2 ), magnesium oxide (MgO), calcium oxide (CaO), and aluminum oxide (Al 2 O 3 ). Exemplary weight percent ratios of SiO 2 , MgO, CaO and Al 2 O 3 are as follows:
SiO 2 : MgO: CaO: Al 2 O 3 = 36: 6: 6: 52

本実施形態における配線基板１は、第３ガラスセラミック層１４を含んでいることにより、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。   Since the wiring board 1 in the present embodiment includes the third glass ceramic layer 14, the stress caused by the difference in thermal expansion coefficient between the second glass ceramic layer 12 and the conductor pattern 13 is reduced. Therefore, the wiring board 1 is improved with respect to protection of the conductor pattern 13.

図２に示されているように、第３ガラスセラミック層１４は、導体パターン１３の形成領域１３０を含む部分的領域に形成されている。“部分的領域”とは、第１ガラスセラミック層１１と第２ガラスセラミック層１２とが対向している領域の一部分であることをいう。図２において、第３ガラスセラミック層１４の形成領域が符号１４０によって示されている。図２において、第３ガラスセラミック層１４の構造を示すことを目的に、第２ガラスセラミック層１２は省略されている。   As shown in FIG. 2, the third glass ceramic layer 14 is formed in a partial region including the formation region 130 of the conductor pattern 13. The “partial region” means a part of a region where the first glass ceramic layer 11 and the second glass ceramic layer 12 face each other. In FIG. 2, the formation region of the third glass ceramic layer 14 is indicated by reference numeral 140. In FIG. 2, the second glass ceramic layer 12 is omitted for the purpose of showing the structure of the third glass ceramic layer 14.

本実施形態の配線基板において、第３ガラスセラミック層１４が部分的領域に設けられていることにより、配線基板は、焼成の際における自己拘束の効果を十分に得られる。さらに詳細には、第２ガラスセラミック層１２が第１ガラスセラミック層１１に接していることにより、第２ガラスセラミック層１２の第１ガラスセラミック層１１に対する拘束に関する効果は十分に得られる。   In the wiring board of the present embodiment, the third glass ceramic layer 14 is provided in a partial region, so that the wiring board can sufficiently obtain a self-restraining effect upon firing. More specifically, since the second glass ceramic layer 12 is in contact with the first glass ceramic layer 11, the effect of restraining the second glass ceramic layer 12 on the first glass ceramic layer 11 is sufficiently obtained.

本実施形態の配線基板は、第３ガラスセラミック層１４を含んでいることにより、電子部品２の実装などにおける過熱処理の際に、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。   Since the wiring board of the present embodiment includes the third glass ceramic layer 14, the thermal expansion coefficient between the second glass ceramic layer 12 and the conductor pattern 13 can be increased during overheating in mounting the electronic component 2 or the like. It is reduced with respect to the stress caused by the difference. Therefore, the wiring board 1 is improved with respect to protection of the conductor pattern 13.

以下、配線基板１の例示的な製造方法について説明する。図３に示されているように、製造方法は、工程３０２および３０４を含んでいる。工程３０２は、ガラスセラミック予備積層体を準備することである。工程３０４は、ガラスセラミック予備積層体を焼成することである。   Hereinafter, an exemplary method for manufacturing the wiring board 1 will be described. As shown in FIG. 3, the manufacturing method includes steps 302 and 304. Step 302 is to prepare a glass ceramic pre-laminate. Step 304 is firing the glass ceramic pre-laminate.

図４に示されているように、工程３０２は、第１ガラスセラミック層１１用の第１ガラスセラミックシート４１１を準備することを含んでいる。   As shown in FIG. 4, the step 302 includes preparing a first glass ceramic sheet 411 for the first glass ceramic layer 11.

工程３０２は、第１ガラスセラミックシートに導体パターン１３用の導体ペースト４１３を印刷することを含んでいる。   Step 302 includes printing the conductor paste 413 for the conductor pattern 13 on the first glass ceramic sheet.

工程３０２は、導体ペースト４１３を覆うように、第１ガラスセラミックシート４１１に第３ガラスセラミック層１４用の第３ガラスセラミックペースト４１４を印刷することを含んでいる。第３ガラスセラミックペースと４１４は、第１ガラスセラミックシート４１１の上面において部分的に設けられる。   Step 302 includes printing the third glass ceramic paste 414 for the third glass ceramic layer 14 on the first glass ceramic sheet 411 so as to cover the conductor paste 413. The third glass ceramic pace and 414 are partially provided on the upper surface of the first glass ceramic sheet 411.

工程３０２は、第３ガラスセラミックペースト４１４を覆うように、第１ガラスセラミックシート４１１に第２ガラスセラミック層１２用の第２ガラスセラミックペースト４１２を印刷することを含んでいる。   Step 302 includes printing the second glass ceramic paste 412 for the second glass ceramic layer 12 on the first glass ceramic sheet 411 so as to cover the third glass ceramic paste 414.

工程３０２は、ガラスセラミック予備成形体４１５と複数の第１ガラスセラミックシートとを積層することを含んでいる。   Step 302 includes laminating a glass ceramic preform 415 and a plurality of first glass ceramic sheets.

本実施形態の配線基板は、第３ガラスセラミック層１４を含んでいることにより、工程３０４の後に配線基板が冷却される際に、第２ガラスセラミック層１２と導体パターン１３との熱膨張率の差によって生じる応力に関して低減されている。従って、配線基板１は、導体パターン１３の保護に関して改善されている。   Since the wiring board of the present embodiment includes the third glass ceramic layer 14, when the wiring board is cooled after the step 304, the coefficient of thermal expansion between the second glass ceramic layer 12 and the conductor pattern 13 is increased. It is reduced with respect to the stress caused by the difference. Therefore, the wiring board 1 is improved with respect to protection of the conductor pattern 13.

Claims (3)

第１ガラスセラミック層と、
前記第１ガラスセラミック層より小さい熱膨張率を有しており、前記第１ガラスセラミック層に積層された第２ガラスセラミック層と、
前記第１ガラスセラミック層と前記第２ガラスセラミック層との間に形成された導体パターンと、
前記導体パターンの熱膨張率と前記第２ガラスセラミック層の熱膨張率との間の範囲に含まれる熱膨張率を有しており、前記導体パターンを覆っているとともに、前記第１ガラスセラミック層と前記第２ガラスセラミック層との間において前記導体パターンの形成領域を含む部分的領域に形成された第３ガラスセラミック層と、
を備えた配線基板。 A first glass ceramic layer;
A second glass ceramic layer having a smaller coefficient of thermal expansion than the first glass ceramic layer and laminated to the first glass ceramic layer;
A conductor pattern formed between the first glass ceramic layer and the second glass ceramic layer;
The first glass ceramic layer has a coefficient of thermal expansion included in a range between the coefficient of thermal expansion of the conductor pattern and the coefficient of thermal expansion of the second glass ceramic layer, covers the conductor pattern, and A third glass ceramic layer formed in a partial region including the conductive pattern forming region between the second glass ceramic layer and the second glass ceramic layer;
Wiring board equipped with. 前記第１ガラスセラミック層が、８．９から９．３ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有しており、
前記第２ガラスセラミック層が、８．２から８．７ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有しており、
前記第３ガラスセラミック層は、９．４から９．８ｐｐｍ／ｋまでの範囲に含まれる熱膨張率を有していることを特徴とする請求項１記載の配線基板。 The first glass ceramic layer has a coefficient of thermal expansion included in a range of 8.9 to 9.3 ppm / k;
The second glass ceramic layer has a coefficient of thermal expansion included in a range of 8.2 to 8.7 ppm / k;
2. The wiring board according to claim 1, wherein the third glass ceramic layer has a thermal expansion coefficient included in a range of 9.4 to 9.8 ppm / k. 請求項１または請求項２に記載の配線基板と、
前記配線基板に実装された電子部品と、
を備えた電子モジュール。 The wiring board according to claim 1 or 2,
Electronic components mounted on the wiring board;
With electronic module.
JP2009079904A 2009-03-27 2009-03-27 Wiring board and electronic module Expired - Fee Related JP5188438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009079904A JP5188438B2 (en) 2009-03-27 2009-03-27 Wiring board and electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009079904A JP5188438B2 (en) 2009-03-27 2009-03-27 Wiring board and electronic module

Publications (2)

Publication Number Publication Date
JP2010232515A JP2010232515A (en) 2010-10-14
JP5188438B2 true JP5188438B2 (en) 2013-04-24

Family

ID=43048045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009079904A Expired - Fee Related JP5188438B2 (en) 2009-03-27 2009-03-27 Wiring board and electronic module

Country Status (1)

Country Link
JP (1) JP5188438B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6065355B2 (en) * 2011-09-20 2017-01-25 株式会社村田製作所 Multilayer ceramic substrate and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696953A (en) * 1991-01-22 1994-04-08 Taiyo Yuden Co Ltd Laminated inductor element and its manufacture
US5682018A (en) * 1991-10-18 1997-10-28 International Business Machines Corporation Interface regions between metal and ceramic in a metal/ceramic substrate
JP3503206B2 (en) * 1994-09-09 2004-03-02 株式会社村田製作所 Multilayer ceramic electronic component and method of manufacturing the same
JPH09172258A (en) * 1995-12-19 1997-06-30 Sumitomo Metal Ind Ltd Glass ceramics multilayered wiring board and its manufacture
JP4606115B2 (en) * 2004-10-20 2011-01-05 京セラ株式会社 Multilayer substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010232515A (en) 2010-10-14

Similar Documents

Publication Publication Date Title
KR101548816B1 (en) Printed circuit board and method of manufacturing the same
JP4270395B2 (en) Multilayer ceramic electronic components
JP4793447B2 (en) Multilayer ceramic substrate, method for manufacturing the same, and electronic component
JP5921074B2 (en) Manufacturing method of laminated substrate
JP4788544B2 (en) Multilayer ceramic substrate and manufacturing method thereof
US20100022054A1 (en) Semiconductor package and method for manufacturing the same
WO2015005306A1 (en) Laminate ceramic capacitor
JP4821855B2 (en) Multilayer ceramic substrate and manufacturing method thereof
KR20160053715A (en) Printed circuit board and manufacturing method thereof
US9220168B2 (en) Wiring board with built-in electronic component
JP5188438B2 (en) Wiring board and electronic module
JP2003246680A (en) Method of manufacturing multilayered ceramic substrate
JP4746422B2 (en) Capacitor manufacturing method and capacitor
JP2008085212A (en) Low-temperature fired ceramic circuit board
JP2015053463A (en) Printed circuit board
JP5527048B2 (en) Ceramic multilayer substrate
JP2008159725A (en) Ceramic multi-layered substrate, and its manufacturing method
JP4779668B2 (en) Manufacturing method of laminated substrate
JP2011009288A (en) Substrate built-in chip resistor and method of manufacturing the same
JP5516608B2 (en) Manufacturing method of ceramic laminated substrate
JP2004296860A (en) Multilayer coil and its manufacturing method
WO2023095402A1 (en) Electronic component-embedded substrate
KR100992273B1 (en) Multilayer ceramic substrate
KR100992238B1 (en) Manufacturing method of non-shirinkage ceramic substrate
JP2007095727A (en) Ceramic substrate and electron device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5188438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees