JP5178619B2 - 半導体装置用基板および半導体装置 - Google Patents

半導体装置用基板および半導体装置 Download PDF

Info

Publication number
JP5178619B2
JP5178619B2 JP2009107907A JP2009107907A JP5178619B2 JP 5178619 B2 JP5178619 B2 JP 5178619B2 JP 2009107907 A JP2009107907 A JP 2009107907A JP 2009107907 A JP2009107907 A JP 2009107907A JP 5178619 B2 JP5178619 B2 JP 5178619B2
Authority
JP
Japan
Prior art keywords
layer
conductor pattern
semiconductor device
light emitting
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009107907A
Other languages
English (en)
Other versions
JP2010135725A (ja
Inventor
和弘 川畑
弘 水島
伸一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009107907A priority Critical patent/JP5178619B2/ja
Publication of JP2010135725A publication Critical patent/JP2010135725A/ja
Application granted granted Critical
Publication of JP5178619B2 publication Critical patent/JP5178619B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、例えば発光ダイオードなどの半導体素子を有する半導体装置に関するものである。
近年、例えば発光ダイオードなどの半導体素子を有する半導体装置の開発が進められている。半導体装置において、半導体素子は、基体の上に実装されている。基体は、絶縁層および導体パターンを含んでいる。今後、半導体装置においては、導体パターンの形状の変形に関するさらなる改善が求められている。
特開２００４−１１９５１５号公報
半導体装置における導体パターンの形状の変形を低減させるためには、基体の絶縁層および導体パターンの熱膨張率の差による熱応力を低減させる必要がある。
本発明の一つの態様によれば、半導体装置用基板は、絶縁層と、絶縁層の上に形成された半導体素子実装用の導体パターンとを含んでいる。半導体装置用基板は、導体パターンの端部と絶縁層との間に連続的な傾斜面を有している。導体パターンが、傾斜面の内側領域に設けられた溝部を有している。

本発明の他の態様によれば、半導体装置は、基体と半導体素子とを含んでいる。基体は、絶縁層と、絶縁層の上に形成された導体パターンとを含んでいる。半導体装置は、導体パターンの端部と絶縁層との間に連続的な傾斜面を有している。半導体素子は、導体パターンに実装されている。導体パターンが、傾斜面の内側領域に設けられた溝部を有している。
本発明の一つの態様によれば、半導体装置用基板は、導体パターンの端部と絶縁層との間に連続的な傾斜面を有していることにより、導体パターンの形状の変形を低減させることができる。
本発明の他の態様によれば、半導体装置は、導体パターンの端部と絶縁層との間に連続的な傾斜面を有していることにより、導体パターンの形状の変形を低減させることができる。
本発明の一つの実施形態における発光モジュールを示している。 図１に示された発光モジュールの断面図を示している。 発光装置２の上面を示している。 発光装置２の下面を示している。 発光装置２の断面図を示している。 図４に示された第１導体パターン２２２および第２導体パターン２２３の拡大図を示している。 図５において符号VIによって示された部分の拡大図を示している。 図５において符号VIIによって示された部分の拡大図を示している。 傾斜面２２６および２２７の形成領域を示している。 発光素子２４の実装構造を示している。 発光装置２の回路図を示している。 第１次光２４０の反射構造を示している。 発光装置２の例示的な製造方法を示している。 段階７０２において準備される集合基板を示している。 段階７０６によって得られる構造を示している。 集合基板の製造方法を示している。 段階７０２１によって得られる断面構造を示している。 段階７０２２によって得られる断面構造を示している。 段階７０２３によって得られる断面構造を示している。 段階７０２４によって得られる断面構造を示している。 段階７０２５によって得られる断面構造を示している。 段階７０２６を示している。 段階７０２７によって得られる断面構造を示している。 段階７０２１によって得られる平面構造を示している。 段階７０２２によって得られる平面構造を示している。 段階７０２３によって得られる平面構造を示している。 段階７０２１によって得られる平面構造を示している。 第１導体パターン２２２および第２導体パターン２２３の他の構造例を示している。 図１７に示された他の構造例における第１導体パターン２２２および第２導体パターン２２３の形成方法を示している。 段階７０３１によって得られる断面構造を示している。 段階７０３２によって得られる断面構造を示している。 段階７０３３によって得られる断面構造を示している。 段階７０３４によって得られる断面構造を示している。 本発明の他の実施形態における半導体装置２を示している。 本発明の他の実施形態における半導体装置２を示している。 本発明の他の実施形態における半導体装置２を示している。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。
図１および図２を参照して、本発明の一つの実施形態における半導体モジュールについて説明する。本実施形態において、半導体モジュールを発光モジュールとして説明する。
発光モジュールは、基板１および複数の半導体装置２を含んでいる。本実施形態において、半導体装置２を発光装置として説明する。基板１は、複数の端子１２を有している。複数の発光装置２は、基板１に実装されており、複数の端子１２に電気的に接続されている。
図３Ａ、図３Ｂおよび図４に示されているように、発光装置２は、基体２２、複数の発光素子２４および封入層２６を含んでいる。
基体２２は、絶縁層２２１を含んでいる。例示的な絶縁層２２１は、実質的にセラミックスからなる。基体２２は、複数の第１導体パターン２２２および複数の第２導体パターン２２３を含む上面２２８を有している。複数の第１導体パターン２２２および複数の第２導体パターン２２３は、絶縁層２２１の上面に形成されている。基体２２は、第３導体パターン２２４および第４導体パターン２２５を含む下面２２９を有している。第３導体パターン２２４および第４導体パターン２２５は、絶縁層２２１の下面に形成されている。複数の第１導体パターン２２２は、基体２２の下面２２９の第４導体パターン２２５に電気的に接続されている。複数の第２導体パターン２２３は、基体２２の下面２２９の第３導体パターン２２４に電気的に接続されている。
図５に示されているように、第１導体パターン２２２は、第１層３１から第４層３４までを含んでいる。第１層３１は、絶縁層２２１の上に形成されている。例示的な第１層３１は、タングステン（Ｗ）、モリブデン（Ｍｏ）およびニッケル（Ｎｉ）を含んでいる。第２層３２は、第１層３１の上に形成されている。例示的な第２層３２は、銅（Ｃｕ）からなる。第３層３３は、第２層３２の上に形成されている。例示的な第３層３３は、銅（Ｃｕ）からなる。第４層３４は、第３層３３の上に形成されている。基体２２は、第２層３２および第３層３３において銅（Ｃｕ）を含んでいることにより、放熱特性に関して改善されている。例示的な第４層３４は、ニッケル（Ｎｉ）および金（Ａｕ）を含んでいる。
第２導体パターン２２３は、第１層４１から第４層４４までを含んでいる。第１層４１は、絶縁層２２１の上に形成されている。例示的な第１層４１は、タングステン（Ｗ）、モリブデン（Ｍｏ）およびニッケル（Ｎｉ）を含んでいる。第２層４２は、第１層４１の上に形成されている。例示的な第２層４２は、銅（Ｃｕ）からなる。第３層４３は、第２層４２の上に形成されている。例示的な第３層４３は、銅（Ｃｕ）からなる。基体２２は、第２層４２および第３層４３において銅（Ｃｕ）を含んでいることにより、放熱特性に関して改善されている。第４層４４は、第３層４３の上に形成されている。例示的な第４層４４は、ニッケル（Ｎｉ）および金（Ａｕ）を含んでいる。
図６に示されているように、基体２２は、第１導体パターン２２２の端部５２と絶縁層２２１との間に連続的な傾斜面２２６を有している。本実施形態における発光装置２は、傾斜面２２６を有していることにより、発光特性に関して改善されている。さらに具体的に、発光装置２は、傾斜面２２６を有していることにより、絶縁層２２１および第１導体パターン２２２の間における熱膨張率の差による熱応力の分散に関して改善されている。従って、発光装置２は、第１導体パターン２２２の形状変形に関して低減されている。第１導体パターン２２２の形状変形が低減されていることにより、発光装置２は、発光素子２４によって発生された熱の制御、または、発光素子２４の電気的な接続に関して改善されている。従って、発光装置２は、発光特性に関して改善されている。
傾斜面２２６は、粗面化されている。傾斜面２２６は、０．４μｍから１μｍまでの範囲に含まれる算術平均粗さＲａを有している。算術平均粗さＲａは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ ４２８７：１９９７）によって示されている。
図７に示されているように、基体２２は、第２導体パターン２２３の端部５３と絶縁層２２１との間に連続的な傾斜面２２７を有している。傾斜面２２７は曲面である。本実施形態における発光装置２は、傾斜面２２７を有していることにより、発光特性に関して改善されている。さらに具体的に、発光装置２は、傾斜面２２７を有していることにより、絶縁層２２１および第２導体パターン２２３の間における熱膨張率の差による熱応力の分散に関して改善されている。従って、発光装置２は、第２導体パターン２２３の形状変形に関して低減されている。第２導体パターン２２３の形状変形が低減されていることにより、発光装置２は、発光素子２４によって発生された熱の制御、または、発光素子２４の電気的な接続に関して改善されている。従って、発光装置２は、発光特性に関して改善されている。
傾斜面２２７は、粗面化されている。傾斜面２２７は、０．４μｍから１μｍまでの範囲に含まれる算術平均粗さＲａを有している。算術平均粗さＲａは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ ４２８７：１９９７）によって示されている。
図８に示されているように、傾斜面２２６は、複数の第１導体パターン２２２の各々に対応して設けられている。図８において、傾斜面２２６は、網掛け領域によって示されている。傾斜面２２６は、第１導体パターン２２２の形状に沿って、環状に形成されている。傾斜面２２７は、複数の第２導体パターン２２３の各々に対応して設けられている。図８において、傾斜面２２７は、網掛け領域によって示されている。傾斜面２２７は、第２導体パターン２２３の形状に沿って環状に形成されている。
再び図３Ａおよび図４を参照して、複数の発光素子２４は、基体２２の上面２２８に実装されている。発光素子２４は、第１導体パターン２２２の上に設けられている。発光素子２４は、第１導体パターン２２２および第２導体パターン２２３に電気的に接続されている。例示的な発光素子２４は、半導体材料を含む発光ダイオード（ＬＥＤ）である。発光素子２４は、駆動電力に応じて第１次光を放射する。
図９に示されているように、発光素子２４は、第１電極２４１を含む下面と第２電極２４２を含む上面とを有している。第１電極２４１は、カソードである。第１電極２４１は、導電性接合材６１によって第１導体パターン２２２に電気的に接続されている。第２電極２４２は、アノードである。第２電極２４２は、ボンディングワイヤ６２によって第２導体パターン２２３に電気的に接続されている。
図１０に示されているように、複数の発光素子２４の各々のアノードは、ノード２２３に電気的に接続されている。複数の発光素子２４の各々のカソードは、ノード２２２に電気的に接続されている。複数のノード２２３は、端子２２４に電気的に接続されている。複数のノード２２２は、端子２２５に電気的に接続されている。複数の発光素子２４は、端子２２４および２２５の間に、並列に接続されている。
図１１に示されているように、発光素子２４から放射された第１次光２４０は、近くにある傾斜面２２６によって散乱反射される。具体的には、傾斜面２２６が粗面化されていることにより、第１次光２４０が散乱反射される。第１次光２４０が散乱反射されることにより、発光装置２は、発光素子２４から放射された第１次光の強度分布に関して改善されている。
再び図３Ａおよび図４を参照して、封入層２６は、基体２２の上面２２８に設けられている。封入層２６は、複数の発光素子２４に付着している。例示的な封入層２６は、マトリクス部材および複数の蛍光粒子を含んでいる。マトリクス部材は、透光性を有している。この透光性とは、発光素子２４から放射された第１次光の少なくとも一部が透過することをいう。例示的なマトリクス部材は、実質的にシリコーン樹脂からなる。複数の蛍光粒子は、第１次光によって励起されて、第２次光を放射する。発光装置２は、上述のように第１次光の強度分布に関して改善されていることにより、第２次光の強度に関して改善されている。
以下、図１２を参照して、発光装置２の例示的な製造方法について説明する。図１２において、符号７０２によって示された段階は、発光素子実装用の集合基板を準備することである。図１３Ａに示されているように、集合基板は、複数の第１導体パターン２２２および複数の第２導体パターン２２３を有している。
図１２において、符号７０４によって示された段階は、集合基板に複数の発光素子２４を実装することである。複数の発光素子２４の各々は、第１導体パターン２２２および第２導体パターン２２３に電気的に接続される。
図１２において、符号７０６によって示された段階は、集合基板の上に複数の封入層２６を設けることである。図１３Ｂに示されているように、複数の封入層２６の各々は、複数の発光素子２４に付着している。
図１２において、符号７０８によって示された段階は、図１３Ｂに示された集合基板を分割することである。段階７０８において、発光装置２が得られる。
以下、図１４を参照して、図１２の段階７０２１のさらに具体的な製造方法について説明する。図１４において、符号７０２１によって示された段階は、絶縁層２２１の上に第１層８１を形成することである。段階７０２１によって得られる構造が、図１５Ａに示されている。第１層８１は、導電性材料を含んでいる。例示的な第１層８１は、タングステン（Ｗ）、モリブデン（Ｍｏ）およびニッケル（Ｎｉ）を含んでいる。図１６Ａに示されているように、第１層８１は、絶縁層２２１の上面におけるほぼ全領域に形成される。図１６Ａにおいて、第１層８１が、斜線によって示されている。
図１４において、符号７０２２によって示された段階は、第１層８１の上に第２層８２を形成することである。段階７０２２によって得られる構造が、図１５Ｂに示されている。第２層８２は、導電性材料を含んでいる。例示的な第２層８２は、銅（Ｃｕ）を含んでいる。図１６Ｂに示されているように、第２層８２は、第１層８１の上面におけるほぼ全領域に形成される。図１６Ｂにおいて、第２層８２は、斜線によって示されている。例示的な第２層８２は、メッキによって形成される。例示的な第２層８２は、約１μｍの厚みを有している。
図１４において、符号７０２３によって示された段階は、第２層８２の上にレジスト層８３を設けることである。図１５Ｃおよび図１６Ｃに示されているように、レジスト層８３は、第２層８２の上面において、段階７０２３の後に第３層８４を形成する領域を除いた領域に形成される。具体的には、レジスト層８３は、複数の第１導体パターン２２２および複数の第２導体パターン２２３が形成される領域を除いた領域に形成される。
図１４において、符号７０２４によって示された段階は、第２層８２の上に第３層８４を形成することである。図１５Ｄおよび図１６Ｄに示されているように、第３層８４は、第２層８２の上面において、レジスト層８３が形成されていない領域に形成される。具体的には、第３層８４は、複数の第１導体パターン２２２および複数の第２導体パターン２２３が設けられる領域に形成される。第３層８４は、導電性材料を含んでいる。例示的な第３層８４は、銅（Ｃｕ）を含んでいる。例示的な第３層８４は、メッキによって形成される。例示的な第３層８４は、約７０μｍの厚みを有している。
図１４において、符号７０２５によって示された段階は、エッチングによってレジスト層８３を除去することである。図１５Ｅに示されているように、段階７０２５によって、絶縁層２２１の上に設けられた第１層８１から第３層８４までの積層構造が得られる。
図１４において、符号７０２６によって示された段階は、第１層８１、第２層８２および第３層８４をブラストすることである。図１５Ｆにおいて、第１層８１から第３層８４までは、符号８５によって示された点線の高さまで、ブラストによって除去される。段階７０２６において、絶縁層２２１は、ブラストによって部分的に取り除かれる。基体２２は、ブラストによって、図６および図７に示された傾斜面２２６および２２７を有する。
図１４において、符号７０２７によって示された段階は、第３層８４の上に第４層８６を形成することである。図１５Ｇに示されているように、第４層８６は、複数の第３層８４の各々の上に形成される。第４層８６は、導電性材料を含んでいる。例示的な第４層８６は、ニッケル（Ｎｉ）および金（Ａｕ）を含んでいる。例示的な第４層８６は、メッキによって形成される。図１６Ｄに示されたように、段階７０２７によって、絶縁層２２１の上に複数の第１導体パターン２２２および複数の第２導体パターン２２３に形成された構造が得られる。
以下、第１導体パターン２２２および第２導体パターン２２３の他の構造例について説明する。
図１７に示されているように、第１導体パターン２２２は、第１層３１、第２層３５および第３層３６を含んでいる。第１層３１は、絶縁層２２１の上に形成されている。例示的な第１層３１は、タングステン（Ｗ）、モリブデン（Ｍｏ）およびニッケル（Ｎｉ）を含んでいる。第２層３５は、第１層３１の上に形成されている。例示的な第２層３５は、銅（Ｃｕ）からなる。基体２２は、第２層３５において銅（Ｃｕ）を含んでいることにより、放熱特性に関して改善されている。第３層３６は、第２層３５の上に形成されている。例示的な第３層３６は、ニッケル（Ｎｉ）および金（Ａｕ）を含んでいる。
第２導体パターン２２３は、第１層４１、第２層４５および第３層４６を含んでいる。第１層４１は、絶縁層２２１の上に形成されている。例示的な第１層４１は、タングステン（Ｗ）、モリブデン（Ｍｏ）およびニッケル（Ｎｉ）を含んでいる。第２層４５は、第１層４１の上に形成されている。例示的な第２層４５は、銅（Ｃｕ）からなる。基体２２は、第２層４５において銅（Ｃｕ）を含んでいることにより、放熱特性に関して改善されている。第３層４６は、第２層４５の上に形成されている。例示的な第３層４６は、ニッケル（Ｎｉ）および金（Ａｕ）を含んでいる。
以下、図１８を参照して、図１７に示された他の構造例における第１導体パターン２２２および第２導体パターン２２３の形成方法について説明する。
図１８において、符号７０３１によって示された工程は、絶縁層２２１の上に第１層９１を形成することである。段階７０３１によって得られる構造が、図１９Ａに示されている。第１層９１は、導電性材料を含んでいる。例示的な第１層９１は、タングステン（Ｗ）、モリブデン（Ｍｏ）およびニッケル（Ｎｉ）を含んでいる。
図１９Ａにおける拡大図に示されているように、第１層９１は、絶縁層２２１の上に形成されたメタライズ層９１１と、メタライズ層９１１の上に形成されたメッキ層９１２とを含んでいる。絶縁層２２１は、セラミック材料を含んでいる。メタライズ層９１１は、絶縁層２２１と共に焼成されることによって形成されている。メタライズ層９１１は、タングステン（Ｗ）およびモリブデン（Ｍｏ）を含んでいる。メッキ層９１２は、ニッケル（Ｎｉ）を含んでいる。
図１８において、符号７０３２によって示された工程は、第１層９１を部分的に除去することである。段階７０３２によって得られる構造が、図１９Ｂに示されている。工程７０３２の例示的な方法は、ブラスト処理である。ブラスト処理によって、絶縁層２２１も部分的に除去される。
図１９Ｂにおける拡大図に示されているように、工程７０３２によって得られる構造は、メッキ層９１２の端部から絶縁層２２１にかけて連続した傾斜面を有している。メタライズ層９１１は、硬度に関してメッキ層９１２より高いため、メッキ層９１２よりブラスト処理によって除去されやすい。さらに具体的に、ブラスト処理に用いられる粒子は、硬度に関してメタライズ層９１１より低いメッキ層９１２において、メタライズ層９１１に比べて埋没しやすい。一方、メタライズ層９１１は、メッキ層９１２に比べてブラスト処理によるエネルギーを受けやすいため、メッキ層９１２に比べて除去されやすい。従って、工程７０３２によって得られる構造は、メッキ層９１２の端部から絶縁層２２１にかけて連続した傾斜面を有している。
図１８において、符号７０３３によって示された工程は、第１層９１の上に第２層９５を形成することである。段階７０３２によって得られる構造が、図１９Ｃに示されている。第２層９５の例示的な形成方法は、電界メッキである。第２層９５は、銅（Ｃｕ）を含んでいる。工程７０３３によって得られる構造は、図１９Ｃの拡大図に示されているように、第２層９５の端部から絶縁層２２１にかけて連続した傾斜面を有している。
図１８において、符号７０３４によって示された段階は、第２層９５の上に第３層９６を形成することである。図１９Ｄに示されているように、第３層９６は、複数の第２層９５の各々の上に形成される。第３層９６は、導電性材料を含んでいる。例示的な第３層９６は、ニッケル（Ｎｉ）および金（Ａｕ）を含んでいる。例示的な第３層９６は、メッキによって形成される。工程７０３４によって、図１７に示された構造が得られる。
以下、図２０を参照して、本発明の他の実施形態における半導体装置２について説明する。他の実施形態における半導体装置２を発光装置として説明する。他の実施形態における発光装置２は、発光波長の異なる複数の発光素子２４Ｒ、２４Ｇおよび２４Ｂを含んでいる。封入層２６は、透光性部材を含んでいる。透光性部材は、実質的にシリコーン樹脂からなる。他の実施形態において、他の構成は、図３Ａなどに示された構成と同様である。
発光素子２４Ｒ、２４Ｇおよび２４Ｂは、各々、異なる波長の光を放射する。発光素子２４Ｒは、赤色領域の波長を有する光を放射する。発光素子２４Ｇは、緑色領域の波長を有する光を放射する。発光素子２４Ｂは、青色領域の波長を有する光を放射する。例示的な発光素子２４Ｒ、２４Ｇおよび２４Ｂは、半導体材料を含む発光ダイオードである。
発光装置２は、赤色光、緑色光および青色光を含む白色光を放射する。発光装置２は、図３Ａなどに示された構成と同様に、粗面化された傾斜面２２６および２２７を有していることにより、白色光における色むらに関して改善されている。さらに具体的には、発光装置２は、粗面化された傾斜面２２６および２２７を有していることにより、赤色光、緑色光および青色光の各々が傾斜面２２６および２２７によって散乱反射される。従って、発光装置２は、白色光における色むらに関して改善されている。
以下、図２１を参照して、本発明の他の実施形態における半導体装置２について説明する。他の実施形態における半導体装置２を発光装置として説明する。他の実施形態における発光装置２は、第１導体パターン２２２の上面に設けられた溝部２２２１を有している。他の実施形態において、他の構成は、図３Ａなどに示された構成と同様である。他の実施形態における発光装置２は、溝部２２２１を有していることにより、熱による第１導体パターン２２２の形状変形が低減されている。発光装置２は、発光素子２４によって発生された熱の制御、または、発光素子２４の電気的な接続に関して改善されている。従って、発光装置２は、発光特性に関して改善されている。
以下、図２２を参照して、本発明の他の実施形態における半導体装置２について説明する。他の実施形態における半導体装置２をＤＣ−ＤＣコンバータとして説明する。他の実施形態におけるＤＣ−ＤＣコンバータ２は、複数の半導体素子２４を含んでいる。複数の半導体素子２４は、基体２２の上面２２８に実装されている。半導体素子２４は、第１導体パターン２２２の上に設けられている。半導体素子２４は、第１導体パターン２２２および第２導体パターン２２３に電気的に接続されている。例示的な半導体素子２４は、半導体材料を含む複数の絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ）である。
他の実施形態における半導体装置２は、電気的特性に関して改善されている。さらに具体的に、半導体装置２は、絶縁層２２１および第１導体パターン２２２の間における熱膨張率の差による熱応力の分散に関して改善されている。従って、半導体装置２は、第１導体パターン２２２の形状変形に関して低減されている。第１導体パターン２２２の形状変形が低減されていることにより、半導体装置２は、半導体素子２４によって発生された熱の制御、または、半導体素子２４の電気的な接続に関して改善されている。従って、半導体装置２は、電気的特性に関して改善されている。
２ 半導体装置
２２ 基体
２２１ 絶縁層
２２２ 第１導体パターン
２２３ 第２導体パターン
２２４ 第３導体パターン
２２５ 第４導体パターン
２４ 半導体素子
２６封入層

Claims (9)

  1. 絶縁層と、
    前記絶縁層の上に形成された半導体素子実装用の導体パターンと、を備えており、
    前記導体パターンの端部と前記絶縁層との間に連続的な傾斜面を有しているとともに、前記導体パターンが、前記傾斜面の内側領域に設けられた溝部を有していることを特徴とする半導体装置用基板。
  2. 前記傾斜面が曲面であることを特徴とする請求項１記載の半導体装置用基板。
  3. 前記傾斜面が粗面化されていることを特徴とする請求項１記載の半導体装置用基板。
  4. 前記絶縁層がセラミック材料を含んでいることを特徴とする請求項１記載の半導体装置用基板。
  5. 前記導体パターンが、前記絶縁層の上に形成されたメタライズ層と、前記メタライズ層の上に形成されためっき層とを含んでいることを特徴とする請求項４記載の半導体装置用基板。
  6. 前記めっき層が銅を含んでいることを特徴とする請求項５記載の半導体装置用基板。
  7. 請求項１ないし請求項６のいずれかに記載の半導体装置用基板と、
    前記導体パターンに実装された半導体素子と、
    を備えた半導体装置。
  8. 前記半導体素子が発光ダイオードであることを特徴とする請求項７記載の半導体装置。
  9. 前記半導体素子が、トランジスタ素子であることを特徴とする請求項７記載の半導体装置。
JP2009107907A 2008-10-30 2009-04-27 半導体装置用基板および半導体装置 Expired - Fee Related JP5178619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009107907A JP5178619B2 (ja) 2008-10-30 2009-04-27 半導体装置用基板および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008279015 2008-10-30
JP2008279015 2008-10-30
JP2009107907A JP5178619B2 (ja) 2008-10-30 2009-04-27 半導体装置用基板および半導体装置

Publications (2)

Publication Number Publication Date
JP2010135725A JP2010135725A (ja) 2010-06-17
JP5178619B2 true JP5178619B2 (ja) 2013-04-10

Family

ID=42346679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009107907A Expired - Fee Related JP5178619B2 (ja) 2008-10-30 2009-04-27 半導体装置用基板および半導体装置

Country Status (1)

Country Link
JP (1) JP5178619B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030419B2 (ja) * 2012-11-22 2016-11-24 京セラ株式会社 配線基板および電子装置
JP6538641B2 (ja) * 2016-12-16 2019-07-03 日本特殊陶業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261703B1 (en) * 1997-05-26 2001-07-17 Sumitomo Electric Industries, Ltd. Copper circuit junction substrate and method of producing the same
JP4467171B2 (ja) * 2000-11-30 2010-05-26 京セラ株式会社 セラミック配線基板の製造方法
JP4479531B2 (ja) * 2005-02-17 2010-06-09 日立金属株式会社 セラミックス回路基板およびそれを用いた半導体モジュール

Also Published As

Publication number Publication date
JP2010135725A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4989614B2 (ja) 高出力ｌｅｄパッケージの製造方法
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
KR100593937B1 (ko) Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
JP5426481B2 (ja) 発光装置
KR101255121B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
US20060139932A1 (en) Light-emitting unit with enhanced thermal dissipation and method for fabricating the same
US20110176301A1 (en) Method to produce homogeneous light output by shaping the light conversion material in multichip module
JP2005012155A (ja) 発光装置
JP2008244165A (ja) 照明装置
JP2009135381A (ja) チップ部品型ｌｅｄ及びその製造方法
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
US20160190407A1 (en) Led metal substrate package and method of manufacturing same
KR20090072941A (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
JP6128367B2 (ja) 発光装置、および配線基板の製造方法
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP2007266222A (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
JP5178619B2 (ja) 半導体装置用基板および半導体装置
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
KR20090033592A (ko) 방열 특성이 향상된 ｌｅｄ 어레이 모듈
JP2009212126A (ja) 照明装置
US9887179B2 (en) Light emitting diode device and light emitting device using the same
KR20120064161A (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
TWI546987B (zh) 發光裝置
JP5116551B2 (ja) 発光装置
KR20160123682A (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5178619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees