JP5178039B2 - 撮像装置 - Google Patents

Description

本発明は、撮像装置に関し、特に、撮像素子からの出力信号の補正を精度よく行うための補正データの取得手段に特徴のある撮像装置に関する。

図７は、従来の撮像装置の構成例を示すブロック図である。

図７において、この撮像装置は、撮像素子３、Ａ／Ｄ変換器４、タイミング信号発生回路５、信号処理回路７等により構成されている。

撮像素子３は、被写体像を光電変換により電気信号に変換してアナログ信号として出力する。撮像素子３から出力されたアナログの画像信号は、タイミング信号発生回路５が発生する動作パルスにより、Ａ／Ｄ変換器４で、ある固定された分解能のデジタル画像信号に変換される。その後、信号処理回路７において、デジタル画像信号に対して、各種演算処理が行われる。

信号処理回路７において行われる処理には、黒レベル補正、各種シェーディング補正等も含まれるが、これらの補正を行う際には、撮像素子３の画素領域のうち、光学的黒領域のような、有効部以外の領域から得られるデータを使用する。当然ながら、上記有効部以外の領域のデータが詳細であるほど、上記の補正処理を正確に行うことが可能となる。

上記従来の撮像装置に設けられるＡ／Ｄ変換器４のビット精度は、現在、一般的に１２ビットや１４ビットといったものが開発され、使用されている。

上記Ａ／Ｄ変換器４のビット数は、大きい方がより詳細なデータを得ることができるが、ビット数を大きくすると、消費電力が大きくなり、更に回路自身が持つ雑音により、ビット精度を良くしていくことが各段に難しくなってしまう。従って、従来のカラム方式によるイメージセンサでは、ビット数を大きくすることは困難である。

このような背景の下に、特許文献１には、以下の技術が提案されている。

イメージセンサのカラム領域部において、各画素信号の大きさを検出し、この信号の大きさに応じて独立にゲインを設定することで、信号量の少ない画素のデータも詳細に見ることができるようにする。
特開２００４−１５７０１号公報

しかし、上記特許文献１に開示された撮像装置においては、Ａ／Ｄ変換器の回路構成が複雑であり、規模が大きくなってしまうため、撮像素子の小型化、低価格化を妨げてしまうという問題がある。

本発明の目的は、小型化、低価格化を図りながら、撮像素子から出力されるデータのうち、ＯＢ領域等の有効部以外の非有効部の領域のデータを詳細に得ることができる撮像装置を提供することにある。

上記目的を達成するために、本発明の撮像装置は、複数列の有効部および非有効部からなる画素部の出力信号をデジタル信号に変換する複数のＡ／Ｄ変換器が列ごとに設けられた撮像素子と、前記有効部の各列に接続された複数のＡ／Ｄ変換器に第１の基準電圧を供給し、前記非有効部の各列に接続された複数のＡ／Ｄ変換器に前記第１の基準電圧よりも低い第２の基準電圧を供給する電源と、を備えたことを特徴とする。

本発明によると、小型化、低価格化を図りながら、撮像素子から出力されるデータのうち、光学的黒領域等、有効部以外の非有効部の領域のデータを詳細に得ることができる。

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。

図１は、本発明の実施の形態に係る撮像装置の全体構成を示すブロック図である。

図１の撮像装置は、レンズ及び絞りからなる光学系１、メカニカルシャッタ２、撮像素子３、アナログ信号をデジタル画像信号に変換するＡ／Ｄ変換器４を備える。

また、撮像装置は、撮像素子３及びＡ／Ｄ変換器４を動作させる信号を発生するタイミング信号発生回路５、光学系１、メカニカルシャッタ２及び撮像素子３の駆動回路６、撮影した画像データに必要な信号処理を行う信号処理回路７を備える。

また、撮像装置は、信号処理された画像データを記憶する画像メモリ８、撮像装置から取り外し可能である画像記録媒体９、信号処理された画像データを画像記録媒体９に記録する記録回路１０、信号処理された画像データを表示する画像表示装置１１を備える。

また、撮像装置は、画像表示装置１１に画像を表示する表示回路１２、撮像装置全体を制御するシステム制御部１３、不揮発性メモリ（ＲＯＭ）１４、揮発性メモリ（ＲＡＭ）１５を備える。

不揮発性メモリ１４には、システム制御部１３で実行される制御方法を記載したプログラム、プログラムを実行する際に使用されるパラメータやテーブル等の制御データ、及び、キズアドレス等の補正データを記憶しておく。

揮発性メモリ１５には、不揮発性メモリ１４に記憶されたプログラム、制御データ及び補正データを転送して記憶しておき、システム制御部１３が撮像装置を制御する際に使用する。

以下、上述のように構成された撮像装置における、メカニカルシャッタ２を使用した撮影動作について説明する。

撮影動作に先立ち、撮像装置の電源投入時等のシステム制御部１３の動作開始時において、不揮発性メモリ１４から必要なプログラム、制御データ及び補正データを揮発性メモリ１５に転送して記憶しておくものとする。

これらのプログラムやデータは、システム制御部１３が撮像装置を制御する際に使用する。また、必要に応じて、追加のプログラムやデータを不揮発性メモリ１４から揮発性メモリ１５に転送し、あるいは、システム制御部１３が直接不揮発性メモリ１４内のデータを読み出して使用する。

まず、光学系１は、システム制御部１３からの制御信号により、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像素子３上に結像させる。

次に、メカニカルシャッタ２は、システム制御部１３からの制御信号により、必要な露光時間となるように撮像素子３の動作に合わせて撮像素子３を遮光するように駆動される。この時、撮像素子３が電子シャッタ機能を有する場合は、メカニカルシャッタ２と併用して、必要な露光時間を確保してもよい。

撮像素子３は、システム制御部１３により制御されるタイミング信号発生回路５が発生する動作パルスをもとにした駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。

撮像素子３から出力されたアナログの画像信号は、システム制御部１３により制御されるタイミング信号発生回路５が発生する動作パルスにより、Ａ／Ｄ変換器４でデジタル画像信号に変換される。

次に、システム制御部１３により制御される信号処理回路７において、デジタル画像信号に対して、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行う。

画像メモリ８は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶するために用いられる。

信号処理回路７で信号処理された画像データや画像メモリ８に記憶されている画像データは、記録回路１０において画像記録媒体９に適したデータ（例えば、階層構造を持つファイルシステムデータ）に変換されて画像記録媒体９に記録される。

また、Ａ／Ｄ変換器４でデジタル画像信号に変換された画像データは、信号処理回路７で解像度変換処理を実施された後、表示回路１２において画像表示装置１１に適した信号（例えば、ＮＴＳＣ方式のアナログ信号等）に変換される。そして、画像表示装置１１に表示される。

ここで、信号処理回路７においては、システム制御部１３からの制御信号により信号処理をせずに、デジタル画像信号をそのまま画像データとして、画像メモリ８や記録回路１０に出力してもよい。

また、信号処理回路７は、システム制御部１３から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報、あるいは、それらから抽出された情報をシステム制御部１３に出力する。デジタル画像信号や画像データの情報としては、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報がある。

記録回路１０は、システム制御部１３から要求があった場合に、画像記録媒体９の種類や空き容量等の情報をシステム制御部１３に出力する。

次に、画像記録媒体９に画像データが記録されている場合の再生動作について説明する。システム制御部１３からの制御信号により記録回路１０は、画像記録媒体９から画像データを読み出す。

システム制御部１３からの制御信号により信号処理回路７は、画像データが圧縮画像であった場合には、画像伸長処理を行い、画像メモリ８に記憶する。画像メモリ８に記憶されている画像データは、信号処理回路７で解像度変換処理を実施された後、表示回路１２において画像表示装置１１に適した信号に変換されて画像表示装置１１に表示される。

図２は、本発明の第１の実施形態に係る撮像装置の要部ブロック図である。図３は、図２における撮像素子とＡ／Ｄ変換器の詳細構成図である。

図２、図３を用いて、本発明の第１の実施の形態の撮像装置について説明する。

撮像素子３は、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。撮像素子３から出力されたアナログの画像信号は、タイミング信号発生回路５が発生する動作パルスにより、Ａ／Ｄ変換器４でデジタル画像信号に変換される。その後、信号処理回路７において、デジタル画像信号に対して、各種信号処理が行われる。

Ａ／Ｄ変換器４から出力されるデジタル画像信号の分解能は、Ａ／Ｄ変換器４の基準電源ＶＲＢ、ＶＲＴ１、ＶＲＴ２によって決められており、ＶＲＴ１またはＶＲＴ２の何れかが基準電源選択信号φＶＲＴによって選択される。

例えば、ＶＲＢが０［Ｖ］、ＶＲＴ１が０．５［Ｖ］、ＶＲＴ２が１［Ｖ］、Ａ／Ｄ変換器４のビット数が８ビットであった場合、ＶＲＴ１が選択された場合のＡ／Ｄ変換器４の分解能は約２．０［ｍＶ］（＝（０．５［Ｖ］−０［Ｖ］）／２５６）である。また、ＶＲＴ２が選択された場合のＡ／Ｄ変換器４の分解能は約３．９［ｍＶ］（＝（１［Ｖ］−０［Ｖ］）／２５６）である。

ＶＲＴ２が選択されるときは、ＶＲＴ１が選択されるときよりも高い電圧に設定されており、図４のタイミングチャートに示すように、有効部以外（非有効部）の領域の読み出しの際にはＶＲＴ１が、有効部の読み出しの際にはＶＲＴ２が選択される。従って、非有効部の領域の信号は、有効部の信号と比較し高い分解能で読み出される。

第１の実施の形態においては、Ａ／Ｄ変換器４に対し、少なくとも２種類の基準電源範囲を選択的に入力し、Ａ／Ｄ変換器４の分解能を切り替えるようにする。

図５は、本発明の第２の実施形態に係る撮像装置の要部ブロック図である。図６は、図５における撮像素子３の詳細構成図である。

図５、図６を用いて、本発明の第２の実施の形態の撮像装置について説明する。

図６に示すように、第２の実施の形態では、撮像素子３は内部にＡ／Ｄ変換器４を有する。

撮像素子３の各画素において電気信号に変換されたアナログ画像信号は、各画素の列ごとに付属されたＡ／Ｄ変換器４においてデジタル画像信号に変換され、撮像素子３から出力される。その後、信号処理回路７において、デジタル画像信号に対して、各種信号処理が行われる。

Ａ／Ｄ変換器４から出力されるデジタル画像信号の分解能は、有効部以外（非有効部）の領域においてはＡ／Ｄ変換器４の基準電源ＶＲＢ、ＶＲＴ１によって決められており、また、有効部においてはＡ／Ｄ変換器４の基準電源ＶＲＢ、ＶＲＴ２によって決められている。尚、ＶＲＴ１は、ＶＲＴ２と比較して低い電圧に設定されているため、非有効部の領域の信号は、有効部の信号と比較して高い分解能で読み出される。

第２の実施の形態においては、撮像素子３は、有効部と非有効部に対応したＡ／Ｄ変換器４を有し、Ａ／Ｄ変換器４の基準電源範囲が、有効部と非有効部とで異なるようにする。

上述したように本発明では、撮像素子３より出力されたアナログデータを受け取りデジタル画像信号に変換するＡ／Ｄ変換器４において、信号の制度を決定する基準電源を、通常の電圧のものと、電圧が低いものとに切り替え可能である。

基準電源は、撮像素子３からのデータが、有効部より読み出されたものであるか、非有効部の領域のものであるかによって切り替える。尚、有効部のデータを読み出す際には、通常の精度でＡ／Ｄ変換を行い、非有効部の領域を読み出す際には基準電源は電圧の低い方を選択することで、精度のよいデジタルデータを得る。

あるいは、撮像素子３のカラム領域に設けられたＡ／Ｄ変換器４の基準電源を、有効部に配置されたＡ／Ｄ変換器４と、非有効部の領域に配置されたＡ／Ｄ変換器４とで異なる電圧に設定する。

尚、有効部に接続されたＡ／Ｄ変換器４の基準電源は通常の電圧に設定し、非有効部の領域に接続されたＡ／Ｄ変換器４の基準電源は低い電圧に設定することで、精度のよいデジタルデータを得る。

本発明によると、従来のビット数のＡＤ変換器４を使用して、撮像素子から出力されるデータのうち、光学的黒領域等、有効部以外の非有効部の領域のデータを詳細に得ることができる。そのため、有効部以外の領域のデータを使用した、ダークレベル補正や各種シェーディング補正などを精度よく行うことができる。

また、従来の解決手段と比較して、Ａ／Ｄ変換器４の構成が簡潔なため、回路規模を小さくでき、小型で低価格な撮像素子３や撮像装置を作るのに適している。

尚、非有効部の領域のデータは、黒レベル付近のみでしか変動せず、有効部の信号と比較し変化量は十分に小さいため、Ａ／Ｄ変換器４の出力ビット数を従来のまま、Ａ／Ｄ変換の分解能を上げても、信号が飽和してしまうことはない。

本発明の実施の形態に係る撮像装置の全体構成を示すブロック図である。 本発明の第１の実施形態に係る撮像装置の要部ブロック図である。 図２における撮像素子とＡ／Ｄ変換器の詳細構成図である。 図２におけるＡ／Ｄ変換器の動作を表すタイミング図である。 本発明の第２の実施形態に係る撮像装置の要部ブロック図である。 図５における撮像素子３の詳細構成図である。 従来の撮像装置の構成を示すブロック図である。

符号の説明

１ 光学系
２ メカニカルシャッタ
３ 撮像素子
４ Ａ／Ｄ変換器
５ タイミング信号発生回路
６ 駆動回路
７ 信号処理回路
８ 画像メモリ
９ 画像記録媒体
１０ 記録回路
１１ 画像表示装置
１２ 表示回路
１３ システム制御部
１４ 不揮発性メモリ
１５ 揮発性メモリ

Claims (1)

1. 複数列の有効部および非有効部からなる画素部の出力信号をデジタル信号に変換する複数のＡ／Ｄ変換器が列ごとに設けられた撮像素子と、
   前記有効部の各列に接続された複数のＡ／Ｄ変換器に第１の基準電圧を供給し、前記非有効部の各列に接続された複数のＡ／Ｄ変換器に前記第１の基準電圧よりも低い第２の基準電圧を供給する電源と、
   を備えたことを特徴とする撮像装置。

Images