JP5171877B2

JP5171877B2 - 半導体装置及びその製造方法

Info

Publication number: JP5171877B2
Application number: JP2010100866A
Authority: JP
Inventors: 晶紀白石
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 2010-04-26
Filing date: 2010-04-26
Publication date: 2013-03-27
Anticipated expiration: 2024-08-30
Also published as: JP2010161428A

Description

本発明は半導体装置及びその製造方法に関し、更に詳細には半導体素子が一面側に造り込まれた半導体基板の半導体素子形成面側には、前記半導体素子の電極端子から前記半導体基板と電気的に絶縁されて延出されたパターンと、前記半導体素子及びパターンを覆う絶縁層とが形成され、前記半導体基板の他面側には、前記パターンと電気的に接続された外部接続端子用のパッドが形成された半導体装置及びその製造方法に関する。

シリコン基板の一面側に半導体素子が造り込まれた半導体基板の他面側に、外部接続端子を装着するパッドを形成した半導体装置の製造方法は、例えば下記特許文献１に提案されている。
かかる半導体装置の製造方法を図５に示す。図５に示す製造方法では、図５（ａ）に示す様に、半導体素子が造り込まれた半導体基板としてのシリコン基板１００の一面側に、半導体素子の電極に接続されたパッド１０２，１０２を形成した後、エポキシ樹脂をシリコン基板１００の両面に塗布して第１樹脂層１０４，１０４を形成する［図５（ｂ）］。
更に、パッド１０２，１０２の各中心を狙い、レーザ加工によって第１樹脂層１０４，１０４、シリコン基板１００及びパッド１０２を貫通する貫通孔１０６，１０６を形成する［図５（ｃ）］。
この様にして形成した貫通孔１０６，１０６及び樹脂層１０４，１０４を覆うように形成した、図５（ｄ）に示す第２樹脂層１０８の両面に研磨を施して薄くし［図５（ｅ）］、第２樹脂層１０８に充填された貫通孔１０６，１０６の中心を狙ってレーザ加工を施す。かかるレーザ加工によって、貫通孔１０６の内壁面を形成する絶縁層が第２樹脂層１０８から成るスルーホール１１０が形成される［図５（ｆ）］。

次いで、スルーホール１１０の内壁面を含む第２樹脂層１０８の全面に、無電解めっき等によって形成した薄膜金属層を給電層とする電解めっきによって、スルーホール１１０内を金属で充填してヴィア１１６を形成すると共に、スルーホール１１０の内壁面を除く第２樹脂層１０８の表面に金属層を形成した後、この金属層にフォトリソ等によりパターニングすることによって、はんだボール１１４等の外部接続端子を搭載するパッド１１２を形成できる。

特開２０００−２７７６８９号公報

図５に示す製造方法によれば、シリコン基板１００を貫通するスルーホール１１０内に金属が充填されたヴィア１１６が形成されるため、はんだバンプ１１４の外部接続端子をヴィア１１６の直上及び／又は直下に形成できる。
しかし、図５に示す製造方法では、シリコン基板１００を貫通する貫通孔１０６は、パッド１０２，１０２の各中心を狙って、第１樹脂層１０４，１０４、シリコン基板１００及びパッド１０２を貫通するレーザ加工によって形成する。
更に、貫通孔１０６の内壁面に絶縁層を形成したスルーホール１１０は、第２樹脂層１０８に充填された貫通孔１０６の中心を狙って、貫通孔１０６に充填された第２樹脂層１０８を貫通するレーザ加工によって形成する。
この様に、パッド１０２の中心や樹脂に充填された貫通孔１０６の中心を狙ったレーザ加工を行なうには、その位置決めに細心の注意を払うことを要し、生産性の向上を図ることは困難である。
しかも、スルーホール１１０内に電解めっきによって金属を充填する際には、スルーホール１１０の入口近傍に電荷が集中し易いため、スルーホール１１０内にボイドを形成することなく金属を充填することは困難である。このため、シリコン基板１００に形成された多数個のスルーホール１１０の各々にボイドを形成することなく金属を確実に充填することは至難のことである。

また、半導体素子の電極端子に接続されたパッド１０２とヴィア１１６とは、スルーホール１１０の内壁面に形成された樹脂層によって電気的に絶縁されている。このため、パッド１０２とヴィア１１６とを電気的に接続するには、パッド１０２とヴィア１１６とを電気的に接続するパターンを、シリコン基板１００の半導体素子形成面側に形成することを要し、半導体素子の電極端子から外部接続端子までを電気的に接続する距離が長くなり、高周波用の半導体装置には不利となる。
更に、シリコン基板１００の半導体素子形成面側は、半導体素子からの熱が最も放熱される面であるが、ヴィア１１６の端面が露出し、且つ半導体素子の電極端子とヴィア１１６とを電気的に接続するパターンを形成等するため、放熱板等の放熱手段を設けて放熱性を向上することもできない。
そこで、本発明の課題は、半導体基板の一面側に形成された半導体素子の電極端子と、この半導体基板の他面側に形成された外部接続端子用のパッドとを電気的に接続する距離を可及的に短距離にできる半導体装置、及びこの半導体装置を容易に製造できる半導体装置の製造方法を提供することにある。

本発明者は、前記課題を解決するには、半導体基板の一面側に形成された半導体素子の電極端子から延出されたパターンの半導体素子の外周縁近傍から半導体基板の他面側に垂下されたヴィアの端面に外部接続端子用のパッドを形成することによって、半導体素子の電極端子と外部接続端子用のパッドとを最短距離で電気的に接続できること、及びパターンの半導体素子近傍の半導体基板側面が底面に露出する凹部には、半導体基板を貫通するスルーホールに比較して、電解めっきによって金属を充填し易いことを知り、本発明に到達した。

すなわち、本発明は、半導体素子が造り込まれた半導体素子形成面を一面とする半導体基板と、前記半導体基板の一面側で前記半導体素子の電極端子から延出するパターンと、前記半導体基板の一面と前記パターンとの間にも在して前記半導体素子及びパターンを覆う第１絶縁層と、前記半導体基板の他面側が開口し、前記半導体基板の一面と前記パターンとの間の前記第１絶縁層が底面で露出されて前記半導体素子近傍の前記半導体基板に形成された第１凹部と、前記第１凹部の内壁面及び底面、並びに前記半導体基板の他面を覆う第２絶縁層と、前記第１凹部の底面側が開口し、前記第２絶縁層及び前記第１絶縁層から前記パターンが底面で露出されて前記第１及び第２絶縁層に形成され、前記第１凹部の内壁面が前記第２絶縁層で覆われて小径になった該第１凹部の底面径よりも小径の第２凹部と、前記第１及び第２凹部で構成される凹部内を金属で充填してなり、一端部が前記パターンの半導体基板側面と接続された柱状導体部と、前記パターン及び前記柱状導体部を介して前記半導体素子の電極端子と電気的に接続され、前記半導体基板の他面側で前記凹部を覆うように形成され、前記柱状導体部の他端部及び該他端部外周の前記第２絶縁層上の外部接続端子用のパッドと、を備えることを特徴とする半導体装置にある。

また、本発明は、半導体素子が一面側に造り込まれた半導体基板の半導体素子形成面側には、前記半導体素子の電極端子から延出されたパターンと、前記半導体基板の一面と前記パターンとの間にも在して前記半導体素子及びパターンを覆う第１絶縁層とが形成され、前記半導体基板の他面側には、前記パターンと電気的に接続された外部接続端子用のパッドが形成された半導体装置を製造する際に、前記半導体素子近傍の前記半導体基板に、該半導体基板の他面側に開口され、前記半導体基板の一面と前記パターンとの間の前記第１絶縁層に到達し、底面で前記第１絶縁層を露出する第１凹部を形成し、前記第１凹部の内壁面及び底面上、並びに前記半導体基板の他面上に、第２絶縁層を形成し、前記第１凹部の底面側が開口し、前記第２絶縁層及び前記第１絶縁層から前記パターンが露出され、前記第１凹部の内壁面が前記第２絶縁層で覆われて小径になった該第１凹部の底面径よりも小径の第２凹部を形成し、前記第１及び第２凹部で構成される凹部内を金属で充填して前記パターンの半導体基板側面に一端部が接続された柱状導体部を形成し、前記半導体基板の他面側で前記凹部の開口を覆うように、前記柱状導体部の他端部及び該他端部外周の前記第２絶縁層上に前記パッドを形成することを特徴とする半導体装置の製造方法にある。

かかる本発明において、柱状導体部及びパッドをめっきによって一体に形成することによって、半導体基板の一面側に形成された半導体素子の電極端子と外部接続端子用のパッドとを最短距離で接続する柱状導体部を容易に形成できる。
また、半導体基板の一面側に、ＳｉＯ₂又はＳｉＮから成る絶縁層を形成することにより、凹部の内壁面に絶縁層を容易に形成でき、半導体基板と柱状導体部とを確実に絶縁できる。
更に、半導体基板に形成する第１凹部を、反応性イオンエッチングによって形成することによって、レーザ加工による場合に比較して、開口径と底面径とが略同一径で且つアスペクト比の大きな凹部を容易に形成できる。

本発明によれば、半導体基板の一面側に形成された半導体素子の外周縁近傍に、半導体基板の他面側に開口する二段凹部が、この二段凹部の底面に露出する半導体素子の電極端子から延出されたパターンの半導体基板側面に一端部が接続された金属から成る柱状導体部と、この二段凹部の側壁面を覆う絶縁層とによって充填され、且つ半導体基板の他面側には、二段凹部を覆うように形成された外部接続端子が装着されるパッドが柱状導体部の他端部に接続されている。
このため、半導体素子の電極端子とパッドとは、可及的に最短距離で電気的に接続することができ、高周波用の半導体装置に適している。
更に、半導体基板の半導体素子の形成面側は、絶縁層によって覆われているため、半導体基板の半導体素子形成面側に放熱板等の放熱手段を設けることができ、半導体装置の放熱性を向上できる。
また、形成された二段凹部内に電解めっきによって金属を充填することは、貫通孔内に電解めっきによって金属を充填する場合に比較して容易であり、二段凹部内に柱状導体部を容易に形成でき、半導体基板を用いた半導体装置を容易に製造できる。

本発明に係る半導体装置の製造方法の一例について、その前半部分を説明する部分工程図である。本発明に係る半導体装置の製造方法の一例について、その後半部分を説明する部分工程図である。本発明に係る半導体装置の製造方法の他の例について、その前半部分を説明する部分工程図である。本発明に係る半導体装置の製造方法の他の例について、その後半部分を説明する部分工程図である。従来の半導体装置の製造方法を説明する工程図である。

本発明に係る半導体装置の製造方法についての一例を図１及び図２に示す。
先ず、図１（ａ）に示す様に、一面側に半導体素子１２，１２が造り込まれた半導体基板としてのシリコン基板１０を準備する。このシリコン基板１０には、半導体素子１２の各電極端子１２ａからアルミ製のパターン１４が、半導体素子１２の外周縁近傍まで延出されている。かかる半導体素子１２及びパターン１４は、ＳｉＯ₂から成る絶縁層１６によって覆われていると共に、パターン１４とシリコン基板１０の一面側面との間もＳｉＯ₂から成る絶縁層１６によって、半導体であるシリコン基板１０と確実に絶縁されている。
このシリコン基板１０の他面側にフォトレジスト１８を塗布し、凹部２０を開口するシリコン基板１０の他面側の部分２０ａを露出し［図１（ｂ）］、反応性イオンエッチングによって凹部２０を形成する［図１（ｃ）］。
かかる反応性イオンエッチングは、いわゆるＤ−ＲＩＥと称されているエッチング方法であって、例えばＳＦ₆プラズマによるエッチングとＣ₄Ｆ₈プラズマによる凹部内周面の薄膜形成（デポジット）とを交互にシリコン基板１０の部分２０ａに施すことによって、シリコン基板１０に凹部２０を形成するものである。この反応性イオンエッチングを、シリコン基板１０の一面側に形成したＳｉＯ₂から成る絶縁層１６に到達した時点で終了することによって、開口径と底面径とが略同一径で且つアスペクト比の大きな凹部を形成できる。
一方、レーザ加工によってシリコン基板１０に凹部を形成すると、開口径が底面径よりも大きいすり鉢形状の凹部が形成され易いため、形成する凹部の深さに限界が存在する。

この様にして形成した凹部２０が開口するシリコン基板１０の他面側に塗布したフォトレジスト１８を除去した後［図１（ｄ）］、凹部２０の内壁面を含むシリコン基板１０の他面側の全面にＳｉＯ₂から成る絶縁層２２を形成する［図１（ｅ）］。この絶縁層２２は、ＣＶＤ（化学気相蒸着）法によって形成できる。
更に、凹部２０の底部を形成する絶縁層１６、２２には、エキシマレーザ等のレーザ加工を施し、凹部２０の底面に開口する凹部２４を形成する［図１（ｆ）］。この凹部２４の開口径は、凹部２０の底面径よりも小径であって、凹部２０，２４から成る二段凹部２５の底面には、パターン１４のシリコン基板側面が露出する。
尚、絶縁層１６、２２の合計厚さは、シリコン基板１０よりも充分に薄く、レーザ加工によっても実質的に円筒状の凹部２４を形成できる。

次いで、二段凹部２５の内壁面を含むシリコン基板１０の他面側には、薄い金属層２６をスパッタリング又はＣＶＤ（化学気相蒸着）法によって形成する［図２（ｇ）］。この金属層２６は、Ｔｉ層上にＣｕ層が形成されている。
かかる金属層２６上に積層したドライフィルム２８に、二段凹部２５及びその外周縁近傍の金属層２６が露出するようにパターニングを施した後［図２（ｈ）］、金属層２６を給電層とする電解銅めっきによって、二段凹部２５を銅で充填してパターン１４のシリコン基板側面に一端部が接続された柱状導体部３０を形成すると共に、金属層２６の露出面に柱状導体部３０の他端部に接続されたパッド３２を形成する［図２（ｉ）］。この電解銅めっきとしては、例えば特開２００１−２９１９５４号公報に記載されている電解銅めっきを採用できる。
形成したパッド３２，３２・・には、その各々の厚さや表面の平坦性を均一化すべく、図２（ｊ）に示す様に、酸系研磨剤を用いた研磨［ＣＭＰ（Chemical Mechanical Polishing）］を施す。
かかる研磨を施したパッド３２，３２・・の各面には、電解ニッケルめっきで形成したＮｉ層上に、電解金めっきによって形成した薄膜状のＡｕ層から成る保護層３４を形成した後、ドライフィルム２８を剥離する［図２（ｋ）（ｌ）］。
その後、パッド３２，３２・・の一部を形成する部分を除く薄膜状の金属層２６をエッチングによって剥離し、図２（ｍ）に示す半導体装置を形成できる。

図２（ｍ）に示す半導体装置は、シリコン基板１０の一面側に形成された半導体素子１２，１２と、半導体素子１２の各電極端子１２ａから半導体素子１２の外周縁近傍まで延出されたパターン１４とは、ＳｉＯ₂から成る絶縁層１６によって覆われている。
更に、パターン１４は、シリコン基板１０の他面側に形成されたパッド３２と柱状導体部３０によって電気的に接続され、パッド３２には、はんだボール３６等の外部接続端子を装着できる。
したがって、図２（ｍ）に示す半導体装置は、シリコン基板１０の他面側を実装基板に向けて実装されるため、半導体素子１２，１２が設けられたシリコン基板１０の一面側には、放熱フィン等の放熱手段を装着でき、その放熱性を向上できる。
また、シリコン基板１０の一面側に形成されたパターン１４とシリコン基板１０の他面側に形成されたパッド３２との電気的な接続は、シリコン基板１０の他面側に開口され、側壁面が絶縁層２２によって覆われ且つ底面にパターン１４の半導体素子近傍のシリコン基板側面が露出する二段凹部２５内に形成された銅から成る柱状導体部３０によってなされる。この柱状導体部３０は、二段凹部２５内にめっきによって金属を充填して形成したものであって、その一端部がパターン１４の半導体素子近傍のシリコン基板側面に接続されていると共に、その他端部にパッド３２が一体に形成されている。
かかるパッド３２は、絶縁層２２及び柱状導体部３０によって充填された二段凹部２５の開口部上に形成されており、パッド３２の表面にはんだボール３６等の外部接続端子を装着できる。
この様に、図２（ｍ）に示す半導体装置では、シリコン基板１０の一面側に形成された半導体素子１２の電極端子１２ａとシリコン基板１０の他面側に形成されたパッド３２との間を可及的に最短距離で電気的に接続することができる。このため、図２（ｍ）に示す半導体装置は高周波用の半導体装置に適している。

図１及び図２に示す半導体装置の製造方法では、レーザ加工を用いたり、凹部を電解めっきによって充填するため、その工程がやや複雑である。このため、図３及び図４に示す半導体装置の製造方法によれば、レーザ加工や凹部を電解めっきによって充填することをなく半導体装置を製造できる。この図３及び図４においては、図１及び図２に示す部材と同一部材は同一番号を付した。
先ず、図３（ａ）に示す様に、一面側に半導体素子１２，１２が造り込まれた半導体基板としてのシリコン基板１０を準備する。このシリコン基板１０には、半導体素子１２の各電極端子１２ａからアルミ製のパターン１４が、半導体素子１２の外周縁近傍まで延出されている。かかるパターン１４の半導体素子１２の外周縁から延出された延出部分の一部がシリコン基板１０の一面側に当接している当接部１４ａである。
この半導体素子１２及びパターン１４は、ＳｉＯ₂から成る絶縁層１６によって覆われていると共に、パターン１４の当接部１４ａを除く部分とシリコン基板１０の一面側面との間もＳｉＯ₂から成る絶縁層１６によって、半導体であるシリコン基板１０と絶縁されている。
このシリコン基板１０の他面側にフォトレジスト１８を塗布し、パターン１４の当接部１４ａに対応する部分２０ａのシリコン基板１０の他面側を露出し［図３（ｂ）］、反応性イオンエッチングによって凹部２０を形成する［図３（ｃ）］。この凹部２０の底面には、パターン１４の当接部１４ａが露出する。
尚、この反応性イオンエッチングは、図１（ｃ）で凹部２０を形成した反応性イオンエッチングと同一のものである。

凹部２０の底面に露出するパターン１４の当接部１４ａの露出面には、金属ワイヤによって柱状導体部３８を立設する［図３（ｄ）］。この柱状導体部３８は、シリコン基板１０の他面側から先端部が突出する高さとする。かかる金属ワイヤから成る柱状導体部３８は、例えば米国特許第５４７６２１１号明細書に記載されている様に、ワイヤーボンディング装置を用いて形成できる。
この様に、柱状導体部３８が立設されている凹部２０内には、ポッティングによって樹脂を充填し、キュア等を施して樹脂層４０を形成する［図３（ｅ）］。この柱状導体部３８及び樹脂層４０によって凹部２０を充填できる。
更に、シリコン基板１０の他面側には、柱状導体部３８の先端部が突出しているため、シリコン基板１０の他面側に研磨を施して平坦面に形成した後［図３（ｆ）］、研磨面にソルダ−レジストを塗布して絶縁層４２を形成する［図３（ｇ）］。

この絶縁層４２にパターニングを施し、凹部２０の外周縁及びその近傍の絶縁層４２を残し、残部を除去する［図４（ｈ）］。
次いで、シリコン基板１０の他面側の全面に、薄い金属層２６をスパッタリング又はＣＶＤ（化学気相蒸着）法によって形成する［図４（ｉ）］。この金属層２６は、Ｔｉ層上にＣｕ層が形成されている。
かかる金属層２６上に積層したドライフィルム２８に、凹部２０の外周縁及びその近傍の絶縁層４２及び凹部２０の開口部に対応する金属層２６が露出するようにパターニングを施した後［図４（ｊ）］、金属層２６を給電層とする電解めっきによって、金属層２６が露出する露出面に金属層４４を形成する。この金属層４４は、Ｎｉ層上にＡｕ層が形成されている。
その後、ドライフィルム２８を除去した後［図４（ｌ）］、金属層４４をマスクとして金属層２６の露出している部分をエッチングで除去し、柱状導体部３８の端部に接続されたパッド４６を形成できる［図４（ｍ）］。

図４（ｍ）に示す半導体装置においても、図２（ｍ）に示す半導体装置と同様に、半導体素子１２，１２が設けられたシリコン基板１０の一面側には、放熱フィン等の放熱手段を装着でき、その放熱性を向上できる。
また、図４（ｍ）に示す半導体装置においても、シリコン基板１０の一面側に形成された半導体素子１２の電極端子１２ａとシリコン基板１０の他面側に形成されたパッド４６との間を可及的に最短距離で電気的に接続することができる。
以上、説明してきた半導体基板としては、シリコン基板１０を用いたが、ＧａＡｓ基板を用いることができる。
更に、絶縁層１６，２２としては、ＳｉＯ₂から成る絶縁層を形成していたが、ＳｉＮから成る絶縁層を形成してもよい。
尚、図２（ｍ）及び図４（ｍ）に示す半導体装置は、シリコンウェーハに複数個の半導体装置を形成し、個変に切り分けて得てもよい。

１０シリコン基板
１２ａ電極端子
１２半導体素子
１４パターン
１４ａ当接部
１６，２２，４２絶縁層
２０，２４凹部
２５二段凹部
２６金属層
３０，３８柱状導体部
３２，４６パッド
４０樹脂層

Claims

半導体素子が造り込まれた半導体素子形成面を一面とする半導体基板と、
前記半導体基板の一面側で前記半導体素子の電極端子から延出するパターンと、
前記半導体基板の一面と前記パターンとの間にも在して前記半導体素子及びパターンを覆う第１絶縁層と、
前記半導体基板の他面側が開口し、前記半導体基板の一面と前記パターンとの間の前記第１絶縁層が底面で露出されて前記半導体素子近傍の前記半導体基板に形成された第１凹部と、
前記第１凹部の内壁面及び底面、並びに前記半導体基板の他面を覆う第２絶縁層と、
前記第１凹部の底面側が開口し、前記第２絶縁層及び前記第１絶縁層から前記パターンが底面で露出されて前記第１及び第２絶縁層に形成され、前記第１凹部の内壁面が前記第２絶縁層で覆われて小径になった該第１凹部の底面径よりも小径の第２凹部と、
前記第１及び第２凹部で構成される凹部内を金属で充填してなり、一端部が前記パターンの半導体基板側面と接続された柱状導体部と、
前記パターン及び前記柱状導体部を介して前記半導体素子の電極端子と電気的に接続され、前記半導体基板の他面側で前記凹部を覆うように形成され、前記柱状導体部の他端部及び該他端部外周の前記第２絶縁層上の外部接続端子用のパッドと、
を備えることを特徴とする半導体装置。
前記柱状導体部及びパッドが、めっきによって一体に形成されている請求項１記載の半導体装置。
前記第１凹部が、反応性イオンエッチング加工によって形成されたものであり、
前記第２凹部が、レーザ加工によって形成されたものである請求項１又は２記載の半導体装置。
前記第１及び第２絶縁層が、ＳｉＯ₂又はＳｉＮから成る絶縁層である請求項１、２又は３記載の半導体装置。
半導体素子が一面側に造り込まれた半導体基板の半導体素子形成面側には、前記半導体素子の電極端子から延出されたパターンと、前記半導体基板の一面と前記パターンとの間にも在して前記半導体素子及びパターンを覆う第１絶縁層とが形成され、前記半導体基板の他面側には、前記パターンと電気的に接続された外部接続端子用のパッドが形成された半導体装置を製造する際に、
前記半導体素子近傍の前記半導体基板に、該半導体基板の他面側に開口され、前記半導体基板の一面と前記パターンとの間の前記第１絶縁層に到達し、底面で前記第１絶縁層を露出する第１凹部を形成し、
前記第１凹部の内壁面及び底面上、並びに前記半導体基板の他面上に、第２絶縁層を形成し、
前記第１凹部の底面側が開口し、前記第２絶縁層及び前記第１絶縁層から前記パターンが露出され、前記第１凹部の内壁面が前記第２絶縁層で覆われて小径になった該第１凹部の底面径よりも小径の第２凹部を形成し、
前記第１及び第２凹部で構成される凹部内を金属で充填して前記パターンの半導体基板側面に一端部が接続された柱状導体部を形成し、
前記半導体基板の他面側で前記凹部の開口を覆うように、前記柱状導体部の他端部及び該他端部外周の前記第２絶縁層上に前記パッドを形成することを特徴とする半導体装置の製造方法。
前記柱状導体部及びパッドをめっきによって一体に形成する請求項５記載の半導体装置の製造方法。
前記第１凹部を、反応性イオンエッチングによって形成し、
前記第２凹部を、レーザ加工によって形成する請求項５又は６記載の半導体装置の製造方法。
前記第１及び第２絶縁層として、ＳｉＯ₂又はＳｉＮから成る絶縁層を形成する請求項５、６又は７記載の半導体装置の製造方法。