JP5168920B2 - Semiconductor device manufacturing method and marking device - Google Patents
Semiconductor device manufacturing method and marking device Download PDFInfo
- Publication number
- JP5168920B2 JP5168920B2 JP2007021829A JP2007021829A JP5168920B2 JP 5168920 B2 JP5168920 B2 JP 5168920B2 JP 2007021829 A JP2007021829 A JP 2007021829A JP 2007021829 A JP2007021829 A JP 2007021829A JP 5168920 B2 JP5168920 B2 JP 5168920B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- main surface
- wafer
- mark
- marking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
この発明は、裏面に金属電極膜が形成されたリブ構造ウエハーをチップ状にダイシングする際に用いる半導体装置の製造方法およびマーキング装置に関する。 The present invention relates to a method of manufacturing a semiconductor device and a marking device used when dicing a rib structure wafer having a metal electrode film formed on the back surface into chips.
従来、縦型IGBTや縦型MOSFETのように、裏面に金属電極膜を有する半導体装置が知られている(たとえば、下記特許文献1参照。)。このような半導体装置の一般的な製造工程を説明すると、まず、厚い状態のウエハーの表面側にゲート構造やソース/エミッタ構造などを形成し、表面側素子構造部を形成する(前工程)。つぎに、ウエハーの裏面側から研磨やエッチングをおこない、ウエハーを薄層化する(ウエハー薄層化工程)。つづいて、薄層化されたウエハーの裏面に裏面拡散層および裏面電極を形成する(裏面形成工程)。そして、ウエハーをダイシングして、個々のチップを形成する(チップ化工程)。 2. Description of the Related Art Conventionally, a semiconductor device having a metal electrode film on the back surface, such as a vertical IGBT and a vertical MOSFET, is known (see, for example, Patent Document 1 below). A general manufacturing process of such a semiconductor device will be described. First, a gate structure, a source / emitter structure, and the like are formed on the surface side of a thick wafer to form a surface side element structure portion (previous process). Next, polishing or etching is performed from the back side of the wafer to thin the wafer (wafer thinning step). Subsequently, a back diffusion layer and a back electrode are formed on the back surface of the thinned wafer (back surface forming step). Then, the wafer is diced to form individual chips (chip formation process).
より詳細には、たとえば縦型IGBTを例とした場合、ゲート構造およびエミッタ構造など表面側素子構造部を形成後、ウエハー薄層化工程をおこない、さらにイオン注入と低温炉アニールもしくはレーザーアニールにより裏面コレクタ拡散層を形成する。そして、蒸着もしくはスパッタリングなどによってコレクタ金属電極膜を形成させた後、図8に示すようにウエハーをダイシングして個々のチップを形成する。 More specifically, for example, when a vertical IGBT is taken as an example, a wafer thinning process is performed after forming a surface-side element structure such as a gate structure and an emitter structure, and further, a back surface is formed by ion implantation and low-temperature furnace annealing or laser annealing. A collector diffusion layer is formed. Then, after a collector metal electrode film is formed by vapor deposition or sputtering, the wafer is diced as shown in FIG. 8 to form individual chips.
図9は、ウエハーに対するダイシング処理を模式的に示す説明図である。図9に示すように、金属電極膜901が形成されているウエハー900の裏面をダイシングテープ910に貼り合わせた上で、ウエハー900のおもて面からダイシングブレード920などを用いてウエハー900を切断する。このとき、ウエハー900内の数点を光学顕微鏡やCCDカメラで観察して、ウエハー900のおもて面に形成されたチップ配列やアライメントマークを観察する。そして、チップ配列やアライメントマークに基づいて位置決めをおこない、高速に回転したダイシングブレードをウエハーに一定方向/一定間隔に走査させ、ウエハーを個々のチップへと切断する。
FIG. 9 is an explanatory view schematically showing a dicing process for a wafer. As shown in FIG. 9, the back surface of the
ところで、ウエハー薄層化工程を経た後のウエハーは付加価値が非常に高く、ウエハー薄層化工程後におこなわれる工程では、特に不良ウエハーの低減が望まれる。このため、ウエハー端部の欠けやチッピングを抑制したり、ウエハーの反りやたわみを矯正したりするために、ウエハー内周部と比較してウエハー外周部を厚くしたリブ構造ウエハーが知られている(たとえば、下記特許文献1参照。)。リブ構造ウエハーは、たとえば、ウエハー裏面の外周部をマスクした上でエッチングをおこなってウエハー内周部のみを薄くしたり、ウエハー内周部のみをホイール研磨してウエハー内周部のみを薄くすることによって得られる。 By the way, the wafer after the wafer thinning process has a very high added value, and in the process performed after the wafer thinning process, it is particularly desired to reduce defective wafers. For this reason, in order to suppress chipping and chipping at the wafer edge, and to correct warpage and deflection of the wafer, a rib structure wafer having a wafer outer peripheral portion thicker than the wafer inner peripheral portion is known. (For example, see Patent Document 1 below.) For rib-structured wafers, for example, the outer peripheral part of the wafer back surface is masked and then etched to thin only the wafer inner peripheral part, or only the wafer inner peripheral part is wheel-polished to thin only the wafer inner peripheral part. Obtained by.
図10は、リブ構造ウエハーに対するダイシング処理の一例を模式的に示す説明図である。リブ構造ウエハー1000は、裏面(金属電極膜1001が形成されている面)に大きな段差(厚い外周部と薄い内周部の境界)がある。このため、図10に示すように、リブ構造ウエハー1000の裏面をダイシングテープ1010に貼り合わせると、ウエハー内周部に空洞部1020が発生してしまう。また、空洞部1020を無理にダイシングテープ1010に貼り付けようとすると、リブ構造ウエハー1000に割れ不良が発生してしまう。さらに、たとえ貼り付けられたとしても、ダイシングテープ1010とリブ構造ウエハー1000との間に気泡や隙間が入ってしまう。ダイシングテープ1010とリブ構造ウエハー1000との間に気泡や隙間が入った状態でダイシングをおこなうと、ダイシングテープ1010とリブ構造ウエハー1000が固定されてないので、チッピング不良が発生したり、チップ化されたデバイスが飛び散ったりしてしまい、生産効率が低下してしまう。
FIG. 10 is an explanatory view schematically showing an example of a dicing process for a rib structure wafer. The
このようなダイシング時の不良を防止するため、リブ構造ウエハーをダイシングする際は、図11に示すような方法でダイシング処理をおこなう。図11は、リブ構造ウエハーに対するダイシング処理を模式的に示す説明図である。図11に示す例では、図10とは逆に、リブ段差のあるウエハー裏面が上になるようにリブ構造ウエハー1100のおもて面側とダイシングテープ1110とを貼り合わせてダイシングをおこなう。これにより、リブ構造ウエハー1100とダイシングテープ1110との間に気泡や隙間を生じさせることなく貼り合わせることができる。
In order to prevent such a defect at the time of dicing, dicing processing is performed by a method as shown in FIG. 11 when dicing the rib structure wafer. FIG. 11 is an explanatory view schematically showing a dicing process for a rib structure wafer. In the example shown in FIG. 11, contrary to FIG. 10, dicing is performed by bonding the front surface side of the
そして、リブ構造ウエハー1100の裏面に金属電極膜が形成されてなければ、赤外線カメラ1120を用いてウエハーおもて面のチップ配列やアライメントマークを観察し、ダイシングラインの位置決めをおこなうことができる。これは、半導体基板のシリコンが赤外線を透過させるためである。これにより、通常のウエハー(図9参照)と反対に、ウエハーおもて面にダイシングテープを貼り合わせ、ウエハー裏面側から切断しても、正常にダイシングをおこなうことができる。
If a metal electrode film is not formed on the back surface of the
しかしながら、上述した製造方法では、リブ構造ウエハーの裏面に金属電極膜が形成されている場合、金属電極膜が赤外線を透過しないため、ダイシングラインの位置決めができないという問題点がある。 However, in the manufacturing method described above, when the metal electrode film is formed on the back surface of the rib structure wafer, there is a problem that the dicing line cannot be positioned because the metal electrode film does not transmit infrared rays.
図12は、金属電極膜が形成されたリブ構造ウエハーに対するダイシング処理を模式的に示す説明図である。リブ構造ウエハー1200の裏面に金属電極膜1201が形成されている場合、金属電極膜1201が赤外線を透過しないため、赤外線カメラ1220を用いてもウエハーおもて面側のチップ配列などを観察することができない。このため、ダイシングラインの位置決めをおこなうことができず、ウエハー裏面からダイシングすることができない。また、図10に示したように、リブ構造ウエハーをおもて面側からダイシングしようとすると、リブ段差に起因する割れ不良などが発生し、半導体装置の生産効率が低下してしまうという問題点がある。
FIG. 12 is an explanatory view schematically showing a dicing process for a rib structure wafer on which a metal electrode film is formed. When the
この発明は、上述した従来技術による問題点を解消するため、裏面に金属電極膜が形成されたリブ構造ウエハーを効率的にダイシングできる半導体装置の製造方法およびマーキング装置を提供することを目的とする。 An object of the present invention is to provide a method of manufacturing a semiconductor device and a marking device capable of efficiently dicing a rib structure wafer having a metal electrode film formed on the back surface in order to eliminate the above-described problems caused by the prior art. .
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置の製造方法は、第1主面の外周部が他の領域よりも厚い半導体ウエハーの前記第1主面に金属電極膜を形成する裏面電極形成工程と、前記半導体ウエハーの第2主面側の形状が撮影された画像に基づいて前記半導体ウエハーの前記第1主面に前記半導体ウエハーの切断位置調節用マークを形成するマーキング工程と、前記切断位置調節用マークに基づいてダイシングラインを設定する設定工程と、をこの順に含み、前記マーキング工程では、前記半導体ウエハーの外周部の隣り合う4つのチップの中心位置が前記画像の中心となるように前記半導体ウエハーの位置を調節して、前記半導体ウエハーの前記第1主面の外周部の少なくとも3箇所に前記切断位置調節用マークを形成し、前記設定工程では、あらかじめ設定された縦横にダイシングする間隔に基づいて、前記3箇所の前記切断位置調節用マークをダイシングラインの開始点、終了点、平行出し点とすることを特徴とする。 In order to solve the above-described problems and achieve the object, a manufacturing method of a semiconductor device according to claim 1 is provided on the first main surface of a semiconductor wafer in which an outer peripheral portion of the first main surface is thicker than other regions. A back surface electrode forming step for forming a metal electrode film, and a mark for adjusting the cutting position of the semiconductor wafer on the first main surface of the semiconductor wafer based on an image obtained by photographing the shape of the second main surface of the semiconductor wafer And a setting step for setting a dicing line based on the cutting position adjustment mark in this order, and in the marking step, the center positions of four adjacent chips on the outer peripheral portion of the semiconductor wafer There by adjusting the position of the semiconductor wafer such that the center of the image, the cutting position adjusting at least three places of the outer peripheral portion of the first main surface of the semiconductor wafer Forming a use marks, in the setting step, based on the interval dicing vertically and horizontally to a preset, the cutting position the starting point of the adjustment marks the dicing lines of the three, end point, it is parallel out point It is characterized by.
この請求項1にかかる発明によれば、半導体ウエハーの第2主面側の形状に基づいて、半導体ウエハーの第1主面の適切な位置に切断位置調節用マークを形成することができる。 According to the first aspect of the present invention, the cutting position adjusting mark can be formed at an appropriate position on the first main surface of the semiconductor wafer based on the shape of the second main surface of the semiconductor wafer.
また、請求項2の発明にかかる半導体装置の製造方法は、請求項1に記載の発明において、前記マーキング工程では、前記半導体ウエハーの前記第2主面側に設けられたカメラを用いて前記第2主面側の形状を撮影することを特徴とする。 According to a second aspect of the present invention, there is provided a manufacturing method of a semiconductor device according to the first aspect of the present invention, wherein the marking step uses the camera provided on the second main surface side of the semiconductor wafer. 2 The shape of the main surface side is photographed .
この請求項2にかかる発明によれば、半導体ウエハーの第2主面側に設けられたカメラから出力された画像によって半導体ウエハーの第2主面側の形状を観察して切断位置調節用マークを形成することができる。 According to the second aspect of the present invention, the cutting position adjustment mark is formed by observing the shape of the second main surface side of the semiconductor wafer from the image output from the camera provided on the second main surface side of the semiconductor wafer. Can be formed.
また、請求項3の発明にかかる半導体装置の製造方法は、第1主面の外周部が他の領域よりも厚い半導体ウエハーの前記第1主面に金属電極膜を形成する裏面電極形成工程と、前記半導体ウエハーの前記第1主面に形成された前記金属電極膜のうち、検査用のチップとなる領域の前記金属電極膜を選択的に除去する電極膜除去工程と、前記金属電極膜が除去された領域の第2主面側の形状が撮影された画像に基づいて前記半導体ウエハーの前記第1主面に前記半導体ウエハーの切断位置調節用マークを形成するマーキング工程と、前記切断位置調節用マークに基づいてダイシングラインを設定する設定工程と、を含み、前記マーキング工程では、前記半導体ウエハーの外周部の隣り合う4つのチップの中心位置が前記画像の中心となるように前記半導体ウエハーの位置を調節して、前記半導体ウエハーの前記第1主面の外周部の少なくとも3箇所に前記切断位置調節用マークを形成し、前記設定工程では、あらかじめ設定された縦横にダイシングする間隔に基づいて、前記3箇所の前記切断位置調節用マークをダイシングラインの開始点、終了点、平行出し点とすることを特徴とする。 According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: a back electrode forming step of forming a metal electrode film on the first main surface of a semiconductor wafer having an outer peripheral portion of the first main surface thicker than other regions; An electrode film removing step of selectively removing the metal electrode film in a region to be an inspection chip out of the metal electrode film formed on the first main surface of the semiconductor wafer; and A marking step of forming a mark for adjusting the cutting position of the semiconductor wafer on the first main surface of the semiconductor wafer based on an image obtained by photographing the shape of the second main surface side of the removed region, and the adjustment of the cutting position seen including a setting step of setting a dicing line based on use marks and, in the marking process, so that the center position of the semiconductor wafer outer periphery four chips adjacent of the center of the image The position of the semiconductor wafer is adjusted to form the cutting position adjusting marks at least at three locations on the outer periphery of the first main surface of the semiconductor wafer, and in the setting step, dicing is performed in the vertical and horizontal directions set in advance. Based on the interval, the three cutting position adjustment marks are set as a dicing line start point, end point, and parallel point .
この請求項3にかかる発明によれば、半導体ウエハーの第2主面側の形状に基づいて、半導体ウエハーを第1主面側からダイシングすることができる。 According to the third aspect of the invention, the semiconductor wafer can be diced from the first main surface side based on the shape of the second main surface side of the semiconductor wafer.
また、請求項4の発明にかかる半導体装置の製造方法は、請求項3に記載の発明において、前記マーキング工程では、前記半導体ウエハーの前記第1主面側に設けられた赤外線カメラを用いて前記第2主面側の形状を撮影することを特徴とする。 According to a fourth aspect of the present invention, there is provided the method for manufacturing a semiconductor device according to the third aspect of the present invention, wherein the marking step uses an infrared camera provided on the first main surface side of the semiconductor wafer. The second main surface side is photographed .
この請求項4にかかる発明によれば、半導体ウエハーの第1主面側に設けられた赤外線カメラから出力された画像によって半導体ウエハーの第2主面側の形状を観察して切断位置調節用マークを形成することができる。 According to the fourth aspect of the present invention, the cutting position adjustment mark is observed by observing the shape of the second main surface side of the semiconductor wafer from the image output from the infrared camera provided on the first main surface side of the semiconductor wafer. Can be formed.
また、請求項5の発明にかかる半導体装置の製造方法は、請求項1〜4のいずれか一つに記載の発明において、前記マーキング工程では、前記半導体ウエハーの前記第1主面にレーザー光を照射し、前記レーザー光の照射痕を前記切断位置調節用マークとすることを特徴とする。 According to a fifth aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the first to fourth aspects, wherein in the marking step, a laser beam is applied to the first main surface of the semiconductor wafer. The irradiation mark of the laser beam is used as the cutting position adjusting mark.
この請求項5にかかる発明によれば、半導体ウエハーの第1主面にレーザー光を照射することによって、切断位置調節用マークを形成することができる。 According to the fifth aspect of the present invention, the cutting position adjusting mark can be formed by irradiating the first main surface of the semiconductor wafer with laser light.
また、請求項6の発明にかかる半導体装置の製造方法は、請求項1〜4のいずれか一つに記載の発明において、前記マーキング工程では、前記半導体ウエハーの前記第1主面に前記金属電極膜よりも硬質な部材を圧接し、前記部材による圧接痕を前記切断位置調節用マークとすることを特徴とする。 According to a sixth aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the first to fourth aspects, wherein, in the marking step, the metal electrode is formed on the first main surface of the semiconductor wafer. A member harder than the film is pressure-contacted, and a pressure-contact mark by the member is used as the cutting position adjusting mark.
この請求項6にかかる発明によれば、半導体ウエハーの第1主面に硬質部材を圧接することによって、切断位置調節用マークを形成することができる。 According to the sixth aspect of the present invention, the cutting position adjusting mark can be formed by pressing the hard member against the first main surface of the semiconductor wafer.
また、請求項7の発明にかかる半導体装置の製造方法は、請求項1〜4のいずれか一つに記載の発明において、前記マーキング工程では、前記半導体ウエハーの前記第1主面にインクを付着させ、前記インクを前記切断位置調節用マークとすることを特徴とする。 According to a seventh aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the first to fourth aspects, wherein, in the marking step, ink is attached to the first main surface of the semiconductor wafer. The ink is used as the cutting position adjustment mark.
この請求項7にかかる発明によれば、半導体ウエハーの第1主面にインクを付着させることによって、切断位置調節用マークを形成することができる。 According to the seventh aspect of the present invention, the cutting position adjusting mark can be formed by attaching ink to the first main surface of the semiconductor wafer.
また、請求項8の発明にかかる半導体装置の製造方法は、請求項1〜7のいずれか一つに記載の発明において、前記マーキング工程で形成された前記切断位置調節用マークを用いて前記半導体ウエハーをチップ状に切断する切断工程を含んだことを特徴とする。 According to an eighth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to any one of the first to seventh aspects, wherein the semiconductor device is formed using the cutting position adjusting mark formed in the marking step. It includes a cutting step of cutting the wafer into chips.
この請求項8にかかる発明によれば、半導体ウエハーの第1主面側に形成された切断位置調節用マークに基づいて、半導体ウエハーをチップ状に切断することができる。 According to the eighth aspect of the invention, the semiconductor wafer can be cut into chips based on the cutting position adjusting marks formed on the first main surface side of the semiconductor wafer.
また、請求項9の発明にかかるマーキング装置は、第1主面の外周部が他の領域よりも厚い半導体ウエハーの前記第1主面を撮影しながら前記半導体ウエハーの第2主面にマークを形成するマーキング装置であって、前記半導体ウエハーの前記第1主面側に設けられ、前記第1主面を撮影する撮影手段と、前記半導体ウエハーの第2主面側に設けられ、前記撮影手段によって撮影された画像に基づいて前記第2主面に前記マークを形成するマーキング手段と、前記マークに基づいてダイシングラインを設定する設定手段と、を備え、前記マーキング手段は、前記半導体ウエハーの外周部の隣り合う4つのチップの中心位置が前記画像の中心となるように前記半導体ウエハーの位置を調節して、前記半導体ウエハーの前記第1主面の外周部の少なくとも3箇所に前記マークを形成し、前記設定手段は、あらかじめ設定された縦横にダイシングする間隔に基づいて、前記3箇所の前記マークをダイシングラインの開始点、終了点、平行出し点とすることを特徴とする。 The marking device according to the invention of claim 9 is characterized in that a mark is formed on the second main surface of the semiconductor wafer while photographing the first main surface of the semiconductor wafer where the outer peripheral portion of the first main surface is thicker than other regions. a marking apparatus for forming, wherein provided on the first main surface side of the semiconductor wafer, a photographing means for photographing the first major surface, provided on the second major surface side of said semiconductor wafer, said imaging means Marking means for forming the mark on the second main surface based on the image photographed by the method, and setting means for setting a dicing line based on the mark, the marking means comprising an outer periphery of the semiconductor wafer the center position of the four chips section adjacent is to adjust the position of the semiconductor wafer such that the center of the image, less of the outer peripheral portion of the first main surface of the semiconductor wafer Forming the mark Kutomo three, the setting means, based on the interval dicing vertically and horizontally, which is set in advance and the mark of the three starting points of the dicing line, the end point, parallel out point It is characterized by that.
この請求項9にかかる発明によれば、半導体ウエハーの第1主面側の形状に基づいて、半導体ウエハーの第2主面の適切な位置に切断位置調節用マークを形成することができる。 According to the ninth aspect of the present invention, the cutting position adjusting mark can be formed at an appropriate position on the second main surface of the semiconductor wafer based on the shape on the first main surface side of the semiconductor wafer.
また、請求項10の発明にかかるマーキング装置は、請求項9に記載の発明において、前記マーキング手段は、前記半導体ウエハーの前記第2主面にレーザー光を照射し、前記レーザー光の照射痕を前記マークとすることを特徴とする。 The marking device according to a tenth aspect of the present invention is the marking device according to the ninth aspect, wherein the marking means irradiates the second main surface of the semiconductor wafer with a laser beam, The mark is used.
この請求項10にかかる発明によれば、半導体ウエハーの第2主面にレーザー光を照射することによって、切断位置調節用マークを形成することができる。 According to the tenth aspect of the present invention, the cutting position adjusting mark can be formed by irradiating the second main surface of the semiconductor wafer with the laser beam.
また、請求項11の発明にかかるマーキング装置は、請求項9に記載の発明において、前記マーキング手段は、前記半導体ウエハーの前記第2主面に前記第2主面の表面層よりも硬質な部材を圧接し、前記部材による圧接痕を前記マークとすることを特徴とする。 The marking device according to an eleventh aspect of the present invention is the marking device according to the ninth aspect, wherein the marking means is a member harder than the surface layer of the second main surface on the second main surface of the semiconductor wafer. , And a mark of pressure contact by the member is used as the mark.
この請求項11にかかる発明によれば、半導体ウエハーの第2主面に硬質部材を圧接することによって、切断位置調節用マークを形成することができる。 According to the eleventh aspect of the present invention, the cutting position adjusting mark can be formed by pressing the hard member against the second main surface of the semiconductor wafer.
また、請求項12の発明にかかるマーキング装置は、請求項9に記載の発明において、前記マーキング手段は、前記半導体ウエハーの前記第2主面にインクを付着させ、前記インクを前記マークとすることを特徴とする。 The marking device according to a twelfth aspect of the present invention is the marking device according to the ninth aspect, wherein the marking means attaches ink to the second main surface of the semiconductor wafer and uses the ink as the mark. It is characterized by.
この請求項12にかかる発明によれば、半導体ウエハーの第2主面にインクを付着させることによって、切断位置調節用マークを形成することができる。 According to the twelfth aspect of the present invention, the cutting position adjustment mark can be formed by attaching ink to the second main surface of the semiconductor wafer.
本発明にかかる半導体装置の製造方法およびマーキング装置によれば、裏面に金属電極膜が形成されたリブ構造ウエハーを効率的にダイシングすることができるという効果を奏する。 According to the semiconductor device manufacturing method and the marking device of the present invention, the rib structure wafer having the metal electrode film formed on the back surface can be efficiently diced.
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法およびマーキング装置の好適な実施の形態を詳細に説明する。 Exemplary embodiments of a method for manufacturing a semiconductor device and a marking device according to the present invention will be explained below in detail with reference to the accompanying drawings.
(実施の形態1)
はじめに、実施の形態1にかかる半導体装置の製造方法で用いる半導体ウエハーの構造について説明する。図1は、実施の形態1で用いる半導体ウエハー(リブ構造ウエハー)の構造の一例を示す説明図である。なお、図1は、リブ構造ウエハーの裏面を図示している。
(Embodiment 1)
First, the structure of the semiconductor wafer used in the semiconductor device manufacturing method according to the first embodiment will be described. FIG. 1 is an explanatory view showing an example of the structure of a semiconductor wafer (rib structure wafer) used in the first embodiment. FIG. 1 illustrates the back surface of the rib structure wafer.
図1に示すリブ構造ウエハー100は、たとえば直径150mm(6インチ)の略円形であり、裏面に内周部101および外周部102が形成されている。内周部101は、たとえば半径60mm〜74mmの円形である。また、外周部102は、内周部101の縁からリブ構造ウエハー100の外周端部にかけて形成される。また、内周部101の厚さはたとえば50μm、外周部102の厚さはたとえば300μmであり、外周部102と比較して、内周部101の厚さが薄くなっている。
A rib-
ここで、リブ構造ウエハー100の製造工程の一例を説明する。まず、厚い状態のウエハーの表面側にゲート構造やソース/エミッタ構造を形成し、表面素子構造部を形成する。つぎに、ウエハー外周部をマスクしてウエハー内周部のみをエッチングして、ウエハー内周部の厚みを薄くする。または、ウエハー内周部のみをホイール研磨して、ウエハー内周部の厚みを薄くすることとしてもよい。そして、薄化されたウエハーの裏面に金属電極膜を形成する。金属電極膜の材料としては、たとえば、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)、金(Au)などを積層して用いることができる。以上のような手順によってリブ構造ウエハー100が形成される。
Here, an example of a manufacturing process of the
その後、リブ構造ウエハー100をダイシングして、個々のチップを形成する。より詳細には、リブ構造ウエハー100のおもて面側の形状を観察しながら、すなわち、おもて面側に形成された表面素子構造部の配列に基づいて、ダイシングラインの位置決めをし、ダイシング時の基準点となるアライメントマークをリブ構造ウエハー100の裏面に付加する。高速に回転したダイシングブレードをウエハーに一定方向/一定間隔に走査させ、ウエハーを個々のチップへと切断する。
Thereafter, the
つぎに、リブ構造ウエハー100へのアライメントマーク形成に用いるマーキング装置200について説明する。図2は、実施の形態1で用いるマーキング装置の外観を示す斜視図である。マーキング装置200は、XYステージ201、X軸調節ネジ202、Y軸調節ネジ203、Z軸調節ネジ204、CCDカメラ205、レーザーマーカー206によって構成される。
Next, a marking
XYステージ201は、X軸調節ネジ202、Y軸調節ネジ203、Z軸調節ネジ204によって、X軸方向、Y軸方向、Z軸方向にそれぞれ移動可能である。XYステージ201の上面側にはレーザーマーカー206が、下面側にはCCDカメラ205が設けられている。XYステージ201の中心部は開口部210が設けられており、CCDカメラ205によってXYステージ201に載せられた物体(具体的には、リブ構造ウエハー100)の下面側の撮影を可能とする。なお、開口部210を設けずに、ガラスなど透明な素材によってXYステージ201を作成することによって、XYステージ201に載せられた物体をCCDカメラ205で撮影できるようにしてもよい。
The
CCDカメラ205は、XYステージ201に載せられた物体の下面側を撮影し、その画像を画像信号として図示しないモニターなどに出力する。また、レーザーマーカー206は、図示しないレーザー発振器によって発生させたレーザー光をXYステージ201に載せられた物体の上面側に照射し、物体表面に照射痕をつけることによってマークを形成する。レーザーマーカー206からのレーザー照射は、たとえばスイッチ207によって制御する。
The
マーキング装置200でマーキングをおこなう場合、CCDカメラ205の光軸中心とレーザーマーカー206のレーザー照射位置とをあらかじめ一致させておく。図2に示した例では、CCDカメラ205とレーザーマーカー206とは、あらかじめ光軸中心とレーザー照射位置とが一致した位置に固定されている。
When marking is performed by the marking
また、CCDカメラ205の光軸中心の位置またはレーザーマーカー206のレーザー照射位置が移動可能な場合は、たとえば、XYステージ201に物体を置かない状態でレーザーマーカー206からレーザーを照射しながら、CCDカメラ205から出力される画像に写るレーザースポットを観察する。そして、CCDカメラ205またはレーザーマーカー206の位置を調節して、レーザースポットがCCDカメラ205から出力された画像の中心となるようにする。これにより、CCDカメラ205の光軸中心とレーザーマーカー206のレーザー照射位置とを一致させることができる。
When the position of the center of the optical axis of the
マーキング装置200でマーキングをおこなう場合、XYステージ201に物体を置き、CCDカメラ205によって撮像された物体の下面側の画像を見ながら、X軸調節ネジ202およびY軸調節ネジ203を調節し、所望の位置(マーキングをおこないたい点)が画像の中心になるようにする。また、必要な場合は、Z軸調節ネジ204によってXYステージ201のZ軸方向の位置を調節し、CCDカメラ205の焦点を物体の下面に合わせる。そして、その位置でレーザーマーカー206からレーザーを照射させて、物体の上面側にマーキングをおこなう。これにより、所望の位置にマークを付加することができる。
When marking is performed by the marking
つづいて、リブ構造ウエハー100に対するアライメントマーク形成処理について説明する。図3は、リブ構造ウエハーに対するアライメントマーク形成処理を模式的に示した説明図である。リブ構造ウエハー100にアライメントマークを形成する際は、リブ構造ウエハー100の裏面をレーザーマーカー206側に、リブ構造ウエハー100のおもて面をCCDカメラ205に向けて、XYステージ201上に置く。すなわち、リブ構造の段差がある面をXYステージ201の上面側に、表面素子構造が形成された面をXYステージ201の下面側に置く。
Next, an alignment mark forming process for the
CCDカメラ205は、XYステージ201に載せられたリブ構造ウエハー100のおもて面側を撮影し、画像信号をモニター230に出力する。モニター230は、CCDカメラ205によって撮影されたリブ構造ウエハー100のおもて面側の画像を表示する。そして、モニター230に表示されたリブ構造ウエハー100のおもて面の画像を見ながら、X軸調節ネジ202およびY軸調節ネジ203を調節し、所望の位置(マーキングをおこないたい点)が画像の中心になるようにする。
The
具体的には、たとえば、図3に示すように、表面素子構造部の隣り合うチップC1〜C4の中心位置Pが画像の中心となるように調節する。また、たとえば、リブ構造ウエハー100のおもて面に、あらかじめアライメントマークが形成されている場合には、その位置が画像の中心となるように調節する。そして、その位置でレーザーマーカー206からレーザーを照射させて、リブ構造ウエハー100の裏面側の金属電極膜上に切断位置調節用のアライメントマーク(照射痕)を形成する。このときレーザーマーカー206から照射されるレーザーの種類は、たとえば、YLF2ωレーザーまたはYAG2ωレーザーを用いることができる。また、レーザーの照射エネルギー密度は、たとえば、0.2〜4.0J/cm2とする。
Specifically, for example, as shown in FIG. 3, the center position P of the adjacent chips C1 to C4 of the surface element structure portion is adjusted to be the center of the image. For example, when an alignment mark is formed in advance on the front surface of the
図4は、ウエハー上の切断位置調節用のアライメントマークとダイシングラインとの関係を模式的に示す説明図である。チップのサイズ、すなわち縦横にダイシングする間隔(図4中xおよびy)は既知である。このため、少なくともウエハー内の3点(開始点、終了点、平行出し点:図4中M1〜M3)にアライメントマークを形成すれば、リブ構造ウエハー100の平行出し/垂直出しをおこなうことができ、ダイシングラインを設定することができる。なお、アライメントマークは、リブ構造ウエハー100の外周部に付加してもよい。
FIG. 4 is an explanatory view schematically showing the relationship between the alignment mark for adjusting the cutting position on the wafer and the dicing line. The chip size, that is, the distance between dicing vertically and horizontally (x and y in FIG. 4) is known. Therefore, if the alignment marks are formed at least at three points in the wafer (start point, end point, parallel projection points: M1 to M3 in FIG. 4), the
以上のようにアライメントマークを付加した後、リブ構造ウエハー100を裏面側からダイシングして個々のチップを形成するダイシング工程をおこなう。リブ構造ウエハー100のおもて面にダイシングテープおよびダイシング用フレームを貼り付ける。通常の半導体ウエハーの場合、ウエハー裏面にダイシングテープおよびダイシング用フレームを貼り付けるが、リブ構造ウエハー100には、裏面にリブ段差があるため、通常の貼り付け面とは逆になっている。そして、マーキング装置200で形成したアライメントマークを基準として位置決めをおこない、通常のダイシング装置を用いてリブ構造ウエハー100を裏面側からダイシングする。
After adding the alignment mark as described above, a dicing process is performed in which the
なお、上述した説明では、モニタに表示された画像を見ながらアライメントマークの位置を決めることとしたが、これには限らない。たとえば、CCDカメラ205から出力された画像信号をコンピュータに出力するようにして、画像信号をコンピュータで解析処理し、コンピュータによってXYステージ201の位置を制御してアライメントマークの位置を決めてもよい。
In the above description, the position of the alignment mark is determined while viewing the image displayed on the monitor. However, the present invention is not limited to this. For example, the image signal output from the
また、上述した説明では、マーキング装置200では、レーザーマーカー206によってマーキングをおこなうこととしたが、これには限らない。たとえば、硬質部材による圧接によってマーキングをおこなうこととしてもよい。
In the above description, the marking
図5は、マーキング装置の他の構成例を模式的に示した図である。図5に示す構成のマーキング装置500では、レーザーマーカー206の代わりに、硬質部材でできた圧芯棒240が用いられている。マーキング装置500は、圧芯棒240をリブ構造ウエハー100の裏面に圧接させて、金属電極膜に圧痕(打痕)を形成することによって切断位置調節用のマーキングをおこなう。
FIG. 5 is a diagram schematically showing another configuration example of the marking device. In the
この場合、たとえば、CCDカメラ205の光軸中心と、圧芯棒240による圧接位置をあらかじめ一致させておく。そして、CCDカメラ205によって撮像された物体の下面側の画像をモニター230に表示して、所望の位置(マーキングをおこないたい点)が画像の中心になるようにする。そして、その位置で圧芯棒240をZ軸方向に調節し、リブ構造ウエハー100の裏面に圧接させて圧接痕をつける。
In this case, for example, the center of the optical axis of the
圧芯棒240の材料としては、たとえば、ダイヤモンドやセラミック、シリコンなど、金属電極膜よりも硬質な材料が望ましい。また、圧芯棒240の先端形状は、たとえば、十字(+)や丸(○)、四角(□)など、所望の圧痕形状に合わせて形成すればよい。
As a material of the
なお、圧芯棒240による圧接によって、リブ構造ウエハー100の金属電極膜のみならず、下地となっているシリコン表面に機械的な損傷が生じる可能性がある。しかし、アライメントマークはスクライブ領域内にあるため、微少な損傷であれば損傷部位もダイシング時に除去されてしまう。このため、その後の工程においても支障にはならない。
The pressure contact with the
この他、たとえば、リブ構造ウエハー100の裏面側の金属電極膜上にインクを付着させて、切断位置調節用のマーキングをおこなってもよい。図6は、マーキング装置の他の構成例を模式的に示した図である。図6に示す構成のマーキング装置600では、レーザーマーカー206の代わりに、インクマーカーのペン先やインク吐出口などのインク塗着部251を有するインク塗着部材250を用いる。具体的には、インク塗着部材250をZ軸方向に調節し、インク塗着部251によってリブ構造ウエハー100の裏面にインクを塗着させることによってマーキングをおこなう。
In addition, for example, marking for adjusting the cutting position may be performed by attaching ink onto the metal electrode film on the back surface side of the
インク塗着部材250を用いる場合、たとえば、CCDカメラ205の光軸中心と、インク塗着部251によるインク塗着位置をあらかじめ一致させておく。そして、CCDカメラ205によって撮像された物体の下面側の画像を見ながら、X軸調節ネジ202およびY軸調節ネジ203を調節し、所望の位置(マーキングをおこないたい点)が画像の中心になるようにする。そして、その位置でインク塗着部材250をZ軸方向に調節し、リブ構造ウエハー100の裏面にインクを塗着させてアライメントマークをつける。この場合、ダイシングによってアライメントマークとして塗着されたインクは除去されてしまうので、ダイシング後のチップに対する影響はない。
When using the
なお、インク塗着部材250によって塗着するインクの材料は、CCDカメラ205や光学顕微鏡などで観察した際に十分なコントラストが形成されるものであれば特に限定されず、たとえば、一般的な油性インクなどを用いることができる。これは、リブ構造ウエハー100のウエハープロセスは終了しており、保護膜が形成されているためである。
The material of the ink applied by the
以上説明したように、実施の形態1にかかるマーキング方法によれば、リブ構造ウエハーのウエハー裏面に、ウエハー表面の形状、すなわちチップ配列やアライメントマークに対応した切断位置調節用のアライメントマークを形成する。そして、ウエハーおもて面にダイシングテープを貼り付けて、ウエハー裏面に形成されたアライメントマークに基づいて位置決めをおこなって、ウエハーを裏面側からダイシングすることができる。これにより、リブ構造ウエハーの裏面にダイシングテープを貼り合わせてダイシングをおこなう場合のようなウエハーとダイシングテープとの間の隙間や気泡などが生じることがなく、ダイシング時のチップ不良や割れ不良を低減させることができる。 As described above, according to the marking method according to the first embodiment, the alignment mark for adjusting the cutting position corresponding to the shape of the wafer surface, that is, the chip arrangement and the alignment mark, is formed on the wafer back surface of the rib structure wafer. . Then, a wafer can be diced from the back surface side by attaching a dicing tape to the front surface of the wafer and positioning based on the alignment mark formed on the back surface of the wafer. As a result, there are no gaps or bubbles between the wafer and the dicing tape, as in the case of dicing with a dicing tape attached to the back of the rib structure wafer, reducing chip defects and crack defects during dicing. Can be made.
また、実施の形態1にかかる半導体装置の製造方法によれば、簡便な処理によって効率的に切断位置調節用のアライメントマークを形成することができる。アライメントマークを形成する方法としては、たとえば、両面アライナーを用いて、ウエハー裏面にフォトレジストを塗布し金属電極膜の一部をエッチングしてマーキングをおこなう方法も考えられる。この方法では、一度で多数のマークを形成できるので、多数のマークを形成する必要がある場合には効率がよい。しかし、レジスト塗布、露光、現像、ベークなどのフォト工程が追加されることになり、コストおよびリードタイムが増加してしまう。本実施の形態のようにダイシングのためのアライメントマークを形成する場合、図4に示すように半導体ウエハー上にマークを3つ形成するのみでよい。このため、両面アライナーを用いるよりも、本実施の形態のような方法で形成した方が効率がよい。 In addition, according to the method for manufacturing a semiconductor device according to the first embodiment, the alignment mark for adjusting the cutting position can be efficiently formed by a simple process. As a method of forming the alignment mark, for example, a method of performing marking by applying a photoresist on the back surface of the wafer and etching a part of the metal electrode film using a double-sided aligner can be considered. In this method, since a large number of marks can be formed at a time, it is efficient when a large number of marks need to be formed. However, a photo process such as resist coating, exposure, development, and baking is added, which increases costs and lead time. When forming alignment marks for dicing as in this embodiment, it is only necessary to form three marks on a semiconductor wafer as shown in FIG. For this reason, it is more efficient to form by a method like this embodiment rather than using a double-sided aligner.
また、実施の形態1にかかる半導体装置の製造方法では、ウエハーおもて面にダイシングテープを貼り合わせてダイシングをおこなう。このため、ダイシングの切削屑(シリコン粉)がデバイス表面に付着するのを防止することができる。通常のダイシング時には、ウエハー裏面にダイシングテープを貼り合わせるため、ウエハー表面に切削屑が付着する。この切削屑を除去するために、高圧の水流を吹き付けて洗浄をおこなう。しかし、複雑な段差構造を有するデバイスの場合、切削屑の除去が特に困難であり、大量の洗浄水と洗浄時間とを要する。実施の形態1にかかる半導体装置の製造方法では、ウエハー表面にダイシングテープを貼り合わせるため、デバイス表面に切削屑が付着することがない。また、ウエハー裏面に切削屑が付着するものの、ウエハー裏面は表面と比べて平滑であるため、切削屑が除去し易く、洗浄時の洗浄水量や洗浄時間を低減することができる。 In the method for manufacturing a semiconductor device according to the first embodiment, dicing is performed by attaching a dicing tape to the front surface of the wafer. For this reason, it is possible to prevent dicing cutting waste (silicon powder) from adhering to the device surface. During normal dicing, dicing tape is attached to the back surface of the wafer, so that cutting waste adheres to the wafer surface. In order to remove the cutting waste, cleaning is performed by spraying a high-pressure water stream. However, in the case of a device having a complicated step structure, removal of cutting waste is particularly difficult, and a large amount of cleaning water and cleaning time are required. In the manufacturing method of the semiconductor device according to the first embodiment, since the dicing tape is bonded to the wafer surface, cutting waste does not adhere to the device surface. Moreover, although cutting waste adheres to the back surface of the wafer, the back surface of the wafer is smoother than the front surface, so that the cutting waste can be easily removed, and the amount of cleaning water and cleaning time during cleaning can be reduced.
(実施の形態2)
実施の形態1では、CCDカメラ205によってリブ構造ウエハー100の表面素子構造部を観察して、ダイシングラインの位置決めをおこなった。つぎに説明する実施の形態2では、リブ構造ウエハー100の裏面に形成された金属電極膜の一部を除去し、除去された部分から赤外線カメラによって表面素子構造部を観察し、ダイシングラインの位置決めをおこなう。なお、実施の形態2においても、実施の形態1と同様に図1に示したリブ構造ウエハー100を用いるものとして説明する。
(Embodiment 2)
In the first embodiment, the dicing line is positioned by observing the surface element structure portion of the
図7は、実施の形態2にかかる半導体装置の製造方法を模式的に示した説明図である。実施の形態2にかかる半導体装置の製造方法では、まず、リブ構造ウエハー100の裏面に形成された金属電極膜のうち、PCM(プロセスコントロールモニター)チップが形成されている領域の金属電極膜を選択的に除去して、開口部Lを形成する。
FIG. 7 is an explanatory view schematically showing the method of manufacturing the semiconductor device according to the second embodiment. In the method of manufacturing a semiconductor device according to the second embodiment, first, a metal electrode film in a region where a PCM (process control monitor) chip is formed is selected from the metal electrode films formed on the back surface of the
PCMチップとは、半導体チップの製造工程において異常や不良がなく、製造中の製品が規格範囲内にあるか否かなどを監視するための簡易的なデバイスが形成されているチップである。PCMチップは、多くの場合ウエハー工程終了後におこなわれる電気測定(検査)に用いられ、ウエハーのダイシング時にはその役割を終えている。このため、通常のチップ裏面の金属電極膜を除去してしまうとチップのロスになってしまうのに対して、PCMチップ裏面の金属電極膜を除去してもチップのロスにはならない。 The PCM chip is a chip on which a simple device for monitoring whether or not a product being manufactured is within a standard range without any abnormality or defect in a semiconductor chip manufacturing process is formed. The PCM chip is often used for electrical measurement (inspection) performed after completion of the wafer process, and has finished its role during wafer dicing. For this reason, if the metal electrode film on the back surface of the normal chip is removed, a chip loss occurs. However, even if the metal electrode film on the back surface of the PCM chip is removed, no chip loss occurs.
PCMチップは、半導体ウエハー上に3〜5箇所形成される。また、PCMチップが形成される位置はあらかじめ決まっており、各PCMチップ間は間隔を置いて形成される。このため、PCMチップを基準とするとアライメントが取りやすい。 Three to five PCM chips are formed on a semiconductor wafer. The positions where the PCM chips are formed are determined in advance, and the PCM chips are formed at intervals. For this reason, alignment is easy when the PCM chip is used as a reference.
PCMチップ裏面の金属電極膜を除去する際は、たとえば、PCMチップが形成されている位置の裏面にエッチング液滴下用のノズルを合わせ、ノズルから金属膜エッチング溶液を数滴滴下する。このとき、エッチング液がPCMチップの領域をはみ出して、製品チップの領域に侵入しないよう、ディスペンサによって金属膜エッチング溶液の滴下量を調節する。これは、製品チップの領域に金属膜エッチング溶液が侵入してしまうと、製品チップのロスになってしまうためである。そして、金属電極膜の溶解後に金属膜エッチング溶液を拭き取って、開口部Lを形成する。また、たとえば、PCMチップ以外の領域をマスクしてエッチングをおこない、PCMチップの領域のみをエッチングした後、マスクを除去してもよい。 When removing the metal electrode film on the back surface of the PCM chip, for example, a nozzle for dropping etching droplets is aligned with the back surface at the position where the PCM chip is formed, and several drops of the metal film etching solution are dropped from the nozzle. At this time, the dropping amount of the metal film etching solution is adjusted by the dispenser so that the etching solution does not protrude from the PCM chip area and enter the product chip area. This is because if the metal film etching solution enters the region of the product chip, the product chip is lost. Then, after the metal electrode film is dissolved, the metal film etching solution is wiped off to form the opening L. Further, for example, etching may be performed by masking a region other than the PCM chip, and after etching only the region of the PCM chip, the mask may be removed.
その後、開口部Lから赤外線カメラCを用いて、リブ構造ウエハー100のおもて面側の形状、すなわち、表面素子構造部のチップ配列などを観察して、ダイシングラインの位置決めをおこなう。なお、開口部LがPCMチップのサイズより小さい場合であっても、チップサイズは決まっているため、開口部LのPCMチップ上での位置がわかればダイシングラインを設定することができる。この後のダイシング工程の手順は、実施の形態1で説明した通りである。なお、実施の形態1と同じように、リブ構造ウエハーのおもて面側の形状を観察しながら裏面に切断位置調節用のアライメントマークを形成し、このマークに基づいてダイシング工程をおこなうこととしてもよい。
Thereafter, using the infrared camera C from the opening L, the shape of the front surface side of the
つぎに、実施の形態2にかかる半導体装置の製造方法の変形例について説明する。図8は、実施の形態2にかかる半導体装置の製造方法の変形例を模式的に示した説明図である。図8に示す変形例では、製品チップが形成されていないウエハー外周部領域Sの裏面の金属電極膜を選択的に除去する。具体的には、リブ構造ウエハー100のおもて面にエッチング保護膜を形成した後、金属膜エッチング溶液(たとえば、王水など)にリブ構造ウエハーの外周部領域Sを浸して金属電極膜を除去する。
Next, a modification of the semiconductor device manufacturing method according to the second embodiment will be described. FIG. 8 is an explanatory view schematically showing a modification of the method for manufacturing the semiconductor device according to the second embodiment. In the modification shown in FIG. 8, the metal electrode film on the back surface of the wafer outer peripheral region S where the product chip is not formed is selectively removed. Specifically, after forming an etching protective film on the front surface of the
外周部領域Sの金属電極膜を除去した後、たとえば、リブ構造ウエハー100の外周部領域Sのおもて面に、あらかじめアライメントマークが形成されている場合には、赤外線カメラCによってアライメントマークの位置と形状とを観察し、ダイシングラインの位置決めをおこなう。この後のダイシング工程の手順は、実施の形態1で説明した通りである。
After the metal electrode film in the outer peripheral region S is removed, for example, when an alignment mark is formed in advance on the front surface of the outer peripheral region S of the
また、たとえば、製品チップが形成されないウエハー外周部に、製品チップの配列に準じてダミーチップを形成しておき、位置決めに用いてもよい。図8中、リブ構造ウエハー100上に点線で示すのは、おもて面側に形成された製品チップの位置である。また、リブ構造ウエハー100上に太線で示すのは、おもて面側に形成されたダミーチップの位置である。この場合、金属電極膜が除去されたリブ構造ウエハー100の裏面から赤外線カメラCによりおもて面側のダミーチップの配列等の形状を観察してダイシングラインの位置決めをおこなう。
Further, for example, dummy chips may be formed in accordance with the arrangement of the product chips on the outer periphery of the wafer on which the product chips are not formed and used for positioning. In FIG. 8, the dotted line on the
以上説明したように、実施の形態2にかかる半導体装置の製造方法によれば、リブ構造ウエハーの裏面に形成された金属電極膜の一部を除去して、ウエハー表面のチップ配列やアライメントマークを観察してダイシングラインの位置決めをおこなうことができる。そして、ウエハー表面にダイシングテープを貼り付けて、ウエハーをダイシングすることができる。これにより、リブ構造ウエハーの裏面にダイシングテープを貼り合わせてダイシングをおこなう場合のように、ウエハーとダイシングテープとの間に隙間や気泡などが生じることがなく、チップ不良や割れ不良を低減させることができる。 As described above, according to the manufacturing method of the semiconductor device according to the second embodiment, a part of the metal electrode film formed on the back surface of the rib structure wafer is removed, and the chip array and the alignment mark on the wafer surface are removed. The dicing line can be positioned by observing. The wafer can be diced by attaching a dicing tape to the wafer surface. This eliminates gaps and bubbles between the wafer and the dicing tape, as in the case of dicing with a dicing tape attached to the back of the rib structure wafer, and reduces chip defects and crack defects. Can do.
また、実施の形態2にかかる半導体装置の製造方法は、実施の形態1と同様にウエハー表面にダイシングテープを貼り合わせてダイシングをおこなう。このため、ダイシングの切削屑がデバイス表面に付着するのを防止し、切削屑の洗浄時の洗浄水量や洗浄時間を低減することができる。 Further, in the method of manufacturing a semiconductor device according to the second embodiment, dicing is performed by attaching a dicing tape to the wafer surface as in the first embodiment. For this reason, it can prevent that the cutting waste of dicing adheres to a device surface, and can reduce the amount of washing water at the time of washing of cutting waste, and washing time.
以上のように、本発明にかかる半導体装置の製造方法およびマーキング装置は、裏面に金属電極膜を有する半導体装置をリブ構造のウエハーを用いて製造する際に有用であり、特に、縦型IGBTや縦型MOSFETの製造に適している。 As described above, the method for manufacturing a semiconductor device and the marking device according to the present invention are useful when a semiconductor device having a metal electrode film on the back surface is manufactured using a wafer having a rib structure. Suitable for manufacturing vertical MOSFETs.
100 リブ構造ウエハー
101 内周部
102 外周部
200 マーキング装置
201 XYステージ
202 X軸調節ネジ
203 Y軸調節ネジ
204 Z軸調節ネジ
205 CCDカメラ
206 レーザーマーカー
207 スイッチ
210 開口部
230 モニター
DESCRIPTION OF
Claims (12)
前記半導体ウエハーの第2主面側の形状が撮影された画像に基づいて前記半導体ウエハーの前記第1主面に前記半導体ウエハーの切断位置調節用マークを形成するマーキング工程と、
前記切断位置調節用マークに基づいてダイシングラインを設定する設定工程と、
をこの順に含み、
前記マーキング工程では、前記半導体ウエハーの外周部の隣り合う4つのチップの中心位置が前記画像の中心となるように前記半導体ウエハーの位置を調節して、前記半導体ウエハーの前記第1主面の外周部の少なくとも3箇所に前記切断位置調節用マークを形成し、
前記設定工程では、あらかじめ設定された縦横にダイシングする間隔に基づいて、前記3箇所の前記切断位置調節用マークをダイシングラインの開始点、終了点、平行出し点とすることを特徴とする半導体装置の製造方法。 A back electrode forming step of forming a metal electrode film on the first main surface of the semiconductor wafer in which the outer peripheral portion of the first main surface is thicker than other regions;
A marking step of forming a mark for adjusting the cutting position of the semiconductor wafer on the first main surface of the semiconductor wafer based on an image obtained by photographing the shape of the second main surface of the semiconductor wafer;
A setting step for setting a dicing line based on the cutting position adjustment mark;
In this order,
In the marking step, the position of the semiconductor wafer is adjusted so that the center position of four adjacent chips on the outer periphery of the semiconductor wafer is the center of the image, and the outer periphery of the first main surface of the semiconductor wafer is adjusted. part forming the cutting position adjustment mark in at least three locations,
In the setting step, the cutting position adjusting marks at the three positions are set as a dicing line start point, end point, and parallel projecting point based on a predetermined interval between vertical and horizontal dicing. Manufacturing method.
前記半導体ウエハーの前記第1主面に形成された前記金属電極膜のうち、検査用のチップとなる領域の前記金属電極膜を選択的に除去する電極膜除去工程と、
前記金属電極膜が除去された領域の第2主面側の形状が撮影された画像に基づいて前記半導体ウエハーの前記第1主面に前記半導体ウエハーの切断位置調節用マークを形成するマーキング工程と、
前記切断位置調節用マークに基づいてダイシングラインを設定する設定工程と、
を含み、
前記マーキング工程では、前記半導体ウエハーの外周部の隣り合う4つのチップの中心位置が前記画像の中心となるように前記半導体ウエハーの位置を調節して、前記半導体ウエハーの前記第1主面の外周部の少なくとも3箇所に前記切断位置調節用マークを形成し、
前記設定工程では、あらかじめ設定された縦横にダイシングする間隔に基づいて、前記3箇所の前記切断位置調節用マークをダイシングラインの開始点、終了点、平行出し点とすることを特徴とする半導体装置の製造方法。 A back electrode forming step of forming a metal electrode film on the first main surface of the semiconductor wafer in which the outer peripheral portion of the first main surface is thicker than other regions;
An electrode film removing step of selectively removing the metal electrode film in a region to be an inspection chip from the metal electrode film formed on the first main surface of the semiconductor wafer;
A marking step of forming a cutting position adjusting mark of the semiconductor wafer on the first main surface of the semiconductor wafer based on an image of the shape of the second main surface side of the region from which the metal electrode film has been removed; ,
A setting step for setting a dicing line based on the cutting position adjustment mark;
Only including,
In the marking step, the position of the semiconductor wafer is adjusted so that the center position of four adjacent chips on the outer periphery of the semiconductor wafer is the center of the image, and the outer periphery of the first main surface of the semiconductor wafer is adjusted. Forming the cutting position adjusting marks in at least three locations of the part,
In the setting step, the cutting position adjusting marks at the three positions are set as a dicing line start point, end point, and parallel projecting point based on a predetermined interval between vertical and horizontal dicing. Manufacturing method.
前記半導体ウエハーの前記第1主面側に設けられ、前記第1主面を撮影する撮影手段と、
前記半導体ウエハーの第2主面側に設けられ、前記撮影手段によって撮影された画像に基づいて前記第2主面に前記マークを形成するマーキング手段と、
前記マークに基づいてダイシングラインを設定する設定手段と、
を備え、
前記マーキング手段は、前記半導体ウエハーの外周部の隣り合う4つのチップの中心位置が前記画像の中心となるように前記半導体ウエハーの位置を調節して、前記半導体ウエハーの前記第1主面の外周部の少なくとも3箇所に前記マークを形成し、
前記設定手段は、あらかじめ設定された縦横にダイシングする間隔に基づいて、前記3箇所の前記マークをダイシングラインの開始点、終了点、平行出し点とすることを特徴とするマーキング装置。 A marking device for forming a mark on the second main surface of the semiconductor wafer while photographing the first main surface of the semiconductor wafer, wherein the outer peripheral portion of the first main surface is thicker than other regions,
Provided on the first main surface side of said semiconductor wafer, a photographing means for photographing the first main surface,
Marking means provided on the second main surface side of the semiconductor wafer and forming the mark on the second main surface based on an image photographed by the photographing means;
Setting means for setting a dicing line based on the mark;
With
The marking means adjusts the position of the semiconductor wafer so that the center position of four adjacent chips on the outer peripheral portion of the semiconductor wafer becomes the center of the image, and the outer periphery of the first main surface of the semiconductor wafer said mark formed on at least three parts,
The marking device according to claim 1, wherein the setting unit sets the three marks as a starting point, an ending point, and a paralleling point of the dicing line based on preset vertical and horizontal dicing intervals .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021829A JP5168920B2 (en) | 2007-01-31 | 2007-01-31 | Semiconductor device manufacturing method and marking device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021829A JP5168920B2 (en) | 2007-01-31 | 2007-01-31 | Semiconductor device manufacturing method and marking device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008187148A JP2008187148A (en) | 2008-08-14 |
JP5168920B2 true JP5168920B2 (en) | 2013-03-27 |
Family
ID=39729958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007021829A Expired - Fee Related JP5168920B2 (en) | 2007-01-31 | 2007-01-31 | Semiconductor device manufacturing method and marking device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5168920B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104816559A (en) * | 2015-05-29 | 2015-08-05 | 中国电子科技集团公司第四十六研究所 | Laser marking method of semiconductor material |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5198203B2 (en) * | 2008-09-30 | 2013-05-15 | 株式会社ディスコ | Processing equipment |
JP5274966B2 (en) * | 2008-09-30 | 2013-08-28 | 株式会社ディスコ | Processing equipment |
CN102152005A (en) * | 2011-01-21 | 2011-08-17 | 深圳恒光机电有限公司 | Positioning mechanism of laser-marking cutting equipment |
JP5886538B2 (en) * | 2011-04-18 | 2016-03-16 | 株式会社ディスコ | Wafer processing method |
JP5811587B2 (en) * | 2011-05-17 | 2015-11-11 | 富士電機株式会社 | Manufacturing method of semiconductor device |
JP6096442B2 (en) * | 2012-09-10 | 2017-03-15 | ラピスセミコンダクタ株式会社 | Semiconductor device and manufacturing method of semiconductor device |
US9224650B2 (en) * | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
KR102521372B1 (en) * | 2016-02-12 | 2023-04-14 | 삼성전자주식회사 | Method for predicting location of a mark |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61222703A (en) * | 1985-03-28 | 1986-10-03 | 関西日本電気株式会社 | Method of dividing semiconductor wafer |
JPS6487305A (en) * | 1987-09-30 | 1989-03-31 | Nec Corp | Method for dicing semiconductor wafer |
JPH0371654A (en) * | 1989-08-11 | 1991-03-27 | Nec Corp | Separation of chip |
JPH05308086A (en) * | 1992-04-30 | 1993-11-19 | Sharp Corp | Semiconductor manufacturing device |
JPH07249597A (en) * | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH1083974A (en) * | 1996-09-09 | 1998-03-31 | Sanyo Electric Co Ltd | Dividing method for semiconductor substrate |
JP2000122264A (en) * | 1998-10-21 | 2000-04-28 | Sony Corp | Exposure mask, alignment reference wafer, and alignment method |
JP3620528B2 (en) * | 2001-12-12 | 2005-02-16 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP2004262179A (en) * | 2003-03-04 | 2004-09-24 | Sumitomo Electric Ind Ltd | Wire saw cutting method and equipment therefor |
JP2004281551A (en) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | Semiconductor substrate, its manufacturing method, semiconductor device, its manufacturing method, and semiconductor package |
JP4632659B2 (en) * | 2003-12-02 | 2011-02-16 | パナソニック株式会社 | Manufacturing method of semiconductor device |
JP2005223270A (en) * | 2004-02-09 | 2005-08-18 | Sony Corp | Scriber for semiconductor thin plate |
JP4562577B2 (en) * | 2005-03-31 | 2010-10-13 | 信越半導体株式会社 | Laser marking device and laser marking method |
-
2007
- 2007-01-31 JP JP2007021829A patent/JP5168920B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104816559A (en) * | 2015-05-29 | 2015-08-05 | 中国电子科技集团公司第四十六研究所 | Laser marking method of semiconductor material |
CN104816559B (en) * | 2015-05-29 | 2017-04-12 | 中国电子科技集团公司第四十六研究所 | Laser marking method of semiconductor material |
Also Published As
Publication number | Publication date |
---|---|
JP2008187148A (en) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5168920B2 (en) | Semiconductor device manufacturing method and marking device | |
US10406635B2 (en) | Wafer producing method and processing feed direction detecting method | |
JP4544231B2 (en) | Manufacturing method of semiconductor chip | |
JP4879012B2 (en) | Cutting blade tip shape inspection method | |
JP6424918B2 (en) | Laser processing equipment | |
TWI411487B (en) | Laser processing of gallium arsenide wafers | |
US9305793B2 (en) | Wafer processing method | |
JP4640173B2 (en) | Dicing machine | |
JP4835830B2 (en) | Expanding method, apparatus and dicing apparatus | |
JP2015079790A (en) | Wafer processing method | |
KR102399929B1 (en) | Die bonder | |
JP6757185B2 (en) | Laser beam inspection method | |
KR20160053783A (en) | Wafer processing method | |
JP2011061043A (en) | Processing method, and method for manufacturing semiconductor device | |
TWI752257B (en) | Inspection wafer and energy distribution inspection method | |
JP2020088068A (en) | Processing method of workpiece | |
TW202025256A (en) | Laser machining device | |
JP2006147817A (en) | Laser processing equipment and method | |
JP2005109322A (en) | Laser beam dicing device | |
JP2004111601A (en) | Die bonder | |
JP2010192616A (en) | Method of forming protective film and method of processing wafer | |
KR20080093321A (en) | Laser beam machining system and method for cutting of substrate using the same | |
TW201002462A (en) | Wafer laser-marking method and die fabricated using the same | |
US7816184B2 (en) | Micromachine device processing method | |
JP2005109324A (en) | Laser beam dicing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
LAPS | Cancellation because of no payment of annual fees |