JP5166665B2 - 結晶性物質の電子及び光電特性を局所的に変更する方法及びこのような物質製の素子 - Google Patents

Description

【０００１】
本発明は、結晶性物質から製造された電子及び光電素子、並びにその製造方法に関する。当初は間接バンドギャップ型である半導体物質から製造された発光光電素子への特定の用途が見出される。
【０００２】
結晶性物質は、規則的なパターンで並んだ原子の列で構成されている。構成要素の電子及び核子に伴う電荷により、結晶内において、結晶内での原子間隔で決まる局所的に変化する周期的な電界が生じる。
【０００３】
結晶性物質でできた半導体及び絶縁体は、いわゆる伝導バンド及び価電子バンドにより特徴づけられる。これらのバンドを通って、電荷担体が、適用された場の影響下で移動する。伝導バンド及び価電子バンド間のエネルギーの分離は、その結晶を構成する原子の性質及び大きさで決まる。ある種の物質では、価電子バンドの最低点と伝導バンドの最高点とが対向しており、その他のものでは、これらがずれている。これらは、それぞれ、直接及び間接バンドギャップ型物質として知られている。
【０００４】
物質のバンド構造の性質及び大きさは、それにより作られる電子及び光電素子に対して影響を与えるパラメータである。例えば、広いバンドギャップの半導体でできたダイオードは、破壊電圧が高いという傾向がある。これは、これらの物質では、あらゆる所与の温度で熱により発生する電荷担体がより少なく、従って電子なだれ現象が起こりにくいためである。ガリウムヒ素は、直接バンドギャップを有するため、発光素子のために選ばれる物質である。一方、シリコンは、基本的には発光体に用いるのに適さないものと考えられてきた。これは、シリコンが、間接バンドギャップ型物質であり、そこでは、高速の非輻射（非放射）再結合過程が、比較的低速の輻射（放射）再結合過程よりも完全に優勢であるためである。室温でのシリコンの塊では、発光は全くといっていいほど見られない。
【０００５】
コンピュータプロセッサが継続的かつ急速に進歩している状況下で、処理能力及び速度を増大させるとともにサイズを小さくすることが常に要請されていることから、相互接続金属を絶えず複雑化してゆくことが必要とされている。この複雑さが結局は、さらなる進歩に対する乗り越えられない障害になる（ムーアーの法則の崩壊）と予想される。これは、電子が、相互接続される構成要素内ではなく金属被覆内で不相応に時間を消費するので、処理能力及び速度が低減するためである。
【０００６】
電荷担体の拡散に基づく接続と比較して光学式の接続は何桁も速いので、シリコン技術に基づく光電回路により、さらに進歩した方法が提供される。しかしながら、この方法を用いるには、シリコンに基づく効率のよい室温用の発光素子の開発が必要とされる。明らかに、このような素子は、他のシリコン素子の機能を拡張するのに使用可能であり、またあらゆるシリコン光電集積システムを実現に導くことができる。
【０００７】
半導体又は絶縁体結晶構造に、原子的尺度での局所的歪みにより生じた歪み場を導入することで、関連するバンドギャップを局所的に変更することが可能であることを、我々は発見した。このことによる一つの帰結として、シリコンのような物質からの発光素子の製造が実現可能なことが証明された。
【０００８】
歪み場の好適な発生機構は、転移ループアレイの形成である。
【０００９】
本発明によると、結晶性物質製の電子又は光電素子を提供する。ここでは、その結晶性物質の格子構造に原子的尺度での歪みを導入することにより、その結晶性物質のバンド構造特性パラメータが局所的に変更されており、またバンド構造を変更した結果、前記素子において所望の電子又は光電パラメータが得られている。
【００１０】
本発明の具体的な一側面によると、ｐ型の間接バンドギャップ型半導体物質の領域及び／又はｎ型の間接バンドギャップ型半導体物質の領域から少なくとも部分的に形成された接合を備える発光光電素子を提供する。ここで前記接合には、素子の動作の際に電荷担体を空間的に閉じ込めることにより電荷担体の輻射再結合を促進するのに効果的な手段が含まれる。
【００１１】
前記の電荷担体を閉じ込める手段は、歪み場であることが望ましい。
【００１２】
本発明の好適な実施例では、前記歪み場は、転移ループアレイのような固有の延長された格子欠陥により形成されることが望ましい。
【００１３】
本発明の素子は、使用される物質に依存して、赤外から紫外にまでの範囲に広がった様々な波長の輻射を発することができる。好適な実施形態では、素子は、ｎ型シリコンの領域及びｐ型シリコンの領域から形成されたｐ−ｎ接合を備えている。この素子は、作動中に、赤外光（波長約１１５０ｎｍ）を発する。実証されるように、この種のシリコンベースの素子は、ＵＬＳＩ技術において一般的な処理技術を利用して、商業規模で容易に製造されうる。
【００１４】
本発明による素子には、最大動作効率、すなわちエレクトロルミネセンス強度の合計の最大値が、室温又はその周辺で達成されるという、さらなる利点がある。このように、本素子は、上述のような用途に使用するのに特に適している。
【００１５】
本発明の他の側面によると、発光光電半導体素子を製造する方法を提供する。この方法は、ｐ型の間接バンドギャップ型半導体物質の領域及び／又はｎ型の間接バンドギャップ型半導体物質の領域を少なくとも有する接合を形成する工程と、前記接合に、素子の動作の際に電荷担体を空間的に閉じ込めることにより電荷担体の輻射再結合を促進するのに効果的な手段を導入する工程とを含む。
【００１６】
好適な実施形態では、接合は少なくとも部分的に、ｐ型の間接バンドギャップ型半導体物質の領域とｎ型の間接バンドギャップ型物質の領域とから形成されている。
【００１７】
添付の図面を参照して、例示の目的にのみ、本発明の好適な実施形態を説明する。
【００１８】
図１を参照すると、この発光光電素子は、ｐ型シリコンの領域１１及びｎ型シリコンの領域１２で画定されたｐ−ｎ接合１０を備えたダイオードの形式を有する。本発明のこのような実施では、ｐ型領域１１は、ホウ素（Ｂ）でドーピングされており、ｎ型領域１２は、ヒ素（Ａｓ）でドーピングされている。但し、当業者に知られた他の適切なドーパントが、代わりに用いられてもよい。
【００１９】
オーム接触１３、１４が、素子の前面及び背面１５、１６に設けられており、これにより、接合１０の両端にバイアス電圧を印加できるようになっている。本実施形態では、素子の前面１５に設けられたオーム接触１３は、アルミニウム（Ａｌ）製であり、素子の背面１６に設けられたオーム接触１４は、金／アンチモン共融合金（ＡｕＳｂ）製である。接触１４は、素子が発生させたエレクトロルミネセンスを通過させる中央窓１７を有する。
【００２０】
接合領域１０には、歪み場が含まれている。本実施形態では、その歪み場は、図１に模式的に示すように、ｐ型シリコンの領域１１に位置する転移ループアレイのような内在的な広がった格子欠陥により形成されている。
【００２１】
歪み場の影響で、シリコンのバンドギャップ構造が局所的に変わる。より具体的には、それぞれの広がった各格子欠陥の周りの歪み場は、転移ループのコアからの距離の関数として反比例して変化する３次元ポテンシャル井戸を生じさせる。このポテンシャル井戸の複合的な影響で、動いている電荷担体が空間的に閉じ込められ、そのため高速の非輻射再結合が起こるシリコン中の点欠陥への拡散が著しく減少すると考えられる。説明したような種類の歪み場の影響で、電荷担体の非輻射再結合（通常はこれが支配的な過程）が抑制されるとともに、シリコンのような間接バンドギャップ型の物質製の素子ではこれまで見られなかった電荷担体の輻射再結合が促進されることが分かった。以下より詳細に説明するように、接合１０の両端に順方向バイアスが印加されると、この素子により、かなりのエレクトロルミネセンスが発生する。
【００２２】
転移ループアレイＡが、接合における横方向（すなわち接合のｐ型及びｎ型領域１１、１２の境界面に平行な方向）に周期的（あるいはそれに近いもの）であれば、輻射再結合プロセスの促進が強化される。本実施形態では、転移ループアレイは、１００ｎｍ前後で周期的であり、領域１１内の１００ｎｍ程度の深さに位置している。
【００２３】
図１を参照して説明した素子は、固有抵抗が２〜４Ω・ｃｍのｎ型シリコンの素子グレード基板に、従来のイオン注入工程を用いてホウ素原子を注入することによって製造した。本実施形態では、注入量は１×１０¹⁵ｃｍ^-2であり、注入エネルギーは３０ｋｅＶであった。
【００２４】
そして、注入された基板は、窒素雰囲気中で約２０分間１０００℃で焼きなました。そして、オーム接触１３、１４が、蒸着や他の適切な堆積工程により基板に形成され、３６０℃で約２分間燒結された。
【００２５】
本実施例では、注入されたホウ素原子は、処理工程数を減らすように２通りに機能する。すなわち、注入されたホウ素原子は、接合のｐ型領域１１を画定するドーパント原子として用いられるとともに、この領域で転移を発生させるのにも用いられる。続く焼きなまし工程により、注入されたドーパント原子が活性化され、転移が集まって、必要な転移ループアレイが形成されることになる。
【００２６】
他の実施例では、転移アレイループは、ドーピング工程とは無関係に、他の種類の原子（例えばシリコン原子）を別に注入することにより形成される。注入エネルギーはここでも約３０ｋｅＶである。
【００２７】
上述の両実施例では、製造工程は、基板に転移を導入するために慎重に調整される（通例、単一のステップは好ましくない）。これにより、焼きなまし工程で、必要な転移ループアレイが形成されるようになる。
【００２８】
なお、説明した製造工程（すなわちイオン注入、蒸着、焼きなまし）で用いられた技術は、現行のＵＬＳＩ技術に完全に適合したものである。従って、説明した素子は、標準的な製造ラインで容易に製造可能であろう。
【００２９】
説明した素子の動作特性を調べるために、オーム接触１３、１４の両端にバイアス電圧Ｖが印加され、接触間の電流Ｉが測定された。図２は、電圧Ｖの関数としての電流Ｉの変化を示すグラフであり、素子が、ダイオードに特徴的な性質を示すことを実証している。
【００３０】
輻射の放射率を調べるために、連続流れ液体窒素定温槽の内部のホルダに、素子を取り付けた。素子により発生したエレクトロルミネセンスは、通常のハーフメーター・スペクトロメータ（half metre spectrometer）へと集束され、液体窒素で冷却されたゲルマニウムｐ−ｉ−ｎ検出器で検出される。
【００３１】
図３は、８０Ｋ、１８０Ｋ、及び３００Ｋで検出されたエレクトロルミネセンス強度の積分値すなわち合計値を、順方向バイアス電圧の関数として示すグラフであり、ダイオードに電源を入れるとエレクトロルミネセンスがどのように生じるのかを示している。図４に、８０Ｋ、１４０Ｋ、２００Ｋ、２６０Ｋ、及び３２０Ｋで得られたエレクトロルミネセンスの全体のスペクトルを示す。図５は、図４のエレクトロルミネセンス・スペクトルから得られたものであり、エレクトロルミネセンス強度の積分値すなわち合計値を、温度の関数として示すグラフである。図４を参照すると、８０Ｋで得られた低温でのスペクトルは、シリコンのバンド端での発光として予期される構造の特徴を示している。室温でのスペクトルは、波長１１５０ｎｍがピークとなり、半波高全幅値（ＦＷＨＭ）が８０ｎｍとなる。図５を参照すると、エレクトロルミネセンスの積分値すなわち合計値は、温度の関数として上昇を続けることがわかる。これは、輻射再結合プロセスにおいて、フォノンの結合の役割が増大することに帰することができると思われる効果である。従って、最大放射率は、室温及びそれよりも高い温度で発生する。このことは、シリコンでの発光用に関して提案された既知の系とははっきりと異なっている。既知の系では、エレクトロルミネセンスは温度が上昇すると急激に消失するので、実用的な室温用素子の実現が難しくなる。
【００３２】
なお、図１〜図５を参照して説明した素子はシリコンのホモ接合（homojunction）を備えているが、本発明には、シリコンアロイ等の他の間接バンドギャップ型物質でできたホモ接合を備えた素子が含まれていることが理解されよう。例えば、１００％のＧｅから、ゲルマニウム／シリコンアロイ（Ｇｅ／Ｓｉ）、そして１００％のＳｉ、さらに炭化ケイ素（ＳｉＣ）に至るまでのものからできたホモ接合を備えた素子が、近赤外（約１．３μｍ及び１．５μｍの領域を含む）から紫外までの帯域において、それぞれ個別の波長で発光可能である。
【００３３】
また、本発明には、ヘテロ接合（例えばシリコンとゲルマニウム）を備えた素子も含まれる。
【００３４】
本明細書の全体に亘って、ｐ−ｎ接合なる表現はｐ−ｉ−ｎ接合を含むことが理解されよう。なお、ｐ−ｉ−ｎ接合では、真性半導体物質（例えば純粋なシリコン）の領域が、接合のｐ型領域とｎ型領域との間に挟まれている。
【００３５】
本発明による発光光電素子は、その適用可能性が広いものと考えられる。限定するわけではないが特に、室温での効率のよいエレクトロルミネセンスが必要とされる用途がある。本発明による全てシリコンの素子では、全てシリコンの集積光学系における光源としての用途が見出されうる。
【００３６】
通例、本発明に従って製造された素子は、光電集積回路に組み込まれうる。このような回路には、光バンドギャップ（photonic bandgap）を示す領域が含まれていてもよい。
【００３７】
図６ａ及び図６ｂを参照すると、プレーナー光電集積回路６１は、シリコンベースの発光体（optical emitter）６３を備えている。発光体６３は、プレーナー導波管６４を介してシリコン−ゲルマニウム（ＳｉＧｅ）光検出器６５に結合された、非コヒーレント発光ダイオード（ＬＥＤ）又はレーザであってもよい。この回路は、埋設された二酸化ケイ素層６９を内蔵したシリコン基板６７上に、形成されている。発光体は、ｐ−ｎ接合７７近傍に転移ループアレイがあるイオン注入により形成されたｐ型領域７３を有するｎ型領域７１内に形成されている。金属接触７９、８１は、ｐ＋及びｎ＋表面領域に、それぞれ取り付けられている。
【００３８】
導波領域８３は、埋設された酸化物層６９と、光バンドギャップを作るための低屈折率領域アレイを含む領域８５とに結合されているので、導波管の波長伝播特性が変更されている。同じ状況下で、波長伝播特性は、光バンドギャップ領域内に転移ループアレイを組み込むことにより更に変更されうる。
【００３９】
光検出器６５には、ゲルマニウムをシリコン基板に注入すること等によるイオンビーム合成、あるいは選択的エピタキシーにより形成されたＳｉＧｅのｐ−ｎ接合領域８７が含まれている。接触８９、９１は、アクティブ領域に作られている。局所的ｐ＋注入９３でこれが容易になる。
【００４０】
集積回路の個々の構成要素は、酸化物が充填された絶縁トレンチ９５、９７、９９、１０１により、分離されている。
【００４１】
また、３次元集積の可能性へと導くこれらの技術を用いて、垂直集積がなされてもよい。また、エルビウム若しくは他の希土類等の不純物、又は例えば準安定遷移の炭素を混入した光アクティブ領域が、集積回路又は分離した構成要素を製造する際の構成単位として用いられてもよい。
【００４２】
さらに別の応用例では、本発明による発光光電素子が、注入型レーザの光源として用いられてもよい。この応用例では、その素子には、電荷担体の反転分布を得るために及び／又は発せられた輻射用の光キャビティを画定するために配列された１つ又はそれ以上の追加のｐ型及び／又はｎ型及び／又はドーピングされていない半導体物質が含まれていてもよい。このようなレーザの例として、分離閉じ込めへテロ構造（ＳＣＨ）レーザ及びＬＯＣ（large optical cavity）レーザ等がある。
【００４３】
焼きなましは、１０００℃で２０分間実行されるものとして記述したが、他の時間及び温度の組み合わせが採用されてもよい。この組み合わせは、結晶構造に、歪みのある局所的変更を形成して安定させるようなものであり、物質の融点に近い温度でのフラッシュ・アニーリングを用いることもありうる。
【００４４】
ある状況下においては、転移ループアレイ、又は結晶表面からの別の距離における別の歪みのある微細構造を形成するために、複数のイオン注入を実行することが望ましい場合がある。このような技術により、結果としての素子の構造に、さらなる自由度がもたらされる。
【００４５】
この技術は、他の方法により製造された素子、例えば屈折率が個々に異なった物質のアレイでできた光バンドギャップ領域の特性を改良あるいは微調整するために用いられてもよい。
【００４６】
また、この技術は、フォトリソグラフィマスク工程を用いることにより、基材の局所に限定されてもよい。
【図面の簡単な説明】
【図１】 図１は、本発明による発光光電素子の模式的な断面図である。
【図２】 図２は、室温における図１の素子で得られたバイアス電圧Ｖの関数としての電流Ｉのグラフである。
【図３】 図３は、８０Ｋ、１８０Ｋ、及び３００Ｋにおいて動作する図１の素子で得られた順方向バイアス電圧Ｖの関数としてのエレクトロルミネセンスの積分強度のグラフである。
【図４】 図４は、８０Ｋ、１４０Ｋ、２００Ｋ、２６０Ｋ、及び３２０Ｋにおいて動作する図１の素子で得られた波長の関数としてのエレクトロルミネセンス強度のグラフである。
【図５】 図５は、図４のグラフから得られた温度の関数としてのエレクトロルミネセンスの積分強度のグラフである。
【図６ａ】 図６ａは、本発明の具体的な一実施形態による光電集積回路の断面図である。
【図６ｂ】 図６ｂは、本発明の具体的な一実施形態による光電集積回路のブロック図である。

Claims (21)

1. ｐ型の間接バンドギャップ型半導体物質の領域及び／又はｎ型の間接バンドギャップ型半導体物質の領域から少なくとも部分的に形成された接合を備える発光光電素子であって、前記接合には、素子の動作の際に電荷担体を空間的に閉じ込めて電荷担体の輻射再結合を促進するのに効果的な手段である歪み場が含まれることを特徴とする、発光光電素子。
2. 前記歪み場が転移ループアレイにより形成される、請求項１記載の素子。
3. 前記転移ループアレイは、接合の少なくとも１つの横方向に、実質上の空間的周期性を有する、請求項２記載の素子。
4. 前記接合がホモ接合である、請求項１〜３のいずれかに記載の素子。
5. 前記のｐ型の間接バンドギャップ型半導体物質がｐ型シリコンであり、且つ前記のｎ型の間接バンドギャップ型半導体物質がｎ型シリコンであることを特徴とする、請求項４記載の素子。
6. 前記歪み場が、前記ｐ型シリコンの領域に形成された転移ループアレイによって形成される、請求項５記載の素子。
7. 前記ｐ型シリコンの領域がホウ素でドーピングされている、請求項５又は６記載の素子。
8. 前記接合がヘテロ接合である、請求項１〜３のいずれかに記載の素子。
9. 前記ｐ型の間接バンドギャップ型半導体物質の領域がｐ型シリコンであり、前記ｎ型の間接バンドギャップ型半導体物質の領域がｎ型シリコンであり、且つ前記転移ループアレイが、前記ｐ型シリコンの領域内に形成されて接合における横方向に１００ｎｍ程度の空間的周期性を有する、請求項３記載の素子。
10. ｐ型の間接バンドギャップ型半導体物質の領域及び／又はｎ型の間接バンドギャップ型半導体物質の領域を少なくとも有する接合を形成する工程を含む、発光光電半導体素子を製造する方法であって、前記接合に、前記素子の動作の際に電荷担体を空間的に閉じ込めて電荷担体の輻射再結合を促進するのに効果的な手段である歪み場を組み込む工程をさらに含むことを特徴とする、発光光電半導体素子を製造する方法。
11. 前記歪み場を導入する工程が、前記接合の前記領域のうちの一方又は他方に、転移ループアレイを形成する工程を含む、請求項１０記載の方法。
12. 前記転移ループアレイを形成する前記工程を、前記接合を形成する間に実行する、請求項１１記載の方法。
13. 前記接合を形成する工程は、前記の極性の型のうちの一方の間接バンドギャップ半導体物質製の基材を供給する工程と、前記基材にドーパント原子を注入して、その中に前記の極性の型のうちの他方の間接バンドギャップ半導体物質の領域を画定する工程と、注入を行った前記基材を熱処理にかける工程とを含み、ここで前記ドーパント原子を注入する工程及び注入を行った前記基材を熱処理にかける工程が、前記の画定された領域内に前記転移ループアレイを形成するのに有効である、請求項１２記載の方法。
14. 前記基材がｎ型シリコン製であり、且つ前記ドーパント原子がホウ素原子である、請求項１３記載の方法。
15. 前記転移ループアレイを形成する工程が、前記一方の又は他方の領域に、前記領域内のドーパント原子とは別の種類の原子を注入し、前記接合を熱処理にかけることを含む、請求項１１記載の方法。
16. 前記間接バンドギャップ型半導体物質のｐ型及びｎ型領域が、それぞれｐ型及びｎ型シリコンであり、且つ前記別の種類の原子がシリコン原子である、請求項１５記載の方法。
17. １ｋｅＶ〜１０００ｋｅＶの注入エネルギーを用いる、請求項１３〜１６のいずれかに記載の方法。
18. 前記注入エネルギーが３０ｋｅＶである、請求項１７記載の方法。
19. 前記熱処理を５００℃〜１４１２℃の温度範囲で行う、請求項１３〜１８のいずれかに記載の方法。
20. 前記熱処理を約１０００℃で行う、請求項１９記載の方法。
21. 前記熱処理を窒素ガス雰囲気中で行う、請求項１９又は２０記載の方法。

Images