JP5165454B2 - 電源装置 - Google Patents

Description

本発明は、電源装置に内蔵されているチョッパ回路を駆動するチョッパ駆動回路に関するものである。

チョッパ回路を形成するチョッパ・スイッチング素子を駆動するチョッパ駆動回路は、通常パルストランスを用いているものとフォトカプラを用いているものとがあり、パルストランスを用いているとオンデューテイが５０％近傍でに制限され、フォトカプラを用いるとオンデューテイが１００％近傍まで可能であるが応答速度が遅くチョッパ・スイッチング素子のスイッチング周波数の高速化が困難である。

図５は、従来技術の（例えば）ソフトスイッチングを行う溶接電源の電気接続図である。同図において、直流変換回路は、整流回路ＤＲ１及び出力側に並列に設けた平滑コンデンサＣ１から形成される。

チョッパ・スイッチング素子ＴＲ１は、直流変換回路とインバータ回路ＩＮＶとの間に設け、直流変換回路の直流電圧を開閉し、補助コンデンサＣ２に電力を供給する。

インバータ回路ＩＮＶは、図示省略の相対向する第１のスイッチング素子乃至第４のスイッチング素子からフルブリッジを形成し、直流電圧を高周波交流電圧に変換して出力する。

主変圧器ＩＮＴは、インバータ回路ＩＮＶによって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、２次整流回路ＤＲ３は、主変圧器ＩＮＴの出力を整流し直流リアクトルＤＣＬを介してトーチＴＨと被加工物Ｍとの間に電力を供給する。

出力電流検出回路ＩＤは、主変圧器ＩＮＴの２次側の出力電流を検出して出力電流検出信号Ｉｄとして出力する。電流対応出力制御回路ＳＣＩは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行い、出力電流検出信号Ｉｄに応じて互いに半周期ずれた第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のパルス幅を制御する。

インバータ駆動回路ＩＫは、第１の出力制御信号Ｓｃ１のオンに同期して図示省略の相対向する第１のスイッチング素子及び第４のスイッチング素子ＴＲ４を駆動し、第１の出力制御信号Ｓｃ１のオフから所定の時間が経過した後に第１のスイッチング素子及び第４のスイッチング素子ＴＲ４を停止させる第１のインバータ駆動信号Ｉｋ１を出力し、第２の出力制御信号Ｓｃ２のオンに同期して図示省略の相対向する第２のスイッチング素子及び第３のスイッチング素子を駆動し、第２の出力制御信号Ｓｃ２のオフから所定の時間が経過した後に第２のスイッチング素子及び第３のスイッチング素子を停止させる第２のインバータ駆動信号Ｉｋ２を出力する。

図５に示すＣＤは、（従来技術の）チョッパ制御回路であり、チョッパ制御回路ＣＤは、第１の出力制御信号Ｓｃ１のオン及びオフ並びに第２の出力制御信号ＳＣ２のオン及びオフに同期してチョッパ制御信号Ｃｄを出力する。

図６に示すＤＣは、パルストランスを用いた従来技術のチョッパ駆動回路の詳細図であり、チョッパ駆動回路ＤＣは、チョッパ制御信号Ｃｄに応じて導通する１次駆動スイッチング素子ＴＲ２と、この１次駆動スイッチング素子ＴＲ２の導通に応じて直流電源からの電圧が断続的に印加する１次巻線及び１次巻線に印加する電圧に応じて誘導起電圧を発生して２次巻線に出力するパルストランスＴ１と、誘導起電圧に応じて２次駆動スイッチング素子３を導通してチョッパ・スイッチング素子ＴＲ１を駆動する。

図７は従来技術の電源装置の動作を説明するための波形タイミング図である。
図７において、同図（ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（ｂ）の波形は第２の出力制御信号Ｓｃ２を示し、同図（ｃ）の波形は第１のインバータ駆動信号Ｉｋ１を示し、同図（ｄ）の波形は第２のインバータ駆動信号Ｉｋ２を示し、同図（ｅ）の波形は第１のチョッパ制御信号Ｃｄを示し、同図（ｆ）の波形はチョッパ駆動信号Ｐｄを示す。

インバータ回路ＩＮＶのターンオフ損失を略零にするソフトスイッチングを行うとき、図７（ｆ）に示すチョッパ駆動Ｄｃのオフは、同図（ｃ）に示す第１のインバータ駆動信号Ｉｋ１及び同図（ｄ）に示す第２のインバータ駆動信号Ｉｋ２のオフより所定時間前にオフする。このとき、同図（ｆ）に示すチョッパ駆動Ｄｃのオンデューテイは、最大９０％近傍にまでなる。

次に、チョッパ駆動Ｄｃのオンデューテイが５０％のときチョッパ駆動回路ＤＣについて説明する。
図６に示す、パルストランスＴ１の１次巻線の正の電圧が、例えばαＶのとき、負の電圧は、オンデューテイで決まり、下記の式で求めることができ、
αＶ×（０．５／０．５）より、負の電圧はαＶとなり、正の電圧と同一になる。

しかし、図７（ｆ）に示すチョッパ駆動信号Ｄｃのオンデューテイが、５０％を超えると負の電圧は増加し、例えば、オンデューテイが９０％のとき、負の電圧は、
αＶ×（０．９／０．１）＝９αＶ
と正の電圧の９倍にもなる。
（例えば、特許文献１）

特開２００１−３４５１９４号公報

図５に示すチョッパ・スイッチング素子で形成するチョッパ回路は、チョッパ駆動回路で駆動し直流変換回路からの直流電圧を開閉し補助コンデンサ及びインバータ回路に供給していた。このとき、チョッパ駆動回路のオンデューテイは、最大９０％近傍まで要求されるため、オンデューテイが１００％でも使用可能なフォトカプラを用いてチョッパ駆動回路のオンデューテイを制御していた。しかし、チョッパ回路のスイッチング周波数の高速化の要求に対して高速スイッチングが可能なフォトカプラの品種が少なく、安定供給に問題を生じ、コストも上昇する。

また、チョッパ回路のスイッチング周波数の高速化を図るために、図６に示すパルストランスを用いたチョッパ駆動回路が一般的に使用されている。そして、パルストランスのオンデューテイが５０％以下のときはパルストランスの１次巻線の正の電圧が、例えばαＶのとき負の電圧はαＶより低くなり、一般的なパルストランスを使用できるが、チョッパ回路のスイッチング周波数の高速化のためにパルストランスのオンデューテイを９０％にしたときは、パルストランスの１次巻線の負の電圧は９αＶにもなり、パルストランスの構造が複雑になり大きくなってしまう。

そこで、本発明では、一般的なパルストランスを用いてチョッパ回路のスイッチング周波数の高速化が可能となり、且つオンデューテイが５０％を超えてもチョッパ・スイッチング素子を駆動できるチョッパ駆動回路を提供することにある。

上述した課題を解決するために、本発明は、商用交流電源を整流して直流電圧を出力する直流電源回路と、チョッパ・スイッチング素子を有し前記チョッパ・スイッチング素子のオン及びオフに応じて前記直流電圧を所定の直流電圧に変換して負荷に供給するチョッパ回路と、前記チョッパ回路の出力電圧に基づいて出力制御信号のパルス幅を制御する出力制御回路と、前記出力制御信号に同期してチョッパ制御信号を出力するチョッパ制御回路と、前記チョッパ制御信号に応じて前記チョッパ・スイッチング素子を駆動するチョッパ駆動回路と、を備えた電源装置において、前記チョッパ制御回路は、前記出力制御信号のオンに同期し前記出力制御信号の１周期の１／２のパルス幅を有する基準制御信号を生成し、前記基準制御信号と前記出力制御信号とのアンド論理を行ない第１のチョッパ制御信号を生成し、前記基準制御信号の反転信号と前記出力制御信号とのアンド論理を行ない第２のチョッパ制御信号を生成し、前記チョッパ駆動回路は、前記第１の出力制御信号に応じて第１の１次駆動スイッチング素子を導通し、この導通にて第１のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第２の出力制御信号に応じて第２の１次駆動スイッチング素子を導通し、この導通にて第２のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第１のパルストランスの２次巻線と前記第２のパルストランスの２次巻線とをダイオードを介しオア接続し前記２つの誘導起電圧に応じて前記チョッパ・スイッチング素子を駆動すること、を特徴とする電源装置である。

第２の発明は、前記基準制御信号のパルス幅を前記出力制御信号の最大パルス幅１／２とすること、を特徴とする請求項１記載の電源装置である。

本発明では、チョッパ駆動回路の構成を第１の１次駆動スイッチング素子と、この素子の導通に応じて所定の電圧を１次巻線に印加し２次巻線に誘導起電圧を発生して出力する第１のパルストランスと、第２の１次駆動スイッチング素子と、この素子の導通に応じて所定の電圧を１次巻線に印加し２次巻線に誘導起電圧を発生して出力する第２のパルストランスとを並列に設け、第１のパルストランスと第２のパルストランスとの出力をダイオードを介してオア接続する構成にし、チョッパ制御回路によって、第１のチョッパ制御信号の最大パルス幅を１周期の１／２に制限することによって、チョッパ駆動回路の第１のパルストランスのオンデューテイが最大５０％になり、第２のパルストランスのオンデューテイも５０％以下で制限される。よって、オンデューテイ９０％近傍を有する特別なパルストランスを使用しなくても、オンデューテイ１００％近傍を有するチョッパ駆動回路が容易に実現できる。

第２の発明では、チョッパ駆動回路の最大オンデューテイが、例えば７０％のとき、第１のパルストランス及び第２のパルストランスの最大オンデューテイが３５％と均一になり、チョッパ駆動回路の構成を第１の１次駆動スイッチング素子及び第２の１次駆動スイッチング素子のドレイン・ソースに印加される最大電圧が均一になり、２つのスイッチング素子の信頼性向上につながる。

図１は、本発明の実施形態に係る電源装置、（例えば）降圧チョッパ回路を用いた電源装置の電気接続図である。同図において、図５に示す従来技術の電源装置、（例えば）ソフトスイッチングを行う溶接電源の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。また、本発明の実施形態では、降圧チョッパ回路を用いて説明を行っているが、昇圧チョッパ回路を用いても本発明に適用することができる。

直流電源回路は、整流回路ＤＲ１及び出力側に並列に設けた第１の平滑コンデンサＣ１から形成され、商用交流電源を整流し直流電圧を出力する。

降圧チョッパ回路は、図１に示すチョッパ・スイッチング素子ＴＲ１、環流ダイオードＤＲ２、直流リアクトルＤＣＬ及び第2の平滑コンデンサＣ３とによって形成され、チョッパ・スイッチング素子ＴＲ１のオンデューテイに基づいて直流電源回路からの直流電圧を降圧して負荷に供給する。

出力電圧検出回路ＶＤは、降圧チョッパ回路の出力電圧を検出して出力電圧検出信号Ｖｄとして出力する。出力制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行ない、出力電圧検出信号Ｖｄの値に基づいて出力制御信号Ｓｃのパルス幅を制御する。

図３は、本発明のチョッパ制御回路ＣＯの詳細図である。
同図において、チョッパ制御回路ＣＯは、単安定マルチバイブレータ回路ＴＭ、反転回路ＩＮ、第１のアンド回路ＡＮＤ１及び第２のアンド回路ＡＮＤ２によって形成され、単安定マルチバイブレータ回路ＴＭは、出力制御信号Ｓｃのオンに同期し、出力制御信号Ｓｃの１周期の１／２のパルス幅を有する基準制御信号Ｔｍを生成して出力する。第１のアンド回路ＡＮＤ１は、出力制御信号Ｓｃと基準制御信号Ｔｍとのアンド論理を行って第１のチョッパ制御信号Ｃｏ１として出力し、第２のアンド回路ＡＮＤ２は、第１の出力制御信号Ｓｃと基準制御信号Ｔｍの反転信号Ｉｎとのアンド論理を行って第２のチョッパ制御信号Ｃｏ２として出力する。
また、基準制御信号Ｔｍのパルス幅を出力制御信号Ｓｃの最大パルス幅の１／２としてもよい。

図２は、本発明のチョッパ駆動回路ＰＤの詳細図である。
同図に示すように第１のチョッパ制御信号Ｃｏ１に応じて導通／遮断する第１の１次駆動スイッチング素子ＴＲ３と、この第１の１次駆動スイッチング素子ＴＲ３の導通／遮断に応じて、図示省略の直流電源からの電圧が断続的に印加する１次巻線及び１次巻線に印加する電圧に応じて誘導起電圧を発生して２次巻線に出力する第１のパルストランスＴ１と、第２のチョッパ制御信号Ｃｏ２に応じて導通／遮断する第２の１次駆動スイッチング素子ＴＲ５と、この第２の１次駆動スイッチング素子ＴＲ５の導通／遮断に応じて直流電源からの電圧が断続的に印加する１次巻線および１次巻線に印加する電圧に応じて誘導起電圧を発生して２次巻線に出力する第２のパルストランスＴ２と、第１のパルストランスＴ１と第２のパルストランスＴ２との出力をダイオードを介して２次駆動スイッチング素子ＴＲ４にオア接続し、２つの誘導起電圧に応じてハイ・サイド動作を行う２次駆動スイッチング素子とで形成される。

図４は、本発明の実施の形態の動作を説明するための波形タイミング図である。
図４において、同図（ａ）の波形は出力制御信号Ｓｃを示し、同図（ｂ）の波形は基準制御信号Ｔｍを示し、同図（ｃ）の波形は反転信号Ｉｎを示し、同図（ｄ）の波形は第１のチョッパ制御信号Ｃｏ１を示し、同図（ｅ）の波形は第２のチョッパ制御信号Ｃｏ２を示し、同図（ｆ）の波形はチョッパ駆動信号Ｐｄを示す。

つぎに、図４の波形タイミング図を用いて本発明の動作について説明する。
図１に示す、起動スイッチＴＳから起動信号Ｔｓが出力されると出力制御回路ＳＣは、予め定めた電圧基準値Ｖｒと出力電圧検出信号Ｖｄの値とを比較演算した値（例えば、Ｖｒ−Ｖｄ）に基づいて図４（ａ）に示す出力制御信号Ｓｃのパルス幅を制御する。

時刻ｔ＝ｔ１において、図３に示すチョッパ制御回路ＣＯの単安定マルチバイブレータ回路ＴＭに、図４（ａ）に示す出力制御信号Ｓｃが入力されＨｉｇｈレベルになると、単安定マルチバイブレータ回路ＴＭは、出力制御信号Ｓｃのオンに同期し、出力制御信号Ｓｃの１周期の１／２のパルス幅を有する同図（ｂ）に示す基準制御信号Ｔｍを出力する。また、基準制御信号Ｔｍのパルス幅を出力制御信号Ｓｃの最大パルス幅の１／２としてもよい。

時刻ｔ＝ｔ１において、第１のアンド回路ＡＮＤ１は、出力制御信号Ｓｃと基準制御信号Ｔｍとのアンド論理を行ない図４（ｄ）に示す第１のチョッパ制御信号Ｃｏ１をＨｉｇｈレベルにする。さらに、第２のアンド回路ＡＮＤ２は、出力制御信号Ｓｃと基準制御信号Ｔｍの反転信号Ｉｎとのアンド論理を行ない図４（ｅ）に示す第２のチョッパ制御信号Ｃｏ２をＬｏｗレベルにする。

チョッパ駆動回路ＰＤは、第１のチョッパ制御信号Ｃｏ１と第２のチョッパ制御信号Ｃｏ２とのオア論理を行って図４（ｆ）に示すチョッパ駆動信号ＰｄをＨｉｇｈレベルにし、時刻ｔ＝ｔ１のときチョッパ・スイッチング素子ＴＲ１を導通する。

時刻ｔ＝ｔ１〜ｔ２において、図４（ｄ）に示す第１のチョッパ制御信号Ｃｏ１はＨｉｇｈレベルを維持するので、チョッパ・スイッチング素子ＴＲ１の導通は継続する。

単安定マルチバイブレータ回路ＴＭは、出力制御信号ＳｃのＨｉｇｈレベルから１／２周期の時間が経過する時刻ｔ＝ｔ２において、基準制御信号ＴｍがＬｏｗレベルになる。

時刻ｔ＝ｔ２において、第１のアンド回路ＡＮＤ１は、出力制御信号Ｓｃと基準制御信号Ｔｍとのアンド論理を行ない図４（ｄ）に示す第１のチョッパ制御信号Ｃｏ１をＬｏｗレベルにする。さらに、第２のアンド回路ＡＮＤ２は、出力制御信号ＳｃのＨｉｇｈレベルと基準制御信号Ｔｍの反転信号ＩｎのＨｉｇｈレベルとのアンド論理を行ない図４（ｅ）に示す第２のチョッパ制御信号Ｃｏ２をＨｉｇｈレベルにする。

チョッパ駆動回路ＰＤは、第１のチョッパ制御信号Ｃｏ１と第２のチョッパ制御信号Ｃｏ２とのオア論理を行って図４（ｆ）に示すチョッパ駆動信号ＰｄのＨｉｇｈレベルを維持し、チョッパ・スイッチング素子ＴＲ１を導通を継続する。

図４に示す時刻ｔ＝ｔ３において、図４（a）に示す出力制御信号ＳｃがＬｏｗレベルになると図４（e）に示す第２のチョッパ制御信号Ｃｏ２はＨｉｇｈレベルからＬｏｗレベルになり、チョッパ駆動回路ＰＤは、第１のチョッパ制御信号Ｃｏ１と第２のチョッパ制御信号Ｃｏ２とのオア論理を行って図４（ｆ）に示すチョッパ駆動信号ＰｄがＬｏｗレベルになり、チョッパ・スイッチング素子ＴＲ１を遮断する。そして、時刻ｔ＝ｔ３〜ｔ４の期間は、チョッパ・スイッチング素子ＴＲ１は遮断を継続する。

時刻ｔ＝ｔ４において、図４（ａ）に示す出力制御信号Ｓｃが再度Ｈｉｇｈレベルになると、単安定マルチバイブレータ回路ＴＭは、出力制御信号Ｓｃのオンに同期し、出力制御信号Ｓｃの１周期の１／２のパルス幅を有する基準制御信号Ｔｍを出力する。

時刻ｔ＝ｔ４において、第１のアンド回路ＡＮＤ１は、出力制御信号Ｓｃと基準制御信号Ｔｍとのアンド論理を行ない図４（ｄ）に示す第１のチョッパ制御信号Ｃｏ１をＨｉｇｈレベルにする。さらに、第２のアンド回路ＡＮＤ２は、第１の出力制御信号Ｓｃ１と基準制御信号Ｔｍの反転信号Ｉｎとのアンド論理を行ない同図（ｅ）に示す第２のチョッパ制御信号Ｃｏ２をＬｏｗレベルにする。

チョッパ駆動回路ＰＤは、第１のチョッパ制御信号Ｃｏ１と第２のチョッパ制御信号Ｃｏ２とのオア論理を行って図４（ｆ）に示すチョッパ駆動信号ＰｄをＨｉｇｈレベルにし、時刻ｔ＝ｔ４のときチョッパ・スイッチング素子ＴＲ１を導通する。そして、以後は上記と同一動作を繰り返すので説明を省略する。

上述の降圧チョッパ回路では、図４（ｆ）に示すチョッパ駆動信号Ｐｄのオンデューテイに基づいて直流電源回路から供給される直流電圧を降圧して負荷に供給する。また、本発明のチョッパ回路では、降圧チョッパ回路を使用して動作説明を行なっているが、昇圧チョッパ回路を使用しチョッパ駆動信号Ｐｄのオンデューテイに基づいて直流電源回路から供給される直流電圧を昇圧し負荷に供給してもよい。

本発明では、チョッパ・スイッチング素子を駆動するチョッパ駆動回路の構成としてパルストランスを２つ並列に設け、出力制御回路の第１の出力制御信号及び第２の出力制御信号に基づいて２つのパルストランスのオンデューテイを５０％以下に抑えることによって通常のパルストランスが使用でき、オンデューテイが１００％近傍を有するチョッパ駆動回路が可能となる。

本発明の実施形態に係る電源装置の接続図である。 本発明のチョッパ駆動回路の詳細図である。 本発明のチョッパ制御回路の詳細図である。 本発明の電源装置の動作を説明するための波形タイミング図である。 従来技術の電源装置の接続図である。 従来のチョッパ駆動回路の詳細図である。 従来の電源装置の動作を説明するための波形タイミング図である。

符号の説明

ＡＮＤ１ 第１のアンド回路
ＡＮＤ２ 第２のアンド回路
Ｃ１ 平滑コンデンサ
Ｃ２ 補助コンデンサ
ＣＤ （従来の）チョッパ制御回路
Ｃｄ （従来の）チョッパ制御信号
ＣＯ （本発明の）チョッパ制御回路
Ｃｏ１ （本発明の）第１のチョッパ制御信号
Ｃｏ２ （本発明の）第２のチョッパ制御信号
ＤＣ （従来の）チョッパ駆動回路
Ｄｃ （従来の）チョッパ駆動信号
ＤＲ１ １次整流回路
ＤＲ２ 環流ダイオード
ＤＲ３ ２次整流回路
ＤＣＬ 直流リアクトル
ＩＤ 出力電流検出回路
Ｉｄ 出力電流検出信号
ＩＫ インバータ駆動回路
Ｉｋ１ 第１のインバータ駆動信号
Ｉｋ２ 第２のインバータ駆動信号
ＩＲ 電流基準設定回路
Ｉｒ 電流基準値
ＩＮ 反転回路
ＩＮＴ 主変圧器
ＩＮＶ インバータ回路
Ｍ 被加工物
ＰＤ （本発明の）チョッパ駆動回路
Ｐｄ （本発明の）第チョッパ駆動信号
ＳＣ 出力制御回路
Ｓｃ 出力制御信号
Ｓｃ１ 第１の出力制御信号
Ｓｃ２ 第２の出力制御信号
Ｔ１ 第１のパルストランス
Ｔ２ 第２のパルストランス
ＴＨ トーチ
ＴＭ 単安定マルチバイブレータ回路
ＴＳ 起動スイッチ
Ｔｓ 起動信号
ＴＲ１ チョッパ・スイッチング素子
ＴＲ２ 第１の１次駆動スイッチング素子
ＴＲ３ ２次駆動スイッチング素子
ＴＲ４ 第２の１次駆動スイッチング素子
ＶＤ 出力電圧検出回路
Ｖｄ 出力電圧検出信号
ＶＲ 電圧基準設定回路
Ｖｒ 電圧基準値

Claims (2)

1. 商用交流電源を整流して直流電圧を出力する直流電源回路と、チョッパ・スイッチング素子を有し前記チョッパ・スイッチング素子のオン及びオフに応じて前記直流電圧を所定の直流電圧に変換して負荷に供給するチョッパ回路と、前記チョッパ回路の出力電圧に基づいて出力制御信号のパルス幅を制御する出力制御回路と、前記出力制御信号に同期してチョッパ制御信号を出力するチョッパ制御回路と、前記チョッパ制御信号に応じて前記チョッパ・スイッチング素子を駆動するチョッパ駆動回路と、を備えた電源装置において、前記チョッパ制御回路は、前記出力制御信号のオンに同期し前記出力制御信号の１周期の１／２のパルス幅を有する基準制御信号を生成し、前記基準制御信号と前記出力制御信号とのアンド論理を行ない第１のチョッパ制御信号を生成し、前記基準制御信号の反転信号と前記出力制御信号とのアンド論理を行ない第２のチョッパ制御信号を生成し、前記チョッパ駆動回路は、前記第１の出力制御信号に応じて第１の１次駆動スイッチング素子を導通し、この導通にて第１のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第２の出力制御信号に応じて第２の１次駆動スイッチング素子を導通し、この導通にて第２のパルストランスの１次巻線に所定の電圧を印加して２次巻線に誘導起電圧を発生し、前記第１のパルストランスの２次巻線と前記第２のパルストランスの２次巻線とをダイオードを介しオア接続し前記２つの誘導起電圧に応じて前記チョッパ・スイッチング素子を駆動すること、を特徴とする電源装置。
2. 前記基準制御信号のパルス幅を前記出力制御信号の最大パルス幅の１／２とすること、を特徴とする請求項１記載の電源装置。

Images