JP5163265B2

JP5163265B2 - 増幅回路

Info

Publication number: JP5163265B2
Application number: JP2008121542A
Authority: JP
Inventors: 俊秀鈴木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-05-07
Filing date: 2008-05-07
Publication date: 2013-03-13
Anticipated expiration: 2028-05-07
Also published as: JP2009272879A

Description

本発明は、増幅回路に関する。

低雑音増幅回路はアンテナで受信した微弱な信号を増幅し、後段に伝達する役割の増幅回路で、回路自身によって発生する雑音を可能な限り低レベルに抑制し、かつ信号を最大限増幅することを目的とする。

図５は、低雑音増幅回路の構成例を示す回路図である。入力信号ノードＩＮには、アンテナを介して高周波数の入力信号が入力される。バイアス電圧ノードＶＧ１及びＶＧ２には、それぞれ独立のバイアス電圧が印加される。電源電位ノードＶＤＤには、電源電位（電源電圧）が印加される。四分の一波長の伝送線路１０１は、入力信号ノードＩＮ及びバイアス電圧ノードＶＧ１間に接続される。第１の電界効果トランジスタＴＲ１は、ｎチャネル電界効果トランジスタであり、ゲートが入力信号ノードＩＮに接続され、ソースが基準電位ノードに接続される。第２の電界効果トランジスタＴＲ２は、ｎチャネル電界効果トランジスタであり、ゲートがバイアス電圧ノードＶＧ２に接続され、ソースが第１の電界効果トランジスタＴＲ１のドレインに接続される。四分の一波長の伝送線路１０２は、第２の電界効果トランジスタＴＲ２のドレイン及び電源電位ノードＶＤＤ間に接続される。出力信号ノードＯＵＴは、出力信号を出力するためのノードである。容量１１１は、第２の電界効果トランジスタＴＲ２のドレイン及び出力信号ノードＯＵＴ間に接続される。第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２には、バイアス電流ｉ１が流れる。

増幅性能を向上させるために、２段の電界効果トランジスタＴＲ１及びＴＲ２を縦積みで構成し、第１の電界効果トランジスタＴＲ１のソース接地増幅回路のゲートに入力信号ノードＩＮを接続し、第２の電界効果トランジスタＴＲ２のゲート接地増幅回路のドレインから増幅信号を出力する。この回路構成は、カスコード回路と呼ばれる。

また、下記の特許文献１には、高周波信号が入力される入力端子と、この入力端子に入力された信号が供給される低雑音増幅器と、この低雑音増幅器の出力が供給される出力端子と、前記低雑音増幅器の電源端子へ駆動電圧を供給する電源回路と、この電源回路の出力が供給されて前記低雑音増幅器の故障を検出する検出回路と、この検出回路の出力が接続された制御部と、前記入力端子と前記出力端子との間に設けられたバイパス回路と、このバイパス回路を前記低雑音増幅器の入力側と出力側との間に選択的に挿入するために、前記制御部の出力に接続された切替回路とを備え、前記切替回路には、前記低雑音増幅器の入力側とグランドとの間および、前記低雑音増幅器の出力側とグランドとの間の双方に挿入されるとともに、前記高周波信号の波長に対してほぼ１／４の長さを有した線路と、これらの線路のそれぞれに接続されるとともに、その一方の端子側に前記グランドが接続された切替スイッチとを設け、前記バイパス回路はこれらの切替スイッチの他方の端子側同士の間に接続され、前記制御部は前記検出回路から前記低雑音増幅器が故障している旨の信号を得た場合に、前記切替スイッチを他方の端子側へ切り替える低雑音増幅装置が記載されている。

また、下記の特許文献２には、信号入力端子からの入力信号を受ける入力段トランジスタと、前記入力段トランジスタにカスコード接続された少なくとも２つのカスコードトランジスタと、前記カスコードトランジスタにより選択的に接続可能な少なくとも２つの異なる負荷回路と、前記カスコードトランジスタを制御することにより前記負荷回路への電流の分配比を変化させながら、前記入力段トランジスタに流れる電流を一定にする制御回路とを備え、前記の複数の負荷回路の虚数インピーダンス成分が入力信号帯域で無視できるほど小さいことを特徴とする増幅器が記載されている。

また、下記の特許文献３には、シングルエンド型の第１の単位アンプとシングルエンド型の第２の単位アンプとを並列に並べて略１８０度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、前記第１の単位アンプ中の最終段の半導体素子の出力端子を第１ノードとし、前記第２の単位アンプ中の最終段の半導体素子の出力端子を第２ノードとし、増幅回路全体としての単一出力端子を第３ノードとして、前記第１ノードと前記第３ノードとの間に接続された略−９０度の位相回路と、前記第２ノードと前記第３ノードとの間に接続された略＋９０度の位相回路と、前記第１ノードと前記第２ノードとの間に接続された略同じ大きさの第１のインダクタンス成分と第２のインダクタンス成分と、前記第１のインダクタンス成分と前記第２のインダクタンス成分の中間点に接続され、前記第１の単位アンプ中の最終段の半導体素子および前記第２の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子とを備えたことを特徴とするバランス型増幅回路が記載されている。

また、下記の特許文献４には、ゲート電極に交流振幅が入力される第１のトランジスタと前記第１のトランジスタのドレイン電極に第２のトランジスタのソース電極が接続され、前記第１のトランジスタのソース電極に前記交流振幅に対する接地電位が接続され、前記第２のトランジスタのゲート電極に前記交流振幅に対する接地電位が接続され、前記第２のトランジスタのドレイン電極に負荷が接続されるとともに、前記交流振幅に係る出力が取り出されるカスコード接続型増幅器において、さらに第１のインピーダンス素子および第２のインピーダンス素子およびインピーダンス制御回路を有し、前記第１のインピーダンス素子の第１の端子が前記第１のトランジスタのドレインに接続され、前記第１のインピーダンス素子の第２の端子が第２のインピーダンス素子の第１の端子に接続され、前記第２のインピーダンス素子の第２の端子が前記交流振幅に対して接地電位に接続され、前記第２のインピーダンス素子の少なくともひとつの端子で構成される第３の端子が前記インピーダンス制御回路に接続され、前記インピーダンス制御回路は、外部入力端子を有し、前記外部入力端子から入力される情報を元に作成された制御信号を前記第３の端子に供給することを特徴とする可変利得増幅回路が記載されている。

特開２００７−１６６２５６号公報特開２００７−１８９５６９号公報特開２００５−１４３０８９号公報特開２００７−２３５５２５号公報

増幅回路自身で発生する雑音成分には、トランジスタにバイアス電圧を印加した場合に流れるバイアス電流とバイアス電圧の積で表される電力によって発生する熱雑音がある。この熱雑音発生を抑制するためにはこの電流又は電圧を低減すると効果があるが、あまり抑制しすぎる場合にはトランジスタの増幅性能も低下し、増幅回路としての役割を果たさなくなる。

図６は、１個の電界効果トランジスタの増幅率６０１及び雑音特性６０２の実測結果例を示すグラフである。雑音特性６０２はバイアス電流が８ｍＡの点で最小となるが、増幅率６０１はバイアス電流が２２ｍＡの点で最大となっている。カスコード構成の低雑音増幅回路においても同じ問題が存在し、回路に印加する電流の増減によって雑音抑制と増幅性能（利得）低下はトレードオフの関係があり、その両方の性能を向上するのは困難である。

本発明の目的は、増幅率及び雑音特性の両方の性能を良好にすることができる増幅回路を提供することである。

本発明の一観点によれば、入力信号が入力される入力信号ノードと、ゲートに前記入力信号ノードが接続される第１のｎチャネル電界効果トランジスタと、前記第１のｎチャネル電界効果トランジスタに直列に接続され、ゲートに第１のバイアス電圧ノードが接続される第２のｎチャネル電界効果トランジスタと、前記第１のｎチャネル電界効果トランジスタ及び前記第２のｎチャネル電界効果トランジスタの相互接続点と基準電位ノードとの間に電流を流すための電流パスと、前記第１のｎチャネル電界効果トランジスタ及び前記第２のｎチャネル電界効果トランジスタの相互接続点と前記基準電位ノードとの間にドレイン及びソースが接続される第３のｎチャネル電界効果トランジスタと、前記第２のｎチャネル電界効果トランジスタのドレイン及び前記第３のｎチャネル電界効果トランジスタのゲート間に接続される第１の容量と、出力信号を出力する出力信号ノードと、前記第３のｎチャネル電界効果トランジスタのドレイン及び前記出力信号ノード間に接続される第２の容量とを有することを特徴とする増幅回路が提供される。

第２の電界効果トランジスタに流れるバイアス電流よりも第１の電界効果トランジスタに流れるバイアス電流を小さくするができるので、増幅率を大幅に減少することなく、雑音特性を向上させることができる。

（第１の実施形態）
図１は、本発明の第１の実施形態による低雑音増幅回路の構成例を示す回路図である。低雑音増幅回路は、例えば無線通信装置等に使用される。入力信号ノードＩＮには、アンテナを介して高周波数の入力信号（ＲＦ信号）が入力される。バイアス電圧ノードＶＧ１、ＶＧ２及びＶＧ３には、それぞれ独立のバイアス電圧が印加される。電源電位ノードＶＤＤには、電源電位（電源電圧）が印加される。四分の一波長の伝送線路１０１は、入力信号ノードＩＮ及びバイアス電圧ノードＶＧ１間に接続される。第１の電界効果トランジスタＴＲ１は、ｎチャネル電界効果トランジスタであり、ゲートが入力信号ノードＩＮに接続され、ソースが基準電位ノード（グランド電位ノード）に接続される。第２の電界効果トランジスタＴＲ２は、ｎチャネル電界効果トランジスタであり、ゲートがバイアス電圧ノードＶＧ２に接続され、ソースが第１の電界効果トランジスタＴＲ１のドレインに接続される。四分の一波長の伝送線路１０２は、第２の電界効果トランジスタＴＲ２のドレイン及び電源電位ノードＶＤＤ間に接続される。出力信号ノードＯＵＴは、出力信号を出力するためのノードである。容量１１１は、第２の電界効果トランジスタＴＲ２のドレイン及び出力信号ノードＯＵＴ間に接続される。第３の電界効果トランジスタＴＲ３は、ゲートがバイアス電圧ノードＶＧ３に接続され、ソースが基準電位ノードに接続される。四分の一波長の伝送線路１０３は、第１の電界効果トランジスタＴＲ１のドレイン及び第２の電界効果トランジスタＴＲ２のソースの相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に接続される。容量１１２は、第３の電界効果トランジスタＴＲ３のドレインと基準電位ノードとの間に接続される。第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２を縦続接続することにより、カスコード回路が構成される。

第２の電界効果トランジスタＴＲ２には、電源電位ノードＶＤＤからバイアス電流ｉ１が流れる。第１の電界効果トランジスタＴＲ１には、第２の電界効果トランジスタＴＲ２からバイアス電流ｉ２が流れる。伝送線路１０３には、第２の電界効果トランジスタＴＲ２から電流ｉ３が流れる。電流ｉ１は電流ｉ２及びｉ３に分流するので、ｉ１＝ｉ２＋ｉ３が成立する。電流ｉ３は、第３の電界効果トランジスタＴＲ３を介して基準電位ノードに流れる。伝送線路１０３及び第３の電界効果トランジスタＴＲ３は、電流ｉ３の電流パスを構成する。

第３の電界効果トランジスタＴＲ３のドレインは、容量１１２を介して基準電位に接続されているので、交流的にはグランドである。伝送線路１０１〜１０３の線路長を入力信号ノードＩＮの入力信号の波長に対して四分の一波長にすることにより、高周波数の入力信号にとっては伝送線路１０１〜１０３以降がオープン状態となって見えない状態になる。これにより、電流ｉ３を流すための第３の電界効果トランジスタＴＲ３は、入力信号にとっては存在しないものと同じことになる。なお、四分の一波長の伝送線路１０１〜１０３は、インダクタ（スパイラルインダクタ）で代用しても、同じ効果が得られる。

第１の電界効果トランジスタＴＲ１のゲートに入力信号ノードＩＮが接続されるため、第２の電界効果トランジスタＴＲ２よりも第１の電界効果トランジスタＴＲ１の方が雑音特性の影響が大きい。そのため、雑音特性６０２（図６）をよくするために第１の電界効果トランジスタＴＲ１のバイアス電流ｉ２を小さくする。また、第２の電界効果トランジスタＴＲ２は増幅率６０１（図６）を大きくするためにバイアス電流ｉ１を大きくする。そのバイアス電流ｉ１及びｉ２の差分の電流ｉ３を伝送線路１０３及び第３の電界効果トランジスタＴＲ３の電流パスに分流する。

電流ｉ１及びｉ２の大きさは、バイアス電圧ノードＶＧ１及びＶＧ２のバイアス電圧を調整することにより、又は電界効果トランジスタＴＲ１及びＴＲ２のサイズを調整することにより、設定することができる。

例えば、第１の電界効果トランジスタＴＲ１に流れるバイアス電流ｉ２を８ｍＡにすることにより、雑音特性６０２を向上させることができる。また、第２の電界効果トランジスタＴＲ２に流れるバイアス電流ｉ１を２２ｍＡにすることにより、増幅率６０１を大きくすることができる。この場合、伝送線路１０３に流れる電流ｉ３はｉ１−ｉ２＝１４ｍＡである。これにより、雑音特性及び増幅率の両方の性能を向上させた低雑音増幅回路を提供することができる。

（第２の実施形態）
図２は、本発明の第２の実施形態による低雑音増幅回路の構成例を示す回路図である。第１の実施形態では３個の電界効果トランジスタＴＲ１〜ＴＲ３がｎチャネル電界効果トランジスタである例を説明したが、本実施形態では３個の電界効果トランジスタＴＲ１〜ＴＲ３がｐチャネル電界効果トランジスタである例を説明する。以下、本実施形態が第１の実施形態と異なる点を説明する。

四分の一波長の伝送線路１０１は、入力信号ノードＩＮ及びバイアス電圧ノードＶＧ１間に接続される。第１の電界効果トランジスタＴＲ１は、ｐチャネル電界効果トランジスタであり、ゲートが入力信号ノードＩＮに接続され、ソースが電源電位ノードＶＤＤに接続される。第２の電界効果トランジスタＴＲ２は、ｐチャネル電界効果トランジスタであり、ゲートがバイアス電圧ノードＶＧ２に接続され、ソースが第１の電界効果トランジスタＴＲ１のドレインに接続される。四分の一波長の伝送線路１０２は、第２の電界効果トランジスタＴＲ２のドレイン及び基準電位ノード間に接続される。容量１１１は、第２の電界効果トランジスタＴＲ２のドレイン及び出力信号ノードＯＵＴ間に接続される。第３の電界効果トランジスタＴＲ３は、ゲートがバイアス電圧ノードＶＧ３に接続され、ソースが電源電位ノードＶＤＤに接続される。四分の一波長の伝送線路１０３は、第１の電界効果トランジスタＴＲ１のドレイン及び第２の電界効果トランジスタＴＲ２のソースの相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に接続される。容量１１２は、第３の電界効果トランジスタＴＲ３のドレインと基準電位ノードとの間に接続される。第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２を縦続接続することにより、カスコード回路が構成される。

第１の電界効果トランジスタＴＲ１には、電源電位ノードＶＤＤからバイアス電流ｉ２が流れる。伝送線路１０３には、第３の電界効果トランジスタＴＲ３を介して電源電位ノードＶＤＤから電流ｉ３が流れる。第２の電界効果トランジスタＴＲ２には、第１の電界効果トランジスタＴＲ１及び伝送線路１０３からバイアス電流ｉ１が流れる。電流ｉ１は電流ｉ２及びｉ３が合流した電流であるので、ｉ１＝ｉ２＋ｉ３が成立する。伝送線路１０３及び第３の電界効果トランジスタＴＲ３は、電流ｉ３の電流パスを構成する。

伝送線路１０１〜１０３の線路長を入力信号ノードＩＮの入力信号の波長に対して四分の一波長にすることにより、高周波数の入力信号にとっては伝送線路１０１〜１０３以降がオープン状態となって見えない状態になる。これにより、電流ｉ３を流すための第３の電界効果トランジスタＴＲ３は、入力信号にとっては存在しないものと同じことになる。四分の一波長の伝送線路１０１〜１０３は、インダクタ（スパイラルインダクタ）で代用しても、同じ効果が得られる。

第１の電界効果トランジスタＴＲ１のゲートに入力信号ノードＩＮが接続されるため、第２の電界効果トランジスタＴＲ２よりも第１の電界効果トランジスタＴＲ１の方が雑音特性の影響が大きい。そのため、雑音特性６０２（図６）をよくするために第１の電界効果トランジスタＴＲ１のバイアス電流ｉ２を小さくする。また、第２の電界効果トランジスタＴＲ２は増幅率６０１（図６）を大きくするためにバイアス電流ｉ１を大きくする。そのバイアス電流ｉ１及びｉ２の差分の電流ｉ３を伝送線路１０３及び第３の電界効果トランジスタＴＲ３の電流パスから合流する。

（第３の実施形態）
図３は、本発明の第３の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態（図３）は、第１の実施形態（図１）に対して、伝送線路１０４，１０５及び容量１１３を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。

四分の一波長の伝送線路１０４は、伝送線路１０３及び容量１１２の相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に接続される。すなわち、伝送線路１０３及び１０４は、第１の電界効果トランジスタＴＲ１のドレイン及び第２の電界効果トランジスタＴＲ２のソースの相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に直列に接続される。容量１１３は、第３の電界効果トランジスタＴＲ３のドレインと出力信号ノードＯＵＴとの間に接続される。容量１１１は、第２の電界効果トランジスタＴＲ２のドレインと第３の電界効果トランジスタＴＲ３のゲートとの間に接続される。四分の一波長の伝送線路１０５は、第３の電界効果トランジスタＴＲ３のゲートとバイアス電圧ノードＶＧ３との間に接続される。

本実施形態は、第１の実施形態と同様に、電界効果トランジスタＴＲ１及びＴＲ２を縦に２段接続したカスコード型の低雑音増幅回路において、雑音特性６０２（図６）をよくするために第１の電界効果トランジスタＴＲ１のバイアス電流ｉ２を小さくする。第２の電界効果トランジスタＴＲ２は、増幅率６０１（図６）を大きくするためにバイアス電流ｉ１を大きくする。バイアス電流ｉ１及びｉ２の差分の電流ｉ３を伝送線路１０３に分流する。また、この分流電流ｉ３を入力信号（ＲＦ信号）にとって見えないようにするため、四分の一波長の伝送線路１０３及び１０４を用いて第３の電界効果トランジスタＴＲ３のドレインに接続し、ソース接地型トランジスタＴＲ３のバイアス電流として再利用する。第３の電界効果トランジスタＴＲ３は増幅動作するため、低雑音増幅回路の総増幅率は上昇する。この低雑音増幅回路において、電界効果トランジスタＴＲ１及びＴＲ２から分流する回路を入力信号（ＲＦ信号）にとって見えないようにするため、四分の一波長の伝送線路１０３及び１０４で分流する。なお、伝送線路１０１〜１０５は、インダクタに置き換えてもよい。

本実施形態は、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態は、第１の実施形態に対して、第３の電界効果トランジスタＴＲ３であるソース接地型増幅回路が追加されている。第３の電界効果トランジスタＴＲ３は、電流ｉ３をバイアス電流として用いて増幅を行う。これにより、本実施形態は、第１の実施形態に比べて、増幅率を大きくすることができる。

（第４の実施形態）
図４は、本発明の第４の実施形態による低雑音増幅回路の構成例を示す回路図である。第３の実施形態では３個の電界効果トランジスタＴＲ１〜ＴＲ３がｎチャネル電界効果トランジスタである例を説明したが、本実施形態では３個の電界効果トランジスタＴＲ１〜ＴＲ３がｐチャネル電界効果トランジスタである例を説明する。本実施形態（図４）は、第２の実施形態（図２）に対して、伝送線路１０４，１０５及び容量１１３を追加したものである。以下、本実施形態が第２の実施形態と異なる点を説明する。

四分の一波長の伝送線路１０４は、伝送線路１０３及び容量１１２の相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に接続される。すなわち、伝送線路１０３及び１０４は、第１の電界効果トランジスタＴＲ１のドレイン及び第２の電界効果トランジスタＴＲ２のソースの相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に直列に接続される。容量１１３は、第３の電界効果トランジスタＴＲ３のドレインと出力信号ノードＯＵＴとの間に接続される。容量１１１は、第２の電界効果トランジスタＴＲ２のドレインと第３の電界効果トランジスタＴＲ３のゲートとの間に接続される。四分の一波長の伝送線路１０５は、第３の電界効果トランジスタＴＲ３のゲートとバイアス電圧ノードＶＧ３との間に接続される。なお、伝送線路１０１〜１０５は、インダクタに置き換えてもよい。本実施形態の動作及び効果は、第３の実施形態のものと同様である。

以上のように、第１〜第４の実施形態では、カスコード型の低雑音増幅回路において、雑音特性６０２（図６）をよくするために第１の電界効果トランジスタＴＲ１のバイアス電流ｉ２を小さくし、増幅率６０１（図６）を大きくするために第２の電界効果トランジスタＴＲ２のバイアス電流ｉ１を大きくする。その電流ｉ１及びｉ２の差分の電流ｉ３を別回路に分流する。ただし、第１及び第２の実施形態のように、その差分の電流ｉ３を基準電位ノードに流し出すだけでは電力効率が低下する。

そこで、第３及び第４の実施形態では、その差分の電流ｉ３をソース接地型トランジスタＴＲ３のバイアス電流として再利用する。ソース接地型トランジスタＴＲ３は増幅動作するため、低雑音増幅回路の総増幅率は大きくなる。低雑音増幅回路において、電界効果トランジスタＴＲ１及びＴＲ２から分流する回路を入力信号（ＲＦ信号）にとって見えないようにするため、四分の一波長の伝送線路１０３（又はインダクタ）で分流する。また、第３の電界効果トランジスタＴＲ３へバイアス電流を流すために、同じく入力信号（ＲＦ信号）にとって見えないように、伝送線路１０４（又はインダクタ）を第３の電界効果トランジスタＴＲ３のドレインに接続する。

第１〜第４の実施形態では、最も熱雑音の影響が大きくなる第１の電界効果トランジスタＴＲ１のバイアス電流ｉ２を小さくする。また、熱雑音の影響は受けにくいが、増幅率を増加させるために、第２の電界効果トランジスタＴＲ２のバイアス電流ｉ１を大きくする。電流ｉ１及びｉ２の差分の電流ｉ３は分流回路に流すことで調整する。また、第３及び第４の実施形態では、この分流回路に流れた電流ｉ３をさらに後段に配置したソース接地型増幅回路のトランジスタＴＲ３のバイアス電流として用いることにより、電力の有効利用も図られる。

第１〜第４の実施形態によれば、カスコード回路の増幅率を大幅に減少することなく回路の雑音特性を向上することが可能である。さらに、第３及び第４の実施形態では、バイアス電流を後段のソース接地型トランジスタＴＲ３で再利用することにより電力利用効率の向上が可能となる。

第１〜第４の実施形態の低雑音増幅回路は、入力信号が入力される入力信号ノードＩＮと、ゲートに入力信号ノードＩＮが接続される第１の電界効果トランジスタＴＲ１と、第１の電界効果トランジスタＴＲ１に直列に接続され、ゲートに第１のバイアス電圧ノードＶＧ２が接続される第２の電界効果トランジスタＴＲ２と、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と第１の電位ノードとの間に電流を流すための電流パスとを有する。なお、第３の電界効果トランジスタＴＲ３は、抵抗に置き換えてもよい。

第３の実施形態では、第１及び第２の電界効果トランジスタＴＲ１，ＴＲ２はｎチャネル電界効果トランジスタである。前記第１の電位ノードは基準電位ノードである。さらに、第３の実施形態は、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と前記第１の電位ノードとの間にドレイン及びソースが接続されるｎチャネル電界効果トランジスタである第３の電界効果トランジスタＴＲ３と、第２の電界効果トランジスタＴＲ２のドレイン及び第３の電界効果トランジスタＴＲ３のゲート間に接続される第１の容量１１１と、出力信号を出力する出力信号ノードＯＵＴと、第３の電界効果トランジスタＴＲ３のドレイン及び出力信号ノードＯＵＴ間に接続される第２の容量１１３とを有する。

第４の実施形態では、第１及び第２の電界効果トランジスタＴＲ１，ＴＲ２はｐチャネル電界効果トランジスタである。前記第１の電位ノードは電源電位ノードである。さらに、第４の実施形態は、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と前記第１の電位ノードとの間にドレイン及びソースが接続されるｐチャネル電界効果トランジスタである第３の電界効果トランジスタＴＲ３と、第２の電界効果トランジスタＴＲ２のドレイン及び第３の電界効果トランジスタＴＲ３のゲート間に接続される第１の容量１１１と、出力信号を出力する出力信号ノードＯＵＴと、第３の電界効果トランジスタＴＲ３のドレイン及び出力信号ノードＯＵＴ間に接続される第２の容量１１３とを有する。

第１の実施形態では、第１及び第２の電界効果トランジスタＴＲ１，ＴＲ２はｎチャネル電界効果トランジスタである。前記第１の電位ノードは基準電位ノードである。さらに、第１の実施形態は、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と前記第１の電位ノードとの間にドレイン及びソースが接続され、ゲートが第２のバイアス電圧ノードＶＧ３に接続されるｎチャネル電界効果トランジスタである第３の電界効果トランジスタＴＲ３と、出力信号を出力する出力信号ノードＯＵＴと、第２の電界効果トランジスタＴＲ２のドレイン及び出力信号ノードＯＵＴ間に接続される第１の容量１１１を有する。

第２の実施形態では、第１及び第２の電界効果トランジスタＴＲ１，ＴＲ２はｐチャネル電界効果トランジスタである。前記第１の電位ノードは電源電位ノードである。さらに、第２の実施形態は、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と前記第１の電位ノードとの間にドレイン及びソースが接続され、ゲートが第２のバイアス電圧ノードＶＧ３に接続されるｐチャネル電界効果トランジスタである第３の電界効果トランジスタＴＲ３と、出力信号を出力する出力信号ノードＯＵＴと、第２の電界効果トランジスタＴＲ２のドレイン及び出力信号ノードＯＵＴ間に接続される第１の容量１１１とを有する。

第１〜第４の実施形態では、第３の電界効果トランジスタＴＲ３は、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と前記第１の電位ノードとの間にドレイン及びソースが接続される。

第３及び第４の実施形態では、第１の容量１１１は、第２の電界効果トランジスタＴＲ２のドレイン及び第３の電界効果トランジスタＴＲ３のゲート間に接続される。第２の容量１１３は、第３の電界効果トランジスタＴＲ３のドレイン及び出力信号ノードＯＵＴ間に接続される。第１の伝送線路１０３及び第２の伝送線路１０４は、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に直列に接続される四分の一波長の伝送線路である。第３の容量１１２は、第１の伝送線路１０３及び第２の伝送線路１０４の相互接続点と基準電位ノードとの間に接続される。

第１及び第２の実施形態では、第３の電界効果トランジスタＴＲ３のゲートは第２のバイアス電圧ノードＶＧ３に接続される。第１の容量１１１は、第２の電界効果トランジスタＴＲ２のドレイン及び出力信号ノードＯＵＴ間に接続される。第１の伝送線路１０３は、第１の電界効果トランジスタＴＲ１及び第２の電界効果トランジスタＴＲ２の相互接続点と第３の電界効果トランジスタＴＲ３のドレインとの間に接続される四分の一波長の伝送線路である。第２の容量１１２は、第３の電界効果トランジスタＴＲ３のドレインと基準電位ノードとの間に接続される。

以上のように、第１〜第４の実施形態によれば、第２の電界効果トランジスタＴＲ２に流れるバイアス電流ｉ１よりも第１の電界効果トランジスタＴＲ１に流れるバイアス電流ｉ２を小さくするができるので、増幅率を大幅に減少することなく、雑音特性を向上させることができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の第１の実施形態による低雑音増幅回路の構成例を示す回路図である。本発明の第２の実施形態による低雑音増幅回路の構成例を示す回路図である。本発明の第３の実施形態による低雑音増幅回路の構成例を示す回路図である。本発明の第４の実施形態による低雑音増幅回路の構成例を示す回路図である。低雑音増幅回路の構成例を示す回路図である。１個の電界効果トランジスタの増幅率及び雑音特性の実測結果例を示すグラフである。

符号の説明

１０１〜１０５伝送線路
１１１〜１１３容量
６０１増幅率
６０２雑音特性
ＴＲ１〜ＴＲ３電界効果トランジスタ
ＩＮ入力信号ノード
ＯＵＴ出力信号ノード
ＶＧ１〜ＶＧ３バイアス電圧ノード

Claims

入力信号が入力される入力信号ノードと、
ゲートに前記入力信号ノードが接続される第１のｎチャネル電界効果トランジスタと、
前記第１のｎチャネル電界効果トランジスタに直列に接続され、ゲートに第１のバイアス電圧ノードが接続される第２のｎチャネル電界効果トランジスタと、
前記第１のｎチャネル電界効果トランジスタ及び前記第２のｎチャネル電界効果トランジスタの相互接続点と基準電位ノードとの間に電流を流すための電流パスと、
前記第１のｎチャネル電界効果トランジスタ及び前記第２のｎチャネル電界効果トランジスタの相互接続点と前記基準電位ノードとの間にドレイン及びソースが接続される第３のｎチャネル電界効果トランジスタと、
前記第２のｎチャネル電界効果トランジスタのドレイン及び前記第３のｎチャネル電界効果トランジスタのゲート間に接続される第１の容量と、
出力信号を出力する出力信号ノードと、
前記第３のｎチャネル電界効果トランジスタのドレイン及び前記出力信号ノード間に接続される第２の容量と
を有することを特徴とする増幅回路。
入力信号が入力される入力信号ノードと、
ゲートに前記入力信号ノードが接続される第１のｐチャネル電界効果トランジスタと、
前記第１のｐチャネル電界効果トランジスタに直列に接続され、ゲートに第１のバイアス電圧ノードが接続される第２のｐチャネル電界効果トランジスタと、
前記第１のｐチャネル電界効果トランジスタ及び前記第２のｐチャネル電界効果トランジスタの相互接続点と電源電位ノードとの間に電流を流すための電流パスと、
前記第１のｐチャネル電界効果トランジスタ及び前記第２のｐチャネル電界効果トランジスタの相互接続点と前記電源電位ノードとの間にドレイン及びソースが接続される第３のｐチャネル電界効果トランジスタと、
前記第２のｐチャネル電界効果トランジスタのドレイン及び前記第３のｐチャネル電界効果トランジスタのゲート間に接続される第１の容量と、
出力信号を出力する出力信号ノードと、
前記第３のｐチャネル電界効果トランジスタのドレイン及び前記出力信号ノード間に接続される第２の容量と
を有することを特徴とする増幅回路。