JP5151159B2 - データ転送回路及びそれに用いるデータ転送方法 - Google Patents

Description

本発明はデータ転送回路及びそれに用いるデータ転送方法に関し、特に帰線期間を必要とするデバイスと帰線期間を必要としないデバイスとの間でのデータ転送に関する。

テレビジョンにおいては、１回の走査の終点から次の走査の始点までの戻りの線を帰線といい、帰線の続く期間を帰線期間という。また、テレビジョンにおいては、画面を左から右に水平走査し、上から下に垂直走査するが、各走査を区別する時にはそれぞれ水平帰線、垂直帰線という。

従来のデータ転送回路では、帰線期間を必要とするデバイスと、必要としないデバイスとの間で直接データ転送を行うため、帰線期間を必要とするデバイスのタイミングでデータ転送を行う必要がある。

尚、上記のデータ転送回路の関連技術としては、以下の特許文献１に記載の技術がある。但し、特許文献１に記載の技術では、帰線期間中に目的のデータ転送とは別の処理をさせようとするものである。
特表２００２−５１２７４５号公報

上述した従来のデータ転送回路では、帰線期間を必要とするデバイスのタイミングでデータ転送を行う必要があるので、データを転送できない期間が発生し、フレームレートを上げるためにクロック周波数を高くしたり、帰線期間を必要としないデバイス側のクロック周波数の上限によって転送レートが低くなってしまうという問題がある。

そこで、本発明の目的は上記の問題点を解消し、帰線期間でもデータ転送を可能とし、転送クロックの周波数を最適化することができるデータ転送回路及びそれに用いるデータ転送方法を提供することにある。

本発明によるデータ転送回路は、帰線期間を必要とする第１のデバイスと帰線期間を必要としない第２のデバイスとの間のデータ転送を行うデータ転送回路であって、
前記第２のデバイス側についてクロックを生成する手段を有し、
前記第１のデバイスの帰線期間において、当該クロックを用いて前記第２のデバイス側に前記データ転送を行わせ、
前記第１のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第１のカウンタと、
前記第２のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第２のカウンタと、
前記第１及び第２のカウンタ各々のカウント結果を比較する比較回路とを含み、
前記比較回路の比較結果を基に前記クロックを生成する手段によるクロック生成を調整している。

本発明によるデータ転送方法は、帰線期間を必要とする第１のデバイスと帰線期間を必要としない第２のデバイスとの間のデータ転送を行うデータ転送回路に用いるデータ転送方法であって、
前記データ転送回路が、前記第２のデバイス側についてクロックを生成する処理を実行し、
前記第１のデバイスの帰線期間において、当該クロックを用いて前記第２のデバイス側に前記データ転送を行わせ、
前記データ転送回路が、前記第１のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第１のカウンタ及び前記第２のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第２のカウンタ各々のカウント結果を比較する比較処理を実行し、
前記比較処理の比較結果を基に前記第２のデバイス側についてのクロック生成を調整している。

すなわち、本発明のデータ転送回路は、帰線期間を必要とするデバイスと帰線期間を必要としないデバイスとの間のデータ転送において、帰線期間を必要としないデバイス側についてクロックを生成することによって、帰線期間でも、帰線期間を必要としないデバイス側においてデータ転送を可能にし、転送クロックの周波数を最適化することを可能としている。

本発明のデータ転送回路では、水平帰線期間や垂直帰線期間を必要とする第１のデバイスと帰線期間を必要としない第２のデバイスとの間のデータ転送において、第２のデバイスのマスタクロックを比較回路及びＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）にて調整し、その調整されたマスタクロックを使ってそれぞれのタイミングで制御信号を生成することによって、第２のデバイス側について帰線期間中もデータ転送が可能となるので、転送クロックの周波数の最適化を可能とすることを特徴としている。

より具体的に説明すると、本発明のデータ転送回路では、帰線期間を必要とするデバイスのカウンタ（＃１）と、帰線期間を必要としないデバイスのカウンタ（＃２）とがそれぞれのマスタクロックＭＣＬＫ１，ＭＣＬＫ２でカウントし、それぞれ規定のタイミングでデータクロックＣＬＫ１，ＣＬＫ２、水平同期信号ＨＳＹＮＣ１，ＨＳＹＮＣ２、垂直同期信号ＶＳＹＮＣ１，ＶＳＹＮＣ２を外部に出力し、カウント結果を比較回路に出力する。

比較回路はそれぞれのカウント結果を比較し、垂直同期信号ＶＳＹＮＣ１と垂直同期信号ＶＳＹＮＣ２とが同じ周波数になるように、カウンタ（＃２）側のマスタクロックＭＣＬＫ２を調整するＵＰ／ＤＯＷＮ信号をＰＬＬに出力する。

ＰＬＬはＵＰ／ＤＯＷＮ信号に応じて垂直同期信号ＶＳＹＮＣ１と垂直同期信号ＶＳＹＮＣ２とが同じ周波数になるようにカウンタ（＃２）側のマスタクロックＭＣＬＫ２を調整して出力する。バッファはカウンタ（＃１）及びカウンタ（＃２）から出力される制御信号を使い、帰線期間を必要とするデバイスのデータＤＡＴＡ１を入力して蓄積させ、帰線期間を必要としないデバイスのデータＤＡＴＡ２を出力する。

このようにして、本発明のデータ転送回路では、比較回路及びＰＬＬによって調整されたマスタクロックを使い、カウンタ（＃１）及びカウンタ（＃２）によってそれぞれのタイミングで制御信号を生成し、バッファによってデータの入出力を行うことで、転送クロックの周波数を最適化させることが可能となる。

本発明は、上記のような構成及び動作とすることで、帰線期間でもデータ転送を可能とし、転送クロックの周波数を最適化することができるという効果が得られる。

次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるデータ転送回路の構成を示すブロック図である。図１において、データ転送回路１は、帰線期間を必要とするデバイス（図示せず）のカウンタ（＃１）１１と、帰線期間を必要としないデバイス（図示せず）のカウンタ（＃２）１２と、比較回路１３と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）１４と、バッファ１５とから構成されている。

カウンタ（＃１）１１及びカウンタ（＃２）１２は、それぞれ、帰線期間を必要とするデバイス及び帰線期間を必要としないデバイス各々のマスタクロックＭＣＬＫ１，ＭＣＬＫ２でカウントし、それぞれ規定のタイミングでデータクロックＣＬＫ１，ＣＬＫ２、水平同期信号ＨＳＹＮＣ１，ＨＳＹＮＣ２、垂直同期信号ＶＳＹＮＣ１，ＶＳＹＮＣ２を外部に出力し、カウント結果を比較回路１３に出力する。

比較回路１３はカウンタ（＃１）１１及びカウンタ（＃２）１２各々のカウント結果を比較し、垂直同期信号ＶＳＹＮＣ１と垂直同期信号ＶＳＹＮＣ２とが同じ周波数になるように、カウンタ（＃２）１２側のマスタクロックＭＣＬＫ２を調整するＵＰ／ＤＯＷＮ信号をＰＬＬ１４に出力する。

ＰＬＬ１４は比較回路１３からのＵＰ／ＤＯＷＮ信号に応じて垂直同期信号ＶＳＹＮＣ１と垂直同期信号ＶＳＹＮＣ２とが同じ周波数になるように、カウンタ（＃２）１２側のマスタクロックＭＣＬＫ２を調整して出力する。

バッファ１５はカウンタ（＃１）１１及びカウンタ（＃２）１２から出力される制御信号を使い、帰線期間を必要とするデバイスのデータＤＡＴＡ１を入力して蓄積させ、帰線期間を必要としないデバイスのデータＤＡＴＡ２を出力する。

図２〜図４は本発明の一実施例によるデータ転送回路１の動作を示すタイミングチャートである。これら図１〜図４を参照して本発明の一実施例によるデータ転送回路１の動作について説明する。以下、データ転送回路１の動作を、水平方向６４０、垂直方向４８０のデータ転送で、水平帰線期間８０、垂直帰線期間２０の場合を例にとって説明する。

カウンタ（＃１）１１及びカウンタ（＃２）１２は、それぞれのマスタクロックＭＣＬＫ１，ＭＣＬＫ２でカウントし、同じ分周比でデータクロックＣＬＫ１，ＣＬＫ２を出力する。

水平同期信号については、カウンタ（＃１）１１がデータクロックＣＬＫ１を７２０カウントで水平同期信号ＨＳＹＮＣ１を、カウンタ（＃２）１２がデータクロックＣＬＫ２を６４０カウントで水平同期信号ＨＳＹＮＣ２をそれぞれ出力する。

また、垂直同期信号については、カウンタ（＃１）１１が水平同期信号ＨＳＹＮＣ１を５００カウントで垂直同期信号ＶＳＹＮＣ１を、カウンタ（＃２）１２が水平同期信号ＨＳＹＮＣ２を４８０カウントで垂直同期信号ＶＳＹＮＣ２をそれぞれ出力する。さらに、カウンタ（＃１）１１及びカウンタ（＃２）１２は、カウント結果を比較回路１３に出力する（図２及び図３参照）。

比較回路１３はカウンタ（＃１）１１及びカウンタ（＃２）１２各々のカウント結果を比較し、図４に示すように、カウンタ（＃１）１１が速ければＵＰ信号を、カウンタ（＃２）１２が速ければＤＯＷＮ信号をそれぞれＰＬＬ１４に出力する。

ＰＬＬ１４は比較回路１３からのＵＰ／ＤＯＷＮ信号に応じて、カウンタ（＃２）１２側のマスタクロックＭＣＬＫ２を調整して出力する。バッファ１５はカウンタ（＃１）１１及びカウンタ（＃２）１２から出力される制御信号を使い、帰線期間を必要とするデバイスのデータＤＡＴＡ１を入力して蓄積させ、帰線期間を必要としないデバイスのデータＤＡＴＡ２を出力する。

このように、本実施例では、帰線期間を必要とするデバイスと帰線期間を必要としないデバイスとの間のデータ転送において、帰線期間を必要としないデバイス側についてクロックを生成することによって、帰線期間を必要としないデバイス側において帰線期間でもデータ転送が可能となり、転送クロックの周波数を最適化することが可能となる。

つまり、本実施例では、帰線期間を必要としないデバイス側において、目的のデータを連続して転送させることによって、転送クロックのスピードを低減させることができる。

本発明は、テレビのような表示出力を目的とするものと、ディジタルカメラやスキャナ等のような画像入力を目的とするものとに適用することができる。

本発明の一実施例によるデータ転送回路の構成を示すブロック図である。 本発明の一実施例によるデータ転送回路の動作を示すタイミングチャートである。 本発明の一実施例によるデータ転送回路の動作を示すタイミングチャートである。 本発明の一実施例によるデータ転送回路の動作を示すタイミングチャートである。

符号の説明

１ データ転送回路
１１ カウンタ（＃１）
１２ カウンタ（＃２）
１３ 比較回路
１４ ＰＬＬ
１５ バッファ

Claims (6)

1. 帰線期間を必要とする第１のデバイスと帰線期間を必要としない第２のデバイスとの間のデータ転送を行うデータ転送回路であって、
   前記第２のデバイス側についてクロックを生成する手段を有し、
   前記第１のデバイスの帰線期間において、当該クロックを用いて前記第２のデバイス側に前記データ転送を行わせ、
   前記第１のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第１のカウンタと、
   前記第２のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第２のカウンタと、
   前記第１及び第２のカウンタ各々のカウント結果を比較する比較回路とを含み、
   前記比較回路の比較結果を基に前記クロックを生成する手段によるクロック生成を調整することを特徴とするデータ転送回路。
2. 前記第１及び第２のカウンタ各々は、前記制御信号として、データクロックと水平同期信号と垂直同期信号とを出力し、
   前記比較回路は、前記第１及び第２のカウンタ各々において前記垂直同期信号が同じ周波数になるように、前記クロックを生成する手段によるクロック生成を調整するための信号を出力することを特徴とする請求項１記載のデータ転送回路。
3. 前記第１及び第２のカウンタから出力される制御信号を用いて前記第１のデバイスのデータを入力して蓄積させかつ前記第２のデバイスのデータを出力するバッファを含むことを特徴とする請求項１または請求項２記載のデータ転送回路。
4. 帰線期間を必要とする第１のデバイスと帰線期間を必要としない第２のデバイスとの間のデータ転送を行うデータ転送回路に用いるデータ転送方法であって、
   前記データ転送回路が、前記第２のデバイス側についてクロックを生成する処理を実行し、
   前記第１のデバイスの帰線期間において、当該クロックを用いて前記第２のデバイス側に前記データ転送を行わせ、
   前記データ転送回路が、前記第１のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第１のカウンタ及び前記第２のデバイス側のマスタクロックをカウントしてそれぞれのタイミングで制御信号を生成する第２のカウンタ各々のカウント結果を比較する比較処理を実行し、
   前記比較処理の比較結果を基に前記第２のデバイス側についてのクロック生成を調整することを特徴とするデータ転送方法。
5. 前記第１及び第２のカウンタ各々が、前記制御信号として、データクロックと水平同期信号と垂直同期信号とを出力し、
   前記データ転送回路が、前記比較処理において、前記第１及び第２のカウンタ各々において前記垂直同期信号が同じ周波数になるように前記クロック生成を調整することを特徴とする請求項４記載のデータ転送方法。
6. 前記第１及び第２のカウンタから出力される制御信号を用いて前記第１のデバイスのデータを入力して蓄積させかつ前記第２のデバイスのデータを出力するバッファを前記データ転送回路に設けたことを特徴とする請求項４または請求項５記載のデータ転送方法。

Images