JP5148951B2 - Image display device and driving method of image display device - Google Patents

Image display device and driving method of image display device Download PDF

Info

Publication number
JP5148951B2
JP5148951B2 JP2007224130A JP2007224130A JP5148951B2 JP 5148951 B2 JP5148951 B2 JP 5148951B2 JP 2007224130 A JP2007224130 A JP 2007224130A JP 2007224130 A JP2007224130 A JP 2007224130A JP 5148951 B2 JP5148951 B2 JP 5148951B2
Authority
JP
Japan
Prior art keywords
electrode
potential
transistor
twenty
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007224130A
Other languages
Japanese (ja)
Other versions
JP2009058621A (en
Inventor
芳直 小林
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2007224130A priority Critical patent/JP5148951B2/en
Publication of JP2009058621A publication Critical patent/JP2009058621A/en
Application granted granted Critical
Publication of JP5148951B2 publication Critical patent/JP5148951B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、画像表示装置、およびその駆動方法に関する。   The present invention relates to an image display device and a driving method thereof.

従来より、電界発光を利用した有機EL(Electroluminescence)素子を備える画像表示装置が知られている。そして、この様な画像表示装置では、一般に、有機EL素子と、その発光を制御する薄膜トランジスタ(TFT:Thin Film Transistor)とが電気的に直列に接続されている。   Conventionally, an image display device including an organic EL (Electroluminescence) element using electroluminescence has been known. In such an image display device, generally, an organic EL element and a thin film transistor (TFT) that controls light emission are electrically connected in series.

ところで、有機EL素子の発光を制御する薄膜トランジスタ(以下「制御トランジスタ」と称する)については、ソースとドレインとの間に電流が流れ始める閾値電圧が存在する。そして、この閾値電圧は、各画素を構成する制御トランジスタによって若干異なるため、画像表示においてムラの発生を招く虞がある。   By the way, for a thin film transistor that controls light emission of an organic EL element (hereinafter referred to as “control transistor”), there is a threshold voltage at which current starts to flow between a source and a drain. This threshold voltage is slightly different depending on the control transistor that constitutes each pixel, which may cause unevenness in image display.

そこで、制御トランジスタのゲートとドレインとの間に、制御トランジスタの閾値電圧を補償するためのトランジスタが電気的に接続された画像表示装置が提案されている(例えば、特許文献1,2)。   Therefore, there has been proposed an image display device in which a transistor for compensating the threshold voltage of the control transistor is electrically connected between the gate and drain of the control transistor (for example, Patent Documents 1 and 2).

特開2004−280059号公報JP 2004-280059 A 特開2004−341359号公報JP 2004-341359 A

しかしながら、有機EL素子についても、両電極間に電流が流れ始める閾値電圧が存在し、この閾値電圧は、経年劣化などによって変動するため、画像表示においてムラの発生を招く虞がある。   However, the organic EL element also has a threshold voltage at which current starts to flow between both electrodes, and this threshold voltage fluctuates due to aging degradation or the like, which may cause unevenness in image display.

このような問題は、電流量によって発光輝度が調整される発光素子が用いられた画像表示装置一般に共通する。   Such a problem is common to image display apparatuses in which light emitting elements whose light emission luminance is adjusted by the amount of current are used.

本発明は、上記課題に鑑みてなされたものであり、発光素子の特性の変化も考慮して、画質の劣化を抑制することができる技術を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a technique capable of suppressing deterioration in image quality in consideration of a change in characteristics of a light emitting element.

上記の課題を解決するために、請求項1の発明は、画像表示装置であって、電流量によって発光輝度が変化する発光素子と、第1、第2、第3の電極を有し、前記第1の電極と前記第2の電極との間における電流量を、前記第3の電極に印加される電位によって調整する第1のトランジスタと、第4、第5、第6の電極を有し、前記第4の電極と前記第5の電極との間における電流量を、前記第6の電極に印加される電位によって調整する第2のトランジスタと、第7、第8の電極を有し、前記第7の電極と前記第8の電極との間で電気容量を得るように構成されたコンデンサとを備え、前記第2の電極が、前記発光素子に対して電気的に接続されており、前記第1の電極と前記第2の電極との間における電流量が調整されることで、前記発光素子における電流量が制御され、前記第3および第4の電極が、前記第7の電極に対して電気的に接続され、前記第5の電極が、前記第1の電極に対して電気的に接続されることを特徴とする。   In order to solve the above-mentioned problems, the invention of claim 1 is an image display device, comprising: a light-emitting element whose light emission luminance changes according to an amount of current; and first, second, and third electrodes, A first transistor that adjusts an amount of current between the first electrode and the second electrode by a potential applied to the third electrode; and fourth, fifth, and sixth electrodes A second transistor that adjusts an amount of current between the fourth electrode and the fifth electrode by a potential applied to the sixth electrode, and seventh and eighth electrodes, A capacitor configured to obtain an electric capacity between the seventh electrode and the eighth electrode, wherein the second electrode is electrically connected to the light emitting element; By adjusting the amount of current between the first electrode and the second electrode, The amount of current in the element is controlled, the third and fourth electrodes are electrically connected to the seventh electrode, and the fifth electrode is electrically connected to the first electrode. It is connected.

また、請求項2の発明は、請求項1に記載の画像表示装置であって、前記コンデンサに電荷を蓄積させた状態で、前記第6の電極に第1の電位を付与して、前記第2のトランジスタを、前記第4の電極と前記第5の電極との間で電流が流れ得る導通状態に設定することで、前記第2のトランジスタ、前記第1のトランジスタ、および前記発光素子を介した電荷の移動により、前記コンデンサに蓄積された電荷の量を、前記第1のトランジスタの閾値電圧と、前記発光素子の閾値電圧とを合わせた電圧を少なくとも含む電圧に対応する電荷量とする第1電位付与手段を備えることを特徴とする。   The invention according to claim 2 is the image display device according to claim 1, wherein a first potential is applied to the sixth electrode in a state where electric charges are accumulated in the capacitor, and the first potential is applied. By setting the two transistors in a conductive state in which current can flow between the fourth electrode and the fifth electrode, the second transistor, the first transistor, and the light-emitting element are interposed. The amount of charge accumulated in the capacitor due to the transferred charge is set to a charge amount corresponding to a voltage including at least a voltage obtained by combining the threshold voltage of the first transistor and the threshold voltage of the light emitting element. One potential applying means is provided.

また、請求項3の発明は、請求項2に記載の画像表示装置であって、前記第8の電極に画像信号に応じた電位を付与する第2電位付与手段を更に備え、前記第1電位付与手段が、前記第2電位付与手段によって前記第8の電極に前記画像信号に応じた電位が付与された状態で、前記第6の電極に前記第1の電位を付与して、前記第2のトランジスタを、前記導通状態に設定することにより、前記第2のトランジスタ、前記第1のトランジスタ、および前記発光素子を介した電荷の移動により、前記コンデンサに蓄積された電荷の量を、前記第1のトランジスタの閾値電圧と、前記発光素子の閾値電圧と、前記画像信号に応じた電圧とを合わせた電圧に対応する電荷量とすることを特徴とする。   The invention of claim 3 is the image display device according to claim 2, further comprising second potential applying means for applying a potential according to an image signal to the eighth electrode, wherein the first potential is provided. The applying unit applies the first potential to the sixth electrode in a state where the potential corresponding to the image signal is applied to the eighth electrode by the second potential applying unit. By setting the transistor in the conductive state, the amount of charge accumulated in the capacitor due to the movement of charge through the second transistor, the first transistor, and the light emitting element can be reduced. The threshold voltage of one transistor, the threshold voltage of the light emitting element, and the voltage corresponding to the image signal are used as a charge amount corresponding to a voltage.

また、請求項4の発明は、請求項1に記載の画像表示装置であって、第9、第10、第11の電極を有し、前記第9の電極と前記第10の電極との間における電流量を、前記第11の電極に印加される電位によって調整する第3のトランジスタと、第12、第13、第14の電極を有し、前記第12の電極と前記第13の電極との間における電流量を、前記第14の電極に印加される電位によって調整する第4のトランジスタとを更に備え、前記第9の電極が、前記第12の電極に対して電気的に接続され、前記第10の電極が、前記第1の電極に対して電気的に接続され、前記第13の電極が、前記第7の電極に対して電気的に接続されることを特徴とする。   According to a fourth aspect of the present invention, there is provided the image display device according to the first aspect, comprising the ninth, tenth and eleventh electrodes, and between the ninth electrode and the tenth electrode. A third transistor that adjusts the amount of current in accordance with the potential applied to the eleventh electrode, twelfth, thirteenth, and fourteenth electrodes, and the twelfth electrode, the thirteenth electrode, And a fourth transistor that adjusts the amount of current between them according to the potential applied to the fourteenth electrode, wherein the ninth electrode is electrically connected to the twelfth electrode, The tenth electrode is electrically connected to the first electrode, and the thirteenth electrode is electrically connected to the seventh electrode.

また、請求項5の発明は、請求項4に記載の画像表示装置であって、前記第12の電極に第1の電位を付与する第1電位付与手段と、前記第12の電極に前記第1の電位が付与された状態で、前記第14の電極に第2の電位を付与することで、前記第4のトランジスタを、前記第12の電極と前記第13の電極との間で電流が流れ得る導通状態に設定して、前記コンデンサに電荷を蓄積させる第2電位付与手段と、前記第6の電極に第3の電位を付与して、前記第2のトランジスタを、前記第4の電極と前記第5の電極との間で電流が流れ得る導通状態に設定することで、前記コンデンサに蓄積された電荷の量を、前記第2のトランジスタ、前記第1のトランジスタ、および前記発光素子を介した電荷の移動により、前記第1のトランジスタの閾値電圧と、前記発光素子の閾値電圧とを合わせた電圧を少なくとも含む電圧に対応する電荷量とする第3電位付与手段と、前記コンデンサに蓄積された前記電荷量に応じた電位が前記第3の電極に付与され、かつ前記第1電位付与手段によって前記第9の電極に所定の電位が付与された状態で、前記第11の電極に第4の電位を付与して、前記第3のトランジスタを、前記第9の電極と前記第10の電極との間で電流が流れ得る導通状態に設定することにより、前記発光素子を発光させる第4電位付与手段とを備えることを特徴とする。   The invention according to claim 5 is the image display device according to claim 4, wherein the first potential applying means for applying a first potential to the twelfth electrode, and the first electrode to the twelfth electrode. In the state where the potential of 1 is applied, by applying a second potential to the 14th electrode, a current flows between the 12th electrode and the 13th electrode in the fourth transistor. A second potential applying unit configured to store a charge in the capacitor, and a third potential is applied to the sixth electrode so that the second transistor is connected to the fourth electrode; And the fifth electrode are set in a conductive state in which a current can flow, so that the amount of electric charge accumulated in the capacitor is changed to the second transistor, the first transistor, and the light emitting element. The first transistor by the movement of the charge through the first transistor; A third potential applying means for setting a charge amount corresponding to a voltage including at least a voltage obtained by combining a threshold voltage and a threshold voltage of the light emitting element; and a potential corresponding to the charge amount accumulated in the capacitor. And a third potential is applied to the eleventh electrode in a state where a predetermined potential is applied to the ninth electrode by the first potential applying means. Is set to a conductive state in which a current can flow between the ninth electrode and the tenth electrode, thereby providing fourth potential applying means for causing the light emitting element to emit light.

また、請求項6の発明は、請求項1に記載の画像表示装置を駆動させる画像表示装置の駆動方法であって、(A)前記コンデンサに電荷を蓄積させた状態で、前記第6の電極に第1の電位を付与して、前記第2のトランジスタを、前記第4の電極と前記第5の電極との間で電流が流れ得る導通状態に設定することにより、前記第2のトランジスタ、前記第1のトランジスタ、および前記発光素子を介した電荷の移動により、前記コンデンサに蓄積された電荷の量を、前記第1のトランジスタの閾値電圧と、前記発光素子の閾値電圧とを合わせた電圧を少なくとも含む電圧に対応する電荷量とするステップと、(B)前記(A)ステップで前記コンデンサに蓄積された前記電荷量に応じた電位が前記第3の電極に付与された状態で、前記第1の電極に対して所定の電位を付与することにより、前記発光素子を発光させるステップとを有することを特徴とする。   The invention of claim 6 is a driving method of an image display device for driving the image display device according to claim 1, and (A) the sixth electrode in a state where electric charges are accumulated in the capacitor. And applying the first potential to the second transistor, setting the second transistor to a conductive state in which a current can flow between the fourth electrode and the fifth electrode. The amount of charge accumulated in the capacitor due to movement of charge through the first transistor and the light emitting element is a voltage obtained by combining the threshold voltage of the first transistor and the threshold voltage of the light emitting element. A charge amount corresponding to a voltage including at least, and (B) the potential corresponding to the charge amount stored in the capacitor in the step (A) is applied to the third electrode, For the first electrode By applying a constant electric potential, and having a step of emitting the light emitting element.

また、請求項7の発明は、請求項4に記載の画像表示装置を駆動させる画像表示装置の駆動方法であって、(a)前記第12の電極に第1の電位が付与された状態で、前記第14の電極に第2の電位を付与することにより、前記第4のトランジスタを、前記第12の電極と前記第13の電極との間で電流が流れ得る導通状態に設定しつつ、前記コンデンサに電荷を蓄積させるステップと、(b)前記第6の電極に第3の電位を付与して、前記第2のトランジスタを、前記第4の電極と前記第5の電極との間で電流が流れ得る導通状態に設定することで、前記コンデンサに蓄積された電荷の量を、前記第2のトランジスタ、前記第1のトランジスタ、および前記発光素子を介した電荷の移動により、前記第1のトランジスタの閾値電圧と、前記発光素子の閾値電圧とを合わせた電圧を少なくとも含む電圧に応じた電荷量とするステップと、(c)前記コンデンサに蓄積された前記電荷量に応じた電位が前記第3の電極に付与され、かつ前記第9の電極に所定の電位が付与された状態で、前記第11の電極に第4の電位を付与することにより、前記第3のトランジスタを、前記第9の電極と前記第10の電極との間で電流が流れ得る導通状態に設定することで、前記発光素子を発光させるステップとを有することを特徴とする。   A seventh aspect of the invention is a method for driving an image display device for driving the image display device according to the fourth aspect, wherein (a) the first potential is applied to the twelfth electrode. By applying a second potential to the fourteenth electrode, the fourth transistor is set in a conductive state in which a current can flow between the twelfth electrode and the thirteenth electrode, (B) applying a third potential to the sixth electrode, and connecting the second transistor between the fourth electrode and the fifth electrode. By setting the conductive state in which a current can flow, the amount of charge accumulated in the capacitor is changed by the movement of the charge through the second transistor, the first transistor, and the light emitting element. Threshold voltage of the transistor and the light emitting element A charge amount corresponding to a voltage including at least a voltage including a threshold voltage, and (c) a potential corresponding to the charge amount stored in the capacitor is applied to the third electrode, and the first electrode The third transistor is connected between the ninth electrode and the tenth electrode by applying a fourth potential to the eleventh electrode while a predetermined potential is applied to the nine electrodes. And a step of causing the light emitting element to emit light by setting to a conductive state in which a current can flow between them.

<用語に関する記載>
本明細書において、「電気的に接続される」という文言は、一方の部材と他方の部材とが配線などを介して常に導電可能に接続されている態様、および一方の部材と他方の部材とが、導電性を有する配線などだけでなく、その他の部材によって間接的に接続されている態様の双方を含む意味で用いられる。つまり、「電気的に接続される」という文言は、その他の部材の状態(例えば、トランジスタのソースとドレインとの間で電流が流れ得る導電状態)に応じて、一方の部材と他方の部材とが配線およびその他の部材によって導電可能に接続される態様をも含む意味で用いられる。
<Terminology>
In the present specification, the term “electrically connected” means that one member and the other member are always connected in a conductive manner via wiring or the like, and one member and the other member Is used in a sense that includes not only conductive wiring and the like, but also a mode of being indirectly connected by other members. In other words, the term “electrically connected” means that one member and the other member are connected to each other depending on the state of other members (for example, a conductive state in which a current can flow between the source and the drain of the transistor). Is used in a meaning including a mode in which the wiring is conductively connected by wiring and other members.

また、本明細書における「ゲート電圧」とは、トランジスタに関し、ソースの電位を基準としたソースとゲートとの電位差のことを言う。   The “gate voltage” in this specification refers to a potential difference between a source and a gate with respect to the potential of the source with respect to the transistor.

また、本明細書における「閾値電圧」には、トランジスタの閾値電圧と、発光素子の閾値電圧とが含まれる。そして、トランジスタの閾値電圧とは、トランジスタがオフ状態(いわゆるドレイン電流が流れない状態)からオン状態(ドレイン電流が流れる状態)に移り変わるときの、境界となるゲート電圧のことを言う。また、発光素子の閾値電圧とは、発光素子が発光していない状態(発光素子の両電極間に電流が流れていない状態)から発光素子が発光している状態(発光素子の両電極間に電流が流れている状態)に移り変わるときの、境界となる発光素子の両電極間に印加される電圧のことを言う。なお、適宜「閾値電圧」を「閾値」と略称する。   In addition, the “threshold voltage” in this specification includes a threshold voltage of a transistor and a threshold voltage of a light emitting element. The threshold voltage of a transistor refers to a gate voltage that serves as a boundary when the transistor changes from an off state (a state where a drain current does not flow) to an on state (a state where a drain current flows). The threshold voltage of the light emitting element is a state in which the light emitting element emits light (a state in which no current flows between both electrodes of the light emitting element) (a state in which the light emitting element emits light between the two electrodes of the light emitting element). This is the voltage applied between the electrodes of the light emitting element which becomes the boundary when the current state changes. The “threshold voltage” is abbreviated as “threshold” as appropriate.

請求項1から請求項7のいずれに記載の発明によっても、コンデンサに電荷が蓄積された状態で、第2のトランジスタを導通状態とすることにより、コンデンサに蓄積された電荷の量が、第1のトランジスタの閾値電圧と、発光素子の閾値電圧とを合わせた電圧を少なくとも含む電圧に応じた電荷量となるため、発光素子の特性の変化も考慮して、画質の劣化を抑制することができる。   According to the invention of any one of claims 1 to 7, the amount of charge accumulated in the capacitor can be reduced by setting the second transistor in a conductive state with the charge accumulated in the capacitor. The amount of charge depends on a voltage that includes at least the threshold voltage of the transistor and the threshold voltage of the light-emitting element, so that deterioration in image quality can be suppressed in consideration of changes in characteristics of the light-emitting element. .

また、請求項3に記載の発明によれば、画像信号に応じた電荷の蓄積と、第1のトランジスタおよび発光素子の閾値電圧の補償とが同時に行われるため、1フレーム分の期間を占める発光のための準備期間を圧縮することができる。   According to the third aspect of the present invention, since charge accumulation according to an image signal and compensation of threshold voltages of the first transistor and the light emitting element are performed simultaneously, light emission occupying a period of one frame. The preparation period for can be compressed.

また、請求項4、請求項5および請求項7のいずれに記載の発明によっても、発光素子を発光させるべきでない期間における発光素子への電流の過度な供給が防止されるため、更に画質の劣化を抑制することができる。   In addition, according to any of the fourth, fifth, and seventh aspects of the invention, excessive supply of current to the light emitting element during a period in which the light emitting element should not emit light is prevented, so that the image quality is further deteriorated. Can be suppressed.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<画像表示装置の概略構成>
図1は、本発明の実施形態に係る画像表示装置100の概略構成を例示する図である。
<Schematic configuration of image display device>
FIG. 1 is a diagram illustrating a schematic configuration of an image display apparatus 100 according to an embodiment of the present invention.

画像表示装置100は、本体部110と表示部120とを備えた携帯電話機、すなわち携帯可能な電子機器であり、動画や静止画などといった各種画像を表示部120で表示する。   The image display device 100 is a mobile phone including a main body 110 and a display unit 120, that is, a portable electronic device, and displays various images such as moving images and still images on the display unit 120.

本体部110は、通信機能、バッテリーなどの給電機能、および操作部などを備えている。   The main body 110 includes a communication function, a power supply function such as a battery, and an operation unit.

表示部120は、例えば、略長方形の輪郭を有する有機ELディスプレイ(organic electroluminescence display)、および本体部110より供給される各種信号が入力されるドライバ手段を備えている。なお、有機ELディスプレイは、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子を有する自発光型画像表示装置である。   The display unit 120 includes, for example, an organic EL display (organic electroluminescence display) having a substantially rectangular outline, and driver means to which various signals supplied from the main body unit 110 are input. Note that the organic EL display is a self-luminous image display device having a self-luminous light emitting element that emits light by flowing current through the organic material.

また、有機ELディスプレイは、発光輝度に対応する画像信号(例えば、画素毎では、画素データ信号)に応じた電位を各画素に供給するための画像信号線(例えば、後述するデータ線Ldata)と、該画像信号線に対して略直交するように設けられ、各画素に走査信号を供給するための走査信号線(例えば、後述するセンス・セレクト線Lss)とを有する。なお、走査信号は、画像信号線を介して画素データ信号に応じた電荷を各画素に蓄積させるタイミングを制御する信号である。   The organic EL display also has an image signal line (for example, a data line Ldata described later) for supplying each pixel with a potential corresponding to an image signal corresponding to the emission luminance (for example, a pixel data signal for each pixel). And a scanning signal line (for example, a sense / select line Lss described later) that is provided so as to be substantially orthogonal to the image signal line and supplies a scanning signal to each pixel. The scanning signal is a signal that controls the timing at which charges corresponding to the pixel data signal are accumulated in each pixel via the image signal line.

一方、ドライバ手段は、画像信号線に対して電気的に接続され、画素データ信号を画像信号線に供給するタイミングを制御するXドライバ(画像信号線駆動回路)と、走査信号線に対して電気的に接続され、走査信号を走査信号線に供給するタイミングを制御するYドライバ(走査信号線駆動回路)とを備える。例えば、画像表示装置100では、Xドライバは有機ELディスプレイの短辺に沿って配置され、Yドライバは有機ELディスプレイの長辺に沿って配置されている。   On the other hand, the driver means is electrically connected to the image signal line and is electrically connected to the scanning signal line and an X driver (image signal line driving circuit) for controlling the timing of supplying the pixel data signal to the image signal line. And a Y driver (scanning signal line driving circuit) for controlling the timing of supplying the scanning signal to the scanning signal line. For example, in the image display apparatus 100, the X driver is disposed along the short side of the organic EL display, and the Y driver is disposed along the long side of the organic EL display.

<画像表示装置の機能構成>
図2は、画像表示装置100の機能構成を例示するブロック図である。
<Functional configuration of image display device>
FIG. 2 is a block diagram illustrating a functional configuration of the image display apparatus 100.

画像表示装置100は、主に、制御部111、操作部112、XドライバXd、専用ドライバSd、および表示パネル121を備える。   The image display apparatus 100 mainly includes a control unit 111, an operation unit 112, an X driver Xd, a dedicated driver Sd, and a display panel 121.

制御部111は、画像表示装置100の動作を統括制御する部分である。この制御部111は、CPU、RAM、およびROMなどを備えて構成され、例えば、ROM内などに格納されたプログラムをCPUが読み込んで実行することで、各種動作や制御が実現される。なお、制御部111は、XドライバXd、および専用ドライバSdからの信号の送出を制御する機能も有している。   The control unit 111 is a part that performs overall control of the operation of the image display apparatus 100. The control unit 111 includes a CPU, a RAM, a ROM, and the like. For example, various operations and controls are realized by the CPU reading and executing a program stored in the ROM or the like. Note that the control unit 111 also has a function of controlling transmission of signals from the X driver Xd and the dedicated driver Sd.

操作部112は、いわゆるテンキーなどの各種ボタンを備え、該各種ボタンが押下されることで、制御部111に対して各種信号を送出する。   The operation unit 112 includes various buttons such as a so-called numeric keypad, and sends various signals to the control unit 111 when the various buttons are pressed.

表示パネル121は、多数の画素回路1Aが格子状に配列されて構成されている。ここで、画素回路1Aの回路構成について説明する。   The display panel 121 includes a large number of pixel circuits 1A arranged in a lattice pattern. Here, the circuit configuration of the pixel circuit 1A will be described.

図3は、画素回路1Aの回路構成を例示する図である。   FIG. 3 is a diagram illustrating a circuit configuration of the pixel circuit 1A.

画素回路1Aは、有機EL素子OLED、4つのトランジスタQ1〜Q4、およびコンデンサC1を備えている。   The pixel circuit 1A includes an organic EL element OLED, four transistors Q1 to Q4, and a capacitor C1.

有機EL素子OLEDは、有機物などで構成され、発光層を流れる電流の量(電流量)によって発光輝度が変化する発光素子である。この有機EL素子OLEDは、アノード電極とカソード電極とを有しており、アノード電極は、有機EL素子OLEDの発光時に高電位側となる電源線(ここでは、VDD線)Ldに対して電気的に接続される。一方、カソード電極は、有機EL素子OLEDの発光時に低電位側となるように、接地されている。   The organic EL element OLED is a light-emitting element that is made of an organic material and the like, and whose emission luminance varies depending on the amount of current (current amount) flowing through the light-emitting layer. This organic EL element OLED has an anode electrode and a cathode electrode, and the anode electrode is electrically connected to a power supply line (here, VDD line) Ld that becomes a high potential side when the organic EL element OLED emits light. Connected to. On the other hand, the cathode electrode is grounded so as to be on the low potential side when the organic EL element OLED emits light.

トランジスタQ1〜Q4は、キャリアが電子であるタイプ(n型)のMIS(Metal Insulator Semiconductor)構造を採用した電界効果トランジスタ(FET:Field Effect Transistor)の一種である薄膜トランジスタ(TFT:Thin Film Transistor)、すなわちn−MISFETTFTによって構成される。   The transistors Q1 to Q4 are thin film transistors (TFTs) which are a kind of field effect transistors (FETs) adopting a type (n-type) MIS (Metal Insulator Semiconductor) structure in which carriers are electrons. That is, it is composed of n-MISFET TFTs.

トランジスタ(適宜「駆動トランジスタ」とも称する)Q1は、有機EL素子OLEDに対して、ソース電極とドレイン電極とが電気的に直列に接続され、有機EL素子OLEDにおける電流量を調整することで有機EL素子OLEDの発光輝度を制御する。   The transistor (also referred to as “driving transistor” as appropriate) Q1 has an organic EL element in which a source electrode and a drain electrode are electrically connected in series to the organic EL element OLED, and the amount of current in the organic EL element OLED is adjusted. The light emission luminance of the element OLED is controlled.

このトランジスタQ1は、第1〜3電極E1〜E3を有している。詳細には、第1電極E1は、トランジスタQ3を介して、VDD線Ldに対して電気的に接続される。この第1電極E1は、有機EL素子OLEDが発光する際、すなわち有機EL素子OLEDに対して順方向の電流が流れる際にドレイン電極(以下「ドレイン」と略称する)として機能する。第2電極E2は、有機EL素子OLEDのアノード電極に対して電気的に接続され、有機EL素子OLEDに対して順方向の電流が流れる際にソース電極(以下「ソース」と略称する)として機能する。第3電極E3は、コンデンサC1に対して電気的に接続され、いわゆるゲート電極(以下「ゲート」と略称する)として機能する。   The transistor Q1 has first to third electrodes E1 to E3. Specifically, the first electrode E1 is electrically connected to the VDD line Ld via the transistor Q3. The first electrode E1 functions as a drain electrode (hereinafter abbreviated as “drain”) when the organic EL element OLED emits light, that is, when a forward current flows through the organic EL element OLED. The second electrode E2 is electrically connected to the anode electrode of the organic EL element OLED, and functions as a source electrode (hereinafter abbreviated as “source”) when a forward current flows through the organic EL element OLED. To do. The third electrode E3 is electrically connected to the capacitor C1 and functions as a so-called gate electrode (hereinafter abbreviated as “gate”).

また、トランジスタQ1では、第3電極E3に印加される電位、より詳細には第2電極E2と第3電極E3との間(すなわちソースとゲートとの間)に印加される電圧値が調整されることで、第1電極E1と第2電極E2との間(以下「第1−2電極間」とも称する)において流れる電流の量が調整される。そして、第1−2電極間における電流量の調整に伴い、有機EL素子OLEDにおける電流量が制御される。また、第3電極(ゲート)E3に印加される電位により、トランジスタQ1は、第1−2電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the transistor Q1, the potential applied to the third electrode E3, more specifically, the voltage value applied between the second electrode E2 and the third electrode E3 (that is, between the source and the gate) is adjusted. Thus, the amount of current flowing between the first electrode E1 and the second electrode E2 (hereinafter also referred to as “between the first and second electrodes”) is adjusted. And with the adjustment of the amount of current between the first and second electrodes, the amount of current in the organic EL element OLED is controlled. The potential applied to the third electrode (gate) E3 causes the transistor Q1 to be in a state where the current can flow between the first and second electrodes (that is, between the drain and the source) (conductive state) and the current flows. It is selectively set to an unobtainable state (non-conducting state).

トランジスタ(適宜「Vth補償用トランジスタ」と称する)Q2は、トランジスタQ1が導通状態となる場合のゲート電圧(具体的には、第2電極E2の電位を基準とした第2電極E2と第3電極E3との電位差)の下限値(トランジスタQ1の閾値電圧)と、有機EL素子OLEDにおいてアノード電極とカソード電極間に電流が流れ得る該両電極間の電位差の下限値(有機EL素子OLEDの閾値電圧)とを併せて補償する。より詳細には、トランジスタQ2は、トランジスタQ1のゲート電圧を、トランジスタQ1の閾値電圧(以下「閾値Vthtr」とも称する)と有機EL素子OLEDの閾値電圧(以下「閾値Vthol」とも称する)とに応じた分だけシフトさせる。   The transistor (referred to as “Vth compensation transistor” as appropriate) Q2 has a gate voltage (specifically, the second electrode E2 and the third electrode with reference to the potential of the second electrode E2) when the transistor Q1 becomes conductive. The lower limit value (threshold voltage of the transistor Q1) of the potential difference from E3 and the lower limit value of the potential difference between the two electrodes at which current can flow between the anode electrode and the cathode electrode in the organic EL element OLED (threshold voltage of the organic EL element OLED) ) And compensation. More specifically, in the transistor Q2, the gate voltage of the transistor Q1 depends on the threshold voltage of the transistor Q1 (hereinafter also referred to as “threshold Vthtr”) and the threshold voltage of the organic EL element OLED (hereinafter also referred to as “threshold Vthol”). Shift by that amount.

このトランジスタQ2は、第4〜6電極E4〜E6を有している。詳細には、第4電極E4は、第3電極E3とコンデンサC1とを電気的に接続する配線に対して導電可能に接続される。つまり、第4電極E4は、トランジスタQ1のゲートE3に対して電気的に接続される。第5電極E5は、第1電極E1とトランジスタQ3とを電気的に接続する配線に対して導電可能に接続される。つまり、第5電極E5は、トランジスタQ1の第1電極E1に対して電気的に接続される。第6電極E6は、センス・セレクト線Lssに対して電気的に接続され、いわゆるゲート電極として機能する。   The transistor Q2 has fourth to sixth electrodes E4 to E6. Specifically, the fourth electrode E4 is conductively connected to a wiring that electrically connects the third electrode E3 and the capacitor C1. That is, the fourth electrode E4 is electrically connected to the gate E3 of the transistor Q1. The fifth electrode E5 is conductively connected to a wiring that electrically connects the first electrode E1 and the transistor Q3. That is, the fifth electrode E5 is electrically connected to the first electrode E1 of the transistor Q1. The sixth electrode E6 is electrically connected to the sense / select line Lss and functions as a so-called gate electrode.

なお、センス・セレクト線Lssは、後述するVth補償処理および書込処理を行うタイミングを制御する電位を第6電極E6に対して付与するものである。   Note that the sense / select line Lss applies a potential to the sixth electrode E6 for controlling the timing of performing Vth compensation processing and writing processing described later.

また、トランジスタQ2では、第6電極E6に印加される電位、より具体的には第5電極E5と第6電極E6との間(すなわちソースとゲートとの間)に印加される電圧値が調整されることで、第4電極E4と第5電極E5との間(以下「第4−5電極間」とも称する)において流れる電流の量が調整される。そして、第6電極(ゲート)E6に印加される電位により、トランジスタQ2は、第4−5電極間(ドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the transistor Q2, the potential applied to the sixth electrode E6, more specifically, the voltage value applied between the fifth electrode E5 and the sixth electrode E6 (that is, between the source and the gate) is adjusted. As a result, the amount of current flowing between the fourth electrode E4 and the fifth electrode E5 (hereinafter also referred to as “between the fourth and fifth electrodes”) is adjusted. The transistor Q2 is capable of flowing a current between the fourth and fifth electrodes (between the drain and the source) (conductive state) and a current by the potential applied to the sixth electrode (gate) E6. It is selectively set to a non-conducting state (non-conducting state).

ここで、有機EL素子OLEDは、電流値によって発光輝度が制御されるため、発光時におけるトランジスタQ1のゲート電圧のゆらぎに対して、発光輝度が敏感に変動する。特に、トランジスタQ1がアモルファスシリコンを用いて構成されている場合には、トランジスタQ1ごとに閾値Vthtrが異なる傾向にある。また、有機EL素子OLEDも、経時的な劣化に伴い、有機EL素子OLEDごとに閾値Vtholが異なる傾向にある。よって、画素毎に異なる閾値Vthtrおよび閾値Vtholを補償する機能(Vth補償機能)を持たせないと、所望の発光輝度と実際の発光輝度との間に若干の乖離が生じ、結果として画素間で発光輝度のムラが生じてしまう。   Here, since the light emission luminance of the organic EL element OLED is controlled by the current value, the light emission luminance fluctuates sensitively to fluctuations in the gate voltage of the transistor Q1 during light emission. In particular, when the transistor Q1 is configured using amorphous silicon, the threshold value Vthtr tends to be different for each transistor Q1. Further, the organic EL element OLED also tends to have a different threshold value Vthol for each organic EL element OLED due to deterioration over time. Therefore, if a function for compensating the threshold value Vthtr and the threshold value Vthol (Vth compensation function) different for each pixel is not provided, there is a slight difference between the desired light emission luminance and the actual light emission luminance, and as a result, between pixels. Uneven light emission brightness occurs.

そこで、画像表示装置100では、発光前に各画素においてトランジスタQ1のゲート電圧を閾値Vthtrおよび閾値Vtholに応じた値とすることで、トランジスタQ1における閾値Vthtrおよび閾値Vtholのばらつきを補償する処理(Vth補償処理)を実現するためにトランジスタQ2が設けられている。   In view of this, in the image display device 100, processing for compensating for variations in the threshold value Vthtr and the threshold value Vthol in the transistor Q1 by setting the gate voltage of the transistor Q1 to a value corresponding to the threshold value Vthtr and the threshold value Vthol before each light emission (Vth). The transistor Q2 is provided to realize the compensation process.

コンデンサC1は、トランジスタQ1の第3電極E3およびトランジスタQ2に対して電気的に接続される第7電極E7と、データ線Ldataに対して電気的に接続される第8電極E8とを有し、第7電極E7と第8電極E8との間で電気容量を得るように構成されている。そして、コンデンサC1の保持容量は所定値(例えば、1pF)に設定されている。   Capacitor C1 has seventh electrode E7 electrically connected to third electrode E3 and transistor Q2 of transistor Q1, and eighth electrode E8 electrically connected to data line Ldata. The electric capacity is obtained between the seventh electrode E7 and the eighth electrode E8. The holding capacity of the capacitor C1 is set to a predetermined value (for example, 1 pF).

なお、データ線Ldataは、第8電極E8に対して、画素データ信号に応じた電位を付与するものである。   The data line Ldata applies a potential according to the pixel data signal to the eighth electrode E8.

トランジスタ(適宜「発光制御トランジスタ」と称する)Q3は、有機EL素子OLEDの発光タイミングを制御する。   A transistor (referred to as “emission control transistor” as appropriate) Q3 controls the light emission timing of the organic EL element OLED.

このトランジスタQ3は、第9〜11電極E9〜E11を有している。詳細には、第9電極E9は、VDD線Ldに対して電気的に接続される。第10電極E10は、第1電極E1と第5電極E5とを電気的に接続する配線に対して導電可能に接続される。つまり、第10電極E10は、トランジスタQ1の第1電極E1およびトランジスタQ2の第5電極E5に対して電気的に接続される。第11電極E11は、マージ線Lmに対して電気的に接続され、いわゆるゲート電極として機能する。   The transistor Q3 has ninth to eleventh electrodes E9 to E11. Specifically, the ninth electrode E9 is electrically connected to the VDD line Ld. The tenth electrode E10 is conductively connected to a wiring that electrically connects the first electrode E1 and the fifth electrode E5. That is, the tenth electrode E10 is electrically connected to the first electrode E1 of the transistor Q1 and the fifth electrode E5 of the transistor Q2. The eleventh electrode E11 is electrically connected to the merge line Lm and functions as a so-called gate electrode.

なお、マージ線Lmは、第11電極E11に対して、有機EL素子OLEDの発光タイミングを制御する電位を付与するものである。   The merge line Lm gives a potential for controlling the light emission timing of the organic EL element OLED to the eleventh electrode E11.

また、トランジスタQ3では、第11電極E11に印加される電位、より詳細には第10電極E10と第11電極E11との間(すなわちソースとゲートとの間)に印加される電圧値が調整されることで、第9電極E9と第10電極E10との間(以下「第9−10電極間」とも称する)において流れる電流の量が調整される。また、第11電極(ゲート)E11に印加される電位により、トランジスタQ3は、第9−10電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the transistor Q3, the potential applied to the eleventh electrode E11, more specifically, the voltage value applied between the tenth electrode E10 and the eleventh electrode E11 (that is, between the source and the gate) is adjusted. This adjusts the amount of current flowing between the ninth electrode E9 and the tenth electrode E10 (hereinafter also referred to as “between the ninth and tenth electrodes”). Further, the potential applied to the eleventh electrode (gate) E11 causes the transistor Q3 to have a state in which a current can flow between the ninth and tenth electrodes (that is, between the drain and the source) (conductive state) and a current flow. It is selectively set to an unobtainable state (non-conducting state).

トランジスタ(適宜「プリチャージ用トランジスタ」と称する)Q4は、コンデンサC1に電荷を蓄積させるタイミングを制御する。   A transistor (referred to as a “precharge transistor” as appropriate) Q4 controls the timing at which charges are accumulated in the capacitor C1.

このトランジスタQ4は、第12〜14電極E12〜E14を有している。詳細には、第12電極E12は、VDD線Ldと第9電極E9とを電気的に接続する配線に対して導電可能に接続される。つまり、第12電極E12は、VDD線Ldおよび第9電極E9に対して電気的に接続される。第13電極E13は、第4電極E4と第3電極E3および第7電極E7とを電気的に接続する配線に対して導電可能に接続される。つまり、第13電極E13は、第3電極E3、第4電極E4、および第7電極E7に対して電気的に導電可能に接続される。第14電極E14は、プリチャージ線Lpに対して電気的に接続され、いわゆるゲート電極として機能する。   The transistor Q4 has twelfth to fourteenth electrodes E12 to E14. Specifically, the twelfth electrode E12 is electrically connected to a wiring that electrically connects the VDD line Ld and the ninth electrode E9. That is, the twelfth electrode E12 is electrically connected to the VDD line Ld and the ninth electrode E9. The thirteenth electrode E13 is conductively connected to a wiring that electrically connects the fourth electrode E4, the third electrode E3, and the seventh electrode E7. That is, the thirteenth electrode E13 is electrically connected to the third electrode E3, the fourth electrode E4, and the seventh electrode E7. The fourteenth electrode E14 is electrically connected to the precharge line Lp and functions as a so-called gate electrode.

なお、プリチャージ線Lpは、第14電極E14に対して、コンデンサC1にある程度の電荷を蓄積させるタイミングを制御するための電位を付与するものである。   The precharge line Lp applies a potential for controlling the timing at which a certain amount of charge is accumulated in the capacitor C1 to the fourteenth electrode E14.

また、トランジスタQ4では、第14電極E14に印加される電位、より詳細には第13電極E13と第14電極E14との間(すなわちソースとゲートとの間)に印加される電圧値が調整されることで、第12電極E12と第13電極E13との間(以下「第12−13電極間」とも称する)において流れる電流の量が調整される。また、第14電極(ゲート)E14に印加される電位により、トランジスタQ4は、第12−13電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the transistor Q4, the potential applied to the 14th electrode E14, more specifically, the voltage value applied between the 13th electrode E13 and the 14th electrode E14 (that is, between the source and the gate) is adjusted. Thus, the amount of current flowing between the twelfth electrode E12 and the thirteenth electrode E13 (hereinafter also referred to as “between the twelfth and thirteenth electrodes”) is adjusted. Further, the transistor Q4 has a state in which a current can flow between the twelfth and thirteenth electrodes (that is, between the drain and the source) and a current flows by the potential applied to the fourteenth electrode (gate) E14. It is selectively set to an unobtainable state (non-conducting state).

このような画素回路を有する表示パネル121では、図2に示すように、列方向に沿って並ぶ複数の画素回路1Aに対して共通のデータ線Ldataが電気的に接続され、行方向に沿って並ぶ複数の画素回路1Aに対して共通のセンス・セレクト線Lssが電気的に接続される。   In the display panel 121 having such a pixel circuit, as shown in FIG. 2, a common data line Ldata is electrically connected to the plurality of pixel circuits 1A arranged along the column direction, and along the row direction. A common sense / select line Lss is electrically connected to the plurality of arranged pixel circuits 1A.

XドライバXdは、制御部111からの信号に応答して、データ線Ldataに対して画素データ信号に応じた電位を供給する。なお、制御部111は、例えば、外部から送信されてくる画像データに同期させて、XドライバXdから各データ線Ldataに対する画素データ信号に応じた電位の供給タイミングを制御する信号をXドライバXdに対して送出する。   The X driver Xd supplies a potential corresponding to the pixel data signal to the data line Ldata in response to a signal from the control unit 111. For example, the control unit 111 synchronizes with the image data transmitted from the outside, and sends a signal for controlling the potential supply timing corresponding to the pixel data signal to each data line Ldata from the X driver Xd to the X driver Xd. Send to

専用ドライバSdは、制御部111からの制御信号に応じた波形で、VDD線Ld、マージ線Lm、プリチャージ線Lp、およびセンス・セレクト線Lssに対して電位を印加する。   The dedicated driver Sd applies a potential to the VDD line Ld, the merge line Lm, the precharge line Lp, and the sense / select line Lss with a waveform corresponding to the control signal from the control unit 111.

この専用ドライバSdは、例えば、Yドライバ、第1〜4シフトレジスタを備えて構成される。Yドライバは、第1〜4シフトレジスタに格納されたデータに基づいてVDD線Ld、マージ線Lm、プリチャージ線Lp、およびセンス・セレクト線Lssに対して電位を印加する機能を有する。   The dedicated driver Sd includes, for example, a Y driver and first to fourth shift registers. The Y driver has a function of applying a potential to the VDD line Ld, the merge line Lm, the precharge line Lp, and the sense / select line Lss based on the data stored in the first to fourth shift registers.

例えば、第1シフトレジスタは、VDD線Ldに印加すべき電位(以下「電源線電位」とも称する)V1のデータを保持する。ここでは、電源線電位V1は、所定の高電位の値(例えば、10V)となっている。また、第2シフトレジスタは、マージ線Lmに印加すべき電位(以下「マージ線電位」とも称する)Vmのデータを保持する。ここでは、マージ線電位Vmとして、電位Vh,Vlの2値が適宜採用される。また、第3シフトレジスタは、プリチャージ線Lpに印加すべき電位(以下「プリチャージ線電位」とも称する)Vpのデータを保持する。ここでは、プリチャージ線電位Vpとして、電位Vh,Vlの2値が適宜採用される。更に、第4シフトレジスタは、センス・セレクト線Lssに印加すべき電位(以下「センス・セレクト線電位」とも称する)Vsのデータを保持する。ここでは、センス・セレクト線電位Vsとして、電位Vh,Vlの2値が適宜採用される。   For example, the first shift register holds data of a potential V1 (hereinafter also referred to as “power supply line potential”) to be applied to the VDD line Ld. Here, the power supply line potential V1 is a predetermined high potential value (for example, 10 V). The second shift register holds data of a potential Vm to be applied to the merge line Lm (hereinafter also referred to as “merge line potential”) Vm. Here, as the merge line potential Vm, two values of potentials Vh and Vl are appropriately adopted. The third shift register holds data of a potential Vp to be applied to the precharge line Lp (hereinafter also referred to as “precharge line potential”). Here, as the precharge line potential Vp, binary values of potentials Vh and Vl are appropriately employed. Further, the fourth shift register holds data of potential Vs (hereinafter also referred to as “sense / select line potential”) to be applied to the sense / select line Lss. Here, as the sense / select line potential Vs, two values of potentials Vh and Vl are appropriately adopted.

そして、Yドライバ、および第1〜4シフトレジスタで制御される電源線電位V1、マージ線電位Vm、プリチャージ線電位Vp、およびセンス・セレクト線電位Vsは、制御部111からの制御信号に応じた波形をそれぞれ示す。   The power supply line potential V1, the merge line potential Vm, the precharge line potential Vp, and the sense / select line potential Vs controlled by the Y driver and the first to fourth shift registers correspond to the control signal from the control unit 111. Each waveform is shown.

<画像表示装置の駆動>
図4は、有機EL素子OLEDを発光させる際の信号波形(駆動波形)を示すタイミングチャートであり、図5は、画素回路1Aの動作フローを示すフローチャートである。図4および図5は、表示パネル121に含まれる1つの画素回路1Aで1回発光させる駆動に着目したものとなっており、画像表示装置100で動画などを構成する複数フレームを時間的に連続して表示する場合には、図4で示す駆動波形、および図5で示す動作フローがフレーム数に応じた回数分、時間順次に繰り返される。なお、図4で示す駆動波形、および図5で示す動作フローは、制御部111の制御下で実現される。
<Driving of image display device>
FIG. 4 is a timing chart showing a signal waveform (driving waveform) when the organic EL element OLED emits light, and FIG. 5 is a flowchart showing an operation flow of the pixel circuit 1A. FIGS. 4 and 5 focus on driving that causes one pixel circuit 1A included in the display panel 121 to emit light once, and a plurality of frames constituting a moving image or the like are temporally continuous in the image display device 100. FIG. In the case of display, the drive waveform shown in FIG. 4 and the operation flow shown in FIG. 5 are repeated in time sequence for the number of times corresponding to the number of frames. 4 and the operation flow shown in FIG. 5 are realized under the control of the control unit 111.

図4では、横軸が時刻を示し、上から順に、(a)マージ線Lmに印加されるマージ線電位(以下、単に「電位」と称する)Vm、(b)プリチャージ線Lpに印加されるプリチャージ線電位(以下、単に「電位」と称する)Vp、(c)センス・セレクト線Lssに印加されるセンス・セレクト線電位(以下、単に「電位」と称する)Vs、(d)データ線Ldataに印加される信号の電位(電位Vd)の波形が示されている。なお、有機EL素子OLEDを発光させる際には、発光の準備段階および実際に発光する段階に拘わらず、VDD線Ldに対して所定の正の高電位Vdd(例えば、10V)が印加された状態が維持される。また、1回の発光に係る期間は、発光輝度を調整するための準備期間Pp(時刻t1〜t10)と、有機EL素子OLEDが実際に発光する発光期間Pe(〜時刻t1,時刻t10〜)とを備えて構成される。   In FIG. 4, the horizontal axis indicates time, and in order from the top, (a) a merge line potential (hereinafter simply referred to as “potential”) Vm applied to the merge line Lm, and (b) applied to the precharge line Lp. Precharge line potential (hereinafter simply referred to as “potential”) Vp, (c) sense / select line potential applied to sense / select line Lss (hereinafter simply referred to as “potential”) Vs, (d) data The waveform of the potential (potential Vd) of the signal applied to the line Ldata is shown. When the organic EL element OLED emits light, a predetermined positive high potential Vdd (for example, 10 V) is applied to the VDD line Ld regardless of the light emission preparation stage and the actual light emission stage. Is maintained. In addition, a period related to one light emission includes a preparation period Pp (time t1 to t10) for adjusting light emission luminance and a light emission period Pe (to time t1 and time t10) in which the organic EL element OLED actually emits light. And is configured.

以下、図4を参照しつつ、図5で示す画素回路1Aの動作フローについて説明する。   Hereinafter, the operation flow of the pixel circuit 1A shown in FIG. 5 will be described with reference to FIG.

まず、ステップS1では、マージ線Lmに付与される電位Vmが、所定の低電位Vlに設定される(時刻t1)。このとき、電位Vpおよび電位Vsが、所定の低電位Vlに設定されている。このため、トランジスタQ2〜Q4が非導通状態となっている。また、電位Vdは、0V(GND)に設定されている。なお、発光が複数回目の場合には、ステップS1では、前回の発光が終了され、発光が1回目の場合には、単に準備期間Ppが開始される。   First, in step S1, the potential Vm applied to the merge line Lm is set to a predetermined low potential Vl (time t1). At this time, the potential Vp and the potential Vs are set to a predetermined low potential Vl. For this reason, the transistors Q2 to Q4 are in a non-conductive state. The potential Vd is set to 0 V (GND). If light emission is performed a plurality of times, in step S1, the previous light emission is terminated, and if light emission is the first time, the preparation period Pp is simply started.

ステップS2では、プリチャージ線Lpに付与される電位Vpが、所定の高電位Vhに設定される(時刻t2)。   In step S2, the potential Vp applied to the precharge line Lp is set to a predetermined high potential Vh (time t2).

ステップS3では、プリチャージ線Lpに付与される電位Vpが、所定の低電位Vlに設定される(時刻t3)。このとき、トランジスタQ4が非導通状態に設定される。   In step S3, the potential Vp applied to the precharge line Lp is set to a predetermined low potential Vl (time t3). At this time, transistor Q4 is set to a non-conductive state.

ここで、時刻t2〜t3では、電位Vpが、所定の高電位Vhに維持される。このとき、第14電極E14に所定の高電位Vhが付与されて、トランジスタQ4が導通状態となる。また、VDD線Ldには所定の高電位Vddが付与され、データ線Ldataには0V(GND)が付与されている。このため、第12電極E12に所定の高電位Vddが付与された状態となり、コンデンサC1に、所定の高電位Vddに応じた電荷が蓄積される。なお、このとき、コンデンサC1に蓄積された電荷により、第3電極E3に正電位が付与され、トランジスタQ1が導通状態に設定される。   Here, at times t2 to t3, the potential Vp is maintained at a predetermined high potential Vh. At this time, a predetermined high potential Vh is applied to the fourteenth electrode E14, and the transistor Q4 becomes conductive. In addition, a predetermined high potential Vdd is applied to the VDD line Ld, and 0 V (GND) is applied to the data line Ldata. For this reason, a predetermined high potential Vdd is applied to the twelfth electrode E12, and charges corresponding to the predetermined high potential Vdd are accumulated in the capacitor C1. At this time, a positive potential is applied to the third electrode E3 by the electric charge accumulated in the capacitor C1, and the transistor Q1 is set in a conductive state.

ステップS4では、データ線Ldataに付与される電位Vdが、画素データ信号に応じた電位−Vdataに設定される(時刻t4〜t5)。このとき、画素データ信号に応じた電位−Vdataの付与により、コンデンサC1に画素データ信号に応じた電荷が蓄積される処理(書込処理)が開始される。   In step S4, the potential Vd applied to the data line Ldata is set to the potential −Vdata corresponding to the pixel data signal (time t4 to t5). At this time, by applying the potential −Vdata according to the pixel data signal, a process (writing process) in which charges according to the pixel data signal are accumulated in the capacitor C1 is started.

ステップS5では、センス・セレクト線Lssに付与される電位Vsが、所定の高電位Vhに設定される(時刻t6)。このとき、第6電極E6に所定の高電位Vhが付与されて、トランジスタQ2が導通状態に設定される。   In step S5, the potential Vs applied to the sense / select line Lss is set to a predetermined high potential Vh (time t6). At this time, a predetermined high potential Vh is applied to the sixth electrode E6, and the transistor Q2 is set in a conductive state.

ステップS6では、センス・セレクト線Lssに付与される電位Vsが、所定の低電位Vlに設定される(時刻t7)。このとき、トランジスタQ2が非導通状態に設定される。   In step S6, the potential Vs applied to the sense / select line Lss is set to a predetermined low potential Vl (time t7). At this time, transistor Q2 is set to a non-conductive state.

ここで、時刻t6〜t7では、電位Vsが、所定の高電位Vhに維持され、トランジスタQ2の導通状態が維持される。そして、時刻t6〜t7の初期の段階では、コンデンサC1に蓄積された電荷によってトランジスタQ1も導通状態に設定されており、第2電極E2が有機EL素子OLEDを介して接地されている。このため、コンデンサC1に蓄積された電荷が、トランジスタQ2の第4電極E4から第5電極E5、トランジスタQ1の第1電極E1から第2電極E2、および有機EL素子OLEDを順次に介して移動する。この電荷の移動により、コンデンサC1に蓄積された電荷が徐々に減少し、第3電極E3に付与される電位も徐々に低減される。そして、最終的に、第7電極E7と有機EL素子OLEDのカソード電極との間の電位差が、トランジスタQ1の閾値Vthtrと有機EL素子OLEDの閾値Vtholとを合わせた電圧に到達すると、電荷の移動が停止する。   Here, from time t6 to t7, the potential Vs is maintained at a predetermined high potential Vh, and the conduction state of the transistor Q2 is maintained. In the initial stage of time t6 to t7, the transistor Q1 is also set in a conductive state by the electric charge accumulated in the capacitor C1, and the second electrode E2 is grounded via the organic EL element OLED. For this reason, the electric charge accumulated in the capacitor C1 sequentially moves through the fourth electrode E4 to the fifth electrode E5 of the transistor Q2, the first electrode E1 to the second electrode E2 of the transistor Q1, and the organic EL element OLED. . Due to the movement of the electric charge, the electric charge accumulated in the capacitor C1 is gradually reduced, and the potential applied to the third electrode E3 is also gradually reduced. Finally, when the potential difference between the seventh electrode E7 and the cathode electrode of the organic EL element OLED reaches a voltage obtained by combining the threshold value Vthtr of the transistor Q1 and the threshold value Vthol of the organic EL element OLED, charge transfer Stops.

ステップS7では、データ線に付与される電位Vdが、GNDに設定される(時刻t8〜t9)。このとき、ステップS5〜S6でコンデンサC1からの電荷の移動が停止した状態よりも、コンデンサC1の第8電極E8に印加される電位がVdata高くなる。つまり、トランジスタQ1のゲート電圧が電圧Vdata分上昇する。また、このときコンデンサC1に蓄積されている電荷の量は、トランジスタQ1の閾値Vthtrと、有機EL素子OLEDの閾値Vtholと、画素データ信号に応じた電圧Vdataとを合わせた電圧に対応する電荷量となっている。つまり、トランジスタQ1は、画素データ信号に応じた電位Vdataに応じた電流が第1−2電極間で流れ得る導通状態に設定される。つまり、本動作フローでは、Vth補償処理と書込処理とが時間的に平行して行われる。   In step S7, the potential Vd applied to the data line is set to GND (time t8 to t9). At this time, the potential applied to the eighth electrode E8 of the capacitor C1 becomes Vdata higher than the state in which the movement of charges from the capacitor C1 is stopped in steps S5 to S6. That is, the gate voltage of the transistor Q1 increases by the voltage Vdata. At this time, the amount of charge accumulated in the capacitor C1 is the amount of charge corresponding to the voltage obtained by combining the threshold value Vthtr of the transistor Q1, the threshold value Vthol of the organic EL element OLED, and the voltage Vdata corresponding to the pixel data signal. It has become. That is, the transistor Q1 is set in a conductive state in which a current corresponding to the potential Vdata corresponding to the pixel data signal can flow between the first and second electrodes. That is, in this operation flow, the Vth compensation process and the writing process are performed in parallel in time.

ステップS8では、マージ線Lmに付与される電位Vmが、所定の高電位Vhに設定される(時刻t10)。このとき、第11電極E11に所定の高電位Vhが付与されて、トランジスタQ3が導通状態に設定される。また、VDD線Ld、すなわち第9電極E9には所定の高電位Vddが付与され、第1電極E1には電位Vddに応じた所定の電位が付与され、データ線Ldataには0V(GND)が付与された状態にある。更に、閾値Vthtrおよび閾値Vtholを加味した上で、画素データ信号に応じた電位Vdataが第3電極E3に印加された状態となっている。このため、トランジスタQ1の第1−2電極間で、画素データ信号Vdataに応じた電流が流れるように設定される。つまり、画素データ信号Vdataに応じた電流が有機EL素子OLEDに流れ、有機EL素子OLEDが、画素データ信号Vdataに応じた発光輝度で発光する。   In step S8, the potential Vm applied to the merge line Lm is set to a predetermined high potential Vh (time t10). At this time, a predetermined high potential Vh is applied to the eleventh electrode E11, and the transistor Q3 is set in a conductive state. In addition, a predetermined high potential Vdd is applied to the VDD line Ld, that is, the ninth electrode E9, a predetermined potential corresponding to the potential Vdd is applied to the first electrode E1, and 0 V (GND) is applied to the data line Ldata. It is in the granted state. Furthermore, in consideration of the threshold value Vthtr and the threshold value Vthol, the potential Vdata corresponding to the pixel data signal is applied to the third electrode E3. For this reason, the current corresponding to the pixel data signal Vdata flows between the first and second electrodes of the transistor Q1. That is, a current corresponding to the pixel data signal Vdata flows through the organic EL element OLED, and the organic EL element OLED emits light with a light emission luminance corresponding to the pixel data signal Vdata.

このようなステップS1〜S8の処理により、有機EL素子OLEDにおける1フレーム分の発光が実現され、ステップS1〜S8の処理が順次繰り返されることで、複数フレーム分の発光が行われる。   By the processing in steps S1 to S8, light emission for one frame is realized in the organic EL element OLED, and light emission for a plurality of frames is performed by sequentially repeating the processing in steps S1 to S8.

なお、上記では、表示パネル121に含まれる1つの画素回路1Aの駆動に着目して説明したが、表示パネル121に含まれる複数の画素回路1Aについては、以下のような駆動が行われる。なお、ここでは、表示パネル121には、所定数(ここでは、仮に100とする)の水平ラインの画素回路1Aの列が配置されているものとする。   In the above, the description has been given focusing on the driving of one pixel circuit 1A included in the display panel 121. However, the following driving is performed on the plurality of pixel circuits 1A included in the display panel 121. Here, it is assumed that the display panel 121 has a predetermined number (here, assumed to be 100) of columns of pixel circuits 1A of horizontal lines.

まず、図4の時刻t2〜t3の駆動波形のように、プリチャージ線Lpに対する高電位Vhの付与が、全画素回路1Aに対して同時に行われる。   First, as in the drive waveforms at times t2 to t3 in FIG. 4, the application of the high potential Vh to the precharge line Lp is performed simultaneously for all the pixel circuits 1A.

次に、表示パネル121の1ライン目に配列される画素回路1Aにおける書込処理、表示パネル121の2ライン目に配列される画素回路1Aにおける書込処理、表示パネル121の3ライン目に配列される画素回路1Aにおける書込処理、・・・、表示パネル121の100ライン目に配列される画素回路1Aにおける書込処理といった具合に、時刻t4〜t9までの駆動波形が、水平ラインの本数分、時間順次に行われる。   Next, a writing process in the pixel circuit 1A arranged in the first line of the display panel 121, a writing process in the pixel circuit 1A arranged in the second line of the display panel 121, and an arrangement in the third line of the display panel 121 The driving waveform from time t4 to t9 is the number of horizontal lines, such as the writing process in the pixel circuit 1A to be written,..., The writing process in the pixel circuit 1A arranged on the 100th line of the display panel 121. Minutes and hours are performed sequentially.

そして、全画素回路1Aに対する書込処理が完了した時点で、全画素回路1Aにおいて、マージ線Lmに対する所定の高電位Vhの付与が行われることで、全画素回路1Aにおいて同時に有機EL素子OLEDの発光が行われる。   Then, when the writing process for all the pixel circuits 1A is completed, the predetermined high potential Vh is applied to the merge line Lm in all the pixel circuits 1A, so that the organic EL elements OLEDs of all the pixel circuits 1A simultaneously. Light is emitted.

以上のように、コンデンサC1に電荷が蓄積された状態で、トランジスタQ2を導通状態とすることにより、コンデンサC1に蓄積された電荷の量が、トランジスタQ1の閾値電圧(閾値Vthtr)と、有機EL素子OLEDの閾値電圧(閾値Vthol)とを合わせた電圧を含む電圧に応じた電荷量となる。このため、発光素子(ここでは、有機EL素子OLED)の特性の変化も考慮して、画質の劣化を抑制することができる。   As described above, when the transistor Q2 is turned on while the electric charge is accumulated in the capacitor C1, the amount of the electric charge accumulated in the capacitor C1 is changed from the threshold voltage (threshold Vthtr) of the transistor Q1 to the organic EL. The charge amount corresponds to a voltage including a voltage obtained by combining the threshold voltage (threshold value Vthol) of the element OLED. For this reason, deterioration in image quality can be suppressed in consideration of a change in characteristics of the light emitting element (here, the organic EL element OLED).

また、コンデンサC1に対する画像信号に応じた電荷の蓄積と、トランジスタQ1および有機EL素子OLEDの閾値電圧(閾値Vthtrおよび閾値Vthol)の補償とが同時に行われる。このため、1フレーム分の期間を占める発光のための準備期間を圧縮することができる。   Further, charge accumulation corresponding to the image signal to the capacitor C1 and compensation of the threshold voltages (threshold Vthtr and threshold Vthol) of the transistor Q1 and the organic EL element OLED are simultaneously performed. For this reason, the preparation period for light emission which occupies the period for 1 frame can be compressed.

また、トランジスタQ3が設けられたことで、有機EL素子OLEDを発光させるべきでない期間における有機EL素子OLEDへの電流の過度な供給が防止される。このため、更に画質の劣化を抑制することができる。   Further, the provision of the transistor Q3 prevents excessive supply of current to the organic EL element OLED during a period in which the organic EL element OLED should not emit light. For this reason, it is possible to further suppress deterioration in image quality.

また、有機EL素子OLEDのカソード電極が接地されているため、表示パネル121に配列される全て(又は複数)の画素回路1Aについて、カソード電極を共通のものとすることができる。つまり、表示パネル121におけるカソード電極を簡単な構造で構成することが可能となり、製造工程の簡略化による歩留まりの向上、生産効率の向上、製造設備の簡略化、およびコスト低減などといった種々のメリットを得ることができる。   Further, since the cathode electrode of the organic EL element OLED is grounded, the cathode electrode can be made common to all (or a plurality of) pixel circuits 1A arranged on the display panel 121. That is, the cathode electrode in the display panel 121 can be configured with a simple structure, and various merits such as an improvement in yield due to simplification of the manufacturing process, an improvement in production efficiency, a simplification of manufacturing equipment, and a reduction in cost are provided. Can be obtained.

なお、Vth補償処理には、一般に0.1〜1ミリ秒程度の時間を要するため、水平ラインの本数が多くなると、準備期間Ppの長期化を招いてしまう。このため、本実施形態に係る画素回路1Aは、例えば、水平ラインの数が100ライン程度までの画素数が比較的少ない小型の表示パネルに適用されるのが好適である。   Since the Vth compensation process generally requires a time of about 0.1 to 1 millisecond, if the number of horizontal lines increases, the preparation period Pp will be lengthened. Therefore, the pixel circuit 1A according to the present embodiment is preferably applied to, for example, a small display panel having a relatively small number of pixels up to about 100 horizontal lines.

以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。   As mentioned above, although embodiment of this invention was described, this invention is not limited to the thing of the content demonstrated above.

<変形例1>
◎例えば、上記実施形態では、画素回路1Aを構成する4つのトランジスタQ1〜Q4が全てn型のTFTであったが、これに限られず、例えば、全てのトランジスタが、キャリアが正孔であるタイプ(p型)のMIS(Metal Insulator Semiconductor)構造を採用した電界効果トランジスタ(FET:Field Effect Transistor)の一種である薄膜トランジスタ(TFT:Thin Film Transistor)、すなわちp−MISFETTFTであっても良い。
<Modification 1>
For example, in the above embodiment, the four transistors Q1 to Q4 constituting the pixel circuit 1A are all n-type TFTs. However, the present invention is not limited to this. For example, all transistors are of a type in which carriers are holes. A thin film transistor (TFT) which is a kind of field effect transistor (FET) adopting a (p-type) MIS (Metal Insulator Semiconductor) structure, that is, a p-MISFET TFT may be used.

ここで、p型のTFTを用いて構成された変形例1に係る画素回路1Bの回路構成について説明する。   Here, a circuit configuration of the pixel circuit 1B according to the first modification configured using the p-type TFT will be described.

図6は、変形例1に係る画素回路1Bの回路構成を例示する図である。   FIG. 6 is a diagram illustrating a circuit configuration of the pixel circuit 1B according to the first modification.

変形例1に係る画素回路1Bは、上記実施形態に係る画素回路1Aと比較して、4つのトランジスタQ1〜Q4が、p−MISFETTFTであるトランジスタQb1〜Qb4に変更され、有機EL素子OLEDのカソード電極とアノード電極とが反転されている点で異なる。なお、各トランジスタQb1〜Qb4については、上記実施形態に係る各トランジスタQ1〜Q4とは構造が異なるため、第1〜6電極E1〜E6、第9〜14電極E9〜E14の符号が、Eb1〜Eb6,Eb9〜Eb14に変更されている。その他の構成については、全く同様となっているため、同じ符号を付して説明を省略する。   Compared with the pixel circuit 1A according to the above-described embodiment, the pixel circuit 1B according to the modification 1 has four transistors Q1 to Q4 changed to transistors Qb1 to Qb4 that are p-MISFET TFTs, and the cathode of the organic EL element OLED. The difference is that the electrode and the anode electrode are inverted. Since the transistors Qb1 to Qb4 have different structures from the transistors Q1 to Q4 according to the above embodiment, the symbols of the first to sixth electrodes E1 to E6 and the ninth to fourteenth electrodes E9 to E14 are denoted by Eb1 to Eb1. It is changed to Eb6, Eb9 to Eb14. The other configurations are exactly the same, so the same reference numerals are given and description thereof is omitted.

次に、p型のTFTを用いて構成された変形例1に係る画素回路1Bの駆動について説明する。   Next, driving of the pixel circuit 1 </ b> B according to the modification 1 configured using p-type TFTs will be described.

図7は、画素回路1Bにおいて有機EL素子OLEDを発光させる際の信号波形(駆動波形)を示すタイミングチャートであり、図8は、画素回路1Bの動作フローを示すフローチャートである。図7および図8は、表示パネル121に含まれる1つの画素回路1Bを1回発光させる駆動に着目したものとなっており、複数フレームを時間的に連続して表示する場合には、図7で示す駆動波形、および図8で示す動作フローがフレーム数に応じた回数分、時間順次に繰り返される。なお、図7で示す駆動波形、および図8で示す動作フローは、制御部111の制御下で実現される。   FIG. 7 is a timing chart showing a signal waveform (driving waveform) when the organic EL element OLED emits light in the pixel circuit 1B, and FIG. 8 is a flowchart showing an operation flow of the pixel circuit 1B. FIGS. 7 and 8 focus on driving for causing one pixel circuit 1B included in the display panel 121 to emit light once. In the case where a plurality of frames are continuously displayed in time, FIG. 8 and the operation flow shown in FIG. 8 are repeated in time sequence by the number of times corresponding to the number of frames. 7 and the operation flow shown in FIG. 8 are realized under the control of the control unit 111.

図7では、図4と同様に、横軸が時刻を示し、上から順に、(a)電位Vm、(b)電位Vp、(c)電位Vs、(d)電位Vdの波形が示されている。なお、有機EL素子OLEDを発光させる際には、発光の準備段階および実際に発光する段階に拘わらず、VDD線Ldに対して所定の負の高電位Vdd(例えば、−10V)が印加された状態が維持される。また、1回の発光に係る期間は、発光輝度を調整するための準備期間Pp(時刻t1〜t10)と、有機EL素子OLEDが発光する発光期間Pe(〜時刻t1,時刻t10〜)とを備えて構成される。   In FIG. 7, as in FIG. 4, the horizontal axis indicates time, and waveforms of (a) potential Vm, (b) potential Vp, (c) potential Vs, and (d) potential Vd are shown in order from the top. Yes. When the organic EL element OLED emits light, a predetermined negative high potential Vdd (for example, −10 V) is applied to the VDD line Ld regardless of the light emission preparation stage and the actual light emission stage. State is maintained. In addition, the period related to one light emission includes a preparation period Pp (time t1 to t10) for adjusting the light emission luminance and a light emission period Pe (time t1, time t10) in which the organic EL element OLED emits light. It is prepared for.

そして、図7で示す駆動波形は、図4で示した駆動波形と比較して、各電位Vm,Vp,Vs,Vdの駆動波形が上下反転したものとなっている。つまり、図4で示した駆動波形では、所定の高電位Vhとなっている部分が、図7で示す駆動波形では、所定の低電位Vlとなり、図4で示した駆動波形では、所定の低電位Vlとなっている部分が、図7で示す駆動波形では、所定の高電位Vhとなっている。また、データ線Ldataに印加される電位Vdの正負が逆転されている。つまり、図4で示した駆動波形では、電位−Vdataとなっている部分が、図7で示す駆動波形では、電位+Vdataとなっている。   The drive waveform shown in FIG. 7 is obtained by vertically inverting the drive waveforms of the potentials Vm, Vp, Vs, and Vd as compared with the drive waveform shown in FIG. That is, in the drive waveform shown in FIG. 4, the portion having the predetermined high potential Vh becomes the predetermined low potential Vl in the drive waveform shown in FIG. 7, and in the drive waveform shown in FIG. In the drive waveform shown in FIG. 7, the portion that is at the potential Vl has a predetermined high potential Vh. Further, the sign of the potential Vd applied to the data line Ldata is reversed. That is, in the drive waveform shown in FIG. 4, the portion having the potential −Vdata is the potential + Vdata in the drive waveform shown in FIG.

したがって、図8で示す動作フローについても、上記実施形態に係る各ステップS1〜S8の処理において、所定の高電位Vh、所定の低電位Vl、および画素データ信号に応じた電位−Vdataとなっていた部分が、変形例1に係る各ステップST1〜ST8では、所定の低電位Vl、所定の高電位Vh、および画素データ信号に応じた電位+Vdataにそれぞれ変更されている。   Therefore, the operation flow shown in FIG. 8 also has the predetermined high potential Vh, the predetermined low potential Vl, and the potential −Vdata corresponding to the pixel data signal in the processes of steps S1 to S8 according to the above embodiment. In steps ST1 to ST8 according to the first modification, the portions are changed to a predetermined low potential Vl, a predetermined high potential Vh, and a potential + Vdata corresponding to the pixel data signal, respectively.

<変形例2>
◎また、上記実施形態では、Vth補償処理と書込処理とが時間的に平行して行われることで、コンデンサC1に蓄積される電荷の量が、トランジスタQ1の閾値Vthtrと、有機EL素子OLEDの閾値Vtholと、画素データ信号に応じた電圧Vdataとを合わせた電圧に対応する電荷量とされたが、これに限られない。
<Modification 2>
In the above embodiment, the Vth compensation processing and the writing processing are performed in parallel in time, so that the amount of charge accumulated in the capacitor C1 is such that the threshold value Vthtr of the transistor Q1 and the organic EL element OLED The amount of charge corresponding to a voltage obtained by combining the threshold value Vthol and the voltage Vdata corresponding to the pixel data signal is not limited to this.

例えば、コンデンサC1に蓄積される電荷の量が、閾値Vthtrと閾値Vtholとを合わせた電圧に対応する電荷量とされた後に、コンデンサC1に対して画素データ信号に応じた電位が付与される書込処理が行われるようにしても良い。このような構成を採用しても、有機EL素子の特性の変化も考慮して、画質の劣化を抑制することができる。したがって、Vth補償処理において、コンデンサC1に蓄積された電荷の量が、トランジスタQ2、トランジスタQ1、および有機EL素子OLEDを介した電荷の移動により、トランジスタQ1の閾値Vthtrと、有機EL素子OLEDの閾値Vtholとを合わせた電圧を少なくとも含む電圧に対応する電荷量とされれば良い。   For example, after the amount of charge accumulated in the capacitor C1 is set to a charge amount corresponding to a voltage obtained by adding the threshold value Vthtr and the threshold value Vthol, a potential corresponding to the pixel data signal is applied to the capacitor C1. The embedding process may be performed. Even if such a configuration is adopted, deterioration in image quality can be suppressed in consideration of changes in characteristics of the organic EL element. Therefore, in the Vth compensation processing, the amount of charge accumulated in the capacitor C1 is changed from the threshold value Vthtr of the transistor Q1 to the threshold value of the organic EL element OLED due to the movement of charges through the transistor Q2, the transistor Q1, and the organic EL element OLED. What is necessary is just to set it as the electric charge amount corresponding to the voltage at least including the voltage which combined Vthol.

ここで、各画素回路においてVth補償処理と書込処理とが時間順次に行われる変形例2に係る画素回路の具体例を示して説明する。   Here, a specific example of a pixel circuit according to Modification 2 in which Vth compensation processing and writing processing are performed in time sequence in each pixel circuit will be described.

図9は、変形例2に係る画素回路1Cの回路構成を例示する図である。   FIG. 9 is a diagram illustrating a circuit configuration of a pixel circuit 1C according to the second modification.

画素回路1Cは、上記実施形態に係る画素回路1Aと比較して、有機EL素子OLED、4つのトランジスタQ1〜Q4、およびコンデンサC1などといった同様な構成を有する。但し、画素回路1Cでは、上記実施形態に係るセンス・セレクト線Lssが、センス線Lsnとされるとともに、別にセレクト線Lslが設けられ、更に、書込処理を行うための3つのトランジスタQ5〜Q7、およびコンデンサC2が追加されている。   The pixel circuit 1C has the same configuration as the organic EL element OLED, the four transistors Q1 to Q4, the capacitor C1, and the like as compared with the pixel circuit 1A according to the above-described embodiment. However, in the pixel circuit 1C, the sense / select line Lss according to the above embodiment is used as the sense line Lsn, and a separate select line Lsl is provided. Further, three transistors Q5 to Q7 for performing a writing process are provided. , And a capacitor C2.

以下、変形例2に係る画素回路1Cの回路構成のうち、上記実施形態に係る画素回路1Aと異なる部分について説明する。なお、同様な部分については、同じ符号を付して説明を省略する。   Hereinafter, in the circuit configuration of the pixel circuit 1 </ b> C according to the modified example 2, a part different from the pixel circuit 1 </ b> A according to the above embodiment will be described. In addition, about the same part, the same code | symbol is attached | subjected and description is abbreviate | omitted.

トランジスタQ2の第6電極(ゲート)E6は、センス線Lsnに対して電気的に接続されている。なお、センス線Lsnは、Vth補償処理を行うタイミングを制御する電位を第6電極E6に対して付与するものである。   The sixth electrode (gate) E6 of the transistor Q2 is electrically connected to the sense line Lsn. The sense line Lsn applies a potential for controlling the timing of performing the Vth compensation process to the sixth electrode E6.

トランジスタQ5〜Q7は、いわゆるn−MISFETTFTによって構成される。   The transistors Q5 to Q7 are configured by so-called n-MISFET TFTs.

トランジスタQ5は、第15〜17電極E15〜E17を有している。詳細には、第15電極E15は、コンデンサC1の第8電極E8に対して電気的に接続され、第16電極E16は、有機EL素子OLEDを接地する配線に対して電気的に接続される。また、第17電極E17は、センス線Lsnに対して電気的に接続され、いわゆるゲート電極として機能する。   The transistor Q5 has 15th to 17th electrodes E15 to E17. Specifically, the fifteenth electrode E15 is electrically connected to the eighth electrode E8 of the capacitor C1, and the sixteenth electrode E16 is electrically connected to a wiring that grounds the organic EL element OLED. The seventeenth electrode E17 is electrically connected to the sense line Lsn and functions as a so-called gate electrode.

このトランジスタQ5では、第17電極E17に印加される電位、より詳細には第16電極E16と第17電極E17との間(すなわちソースとゲートとの間)に印加される電圧値が調整されることで、第15電極E15と第16電極E16との間(以下「第15−16電極間」とも称する)において流れる電流の量が調整される。また、第17電極(ゲート)E17に印加される電位により、トランジスタQ5は、第15−16電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the transistor Q5, the potential applied to the seventeenth electrode E17, more specifically, the voltage value applied between the sixteenth electrode E16 and the seventeenth electrode E17 (that is, between the source and the gate) is adjusted. Thus, the amount of current flowing between the fifteenth electrode E15 and the sixteenth electrode E16 (hereinafter also referred to as “between the fifteenth and sixteenth electrodes”) is adjusted. Further, the potential applied to the seventeenth electrode (gate) E17 causes the transistor Q5 to have a state in which a current can flow between the fifteenth and sixteenth electrodes (that is, between the drain and the source) (conductive state) and a current flow. It is selectively set to an unobtainable state (non-conducting state).

トランジスタQ7は、第21〜23電極E21〜E23を有している。詳細には、第21電極E21は、コンデンサC1の第8電極E8に対して電気的に接続され、第22電極E22は、有機EL素子OLEDを接地する配線に対して電気的に接続される。また、第23電極E23は、プリチャージ線Lpに対して電気的に接続され、いわゆるゲート電極として機能する。   The transistor Q7 has 21st to 23rd electrodes E21 to E23. Specifically, the twenty-first electrode E21 is electrically connected to the eighth electrode E8 of the capacitor C1, and the twenty-second electrode E22 is electrically connected to a wiring that grounds the organic EL element OLED. The twenty-third electrode E23 is electrically connected to the precharge line Lp and functions as a so-called gate electrode.

このトランジスタQ7では、第23電極E23に印加される電位、より詳細には第22電極E22と第23電極E23との間(すなわちソースとゲートとの間)に印加される電圧値が調整されることで、第22電極E22と第23電極E23との間(以下「第22−23電極間」とも称する)において流れる電流の量が調整される。また、第23電極(ゲート)E23に印加される電位により、トランジスタQ7は、第21−22電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In this transistor Q7, the potential applied to the 23rd electrode E23, more specifically, the voltage value applied between the 22nd electrode E22 and the 23rd electrode E23 (that is, between the source and the gate) is adjusted. This adjusts the amount of current flowing between the twenty-second electrode E22 and the twenty-third electrode E23 (hereinafter also referred to as “between the twenty-second and twenty-third electrodes”). Further, the potential applied to the 23rd electrode (gate) E23 causes the transistor Q7 to be in a state where the current can flow between the 21st and 22nd electrodes (that is, between the drain and the source) (conducting state) and the current flows. It is selectively set to an unobtainable state (non-conducting state).

コンデンサC2は、第24,25電極E24,E25を有している。詳細には、第24電極E24は、コンデンサC1の第8電極E8に対して電気的に接続され、第25電極E25は、有機EL素子OLEDを接地する配線に対して電気的に接続され、第24電極E24と第25電極E25との間で電気容量を得るように構成されている。   The capacitor C2 has 24th and 25th electrodes E24 and E25. Specifically, the twenty-fourth electrode E24 is electrically connected to the eighth electrode E8 of the capacitor C1, and the twenty-fifth electrode E25 is electrically connected to the wiring for grounding the organic EL element OLED. The electric capacity is obtained between the 24th electrode E24 and the 25th electrode E25.

つまり、トランジスタQ5,Q7およびコンデンサC2は、コンデンサC1と有機EL素子OLEDを接地する配線との間を、電気的に並列して接続する。換言すれば、コンデンサC1の第8電極E8が、トランジスタQ5,Q7およびコンデンサC2を介して接地される。   That is, the transistors Q5 and Q7 and the capacitor C2 are electrically connected in parallel between the capacitor C1 and the wiring for grounding the organic EL element OLED. In other words, the eighth electrode E8 of the capacitor C1 is grounded via the transistors Q5 and Q7 and the capacitor C2.

トランジスタQ6は、第18〜20電極E18〜E20を有している。詳細には、第18電極E18は、データ線Ldataに対して電気的に接続される。また、第19電極E19は、コンデンサC1の第8電極E8と、第15電極E15、第21電極E21、および第24電極E24とを電気的に接続する配線に対して電気的に接続される。つまり、第19電極E19は、第8電極E8、第15電極E15、第21電極E21、および第24電極E24に対して電気的に接続される。更に、第20電極E20は、セレクト線Lslに対して電気的に接続され、いわゆるゲート電極として機能する。なお、セレクト線Lslは、書込処理を行うタイミングを制御する電位を第20電極E20に対して付与するものである。   The transistor Q6 has 18th to 20th electrodes E18 to E20. Specifically, the eighteenth electrode E18 is electrically connected to the data line Ldata. The nineteenth electrode E19 is electrically connected to the wiring that electrically connects the eighth electrode E8 of the capacitor C1, the fifteenth electrode E15, the twenty-first electrode E21, and the twenty-fourth electrode E24. That is, the nineteenth electrode E19 is electrically connected to the eighth electrode E8, the fifteenth electrode E15, the twenty-first electrode E21, and the twenty-fourth electrode E24. Furthermore, the twentieth electrode E20 is electrically connected to the select line Lsl and functions as a so-called gate electrode. Note that the select line Lsl applies a potential for controlling the timing of performing the writing process to the twentieth electrode E20.

このトランジスタQ6では、第20電極E20に印加される電位、より詳細には第19電極E19と第20電極E20との間(すなわちソースとゲートとの間)に印加される電圧値が調整されることで、第18電極E18と第19電極E19との間(以下「第18−19電極間」とも称する)において流れる電流の量が調整される。また、第20電極(ゲート)E20に印加される電位により、トランジスタQ6は、第18−19電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the transistor Q6, the potential applied to the twentieth electrode E20, more specifically, the voltage value applied between the nineteenth electrode E19 and the twentieth electrode E20 (that is, between the source and the gate) is adjusted. Thus, the amount of current flowing between the 18th electrode E18 and the 19th electrode E19 (hereinafter also referred to as “between the 18th and 19th electrodes”) is adjusted. Further, the potential applied to the twentieth electrode (gate) E20 causes the transistor Q6 to have a state in which a current can flow between the eighteenth and nineteenth electrodes (that is, between the drain and the source) (conduction state) and a current flow. It is selectively set to an unobtainable state (non-conducting state).

次に、変形例2に係る画素回路1Cの駆動について説明する。   Next, driving of the pixel circuit 1C according to Modification 2 will be described.

図10は、画素回路1Cにおいて有機EL素子OLEDを発光させる際の信号波形(駆動波形)を示すタイミングチャートであり、図11は、画素回路1Cの動作フローを示すフローチャートである。図10および図11は、表示パネル121に含まれる1つの画素回路1Cを1回発光させる駆動に着目したものとなっており、複数フレームを時間的に連続して表示する場合には、図10で示す駆動波形、および図11で示す動作フローがフレーム数に応じた回数分、時間順次に繰り返される。なお、図10で示す駆動波形、および図11で示す動作フローは、制御部111の制御下で実現される。   FIG. 10 is a timing chart showing a signal waveform (drive waveform) when the organic EL element OLED emits light in the pixel circuit 1C, and FIG. 11 is a flowchart showing an operation flow of the pixel circuit 1C. FIGS. 10 and 11 focus on driving for causing one pixel circuit 1C included in the display panel 121 to emit light once. In the case where a plurality of frames are continuously displayed in time, FIG. 11 and the operation flow shown in FIG. 11 are repeated in time sequence for the number of times corresponding to the number of frames. 10 and the operation flow shown in FIG. 11 are realized under the control of the control unit 111.

図10では、横軸が時刻を示し、上から順に、(a)マージ線Lmに印加される電位(電位Vm)、(b)プリチャージ線Lpに印加される電位(電位Vp)、(c)センス線Lsnに印加される電位(電位Vsn)、(d)データ線Ldataに印加される信号の電位(電位Vd)、(e)セレクト線Lslに印加される電位(電位Vsl)の波形が示されている。なお、有機EL素子OLEDを発光させる際には、発光の準備段階および実際に発光する段階に拘わらず、VDD線Ldには、所定の正の高電位Vdd(例えば、10V)が印加される。また、1回の発光に係る期間は、発光輝度を調整するための準備期間Pp(時刻T1〜T12)と、有機EL素子OLEDが実際に発光する発光期間Pe(〜時刻T1,時刻T12〜)とを備えて構成される。   In FIG. 10, the horizontal axis indicates time, and in order from the top, (a) the potential (potential Vm) applied to the merge line Lm, (b) the potential (potential Vp) applied to the precharge line Lp, (c The waveforms of the potential applied to the sense line Lsn (potential Vsn), (d) the potential of the signal applied to the data line Ldata (potential Vd), and (e) the potential applied to the select line Lsl (potential Vsl). It is shown. When the organic EL element OLED emits light, a predetermined positive high potential Vdd (for example, 10 V) is applied to the VDD line Ld regardless of the light emission preparation stage and the actual light emission stage. In addition, a period related to one light emission includes a preparation period Pp (time T1 to T12) for adjusting light emission luminance and a light emission period Pe (to time T1, time T12 to) in which the organic EL element OLED actually emits light. And is configured.

以下、図10を参照しつつ、図11で示す画素回路1Cの動作フローについて説明する。   Hereinafter, the operation flow of the pixel circuit 1C shown in FIG. 11 will be described with reference to FIG.

まず、ステップSP1では、電位Vmが、所定の低電位Vlに設定される(時刻T1)。このとき、電位Vp、電位Vsn、電位Vslが所定の低電位Vlに設定され、電位Vdが0V(GND)に設定されている。つまり、トランジスタQ2〜Q7が非導通状態となっている。なお、発光が複数回目の場合には、ステップSP1では、前回の発光が終了され、発光が1回目の場合には、単に準備期間Ppが開始される。   First, in step SP1, the potential Vm is set to a predetermined low potential Vl (time T1). At this time, the potential Vp, the potential Vsn, and the potential Vsl are set to a predetermined low potential Vl, and the potential Vd is set to 0 V (GND). That is, the transistors Q2 to Q7 are nonconductive. If the light emission is performed a plurality of times, the previous light emission is terminated in step SP1, and if the light emission is the first time, the preparation period Pp is simply started.

ステップSP2では、電位Vpが所定の高電位Vhに設定される(時刻T2)。ここでは、第14電極E14および第23電極E23に所定の高電位Vhが付与されて、トランジスタQ4,Q7が導通状態となる。   In step SP2, the potential Vp is set to a predetermined high potential Vh (time T2). Here, a predetermined high potential Vh is applied to the fourteenth electrode E14 and the twenty-third electrode E23, and the transistors Q4 and Q7 are turned on.

ステップSP3では、電位Vpが所定の低電位Vlに設定される(時刻T3)。このとき、トランジスタQ4,Q7が非導通状態に設定される。   In step SP3, the potential Vp is set to a predetermined low potential Vl (time T3). At this time, transistors Q4 and Q7 are set in a non-conductive state.

ここで、時刻T2〜T3では、トランジスタQ4,Q7が導通状態に維持されるため、コンデンサC1の第7電極E7に所定の高電位Vddが付与されるとともに、第8電極E8が接地された状態となる。このため、コンデンサC1に、所定の高電位Vddに応じた電荷が蓄積される。なお、このとき、コンデンサC2とコンデンサC1との間に蓄積された電荷が掃き出される。また、コンデンサC1における電荷の蓄積により、第3電極E3に正電位が付与され、トランジスタQ1が導通状態に設定される。   Here, at times T2 to T3, the transistors Q4 and Q7 are maintained in the conductive state, and therefore, the predetermined high potential Vdd is applied to the seventh electrode E7 of the capacitor C1, and the eighth electrode E8 is grounded. It becomes. For this reason, a charge corresponding to the predetermined high potential Vdd is accumulated in the capacitor C1. At this time, the electric charge accumulated between the capacitor C2 and the capacitor C1 is swept out. Further, due to the accumulation of electric charge in the capacitor C1, a positive potential is applied to the third electrode E3, and the transistor Q1 is set in a conductive state.

ステップSP4では、電位Vsnが所定の高電位Vhに設定される(時刻T4)。このとき、第6,17電極E6,E17に所定の高電位Vhがそれぞれ付与されて、トランジスタQ2,Q5が導通状態に設定される。   In step SP4, the potential Vsn is set to a predetermined high potential Vh (time T4). At this time, a predetermined high potential Vh is applied to the sixth and seventeenth electrodes E6 and E17, respectively, and the transistors Q2 and Q5 are set in a conductive state.

ステップSP5では、電位Vsnが所定の低電位Vlに設定される(時刻T5)。このとき、トランジスタQ2,Q5が非導通状態に設定される。   In step SP5, the potential Vsn is set to a predetermined low potential Vl (time T5). At this time, transistors Q2 and Q5 are set to a non-conductive state.

ここで、時刻T4〜T5では、電位Vsnが所定の高電位Vhに維持される。そして、時刻T4〜T5の初期の段階では、コンデンサC1に蓄積された電荷によってトランジスタQ1が導通状態に設定されている。また、トランジスタQ1の第2電極E2が接地された状態であるため、コンデンサC1に蓄積された電荷が、トランジスタQ2の第4電極E4から第5電極E5、トランジスタQ1の第1電極E1から第2電極E2、および有機EL素子OLEDを順次に介して移動する。この電荷の移動により、コンデンサC1に蓄積された電荷が徐々に減少し、第3電極E3に付与される電位も徐々に低減される。そして、コンデンサC1の第8電極E8が接地されているため、最終的に、第7電極E7と有機EL素子OLEDのカソード電極との間の電位差が、トランジスタQ1の閾値Vthtrと有機EL素子OLEDの閾値Vtholとを合わせた電圧に到達すると、電荷の移動が停止する。このとき、第3,7電極E3,E7に、閾値Vthtrと閾値Vtholとを合わせた分に応じた電位が印加された状態となる。   Here, at times T4 to T5, the potential Vsn is maintained at a predetermined high potential Vh. In the initial stage of times T4 to T5, the transistor Q1 is set in a conductive state by the electric charge accumulated in the capacitor C1. In addition, since the second electrode E2 of the transistor Q1 is in a grounded state, the charges accumulated in the capacitor C1 are transferred from the fourth electrode E4 to the fifth electrode E5 of the transistor Q2 and from the first electrode E1 to the second electrode of the transistor Q1. The electrode E2 and the organic EL element OLED are sequentially moved through. Due to the movement of the electric charge, the electric charge accumulated in the capacitor C1 is gradually reduced, and the potential applied to the third electrode E3 is also gradually reduced. Since the eighth electrode E8 of the capacitor C1 is grounded, the potential difference between the seventh electrode E7 and the cathode electrode of the organic EL element OLED finally becomes the threshold value Vthtr of the transistor Q1 and the organic EL element OLED. When the voltage combined with the threshold value Vthol is reached, the movement of charges stops. At this time, a potential corresponding to the sum of the threshold value Vthtr and the threshold value Vthol is applied to the third and seventh electrodes E3 and E7.

ステップSP6では、電位Vdが、画素データ信号に応じた電位+Vdataに設定される(時刻T6〜T7)。このとき、画素データ信号に応じた電位+Vdataの付与によって、コンデンサC2に画素データ信号に応じた電荷が蓄積される処理(書込処理)が開始される。   In step SP6, the potential Vd is set to the potential + Vdata corresponding to the pixel data signal (time T6 to T7). At this time, by applying the potential + Vdata according to the pixel data signal, a process (writing process) in which charges according to the pixel data signal are accumulated in the capacitor C2 is started.

ステップSP7では、電位Vslが所定の高電位Vhに設定される(時刻T8)。このとき、トランジスタQ6の第20電極E20に所定の高電位Vhが付与されて、トランジスタQ6が導通状態に設定される。このとき、コンデンサC2の第25電極E25が接地されているため、第24電極E24と第25電極E25との間に画素データ信号に応じた電位差Vdataが生じる。   In step SP7, the potential Vsl is set to a predetermined high potential Vh (time T8). At this time, a predetermined high potential Vh is applied to the twentieth electrode E20 of the transistor Q6, and the transistor Q6 is set in a conductive state. At this time, since the 25th electrode E25 of the capacitor C2 is grounded, a potential difference Vdata corresponding to the pixel data signal is generated between the 24th electrode E24 and the 25th electrode E25.

ステップSP8では、電位Vslが、所定の低電位Vlに設定される(時刻T9)。このとき、トランジスタQ6が非導通状態に設定される。   In step SP8, the potential Vsl is set to a predetermined low potential Vl (time T9). At this time, transistor Q6 is set to a non-conductive state.

この時刻T4〜T5では、コンデンサC2に画素データ信号に応じた電位+Vdataに応じた電荷が蓄積される。よって、コンデンサC2の第24電極E24には電位Vdataが印加された状態となる。このため、コンデンサC1の第8電極E8に電位Vdataが付与された状態となる。したがって、第3,7電極E3,E7に対して印加される電位が、トランジスタQ1の閾値Vthtrと有機EL素子OLEDの閾値Vtholとを合わせた値に、電位Vdataが加えられたものとなる。このとき、トランジスタQ1では、ゲート電圧がVdata分上昇するため、トランジスタQ1は、画素データ信号に応じた電位Vdataに応じた電流が第1−2電極間で流れ得る導通状態に設定される。つまり、本動作フローでは、Vth補償処理の後に、書込処理が行われる。   From time T4 to time T5, electric charge corresponding to the potential + Vdata corresponding to the pixel data signal is accumulated in the capacitor C2. Therefore, the potential Vdata is applied to the 24th electrode E24 of the capacitor C2. Therefore, the potential Vdata is applied to the eighth electrode E8 of the capacitor C1. Accordingly, the potential applied to the third and seventh electrodes E3 and E7 is obtained by adding the potential Vdata to a value obtained by adding the threshold value Vthtr of the transistor Q1 and the threshold value Vthol of the organic EL element OLED. At this time, since the gate voltage of the transistor Q1 rises by Vdata, the transistor Q1 is set to a conductive state in which a current corresponding to the potential Vdata corresponding to the pixel data signal can flow between the first and second electrodes. That is, in this operation flow, the writing process is performed after the Vth compensation process.

ステップSP9では、電位Vdが、0V(GND)に設定される(時刻T10〜T11)。   In step SP9, the potential Vd is set to 0 V (GND) (time T10 to T11).

ステップSP10では、電位Vmが、所定の高電位Vhに設定される(時刻T12)。このとき、トランジスタQ3が導通状態となり、第9電極E9には所定の高電位Vddが付与された状態にある。また、閾値Vthtrおよび閾値Vtholを加味した上で、画素データ信号に応じた電位Vdataが第3電極E3に印加された状態となっている。このため、トランジスタQ1の第1−2電極間で、画素データ信号Vdataに応じた電流が流れるように設定される。つまり、画素データ信号Vdataに応じた電流が有機EL素子OLEDに流れ、有機EL素子OLEDが、画素データ信号Vdataに応じた発光輝度で発光する。   In step SP10, the potential Vm is set to a predetermined high potential Vh (time T12). At this time, the transistor Q3 is in a conductive state, and a predetermined high potential Vdd is applied to the ninth electrode E9. In addition, in consideration of the threshold value Vthtr and the threshold value Vthol, the potential Vdata corresponding to the pixel data signal is applied to the third electrode E3. For this reason, the current corresponding to the pixel data signal Vdata flows between the first and second electrodes of the transistor Q1. That is, a current corresponding to the pixel data signal Vdata flows through the organic EL element OLED, and the organic EL element OLED emits light with a light emission luminance corresponding to the pixel data signal Vdata.

このようなステップSP1〜SP10の処理により、有機EL素子OLEDにおける1回の発光が実現され、ステップSP1〜SP10の処理が時間順次に繰り返されることで、複数回の発光が行われる。   Through the processing in steps SP1 to SP10, one light emission is realized in the organic EL element OLED, and the processing in steps SP1 to SP10 is repeated in time sequence, so that light emission is performed a plurality of times.

なお、上記では、表示パネル121に含まれる1つの画素回路1Cの駆動に着目して説明したが、ここで、表示パネル121に含まれる複数の画素回路1Cの駆動について説明する。   In the above description, the driving of one pixel circuit 1C included in the display panel 121 has been described. However, the driving of the plurality of pixel circuits 1C included in the display panel 121 will be described here.

表示パネル121には、多数の画素回路1Cによってそれぞれ構成される多数(ここではN本とする)の水平ラインが配列されている。そして、表示パネル121の上部から順に並ぶ水平ライン(例えば、1本目の水平ライン、2本目の水平ライン、3本目の水平ライン、・・・、N本目の水平ライン)について、時間的に少しずつずらしながら上記の画素回路1Cの駆動が行われることで、1フレームの画像が表示される。更に、1フレームの画像の表示が、時間的に連続して行われることで、複数フレームの画像が表示される。   On the display panel 121, a large number (here, N lines) of horizontal lines each constituted by a large number of pixel circuits 1C are arranged. Then, horizontal lines (for example, the first horizontal line, the second horizontal line, the third horizontal line,..., The Nth horizontal line) arranged in order from the top of the display panel 121 are little by little in time. By driving the pixel circuit 1C while shifting, an image of one frame is displayed. Further, the display of one frame image is continuously performed in time, whereby a plurality of frame images are displayed.

以上のように、変形例2の構成では、上記実施形態のように、表示パネル121に配列される全画素回路1Aについて同時に発光させるような駆動を行うことなく、時間順次に、画素回路1Cを発光させることが可能である。このため、水平ラインの本数が多い大型の表示パネルに、画素回路1Cを適用しても、1フレームの画像を表示するために必要な期間が長くなるような不具合が生じ難い。   As described above, in the configuration of the second modification, the pixel circuits 1C are sequentially arranged in time order without performing driving that causes all the pixel circuits 1A arranged in the display panel 121 to emit light simultaneously as in the above embodiment. It is possible to emit light. For this reason, even if the pixel circuit 1C is applied to a large display panel having a large number of horizontal lines, it is difficult to cause a problem that a period necessary for displaying an image of one frame becomes long.

また、変形例2の構成では、有機EL素子OLEDが接地されている電極を基準として、Vth補償処理および書込処理における電荷の調整が行われる。つまり、常に同じGNDを基準の電位としている。このため、表示パネルの大型に伴う電位Vddの増大に起因して、GNDが0Vから若干ずれても、画像信号に応じた発光輝度が有機EL素子OLEDにおいて実現される。すなわち、画像表示においてムラが発生し難いため、画質の向上が更に図られる。   In the configuration of the second modification, the charge adjustment in the Vth compensation process and the writing process is performed with reference to the electrode to which the organic EL element OLED is grounded. That is, the same GND is always set as the reference potential. For this reason, even if the GND slightly deviates from 0 V due to the increase in the potential Vdd accompanying the large display panel, the light emission luminance corresponding to the image signal is realized in the organic EL element OLED. That is, since unevenness is unlikely to occur in image display, the image quality can be further improved.

<その他の変形例>
◎また、上記実施形態では、画像表示装置の一例として、携帯電話機を例示して説明したが、これに限られず、例えば、ノート型パソコンや家庭用の薄型テレビ装置などといったその他の画像表示装置を含む画像表示装置一般に本発明を適用しても、上記実施形態と同様な効果を得ることができる。
<Other variations>
In the above-described embodiment, a mobile phone has been described as an example of the image display device. However, the present invention is not limited to this, and other image display devices such as a notebook personal computer and a home-use thin-screen TV device are used. Even if the present invention is applied to an image display apparatus including the same, the same effects as those of the above embodiment can be obtained.

◎また、上記実施形態では、有機ELディスプレイを用いた画像表示装置を挙げて説明したが、本発明の適用対象はこれに限られず、例えば、無機材料によって構成されたEL素子など、電流量によって発光輝度が調整されるタイプ(電流制御型)の発光素子が配列された画像表示装置一般に本発明を適用することができる。   In the above embodiment, the image display device using the organic EL display is described as an example. However, the application target of the present invention is not limited to this. The present invention can be generally applied to an image display apparatus in which light emitting elements of a type (current control type) whose light emission luminance is adjusted are arranged.

本発明の実施形態に係る画像表示装置の概略構成を例示する図である。It is a figure which illustrates schematic structure of the image display apparatus which concerns on embodiment of this invention. 画像表示装置の機能構成を示すブロック図である。It is a block diagram which shows the function structure of an image display apparatus. 画素回路の回路構成を例示する図である。It is a figure which illustrates the circuit structure of a pixel circuit. 有機EL素子を発光させる際の信号波形を示すタイミングチャートである。It is a timing chart which shows the signal waveform at the time of making an organic EL element light-emit. 画素回路の動作フローを示すフローチャートである。It is a flowchart which shows the operation | movement flow of a pixel circuit. 変形例1に係る画素回路の回路構成を例示する図である。10 is a diagram illustrating a circuit configuration of a pixel circuit according to Modification Example 1. FIG. 変形例1に係る信号波形を示すタイミングチャートである。10 is a timing chart showing signal waveforms according to Modification 1. 変形例1に係る画素回路の動作フローを示すフローチャートである。10 is a flowchart showing an operation flow of a pixel circuit according to Modification Example 1. 変形例2に係る画素回路の回路構成を例示する図である。10 is a diagram illustrating a circuit configuration of a pixel circuit according to Modification Example 2. FIG. 変形例2に係る信号波形を示すタイミングチャートである。10 is a timing chart showing signal waveforms according to Modification 2. 変形例2に係る画素回路の動作フローを示すフローチャートである。14 is a flowchart showing an operation flow of a pixel circuit according to Modification 2.

符号の説明Explanation of symbols

1A〜1C 画素回路
100 画像表示装置
111 制御部
121 表示パネル
C1,C2 コンデンサ
E1〜E25,Eb1〜Eb6,Eb9〜Eb14 電極
Ld 電源線
Ldata データ線
Lm マージ線
Lp プリチャージ線
Lsl セレクト線
Lsn センス線
Lss センス・セレクト線
OLED 有機EL素子
Q1〜Q7,Qb1〜Qb4 トランジスタ
1A to 1C Pixel circuit 100 Image display device 111 Control unit 121 Display panel C1, C2 Capacitor E1-E25, Eb1-Eb6, Eb9-Eb14 Electrode Ld Power supply line Ldata Data line Lm Merge line Lp Precharge line Lsl Select line Lsn Sense line Lss sense / select line OLED organic EL element Q1-Q7, Qb1-Qb4 transistor

Claims (2)

画像表示装置であって、
電流量によって発光輝度が変化する発光素子と、
第1、第2、第3の電極を有し、前記第1の電極と前記第2の電極との間における電流量を、前記第3の電極に印加される電位によって調整する第1のトランジスタと、
第4、第5、第6の電極を有し、前記第4の電極と前記第5の電極との間における電流量を、前記第6の電極に印加される電位によって調整する第2のトランジスタと、
第7、第8の電極を有し、前記第7の電極と前記第8の電極との間で電気容量を得るように構成された第1のコンデンサと、
第9、第10、第11の電極を有し、前記第9の電極と前記第10の電極との間における電流量を、前記第11の電極に印加される電位によって調整する第3のトランジスタと、
第12、第13、第14の電極を有し、前記第12の電極と前記第13の電極との間における電流量を、前記第14の電極に印加される電位によって調整する第4のトランジスタと、
第15、第16、第17の電極を有し、前記第15の電極と前記第16の電極との間における電流量を、前記第17の電極に印加される電位によって調整する第5のトランジスタと、
第18、第19、第20の電極を有し、前記第18の電極と前記第19の電極との間における電流量を、前記第20の電極に印加される電位によって調整する第6のトランジスタと、
第21、第22、第23の電極を有し、前記第21の電極と前記第22の電極との間における電流量を、前記第23の電極に印加される電位によって調整する第7のトランジスタと、
第24、第25の電極を有し、前記第24の電極と前記第25の電極との間で電気容量を得るように構成された第2のコンデンサと
を備え、
前記第2の電極が、前記発光素子の一方の電極に対して電気的に接続されており、前記第1の電極と前記第2の電極との間における電流量が調整されることで、前記発光素子における電流量が制御され、
前記第3および第4の電極が、前記第7の電極に対して電気的に接続され、
前記第5の電極が、前記第1の電極に対して電気的に接続され、
前記第9の電極が、前記第12の電極に対して電気的に接続され、
前記第10の電極が、前記第1の電極に対して電気的に接続され、
前記第13の電極が、前記第7の電極に対して電気的に接続され、
前記第14の電極が、前記第23の電極に対して電気的に接続され、
前記第15、第19、第21および第24の電極が前記第8の電極に電気的に接続され、
前記第16、第22、第25の電極および前記発光素子の他方の電極が接地され、
前記第17の電極が前記第6の電極に電気的に接続され、
さらに、
前記第12の電極に第1の電位を付与する第1電位付与手段と、
前記第12の電極に前記第1の電位が付与された状態で、前記第14および23の電極に第2の電位を付与することで、前記第4および第7のトランジスタを、前記第12の電極と前記第13の電極との間および前記第21の電極と前記第22の電極との間で電流が流れ得る導通状態に設定して、前記第1のコンデンサに電荷を蓄積させる第2電位付与手段と、
前記第6および第17の電極に第3の電位を付与して、前記第2および第5のトランジスタを、前記第4の電極と前記第5の電極との間および前記第15の電極と前記第16の電極との間で電流が流れ得る導通状態に設定することで、前記第1のコンデンサに蓄積された電荷の量を、前記第2のトランジスタ、前記第1のトランジスタ、および前記発光素子を介した電荷の移動により、前記第1のトランジスタの閾値電圧と、前記発光素子の閾値電圧とを合わせた電圧を少なくとも含む電圧に対応する電荷量とする第3電位付与手段と、
前記第18の電極に第4の電位を付与した状態で前記第20の電極に第5の電位を付与して、前記第2のコンデンサに電荷を蓄積させる第4および第5電位付与手段と、
前記第1および第2のコンデンサに蓄積された前記電荷量に応じた電位が前記第3の電極に付与され、かつ前記第1電位付与手段によって前記第9の電極に所定の電位が付与された状態で、前記第11の電極に第6の電位を付与して、前記第3のトランジスタを、前記第9の電極と前記第10の電極との間で電流が流れ得る導通状態に設定することにより、前記発光素子を発光させる第6電位付与手段と、
を備えることを特徴とする画像表示装置。
An image display device,
A light-emitting element whose emission luminance varies depending on the amount of current;
A first transistor having first, second, and third electrodes, wherein the amount of current between the first electrode and the second electrode is adjusted by a potential applied to the third electrode; When,
A second transistor having fourth, fifth, and sixth electrodes, wherein a current amount between the fourth electrode and the fifth electrode is adjusted by a potential applied to the sixth electrode; When,
A first capacitor having seventh and eighth electrodes and configured to obtain a capacitance between the seventh electrode and the eighth electrode;
A third transistor having ninth, tenth and eleventh electrodes, wherein the amount of current between the ninth electrode and the tenth electrode is adjusted by a potential applied to the eleventh electrode; When,
A fourth transistor having twelfth, thirteenth and fourteenth electrodes, wherein the amount of current between the twelfth electrode and the thirteenth electrode is adjusted by a potential applied to the fourteenth electrode; When,
A fifth transistor having fifteenth, sixteenth and seventeenth electrodes, wherein the amount of current between the fifteenth electrode and the sixteenth electrode is adjusted by a potential applied to the seventeenth electrode; When,
A sixth transistor having eighteenth, nineteenth and twentieth electrodes, wherein the amount of current between the eighteenth electrode and the nineteenth electrode is adjusted by a potential applied to the twentieth electrode; When,
A seventh transistor having twenty-first, twenty-second and twenty-third electrodes, wherein the amount of current between the twenty-first electrode and the twenty-second electrode is adjusted by a potential applied to the twenty-third electrode; When,
A second capacitor having twenty-fourth and twenty-fifth electrodes and configured to obtain a capacitance between the twenty-fourth electrode and the twenty-fifth electrode;
With
The second electrode is electrically connected to one electrode of the light emitting element, and the amount of current between the first electrode and the second electrode is adjusted, The amount of current in the light emitting element is controlled,
The third and fourth electrodes are electrically connected to the seventh electrode;
The fifth electrode is electrically connected to the first electrode;
The ninth electrode is electrically connected to the twelfth electrode;
The tenth electrode is electrically connected to the first electrode;
The thirteenth electrode is electrically connected to the seventh electrode;
The fourteenth electrode is electrically connected to the twenty-third electrode;
The fifteenth, nineteenth, twenty-first and twenty-fourth electrodes are electrically connected to the eighth electrode;
The sixteenth, twenty-second, twenty-fifth electrodes and the other electrode of the light emitting element are grounded;
The seventeenth electrode is electrically connected to the sixth electrode;
further,
First potential applying means for applying a first potential to the twelfth electrode;
In the state where the first potential is applied to the twelfth electrode, by applying a second potential to the fourteenth and twenty-third electrodes, the fourth and seventh transistors are connected to the twelfth electrode. A second potential for storing electric charge in the first capacitor by setting a conductive state between the electrode and the thirteenth electrode and between the twenty-first electrode and the twenty-second electrode so that a current can flow. Granting means;
A third potential is applied to the sixth and seventeenth electrodes, and the second and fifth transistors are connected between the fourth electrode and the fifth electrode and between the fifteenth electrode and the fifteenth electrode. By setting the conductive state in which a current can flow between the sixteenth electrode, the amount of charge accumulated in the first capacitor is changed to the second transistor, the first transistor, and the light emitting element. A third potential applying means for making a charge amount corresponding to a voltage including at least a voltage obtained by combining a threshold voltage of the first transistor and a threshold voltage of the light-emitting element by movement of charge via
Fourth and fifth potential applying means for applying a fifth potential to the twentieth electrode in a state where a fourth potential is applied to the eighteenth electrode, and accumulating charges in the second capacitor;
A potential corresponding to the amount of charge accumulated in the first and second capacitors is applied to the third electrode, and a predetermined potential is applied to the ninth electrode by the first potential applying means. In this state, a sixth potential is applied to the eleventh electrode, and the third transistor is set in a conductive state in which a current can flow between the ninth electrode and the tenth electrode. A sixth potential applying means for causing the light emitting element to emit light,
An image display device comprising:
請求項に記載の画像表示装置を駆動させる画像表示装置の駆動方法であって、
(a)前記第12の電極に第1の電位が付与された状態で、前記第14および第23の電極に第2の電位を付与することにより、前記第4および第7のトランジスタを、前記第12の電極と前記第13の電極との間および前記第21の電極と前記第22の電極との間で電流が流れ得る導通状態に設定しつつ、前記第1のコンデンサに電荷を蓄積させるステップと、
(b)前記第6および第17の電極に第3の電位を付与して、前記第2および第5のトランジスタを、前記第4の電極と前記第5の電極との間および前記第15の電極と前記第16の電極との間で電流が流れ得る導通状態に設定することで、前記第1のコンデンサに蓄積された電荷の量を、前記第2のトランジスタ、前記第1のトランジスタ、および前記発光素子を介した電荷の移動により、前記第1のトランジスタの閾値電圧と、前記発光素子の閾値電圧とを合わせた電圧を少なくとも含む電圧に応じた電荷量とするステップと、
(c) 前記第18の電極に第4の電位を付与した状態で前記第20の電極に第5の電位を付与して、前記第2のコンデンサに電荷を蓄積させるステップと、
(d)前記第1および第2のコンデンサに蓄積された前記電荷量に応じた電位が前記第3の電極に付与され、かつ前記第9の電極に所定の電位が付与された状態で、前記第11の電極に第6の電位を付与することにより、前記第3のトランジスタを、前記第9の電極と前記第10の電極との間で電流が流れ得る導通状態に設定することで、前記発光素子を発光させるステップと、
を有することを特徴とする画像表示装置の駆動方法。
An image display device driving method for driving the image display device according to claim 1 , comprising:
(a) In the state where the first potential is applied to the twelfth electrode, by applying a second potential to the fourteenth and twenty-third electrodes, the fourth and seventh transistors are Charges are accumulated in the first capacitor while setting a conductive state in which a current can flow between the twelfth electrode and the thirteenth electrode and between the twenty-first electrode and the twenty-second electrode. Steps,
(b) A third potential is applied to the sixth and seventeenth electrodes, and the second and fifth transistors are connected between the fourth and fifth electrodes and the fifteenth electrode. By setting the conductive state in which a current can flow between an electrode and the sixteenth electrode, the amount of charge accumulated in the first capacitor is changed to the second transistor, the first transistor, and A charge amount corresponding to a voltage including at least a voltage obtained by combining a threshold voltage of the first transistor and a threshold voltage of the light-emitting element by movement of charge through the light-emitting element;
(c) applying a fifth potential to the twentieth electrode in a state where a fourth potential is applied to the eighteenth electrode, and accumulating charges in the second capacitor;
(d) In a state where a potential corresponding to the amount of charge accumulated in the first and second capacitors is applied to the third electrode and a predetermined potential is applied to the ninth electrode, By applying a sixth potential to the eleventh electrode, the third transistor is set to a conductive state in which a current can flow between the ninth electrode and the tenth electrode. Causing the light emitting element to emit light;
A method for driving an image display device, comprising:
JP2007224130A 2007-08-30 2007-08-30 Image display device and driving method of image display device Active JP5148951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007224130A JP5148951B2 (en) 2007-08-30 2007-08-30 Image display device and driving method of image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007224130A JP5148951B2 (en) 2007-08-30 2007-08-30 Image display device and driving method of image display device

Publications (2)

Publication Number Publication Date
JP2009058621A JP2009058621A (en) 2009-03-19
JP5148951B2 true JP5148951B2 (en) 2013-02-20

Family

ID=40554443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007224130A Active JP5148951B2 (en) 2007-08-30 2007-08-30 Image display device and driving method of image display device

Country Status (1)

Country Link
JP (1) JP5148951B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400548B (en) 2013-07-31 2016-03-16 京东方科技集团股份有限公司 Pixel-driving circuit and driving method, display device
CN108630152A (en) * 2018-05-08 2018-10-09 京东方科技集团股份有限公司 Display device and its pixel-driving circuit and driving method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3899886B2 (en) * 2001-10-10 2007-03-28 株式会社日立製作所 Image display device
JP4039441B2 (en) * 2003-05-19 2008-01-30 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR100599726B1 (en) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 Light emitting display device, and display panel and driving method thereof
JP5121124B2 (en) * 2005-03-28 2013-01-16 三洋電機株式会社 Organic EL pixel circuit
JP4036209B2 (en) * 2004-04-22 2008-01-23 セイコーエプソン株式会社 Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
KR101080351B1 (en) * 2004-06-22 2011-11-04 삼성전자주식회사 Display device and driving method thereof
JP4687044B2 (en) * 2004-09-13 2011-05-25 ソニー株式会社 Display device and driving method of display device
JP5264014B2 (en) * 2004-11-30 2013-08-14 株式会社半導体エネルギー研究所 Semiconductor device, display device and electronic apparatus
JP2006285116A (en) * 2005-04-05 2006-10-19 Eastman Kodak Co Driving circuit
JP5007490B2 (en) * 2005-04-08 2012-08-22 セイコーエプソン株式会社 Pixel circuit, driving method thereof, light emitting device, and electronic apparatus
JP5259925B2 (en) * 2006-02-21 2013-08-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods

Also Published As

Publication number Publication date
JP2009058621A (en) 2009-03-19

Similar Documents

Publication Publication Date Title
US9947270B2 (en) Pixel circuit, display device, and method of driving pixel circuit
JP4737587B2 (en) Driving method of display device
US11024229B2 (en) Display panel and detection method thereof, and display device
JP5640314B2 (en) Image display device
JP5261900B2 (en) Pixel circuit
JP4737221B2 (en) Display device
KR101014899B1 (en) Organic light emitting display device
JP5676114B2 (en) Light emitting display device and driving method of light emitting display device
US8253663B2 (en) Display apparatus, display-apparatus driving method and electronic equipment
JP4293262B2 (en) Display device, display device driving method, and electronic apparatus
US20080297449A1 (en) Display device
US20150029079A1 (en) Drive circuit, display device, and drive method
US20160286622A1 (en) Oled driving compensation circuit and driving method thereof
US20080231199A1 (en) Driving method for organic electroluminescence light emitting section
KR100795810B1 (en) Switching element with reduced leakage current, organic light emitting display device comprising the switching element, and pixel circuit thereof
US8502814B2 (en) Pixel circuit and display apparatus
JP5124250B2 (en) Image display device
US8085258B2 (en) Organic electroluminescence display apparatus, driving circuit for driving organic electroluminescence light emitting portion, and driving method for organic electroluminescence light emitting portion
JP5028207B2 (en) Image display device and driving method of image display device
JP5148951B2 (en) Image display device and driving method of image display device
JP2011107441A (en) Image display device and driving method thereof
JP6041455B2 (en) Image display device and driving method of image display device
JP5034208B2 (en) Display device and driving method of display device
US9633606B2 (en) Device for driving light-emitting diodes, light-emitting device, and display device
JP4962682B2 (en) Light emission drive circuit and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Ref document number: 5148951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250