JP5144875B2

JP5144875B2 - 集積超音波トランスデューサアレイの製造のためのアラインメント方法

Info

Publication number: JP5144875B2
Application number: JP2004315283A
Authority: JP
Inventors: ロバート・ジー・ウッドニッキ
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2004-01-01
Filing date: 2004-10-29
Publication date: 2013-02-13
Anticipated expiration: 2024-10-29
Also published as: US7052464B2; US20050148132A1; JP2005196132A; DE102004052952A1

Description

本発明は、一般に、微細加工超音波トランスデューサの製造に関する。特に、本発明はＣＭＯＳウェーハ上の超音波トランスデューサアレイの製造に関する。

最近、容量性（ｃＭＵＴ）又は圧電性（ｐＭＵＴ）の種類のものとすることができる微細加工超音波トランスデューサ（ＭＵＴ）として知られる形式の超音波トランスデューサの製造に半導体プロセスが使用されている。ｃＭＵＴは、受信される超音波信号の音声振動を変調された静電容量に変換する電極を備えた極めて小さなダイアフラム状デバイスである。送信については、容量性電荷を変調して、デバイスのダイアフラムを振動させ、これにより音波が伝送される。

ＭＵＴｓの１つの利点は、これらが「微細加工」として分類される微細製造プロセスなどの半導体製造プロセスを用いて作ることができる点である。米国特許第６３５９３６７号においては、「微細加工とは、（Ａ）パターン形成ツール（一般に投影アライナー又はウェーハステッパーなどのリソグラフィ）と、（Ｂ）ＰＶＤ（物理的蒸着）、ＣＶＤ（化学気相蒸着）、ＬＰＣＶＤ（低圧化学気相蒸着）、ＰＥＣＶＤ（プラズマ化学気相蒸着）などの蒸着ツールと、（Ｃ）湿式化学エッチング、プラズマエッチング、イオンミリング、スパッターエッチング、又はレーザーエッチングなどのエッチングツールとの組合せ又はこれらの一部を使用した微細構造形成である。微細加工は通常、シリコン、ガラス、サファイア、又はセラミックから作られた基板又はウェーハ上で行なわれる。このような基板又はウェーハは、一般に極めて平坦且つ滑らかであり、横方向で数インチの大きさを有する。これらは通常、プロセスツール毎に移動しながらカセット中のグループとして処理される。各基板は有利には、製品の多数のコピーを（必ずしもそうとは限らないが）組み込むことができる。微細加工には２つの一般的なタイプがあり、すなわち、１）ウェーハ又は基板が形作られる厚みの大きな部分を有するバルク微細加工と、２）造形が一般に表面、特に表面上に堆積された薄いフィルムに限定される表面微細加工である。ここで使用される微細加工の定義には、シリコン、サファイア、全てのタイプのガラス材料、ポリマー（ポリイミド等）、ポリシリコン、シリコン窒化物、シリコン酸化窒化物、アルミニウム合金及び銅合金及びタングステンなどの薄膜金属、スピン−オン−ガラス（ＳＯＧ）、埋め込み可能又は拡散型の添加物、並びにシリコン酸化物及び窒化物などの成長フィルムを含む、従来型の又は既知の微細加工できる材料の使用が含まれる。」と説明されている。

微細加工の同様の定義が本明細書に取り入れられている。このような微細加工プロセスから結果として得られるシステムは、通常「微細加工電気機械式システム」（ＭＥＭＳ）と呼ばれる。

ｃＭＵＴは通常、全体に広がる薄膜を有する六角形の構造である。この薄膜は印加されたバイアス電圧によって基板表面近くに保持されている。事前にバイアスがかけられたｃＭＵＴに振動性の信号を加えることによって薄膜を振動させることができ、従って薄膜が音響エネルギーを放射できるようになる。同様に、音波が薄膜に入射すると、その結果生じる振動をｃＭＵＴの電圧変化として検出することができる。１つの「ｃＭＵＴセル」は、これらの六角形の「ドラム」構造の単一のものを表すために本明細書で使用される用語である。ｃＭＵＴセルは極めて小さな構造とすることができる。典型的なセルの大きさは、六角形上の平坦な縁部から縁部までが２５から５０ミクロンである。セルの大きさには、設計された音響応答によって決定付けられる多くの方法がある。望ましい周波数応答及び感度の観点で更に適切に機能するより大きなセルを生成することは不可能である可能性がある。

超音波プローブは、ｃＭＵＴ技術に基づいて設計されている。１つの既知の設計においては、複数のｃＭＵＴセルが共にグループ化され、特定のグループのセルの電極が互いに配線されてより大きなトランスデューサ素子を形成する。あるものは、スイッチングネットワークを使用して素子（すなわち、いわゆる「部分素子」は配線されたｃＭＵＴセルのグループを含む）を互いに電気的に接続することによって、例えば直線状素子などのより大きな素子を形成することができる。より大きな素子は、スイッチングネットワークの状態を変えることによって再構成することができる。しかしながら、互いに全て配線されたｃＭＵＴセルのただ１つのセットから成る素子は再構成することはできない。

１つの提案されるアーキテクチャによれば、各素子は、互いに配線された薄膜上の電極を備えるハニカム状パターンで配列された複数の六角形ＭＵＴセルを含む。各素子のＭＵＴセルの外側のリングは別の六角形を形成する。これらの素子は、スイッチングネットワークを使用してより大きな素子を形成するよう再構成することができる。このような小さな素子のアレイは、シリコンウェーハ上の従来型金属酸化物半導体（ＣＭＯＳ）スイッチ及びプリアンプ／バッファ回路と集積されて再構成可能なビームフォーミング素子を形成することができる。ＭＥＭＳ技術によって、ＣＭＯＳ電子回路上にある２次元ｃＭＵＴアレイの実現が可能となる。

既知の製造方法によれば、製造前ＣＭＯＳウェーハは、ｃＭＵＴ製造プロセスを開始する前に平坦化される。ＣＭＯＳウェーハは、各セルがその関連するｃＭＵＴ素子に局所的に必要とされる機能を提供するために使用される回路素子から構成されるセルのアレイを含む。ＣＭＯＳセルマトリックスの平面とｃＭＵＴ素子アレイの平面との接続は、縦方向で実現することができる。

リソグラフィは通常、ＭＥＭＳデバイスの製造において使用される。このプロセスは典型的には、選択された領域を光などの放射線源に露光することによる感光性材料へのパターン転写を含む。感光性材料は、放射線に露光されるとその物理的特性における変化を受ける。通常は、光を通過させ感光性材料の選択された領域にだけ光が当たるようにするマスクが使用される。微細加工のリソグラフィにおいては、感光性材料は通常、特定の波長の放射線に露光されたときに現像溶液に対する化学的耐性が変化する材料（すなわちフォトレジスト）である。現像溶液は２つの領域（露光された領域又は露光されていない領域）の一方をエッチングするのに使用される。下にある層をエッチングするときの一時的なマスクとして感光性層を使用して、パターンを下にある層に転写することができる。感光性層はまた、堆積された材料をパターン形成するためのテンプレートとして使用してもよい。

ＭＥＭＳデバイスの製造においては、製造される構造の異なる層が互いに整列している必要がある。各マスクは、予めパターン形成された層上の対応する基準マークと一致させる基準（すなわちアラインメントマーク）を有するべきであり、これによりその対応する層を他の層と位置合わせすることができるようにする。マスク上のアラインメントマークはウェーハに転写され、後続のマスク上のアラインメントマークをウェーハ上のアラインメントマークと一致させることが可能となる。

一般にマスクの作成は、レイアウトとマスクへのパターン転写とを含む。用語「レイアウト」は、マスク上に現れるパターンを定義するプロセスを意味し、これはまた製造されるデバイスの幾何学的形状を定義する。レイアウトは通常、パターンの層を含むファイルを処理するグラフィカル編集ツールで行なわれる。各層はそれぞれのマスクを表す。レイアウトツールによって、ユーザーは全ての層を共に又は選択された層を閲覧し編集することができる。次に、レイアウト中に定義されたパターンは、光透過性のマスク基板上をコーティングしている光不透過性のマスクに転写する必要がある。

ＣＭＯＳ層の上にｃＭＵＴ層を製造するためには、従来型のレイアウトツールを使用して適切なマスクを作る必要がある。六角形のｃＭＵＴ素子のハニカム状パターンの場合には、互いに対して６０゜に配向された対称の３つの固有軸が存在する。この座標系で信号を送り且つラインを制御する固有の経路は、対称の軸に沿っている。ＣＭＯＳデバイスの直線アレイでは、対称の固有の軸は互いに直交する。この場合、信号を送り且つラインを制御する固有の経路は直交軸の１つに沿うものである。非直交のラインが標準ＣＭＯＳプロセスで描画される場合、これにより欠陥の発生が増大する場合があり、マスク生成を複雑にする。直線格子に分散された一番上のＣＭＯＳデバイス上の六角形又はハニカム状格子に分散されたｃＭＵＴデバイスを集積する場合、ユニット素子の不一致が生じる。
米国特許第６３５９３６７号

微細加工中にｃＭＵＴ素子の六角形格子をＣＭＯＳセルの直線格子に整列させる方法に対する必要性が存在する。特に、各六角形ｃＭＵＴ素子は、それぞれの矩形のＣＭＯＳセルと一致させる必要がある。

本発明は、一つには、ＣＭＯＳセルの六角形アレイを含む基板の上にあるｃＭＵＴ素子の微細加工六角形アレイを含む集積回路に関し、一つには、各ｃＭＵＴ素子が１対１対応でそれぞれのＣＭＯＳセルを覆うように、それぞれのアレイを整列する方法に関する。ｃＭＵＴ層を微細加工するためのマスクレイアウト中に、六角形パターンの対称の軸がアラインメントキーの軸と整列するまで該六角形パターン又はアラインメントキーのいずれかが回転される。その後、マスクがＣＭＯＳ基板上に重なると、マスク上のアラインメントキーが基板上のアラインメントキーと整列する。これにより、光リソグラフィによって形成されるｃＭＵＴ素子がＣＭＯＳセルと一致することが確保される。

本発明の１つの態様は、（ａ）対称の軸を有するｃＭＵＴ素子の六角形配列を表す、グラフィカルデータの第１のセットを含むパターンをレイアウトする段階と、（ｂ）２つの互いに直交する軸を有する基準の固定直線フレームに対して、六角形のｃＭＵＴ素子の六角形配列の対称の軸が基準の第１の固定直線フレームの軸と整列するように選択された所定の角度だけパターンを回転させるようにグラフィカルデータの第１のセットを処理する段階と、（ｃ）基準の第１の固定直線フレームの軸と整列された軸を有する、グラフィカルデータの第２のセットを含む第１のアラインメントキーをレイアウトする段階と、（ｄ）回転されたパターンと第１のアラインメントキーとをマスクに転写する段階と、（ｅ）基準の第２の固定直線フレームの軸とそれぞれ整列された対称の軸を有するＣＭＯＳセルの六角形配列を含む基板全体にマスクを配置し、第２のアラインメントキーが基準の第２の固定直線フレームの軸と整列された軸を有し、第１のアラインメントキーが第２のアラインメントキーと整列するようにマスクが配置される段階とを含むアラインメント方法である。

本発明の別の態様は、（ａ）対称の軸を有するｃＭＵＴ素子の六角形配列を表す、グラフィカルデータの第１のセットを含むパターンをレイアウトする段階と、（ｂ）軸を有し、グラフィカルデータの第２のセットを含む第１のアラインメントキーをレイアウトする段階と、（ｃ）対称の軸に対して、第１のアラインメントキーの軸が六角形ｃＭＵＴ素子の六角形配列の対称の軸と整列するように選択された所定の角度だけ第１のアラインメントキーを回転させるようにグラフィカルデータの第２のセットを処理する段階と、（ｄ）パターンと回転された第１のアラインメントキーとをマスクに転写する段階と、（ｅ）基準の第２の固定直線フレームの軸とそれぞれ整列された対称の直交軸を有するＣＭＯＳセルの六角形配列を含む基板全体にマスクを配置し、第２のアラインメントキーが基準の第２の固定直線フレームの軸と整列された軸を有し、第１のアラインメントキーが第２のアラインメントキーと整列するようにマスクを配置する段階とを含むアラインメント方法である。

本発明の更なる態様は、ＣＭＯＳセルの六角形配列を含む基板と、微細加工素子の六角形配列とを含み、各微細加工素子が１対１対応でそれぞれのＣＭＯＳセルを覆う集積回路である。

本発明の更なる態様は、ＣＭＯＳセルの六角形配列を含む基板と、ｃＭＵＴ素子の六角形配列とを含み、各微細加工素子が１対１対応でそれぞれのＣＭＯＳセルを覆う集積回路である。

本発明の他の態様は、以下に開示され、特許請求の範囲で請求される。

次に、異なる図面において同じ要素に同じ参照番号が付与された図面を参照する。

図１を参照すると、典型的なｃＭＵＴトランスデューサセル２の断面が示されている。このようなｃＭＵＴトランスデューサセルのアレイは、一般に、高濃度にドープされたシリコン（従って半導性）ウェーハなどの基板４上に作製される。各ｃＭＵＴトランスデューサセルでは、シリコン窒化物で作ることができる薄い膜又はダイアフラム８が基板４上に懸架される。薄膜８は、シリコン酸化物又はシリコン窒化物で作ることができる絶縁支持材６により周縁部で支持される。薄膜８と基板４との間のキャビティ１６は、空気又は気体で充填することができ、或いは全体的又は部分的に真空にすることができる。アルミニウム合金又は他の適切な導電性材料などの導電性材料のフィルム又は層が、薄膜８上の電極１２を形成し、導電性材料で作られた別のフィルム又は層が基板４上の電極１０を形成する。或いは、この底部電極を基板を、適切にドーピングすることによって形成してもよい。

典型的なｃＭＵＴのミクロサイズの大きさにより、多くのｃＭＵＴセルが、通常は極めて至近距離で製造されて単一のトランスデューサ素子を形成する。個々のセルは、丸形、矩形、六角形、又は他の外側形状を有することができる。六角形形状のｃＭＵＴセルが図２に示されている。六角形形状は、トランスデューサ素子のｃＭＵＴセルの高密度集積をもたらす。ｃＭＵＴセルは様々な寸法を有することができ、これによりトランスデューサ素子は、トランスデューサに広帯域特性を与える様々なセルサイズの複合特性を有するようになる。

典型的なｃＭＵＴデバイスにおける各トランスデューサ素子は、複数のｃＭＵＴセルで構成されている。説明のために、図３は７つの六角形ｃＭＵＴセル２から作られた「デイジー」トランスデューサ素子を示し、これは中心のセルが６つのセルのリングで囲まれ、リングの各セルが中心のセルのそれぞれの側面とリングの隣接するセルに接している。各セル２の上部電極１２は、互いに配線されている。六角形アレイの場合は、６つの導体１４（図２及び３の両方に示す）が上部電極１２から外側に放射状に広がり、それぞれが隣り合ったｃＭＵＴセルの上部電極に接続される（６つでなく３つの他のセルに接続される周辺部のセルの場合を除く）。同様に、各セル２の底部電極１０は電気的に接続され、７倍の大きさの容量性トランスデューサ素子４０を形成する。

六角形ｃＭＵＴ素子１６が六角形パターンで分布する超音波プローブでは、図４に示されるように対称の３つの固有軸Ｘ１、Ｘ２、Ｘ３がある。これらの軸は、アレイを定める座標系を形成する。この座標系において信号を通しラインを制御する固有の経路は、それらが図のように真っ直ぐの連続したラインとなるので対称の軸に沿うものである。直交格子に配列された矩形のＣＭＯＳセルを含むＣＭＯＳデバイスでは、対称の固有軸は直交しており、六角形格子の対称軸とは整列しない。同様に、直線格子のＣＭＯＳセルは、本質的に幾何学的配置における差異に起因して六角形格子のｃＭＵＴ素子と一致することはない。

本発明の１つの実施形態によれば、前述の問題は矩形ＣＭＯＳセルの六角形格子上に六角形ｃＭＵＴ素子の六角形格子を構成することにより克服される。直交する軸Ｘ及びＹを有する矩形ＣＭＯＳセル１８の六角形格子の１つの実施例が図５に示される。六角形パターンは、列方向でセル寸法の２分の１に等しい距離だけ１列おきにオフセットすることによって得られる。矩形ＣＭＯＳセルの長さ及び幅は、任意の対角線に沿って２つの矩形の中心間距離が、これらのＣＭＯＳセルに重なる２つの六角形ｃＭＵＴ素子の中心間距離と等しくなるように選択される。

ｃＭＵＴアレイは、光リソグラフィを使用して作製される。微細加工された構造の各層は、独自のマスクを必要とする。各マスクは、図４に示される構造を形成する幾何学的パターン、すなわち、各トランスデューサ素子が７つの六角形ｃＭＵＴセルから成る「デイジー」パターンで構成される六角形トランスデューサ素子のハニカム状又は六角形パターンを備えたコーティングを有することになる。マスクのレイアウト中は、微細加工しようとするＣＭＯＳ基板と各マスク上の幾何学的パターンとが適切に整列することを確実にする処理を取る必要がある。マスクの全てが、同じ基準軸に整列され、これらの全てがＣＭＯＳデバイスと整列するのに必要なだけ回転される。

本明細書で開示されたように、種々の方法を用いて、六角形に分布した六角形ｃＭＵＴ素子が最終的に製造された構造において六角形に分布された矩形ＣＭＯＳセルと一致するよう確実にすることができる。ｃＭＵＴとＣＭＯＳ層の適切なアラインメントを確実にする２つの方法が本明細書に開示される。しかしながら、利用可能な製造プロセスに基づいて最も適切な方法を選択する必要がある。

本明細書に開示された方法によれば、ＣＭＯＳセルは矩形であり、図５に示されるようにセルの高さの半分だけオフセットしている。このオフセットは、実現が容易である。この配列では、矩形の格子軸に沿ってラインを容易に通すことができる。

図６に示される本発明の第１の方法によれば、六角形の基準平面（Ｘ_１、Ｘ_２、Ｘ_３）は、ｃＭＵＴレイアウトツール内で使用される直線基準平面（Ｘ_ｍ、Ｙ_ｍ）に対して回転される。この回転は、レイアウト中に六角形ｃＭＵＴ素子の各頂点を操作することによってアルゴリズム的に実現される。より正確には、この回転は、幾何学的なパターンが元の軸から離れてある度数を回転すると各頂点の新しい座標を計算することによって実現される。更に、複数のアラインメントキー２０（そのうちの１つだけが図６に示される）は、マスク上のパターンの一部として形成される。図示された実施例では、各アラインメントキー２０は、基準平面のそれぞれの軸Ｘ_ｍ、Ｙ_ｍに平行である２つの直交交差する直線を含む。

レイアウトマスクがこのように生成されると、図５に示されるオフセットＣＭＯＳパターンに六角形のｃＭＵＴの中心を一致させることは容易であり、これは図７に図示される。ｃＭＵＴ層をパターン形成するためのマスク上の複数のアラインメントキー２０は、ＣＭＯＳ基板上に形成された複数のアラインメントキー２２とそれぞれ整列している必要がある。ここでも同様に、図７では各アラインメントキー２０及び２２の１つだけが示されている。図７の最下部は、ＣＭＯＳ基板を覆うｃＭＵＴマスクを表しており、マスク上の六角形パターンが基板の矩形ＣＭＯＳセルと正確に並んだ状態にある。この位置関係において、アラインメントキー２０は、それぞれのアラインメントキー２２の上部に重畳することになる。図７に示される特定の実施例においては、重なったアラインメントキー２２はアラインメントキー２０の下にあるので見ることができない。しかしながら、当業者であれば、アラインメントキーは通常、マスク上のキー２０がウェーハ上のキー２２の内側に嵌合され、アラインメント中に両方のキーが見えるように設計されることは理解されるであろう。

図８に示される本発明の第２の方法によれば、六角形の基準平面（Ｘ_１、Ｘ_２、Ｘ_３）はｃＭＵＴレイアウトツールにおいて最も好都合であるように設計される。このツール内には、一致する角度だけ回転される複数のマスクアラインメントキー２０（その１つだけが図８に示される）が加えられる。これは、アラインメントキー２０のＹ軸がｃＭＵＴ平面のＸ_３軸に平行であることを意味する。ｃＭＵＴの製造中、マスクはＣＭＯＳウェーハ上に置かれた類似のアラインメントキーに対して回転して整列される。このように、六角形のｃＭＵＴの中心を図５に示されるオフセットＣＭＯＳパターンに一致させることは容易である。最終的に結果として得られるのは同様に図７に示される構造になる。

従って、第１の開示された方法によれば、基準のｃＭＵＴフレームは、ｃＭＵＴ平面の直線の基準格子に対して回転されることになるｃＭＵＴ六角形軸を設計することによってマスクのレイアウト中に回転され、一方、第２の開示された方法によれば、基準のｃＭＵＴフレームは、ＣＭＯＳデバイス上に置かれた基準キーを使用した基準のＣＭＯＳ平面に対してマスクの露出部分を回転させることによって、リソグラフィ中に回転される。両方の方法において、ＣＭＯＳ基板は、回転されたｃＭＵＴセルと一列に並べるようにＣＭＯＳセルの列の交互のハーフオフセットを取り入れる。

アラインメントの前述の方法によってもたらされた利点は多岐にわたる。すなわち、１）ＣＭＯＳ層での直線でないラインの必要性がなくなり、これによってＣＭＯＳセルのマスクレイアウトが簡単になる。２）これらの方法により、矩形のＣＭＯＳセルを均一な間隔で配置することが可能になり、これはＣＭＯＳセルのリソグラフィ構成用のマスクレイアウトを簡単にする。３）これらの方法により、ＣＭＯＳリソグラフィにおける直線レイアウトルールの使用が可能になり、これは、標準的なものである（非直線のレイアウト規則は半導体製造者によって認められない場合が多い）。４）非直線のミスパターンのライン形成に起因する歩留まりロスの可能性が排除される。５）これらの方法により、六角形ｃＭＵＴセルと矩形のＣＭＯＳセルの正確な一致が可能になる。

開示されたアラインメント方法は、ｃＭＵＴを使用することに限定されるものではなく、矩形の電子回路セルの対応するアレイ上部に六角形の微細加工デバイスのアレイを製造する場合にも同様に適用することができる。

本発明を好ましい実施形態に関して説明してきたが、本発明の範囲から逸脱することなく種々の変更が行なわれ、且つ等価物でこの要素と置き換え得ることは当業者には理解されるであろう。更に、本発明の本質的な範囲から逸脱することなく本発明の教示に特定の状況を適合させるために多くの変更を行うことができる。従って本発明は、この発明を実施することが企図される最良の態様として開示された特定の実施形態に限定されるものではなく、添付の請求項の範囲内に包含される全ての実施形態を含むことが意図される。

典型的なｃＭＵＴセルの断面図。図１に示されたｃＭＵＴセルの等角図。本発明の１つの実施形態による集積電子回路の矩形セルの上部に構成された六角形ｃＭＵＴ素子の等角図（隣接する素子及びセルは示されていない）。重ね合わされた対称の３つの固有軸を備える六角形ｃＭＵＴ素子の六角形アレイの平面図。重ね合わされた対称の２つの直交又は直線の軸を備える矩形ＣＭＯＳセルの六角形アレイの平面図。アラインメントキーに対してアルゴリズム的に回転された六角形ｃＭＵＴ素子の六角形アレイのレイアウトを示す図。直線ＣＭＯＳセルの六角形アレイを備える六角形ｃＭＵＴ素子の六角形アレイのパターンを有するマスクのアラインメントを示す図。六角形ｃＭＵＴ素子の六角形アレイと六角形アレイの対称の軸に対してアルゴリズム的に回転されたアラインメントキーとのレイアウトを示す図。

符号の説明

２典型的なｃＭＵＴトランスデューサセル
４基板
６絶縁支持材
８薄膜
１０底部電極
１２上部電極
１６キャビティ

Claims

対称の軸を有するｃＭＵＴ素子の六角形配列を表す、グラフィカルデータの第１のセットを含むパターンをレイアウトする段階と、
２つの互いに直交する軸を有する基準の固定直線フレームに対して、前記パターンを回転させるように前記グラフィカルデータの第１のセットを処理する段階と、
前記基準の固定直線フレームの軸と整列された軸を有する、グラフィカルデータの第２のセットを含む第１のアラインメントキーをレイアウトする段階と、
前記回転されたパターンと前記第１のアラインメントキーとをマスクに転写する段階と、
前記基準の固定直線フレームの軸とそれぞれ整列された対称の軸を有するＣＭＯＳセルの直線格子配列を含み、第２のアラインメントキーが形成された基板全体に前記マスクを配置する段階と、
を含み、
前記第１及び２のアラインメントキーが互いに整列したときに前記ｃＭＵＴ素子の六角形格子が前記ＣＭＯＳセルの直線格子に整列する位置に配置されており、
前記第２のアラインメントキーが前記基準の固定直線フレームの軸と整列された軸を有し、前記第１のアラインメントキーが前記第２のアラインメントキーと整列するように前記マスクが配置されることを特徴とするアラインメント方法。
対称の軸を有するｃＭＵＴ素子の六角形配列を表す、グラフィカルデータの第１のセットを含むパターンをレイアウトする段階と、
軸を有し、グラフィカルデータの第２のセットを含む第１のアラインメントキーをレイアウトする段階と、
前記対称の軸に対して、選択された所定の角度だけ前記第１のアラインメントキーを回転させるように前記グラフィカルデータの第２のセットを処理する段階と、
前記パターンと前記回転された第１のアラインメントキーとをマスクに転写する段階と、
前記第１のアラインメントキーの軸とそれぞれ整列された対称の直交軸を有するＣＭＯＳセルの直線格子配列を含み、第２のアラインメントキーが形成された基板全体に前記マスクを配置する段階と、
を含み、
前記第１及び２のアラインメントキーが互いに整列したときに前記ｃＭＵＴ素子の六角形格子が前記ＣＭＯＳセルの直線格子に整列する位置に配置されており、
前記第２のアラインメントキーが前記第１のアラインメントキーの軸と整列された軸を有し、前記第１のアラインメントキーが前記第２のアラインメントキーと整列されるように前記マスクを配置することを特徴とするアライメント方法。
前記第１及び第２のアラインメントキーがそれぞれ複数の第１及び第２のアラインメントキーを含み、
前記ｃＭＵＴ素子の各々が六角形であり、前記ＣＭＯＳセルの各々が矩形であることを特徴とする請求項１又は２に記載の方法。
前記ＣＭＯＳセルは列で配列されており、前記ｃＭＵＴ素子の六角形配列の対称の軸は、列方向に平行であり、
前記ＣＭＯＳセルの１つおきの列は、前記列方向でセル寸法の２分の１に等しい距離だけ隣接する列からオフセットしており、各セルの幅はＣＭＯＳセルがそれぞれのｃＭＵＴ素子と一列に並ぶように選択されることを特徴とする請求項３に記載の方法。