JP5137278B2 - 光学デバイスの製造方法 - Google Patents
光学デバイスの製造方法 Download PDFInfo
- Publication number
- JP5137278B2 JP5137278B2 JP2000344642A JP2000344642A JP5137278B2 JP 5137278 B2 JP5137278 B2 JP 5137278B2 JP 2000344642 A JP2000344642 A JP 2000344642A JP 2000344642 A JP2000344642 A JP 2000344642A JP 5137278 B2 JP5137278 B2 JP 5137278B2
- Authority
- JP
- Japan
- Prior art keywords
- porous silicon
- silicon
- region
- substrate
- oxidized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12061—Silicon
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、光学デバイスに関し、特に平面上の光学導波路に関する。
【0002】
【従来の技術】
光ファイバー通信システムは、ますます普及し始めている。光ファイバーそのものの性質に加えて、光ファイバー通信システムは、光学信号を受信し送信し利用する様々な種類の光学デバイスを用いている。集積光学デバイスの1つは、シリコン製基板の上に形成されたシリカ製の光学回路である。このようなデバイスの基本的構造は、Henry,C.H.,et al.,著の「"Silica-based optical integrated circuits,"IEE Proc.-Optoelectron,Vol.143,No.5,pp.263-280(1996)」に記載されている。導波路は、三層から形成される。すなわち下部クラッド層(ヘンリーの文献ではベースと称している)とコアと上部クラッド層である。下部クラッド層は、基本モードをシリコン製基板から隔離している。このような隔離によりシリカ−シリコン(基板)のインターフェースを介して光学信号がリークするのを阻止し、これは他の導波路のインターフェイスとは異なり、全反射を起こさせるものではない。上部クラッド層の屈折率は下部クラッド層のそれにほぼ等しくなるよう選択されている。
【0003】
下部クラッド層は、アンドープまたは薄くドープしたシリカ製である。この層は、最も剛性の高い層であり、この層に接着したコアをパターン化した後除去しないようにしている。他のガラス材料はより濃くドープされたシリカ製である。
【0004】
【発明が解決しようとする課題】
シリカ−オン−シリコン(シリコンの上のシリカ)の光学デバイスを製造する様々な方法が提案されている。このような処理方法は、ベース(下部)の層をシリコン製基板の表面上に堆積することが必要である。下部クラッド層を形成するのに用いられる現在の技術は、堆積プロセスたとえば低圧気相成長(LPCVD)高圧酸化(HiPOX)である。このような堆積技術により受け入れ可能な下部クラッド層を提供できるが、この技術の速度は遅い。従って、シリカ−オン−シリコンの光学デバイス用に下部クラッド層を形成する別の技術が求められている。
【0005】
【課題を解決するための手段】
本発明は、下部クラッド層がシリコン基板内に形成されるような光学デバイスを形成する方法を提供する。
【0006】
下部クラッド層は、シリコン基板内に多孔質シリコンの領域をまず形成することにより形成される。基板内に多孔質シリコンの領域を形成する手法は、当業者に公知である。多孔質シリコンは電解プロセスを用いて形成するのが好ましい。電解プロセスでは、シリコンを電解溶液中で陽極酸化処理を(anodized)する。このような技術は、Unagmi,T.,et al.,著の「"An Isolation Technique Using Oxidized Prous Silicon,"Semiconductor technologies,Vol.8,Chap.11,pp.139-154(OHMSHAT and North Holland Publishing Company 1983)」に記載されている。
【0007】
シリコン製基板を選択的に陽極酸化処理することによりその中に多孔質シリコン領域を形成する。この基板は、陽極酸化処理する前に基板上にマスクを形成することにより選択的に陽極酸化処理する。このマスクは少なくとも1つの開口をその中に有する。その下のシリコン製基板表面はこの開口を介して露出される。
【0008】
同様に多孔質シリコン領域の多孔質の程度(多孔度)は、設計的選択事項である。材料の多孔度は、基板のドーピングレベルと多孔質領域を形成するのに用いられる陽極酸化処理条件により制御される。陽極酸化処理条件(たとえば、印加電圧と電流密度およびHF溶液の濃度とpH値)を適宜選択して所望の多孔度を得ることが出来る。多孔質の程度(多孔度)を決定するに際し、多孔質シリコンを生成することにより引き起こされるシリコンの密度の減少とこの多孔質シリコンのその後の酸化処理に起因する膨張を考慮しなければならない。多孔質シリコン領域の体積の膨張と収縮を制御して、導波路構造が、多孔質シリコン領域を生成することにより、そしてこの領域をその後酸化させることにより引き起こされる体積の変動により全体的に圧力がかからないようにする。
【0009】
体積の膨張と収縮は容易に制御できる、その理由は多孔質シリコンの体積は酸化プロセスの前後で公知であるため。具体的に説明すると、熱酸化により多孔質シリコンの体積は、2.2倍に増加する。多孔質シリコン中のシリコンの密度は44%程度であることが好ましい(ここで密度とは密度+多孔度が1となるように多孔度と逆の関係にある)。多孔質シリコンの密度が少なくとも44%の場合には、酸化された多孔質シリコンの体積は、多孔質シリコンに変換されるシリコン領域の体積を越えることはない。すなわち、多孔質シリコンの体積の増加率(2.2)は、酸化シリコンの体積がシリコンが多孔質シリコンに変換される前のシリコンの体積におおよそ等しくなるようなものである。数学的に説明すると2.2×0.44(シリコンの密度に対する多孔質シリコンの密度)は、約1である。陽極酸化処理する前のシリコンの体積と酸化された多孔質シリコンの体積の間の1対1の関係により、体積の膨張あるいは収縮に起因するストレスと非平面性を回避できる。
【0010】
逆に説明すると、多孔質シリコン中のシリコンの密度が、44%より遙かに少ない場合には多孔質シリコン領域の表面は、酸化と高密度化のあと、基板表面の他の部分よりも低くなる。かくして、シリコンの表面より大幅に高いか、あるいは低いようなシリカの領域を有するのを回避するために多孔質シリコンは、44%のシリコンの密度(これは、56%の多孔質に相当する)を有するのが好ましい。
【0011】
多孔質シリコン領域の寸法は大きくは設計的選択事項である。多孔質シリコン領域の深さとサイズは、領域の上にその後形成される導波路のサイズに依存する。
【0012】
多孔質シリコン領域が基板に形成された後この領域を酸化する。多孔質シリコンは、酸素含有雰囲気中で高温(850℃から1150℃)で酸化する。多孔質でないシリコンもこのような条件の下で酸化される。しかし、多孔質シリコンの酸化速度は、基板内のバルクシリコンの酸化速度よりも遙かに速い。酸化されるバルクシリコンの量は無視できる。必要によっては酸化されたバルクシリコンをその後除去してもよい。具体的に説明すると、多孔質シリコン領域内のシリコン組織(silicon skeleton)の寸法は、100Åのオーダーである。更にまた多孔質シリコン領域(通常、10−20ミクロン厚)全体を同時に酸化雰囲気に曝す。その後多孔質シリコン領域全体をバルクSiO2に変換する酸化プロセスは、バルクSiの100Åのみを酸化するような条件(例えば、フローレート,O2中にHを含有するガス,炉の温度,酸化時間)の下で実行する。ウエハの多孔質でない領域内のその結果得られたSiO2の薄い層は、下部クラッド層に大きな影響を与えることなく酸化の後除去することができる。
【0013】
その後酸化された多孔質シリコンをシリカを形成するために高密度化する。本明細書においては、高密度化は多孔質シリコンの多孔質構造をつぶすことを意味する。高密度化は、酸素含有雰囲気中で基板を加熱することにより行われる。再びバルクシリコンもまた酸化されるが、高密度化の速度と比較すると遅い速度で行われる。かくしてバルクシリコンのみが僅かに酸化されるだけで必要によっては酸化された多孔質シリコンを容易に除去できる。
【0014】
クラッド層を基板上に形成した後平面上の光学デバイスの製造を完成させる。平面上の光学デバイスを形成する従来のプロセスと材料は、適宜のものを考えることができる。従って、酸化され高密度化された多孔質シリコンの上に平面上の光学デバイスを形成する製造技術は、本明細書では詳述しない。コアを酸化され、高密度化された多孔質シリコン領域の上に形成し、エッチングして所望のパターンを形成する。その後上部クラッド層をコアの上に形成する。この方法により形成されることから利点が得られるデバイスの例は、平面上導波路と高密度波長分割多重化(DWDM)システムの波長追加−ドロップ(WAD)とエルビウムをドープした光ファイバ増幅器システムの色透過用のダイナミック波長イコライザ;マッハゼンダー(MZ)ベースのスイッチ,可調フィルター,Y型ブランチスイッチを含む。
【0015】
本発明によれば下部クラッド層を基板上に堆積するプロセスに対し利点を与えることができる。その一例は、光学デバイスの集積化、例えば同一チップ上に導波路を具備したレーザである。この集積化では導波路のコアは、光学デバイスと正確に整合している必要がある。このような整合は、導波路のコアがシリコン製基板の表面上に堆積された下部クラッド層の上に堆積するときには困難である。この整合の問題は、最適な性能にとってはシリコン製基板の表面上に光学デバイスが位置しなければならない場合には、この整合の問題は重大である。
【0016】
従来のプロセスにおいては、この整合を行うためには余分なプロセスが必要である。例えばシリコン製基板を下部クラッド層の所望の厚さと等しい深さまで局部的に予めエッチングする必要がある。その後十分な下部クラッド層を堆積して、このエッチングされたトレンチを充填あるいは過剰に充填する。その後クラッド層のウエハを機械的に研磨して、トレンチを除く全ての領域からクラッド層を除去する。選択的マスキングとウエットエッチングがこの機械的研磨に対する別の手段である。その後このコア用のガラス材料を堆積してパターン化して、トレンチ領域の上部のみに導波路を形成する。このプロセスは、シリコン製基板の表面にアクセスを提供できる。しかし、多くの複雑な処理ステップ(すなわち、エッチング,堆積,研磨等)が、導波路コアに光学デバイスを垂直方向に整合させるために共通の基準表面を提供するために必要である。
【0017】
【発明の実施の形態】
本発明は、シリコン製基板上にシリカベースの光学デバイスを形成する方法を提供する。様々な種類のシリカベースの光学デバイスが存在する。このようなデバイスは当業者には公知であり、詳細な説明は割愛する。便宜上本発明の方法は、1本の平面状の導波路を形成するのを例に説明する。当業者は、本発明のプロセスを用いてシリコン製基板の上に形成され、下部クラッド層を必要とするようなシリカベースの光学デバイスの全部を製造することができる。
【0018】
図1は、平面状導波路の構造を示す。この導波路は、10と11と12とからなる。本発明の一実施例においては、これら3つの層の全てはシリカガラス製である。コア層は、燐でドーピングされている。本発明の他の実施例においては、コアと上部クラッド層はプラスチック製である。個々の層の厚さは、設計的選択事項である。特定のアプリケーションに対する適切な値は、当業者が容易に考え得る。
【0019】
本発明の方法を図2を参照して説明する。図2のAにおいては、下部クラッド層がパターン化された材料層である20を15の上に堆積することにより形成される。この20が所望の30を規定し、これが20を介して露出される15の領域である。この20は、従来のリソグラフ技術を用いて形成されるが、この技術は当業者には公知である。
【0020】
図2のAに示された構造物を陽極酸化処理用の浴内に配置する。陽極酸化処理用の浴に曝された15の部分は、12に変換される(12の多孔質の性質は、同図には示されていない)。陽極酸化処理は、等方向的に進行し、20の下の基板の部分が多孔質シリコンに変換される。従って12の領域は、30よりも大きい。例えば、15μmの深さを有する多孔質シリコン領域は、20の下を横方向に15μm伸びる。
【0021】
様々なマスク材料が適宜適切のものと考え得る。適切なマスク材料の例は、フォトレジスト,窒化物,酸化物,シリコンカーバイト,多結晶シリコン,HF溶液に溶けない金属(例;金,プラチナ等)が含まれる。様々なマスキング材料は、HFに対し異なったエッチング耐性を有し、かくして所望のエッチング時間と処理の複雑性により選択することができる。
【0022】
多孔質シリコン領域12を15に形成した後、20を15から取り除く。12を完全に酸化する(12の酸化特徴は同図には示されていない)。本明細書においては、完全に「酸化された」等は多孔質シリコン領域をほぼ完全に酸化するような条件が選択されたことを意味する。完全な酸化を行う条件は、当業者が容易に想到することができる。選択した条件は、基板内の多孔質シリコン領域の寸法に依存する。例えば、15μmの多孔質シリコン領域の完全な酸化は、ウエット酸素(85℃で100%の湿度)を流しながら多孔質シリコン領域を900℃に加熱し、この多孔質シリコン領域をこの状態で2時間維持することにより得られる。12の酸化速度は15の酸化速度よりも遙かに速いために15は殆ど酸化されない。15が酸化される程度ではこのような酸化シリコンは従来の技術を用いて容易に除去できる。15の表面上に形成された薄い酸化物層は、図面には示していない。
【0023】
酸化処理の後、酸化された12を高密度化する。高密度化プロセスの間12の孔をつぶして、この12を高密度ガラス領域に変換する。高密度化のメカニズムは、粘性流(viscous flow)である。そのため酸化された多孔質シリコンをこのメカニズムが発生するのに必要なガラス遷移温度(Tg)以上に加熱しなければならない。高密度化の条件は、当業者が容易に想到できる。例えば、高密度化は、酸化された多孔質シリコンをウエット酸素の雰囲気中で約2時間高温(1150℃)に曝すことにより行われる。12が高密度化する速度は、15が酸化する速度よりも遙かに速いために15は、殆ど酸化することはない。15が酸化された量は、従来の技術により容易に除去できる。
【0024】
ある一実施例においては、多孔質シリコンを酸化プロセスと高密度化プロセスの前に安定化するのが好ましい。この安定化プロセスは、15の表面上に酸化物の数モノレイヤー(monolayer)を提供するような条件を用いることにより行われる。このようなプロセスは、当業者に公知である。乾燥酸素雰囲気中で約1時間300℃の温度でウエハを加熱することにより多孔質シリコンを安定化させることができる。この安定化条件は、酸化プロセスと高密度化プロセスの前に、ある期間、酸素含有雰囲気中で大気温度に多孔質シリコンを保存する場合に多孔質シリコンが酸化するのを阻止するよう選択される。
【0025】
図1において10をその後12の上に従来の技術を用いて形成される。その後11を10の上に従来技術を用いて形成される。
【0026】
実験例
抵抗率が0.01Ω/cmのドープしたシリコン製ウエハを洗浄し、感光性レジスト材料でもってコーティングする。感光性材料 Shipley 1822(マサチュウセッツ州マルボロウのShipley社から市販されている)でもってコーティングする。感光性材料層は、標準技術を用いてシリコン製基板上に形成された。
【0027】
パターンがこの感光性材料層に書き込まれた。このパターンは、光学デバイスの下部クラッド層すなわち、ストレートな導波路(coupler and Mach-Zender device)を規定する。パターンの最小寸法は、5μmから7μmの範囲である。同一のマスクを用いてコアを規定する。多孔質シリコンを形成するための陽極酸化処理は、等方性プロセスであるために、この多孔質シリコン領域はマスクの下まで延在する。従って多孔質シリコン領域の寸法は、マスクの寸法よりも大きい。例えば、多孔質シリコン領域の深さが15μmの場合には、多孔質シリコン領域はマスクの下を15μmの距離だけ伸びる。このパターンが標準のリソグラフ技術を用いて感光性レジスト材料層に書き込まれた。最初にイメージをレジストパターン化された放射に曝すことにより感光性材料層に転写した。その後このイメージを露光される感光性材料の一部を除去することによりパターン内にデベロップされる。感光性材料層の一部を除去することにより、その下にあるシリコン製基板の表面を露出させる。除去された部分のパターンがマスクパターンに対応する。
【0028】
パターンをデベロップした後、レジストを150℃で2分間ベーキングする。これは後続の処理の間レジストの安定を増すために行われる。
【0029】
その上にパターン化されたマスク層を有する基板をその後シリコンを電気化学的エッチングする条件に曝す。ここで用いられる電気化学的なセルは、標準のダブルタンクセルであった。この種のセルは、Lang,W.et al.著の「Sensors and Actuators A51,pp.31-36(1995)」に記載されている。二重タンクセルにおいては、ウエハをHF溶液に浸し、その両面が溶液中に浸され、その結果ウエハが2つの半分のセルの間にバリヤを形成する。2つのプラチナ電極をウエハの両面上の半分のセルに配置する。ウエハの裏面に電気的接点を電解処理を行って形成し、そして対応するプラチナ電極は、陽極である。他の半分のセル内のプラチナ電極は、陰極電位に維持された。この2つのプラチナ電極をウエハに電流を流す電源に接続した。ウエハの前面が陽極酸化処理によりエッチングされ、多孔質シリコンがマスクがカバーされていない領域に形成される。電解液は、フッ化水素酸(HF)の25重量%のエタノール溶液であった。150mA/cm2の電流密度により6.5μm/分のエッチングレートと55%の多孔質が得られた。5−20μmの厚さの多孔質層が形成された後、電流を遮断し、基板のウエハをセルから取り出した。マスクを基板表面から除去した。このレジストマスクは、標準の有機レジストストリッパーの浴内で除去された。
【0030】
多孔質シリコン領域が基板に形成された後、基板を300℃に加熱し、酸素雰囲気で2時間保持した。基板をウエット酸素(85℃で100%の湿度)の流れ雰囲気中で900℃に加熱し、そこで2時間保持した。多孔質シリコンが酸化されたが、垂直方向には、測定可能な程度には伸びず、すなわち、基板表面に対し平面性を維持した。多孔質シリコン表面は、残りの基板表面に比較して上下しないために、次の処理は多孔質シリコン領域の存在により複雑となる。
【0031】
その後、多孔質シリコンを、ウエハをウエット酸素流れ雰囲気中で1150℃に加熱することにより高密度化した。このウエハをこの雰囲気で2時間保持した。その後ウエハを1時間当たり100℃の速度で室温まで冷却した。
【0032】
ドープしたガラス材料の層をその後この高密度化した多孔質シリコン領域の上に堆積した。このドープしたガラスは、燐でドープした(7重量%)シリカである。このドープしたガラス材料をLPCVDを用いて堆積した。ドーパントをガラス内にインシチュウで導入した。
【0033】
光学デバイスのコアをその後ドープしたガラス層をパターン化することにより形成した。エッチマスク層をこのドープしたガラス層の上に形成した。エッチマスク層をその後パターン化し、エッチマスク層の残った部分が光学デバイスのコアを規定する。ドープしたガラス材料をその後反応性イオンエッチング(RIE)を用いてエッチングした。エッチングの後に残ったドープしたガラス層の部分は、光学デバイスのコアである。RIEエッチマスクの残った部分をその後除去した。
【0034】
シリカガラス製の別の層を基板の上に形成する。このシリカガラス層は、テトラエチルオルソシリケートプリカーサ(tetraethyl orthosilicate(TEOS)precursors)からLPCVDを用いて堆積した。このガラス組成のシリカをボロン(5重量%)と燐(2重量%)でもってドープした。
【0035】
その結果得られたデバイスの性能を評価したが、公称値通りであった。ストレートの導波路(長さ6cm)の全挿入損失は、約1.2dBであった。従って、導波路の伝搬損失は、約0.2dB/cmであった。伝搬損失は、実際にはこれよりも低いがその理由は、1.2dBのうち約0.4から0.5dBは、導波路と入力ファイバと出力ファイバの間の結合損失だからである。そのために導波路の伝搬損失は、実際には0.15dB/cmである。
【0036】
【図面の簡単な説明】
【図1】下部クラッド層が半導体基板内に形成された高密度多孔質シリコンの領域内に形成されている光学デバイスの断面図。
【図2】A図は本発明の光学デバイスの製造方法の第1ステップを表す図。
B図は本発明の光学デバイスの製造方法の第2ステップを表す図。
C図は本発明の光学デバイスの製造方法の第3ステップを表す図。
【符号の説明】
10 コア層
11 上部クラッド層
12 下部クラッド層
15 基板
20 マスク
30 クラッド領域
Claims (7)
- (A)シリコン製基板のシリコンの領域を陽極酸化処理して多孔質シリコンの領域を形成する陽極酸化処理ステップ、
(B)前記多孔質シリコンの領域を酸化して多孔質シリコンの酸化領域を形成するステップ、
(C)前記多孔質シリコンの酸化領域をガラス遷移温度(Tg)以上に加熱して、前記酸化された多孔質シリコンの孔をつぶして高密度ガラス領域に変換するステップ、及び
(D)前記高密度化したガラス領域の上に光学導波路のコア部分を形成するステップ
を備える光学導波路の製造方法。 - 前記多孔質シリコン領域は、陽極酸化処理の前にシリコン製基板の上に形成されたマスクにより規定されることを特徴とする請求項1記載の方法。
- 前記多孔質シリコンの密度が、陽極酸化処理されていない前記シリコン製基板の密度の44%であることを特徴とする請求項1記載の方法。
- 前記(B)のステップは、基板を酸素含有雰囲気中で850℃から1150℃の範囲の温度に加熱することにより行うことを特徴とする請求項1記載の方法。
- 前記(B)のステップを行う時間は、多孔質シリコン領域を完全に酸化するのに十分な時間であることを特徴とする請求項4記載の方法。
- 前記(C)のステップは、基板を酸素含有雰囲気中で加熱することにより行うことを特徴とする請求項1記載の方法。
- (E)前記(B)のステップの前に多孔質シリコンの領域を安定化させるステップ
をさらに有することを特徴とする請求項1記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/451433 | 1999-11-30 | ||
US09/451,433 US6312581B1 (en) | 1999-11-30 | 1999-11-30 | Process for fabricating an optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001166168A JP2001166168A (ja) | 2001-06-22 |
JP5137278B2 true JP5137278B2 (ja) | 2013-02-06 |
Family
ID=23792193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000344642A Expired - Fee Related JP5137278B2 (ja) | 1999-11-30 | 2000-11-13 | 光学デバイスの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6312581B1 (ja) |
EP (1) | EP1107026A3 (ja) |
JP (1) | JP5137278B2 (ja) |
CN (1) | CN1298110A (ja) |
CA (1) | CA2323683C (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324631A (ja) * | 2000-05-12 | 2001-11-22 | Nec Corp | 基板、光ファイバ接続端部材、光素子ハウジング部材、光モジュール及び基板の製造方法 |
EP1307919A4 (en) * | 2000-07-12 | 2009-04-15 | California Inst Of Techn | ELECTRICAL PASSIVATION OF SILIC-SIZED SURFACES USING ORGANIC LAYERS |
US6603915B2 (en) * | 2001-02-05 | 2003-08-05 | Fujitsu Limited | Interposer and method for producing a light-guiding structure |
GB2374457A (en) * | 2001-04-09 | 2002-10-16 | Bookham Technology Plc | Hybridised Fibre Amplifier/Waveguide Structures |
US20030002771A1 (en) * | 2001-06-01 | 2003-01-02 | Jds Uniphase Corporation | Integrated optical amplifier |
US6946238B2 (en) * | 2001-06-29 | 2005-09-20 | 3M Innovative Properties Company | Process for fabrication of optical waveguides |
US6873638B2 (en) | 2001-06-29 | 2005-03-29 | 3M Innovative Properties Company | Laser diode chip with waveguide |
US6832034B2 (en) * | 2002-06-21 | 2004-12-14 | 3M Innovative Properties Company | Optical waveguide |
WO2006035893A1 (ja) * | 2004-09-30 | 2006-04-06 | Hamamatsu Photonics K.K. | シリコン基板加工方法 |
US7394961B2 (en) * | 2005-10-13 | 2008-07-01 | Pavel Kornilovich | Waveguide having low index substrate |
US8290325B2 (en) * | 2008-06-30 | 2012-10-16 | Intel Corporation | Waveguide photodetector device and manufacturing method thereof |
US9520811B2 (en) | 2013-02-27 | 2016-12-13 | Texas Instruments Incorporated | Capacitive micromachined ultrasonic transducer (CMUT) device with through-substrate via (TSV) |
US9470710B2 (en) * | 2013-02-27 | 2016-10-18 | Texas Instruments Incorporated | Capacitive MEMS sensor devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4016017A (en) * | 1975-11-28 | 1977-04-05 | International Business Machines Corporation | Integrated circuit isolation structure and method for producing the isolation structure |
US4532700A (en) * | 1984-04-27 | 1985-08-06 | International Business Machines Corporation | Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer |
US5391269A (en) | 1993-06-29 | 1995-02-21 | At&T Corp. | Method of making an article comprising a silicon body |
US5448586A (en) | 1993-09-20 | 1995-09-05 | At&T Corp. | Pumping arrangements for arrays of planar optical devices |
US5907791A (en) | 1996-04-25 | 1999-05-25 | Lucent Technologies Inc. | Method of making semiconductor devices by patterning a wafer having a non-planar surface |
DE19755416C1 (de) * | 1997-12-12 | 1999-06-10 | Bosch Gmbh Robert | Verfahren zur Herstellung von Lichtwellenleitern |
JPH11194221A (ja) * | 1998-01-07 | 1999-07-21 | Oki Electric Ind Co Ltd | 光導波路の形成方法および光導波路素子 |
-
1999
- 1999-11-30 US US09/451,433 patent/US6312581B1/en not_active Expired - Lifetime
-
2000
- 2000-10-18 CA CA002323683A patent/CA2323683C/en not_active Expired - Fee Related
- 2000-11-13 JP JP2000344642A patent/JP5137278B2/ja not_active Expired - Fee Related
- 2000-11-20 EP EP00310296A patent/EP1107026A3/en not_active Withdrawn
- 2000-11-29 CN CN00134267A patent/CN1298110A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CA2323683C (en) | 2006-06-06 |
EP1107026A2 (en) | 2001-06-13 |
JP2001166168A (ja) | 2001-06-22 |
US6312581B1 (en) | 2001-11-06 |
CN1298110A (zh) | 2001-06-06 |
EP1107026A3 (en) | 2003-03-05 |
CA2323683A1 (en) | 2001-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5137278B2 (ja) | 光学デバイスの製造方法 | |
US6850683B2 (en) | Low-loss waveguide and method of making same | |
JP2001021744A (ja) | 光導波路基板の製造方法 | |
US5342478A (en) | Self-aligned V-grooves and waveguides | |
US8270779B2 (en) | Multithickness layered electronic-photonic devices | |
US6370307B1 (en) | Optical device formed on a substrate with thermal isolation regions formed therein | |
KR100377186B1 (ko) | 폴리머 도파로열 격자 파장 다중/역다중 광소자의 제조방법 | |
CN215067652U (zh) | 沟道型平面波导放大器、光学器件及光学设备 | |
JP4681644B2 (ja) | 光導波路の作製方法 | |
JPH1039151A (ja) | 光導波路及びその製造方法 | |
JP2004515815A (ja) | 光学基板上にチャンネルを含む導波路 | |
JP3245347B2 (ja) | 光導波路装置の製造方法 | |
JPH10133047A (ja) | 光導波路の形成方法 | |
KR100650820B1 (ko) | 평면 광도파로 소자의 제조방법 | |
KR100367087B1 (ko) | 음각 식각을 이용한 평판형 광 도파로 제조 방법 | |
JP3559528B2 (ja) | 光電気回路基板 | |
JP7273340B2 (ja) | 光モジュール及びその製造方法 | |
JPH11194221A (ja) | 光導波路の形成方法および光導波路素子 | |
JPH1152175A (ja) | 光集積回路基板及びその製造方法 | |
JPH09243846A (ja) | 高比屈折率差光導波路の製造方法 | |
CN117434648A (zh) | 一种波导的制备方法 | |
WO1996041219A1 (en) | A method of making integrated optical waveguides, and an optical unit having integrated optical waveguides | |
JP2003131057A (ja) | 光導波路の製造方法 | |
JPH10101321A (ja) | シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法 | |
JP2001127028A (ja) | シリコン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100514 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110222 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120305 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5137278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |