CN117434648A - 一种波导的制备方法 - Google Patents

一种波导的制备方法 Download PDF

Info

Publication number
CN117434648A
CN117434648A CN202311288357.XA CN202311288357A CN117434648A CN 117434648 A CN117434648 A CN 117434648A CN 202311288357 A CN202311288357 A CN 202311288357A CN 117434648 A CN117434648 A CN 117434648A
Authority
CN
China
Prior art keywords
layer
core layer
masking
semiconductor substrate
initial core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311288357.XA
Other languages
English (en)
Inventor
刘敬伟
李超
周良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guoke Optical Core Haining Technology Co ltd
Original Assignee
Guoke Optical Core Haining Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guoke Optical Core Haining Technology Co ltd filed Critical Guoke Optical Core Haining Technology Co ltd
Priority to CN202311288357.XA priority Critical patent/CN117434648A/zh
Publication of CN117434648A publication Critical patent/CN117434648A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供一种波导的制备方法，包括：提供半导体衬底层，半导体衬底层具有相对的第一端和第二端；使部分厚度的半导体衬底层形成第一包覆层；在第一包覆层背离半导体衬底层的一侧表面形成第一初始芯层；使部分厚度的第一初始芯层形成垫氧层；在部分垫氧层背离半导体衬底层的一侧表面形成图形化的掩蔽层，掩蔽层的宽度自第一端至第二端方向逐渐减小；以掩蔽层为掩膜对第一初始芯层进行热氧化处理，使掩蔽层覆盖的部分第一初始芯层形成图形化的第一芯层，使掩蔽层暴露出的第一初始芯层和掩蔽层覆盖的部分第一初始芯层形成氧化层；去除掩蔽层。该波导的制备方法工艺简单且形成的波导的粗糙度和光学损耗低。

Description

一种波导的制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种波导的制备方法。
背景技术
在集成光路中，波导芯在竖向和横向维度上尺寸渐变的三维锥形波导具有高的耦合效率和低的光学损耗而受到人们的关注。现有的三维锥形波导制作大多数情况采用各向异性蚀刻方法、灰度掩模方法、多步光刻方法，而这些工艺较为严格、复杂且与标准微制造工艺不兼容。采用各向异性蚀刻方法制作的三维锥形波导的方向固定、坡度角不能自由调整；灰度掩膜方法需要制作成本较高的掩膜版或复杂的编码过程，同时需要使用与传统光刻工艺不同的光刻胶，且坡面由刻蚀工艺形成，粗糙度较高，带来较高光学损耗；对于多步光刻，其产生的灰度级受到对准和边缘效应的限制。因此需要提供一种三维锥形波导的制备方法以解决或减少现有方法中出现的问题。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中锥形波导的制备方法复杂、工艺不兼容、形成的锥形波导粗糙度高且光学损耗高的缺陷，从而提供一种波导的制备方法。
本发明提供一种波导的制备方法，包括：提供半导体衬底层，所述半导体衬底层具有相对的第一端和第二端；对所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；在所述第一包覆层背离所述半导体衬底层的一侧表面形成第一初始芯层；对所述第一初始芯层背离所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第一初始芯层形成垫氧层；在部分所述垫氧层背离所述半导体衬底层的一侧表面形成图形化的掩蔽层，所述掩蔽层的宽度自第一端至第二端方向逐渐减小；以所述掩蔽层为掩膜对所述第一初始芯层进行热氧化处理，使所述掩蔽层覆盖的部分第一初始芯层形成图形化的第一芯层，使所述掩蔽层暴露出的第一初始芯层和所述掩蔽层覆盖的部分第一初始芯层形成氧化层；去除所述掩蔽层。
可选的，以所述掩蔽层为掩膜对所述第一初始芯层进行热氧化处理的过程中，对所述掩蔽层暴露出的第一初始芯层和所述掩蔽层覆盖的部分第一初始芯层进行热氧化处理以使第一初始芯层形成呈三维锥形结构的第一芯层，在垂直于第一端至第二端的方向上，所述第一芯层的厚度自中间区域向边缘区域逐渐降低。
可选的，去除所述掩蔽层之后，还包括：在所述第二端形成与所述第一芯层连接的条形波导，所述条形波导的宽度与朝向所述第二端的第一芯层的宽度相同；去除所述掩蔽层之后，还包括：在所述垫氧层背离所述半导体衬底层的一侧表面形成第二包覆层；对朝向所述第一端的第一芯层进行切割处理和抛光处理，切割的方向垂直于所述半导体衬底层的表面。
可选的，所述掩蔽层包括一个或者若干个依次连接的掩蔽子单元层，若干个掩蔽子单元层的排布方向垂直于第一端至第二端的方向；所述掩蔽子单元层自第一端至第二端方向包括依次连接的第一区、第二区和第三区，自所述第一区至所述第三区方向上，所述第二区的宽度呈线性递减或者非线性递减。
本发明还提供另一种波导的制备方法，包括：提供半导体衬底层，所述半导体衬底层具有相对的第一端和第二端；对所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；在所述第一包覆层背离所述半导体衬底层的一侧表面形成第二初始芯层；在所述第二初始芯层背离所述半导体衬底层的一侧表面形成刻蚀阻挡层；在所述刻蚀阻挡层背离所述半导体衬底层的一侧形成第三初始芯层对所述第三初始芯层背离所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第三初始芯层形成垫氧层；在部分所述垫氧层背离所述半导体衬底层的一侧表面形成图形化的掩蔽层，所述掩蔽层的宽度自第一端至第二端方向逐渐减小；以所述掩蔽层为掩膜对所述第三初始芯层进行热氧化处理，使所述掩蔽层覆盖的部分第三初始芯层形成图形化的第三芯层，使所述掩蔽层暴露出的第三初始芯层和所述掩蔽层覆盖的部分第三初始芯层形成氧化层；去除所述掩蔽层、垫氧层以及所述氧化层；以所述第三芯层为掩膜刻蚀所述刻蚀阻挡层和所述第二初始芯层以使所述第三芯层的图形转移至所述第二初始芯层，所述第二初始芯层形成图形化的第二芯层，形成图形化的第二芯层过程中，去除所述第三芯层和所述刻蚀阻挡层。
可选的，以所述掩蔽层为掩膜对所述第三初始芯层进行热氧化处理的过程中，对所述掩蔽层暴露出的第三初始芯层和所述掩蔽层覆盖的部分第三初始芯层进行热氧化处理以使第三初始芯层形成呈三维锥形结构的第三芯层，在垂直于第一端至第二端的方向上，所述第三芯层的厚度自中间区域向边缘区域逐渐降低。
可选的，去除所述掩蔽层、垫氧层以及所述氧化层之后，还包括：在所述第二端形成与所述第二芯层连接的条形波导，所述条形波导的宽度与朝向所述第二端的第二芯层的宽度相同。
可选的，去除所述掩蔽层、垫氧层以及所述氧化层之后，还包括：在所述第二芯层背离所述半导体衬底层的一侧表面形成第二包覆层；对朝向所述第一端的第二芯层进行切割处理和抛光处理，切割的方向垂直于所述半导体衬底层的表面。
可选的，自所述第二初始芯层至所述第三初始芯层方向，所述刻蚀阻挡层包括依次层叠的硅层、氮化硅层以及二氧化硅层。
可选的，所述掩蔽层包括一个或者若干个依次连接的掩蔽子单元层，若干个掩蔽子单元层的排布方向垂直于第一端至第二端的方向；所述掩蔽子单元层自第一端至第二端方向包括依次连接的第一区、第二区和第三区，自所述第一区至所述第三区方向上，所述第二区的宽度呈线性递减或者非线性递减。
本发明技术方案，具有如下优点：
本发明提供的波导的制备方法，包括：提供半导体衬底层，所述半导体衬底层具有相对的第一端和第二端；对所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；在所述第一包覆层背离所述半导体衬底层的一侧表面形成第一初始芯层；对所述第一初始芯层背离所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第一初始芯层形成垫氧层；在部分所述垫氧层背离所述半导体衬底层的一侧表面形成图形化的掩蔽层，所述掩蔽层的宽度自第一端至第二端方向逐渐减小；以所述掩蔽层为掩膜对所述第一初始芯层进行热氧化处理，使所述掩蔽层覆盖的部分第一初始芯层形成图形化的第一芯层，使所述掩蔽层暴露出的第一初始芯层和所述掩蔽层覆盖的部分第一初始芯层形成氧化层；去除所述掩蔽层。一方面，所述垫氧层位于所述第一初始芯层与所述掩蔽层之间，垫氧层可以缓解掩蔽层和第一初始芯层之间的应力；另一方面，由于热氧化是逐原子层进行的，采用热氧化处理方式得到的第一芯层的界面具有原子级别的粗糙度，因此，第一芯层的粗糙度低，由此形成的波导的光学损耗低。综上，所述波导的制备方法工艺简单且形成的波导粗糙度和光学损耗低。
本发明提供的波导的制备方法，包括：提供半导体衬底层，所述半导体衬底层具有相对的第一端和第二端；对所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；在所述第一包覆层背离所述半导体衬底层的一侧表面形成第二初始芯层；在所述第二初始芯层背离所述半导体衬底层的一侧表面形成刻蚀阻挡层；在所述刻蚀阻挡层背离所述半导体衬底层的一侧形成第三初始芯层对所述第三初始芯层背离所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第三初始芯层形成垫氧层；在部分所述垫氧层背离所述半导体衬底层的一侧表面形成图形化的掩蔽层，所述掩蔽层的宽度自第一端至第二端方向逐渐减小；以所述掩蔽层为掩膜对所述第三初始芯层进行热氧化处理，使所述掩蔽层覆盖的部分第三初始芯层形成图形化的第三芯层，使所述掩蔽层暴露出的第三初始芯层和所述掩蔽层覆盖的部分第三初始芯层形成氧化层；去除所述掩蔽层、垫氧层以及所述氧化层；以所述第三芯层为掩膜刻蚀所述刻蚀阻挡层和所述第二初始芯层以使所述第三芯层的图形转移至所述第二初始芯层，所述第二初始芯层形成图形化的第二芯层，形成图形化的第二芯层过程中，去除所述第三芯层和所述刻蚀阻挡层。首先，所述垫氧层位于所述第三初始芯层与所述掩蔽层之间，垫氧层可以缓解掩蔽层和第三初始芯层之间的应力；其次，在去除氧化层的过程中，所述刻蚀阻挡层可以对第二初始芯层起到保护作用；再次，由于热氧化是逐原子层进行的，采用热氧化处理方式得到的第三芯层的界面具有原子级别的粗糙度，因此，第三芯层的粗糙度低，以所述图形化的第三芯层为掩膜刻蚀所述刻蚀阻挡层和所述第二初始芯层使所述第三芯层的图形转移至所述第二初始芯层，因此形成的第二芯层的粗糙度低，由此形成的波导的光学损耗低，也使得第二初始芯层的材料的选择范围广。综上，所述波导的制备方法工艺简单且形成的波导粗糙度和光学损耗低。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的波导的制备方法的流程图；
图2－图11为本发明一实施例提供的波导的制备方法的过程结构示意图；
图12为本发明一实施例提供的波导的制备方法的流程图；
图13－图22为本发明另一实施例提供的波导的制备方法的过程结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
为了提供一种工艺过程简单，与标准微制造工艺兼容的锥形光波导制备方法，本发明通过在波导芯层上方制作横向尺寸逐渐减小的掩蔽层，对掩蔽层下的波导芯层的部分热氧化处理形成横向和竖向尺寸逐渐减小的锥形结构。利用本发明提供的波导制备方法，可以利用传统光刻技术制备得到锥形结构的Si或SiC波导以及锥形结构的Si3N4、AlN、Al2O3等材料波导，不仅工艺简单，而且具有较低损耗。
本发明的主要发明构思如下：
在波导芯层上方制作横向尺寸逐渐减小的掩蔽层(当掩蔽层的横向尺寸线性减小时，图形化后的掩蔽层为锥形；当掩蔽层的横向尺寸非线性减小时，图形化后的掩蔽层为具有内凹弧线的锥形)，在掩蔽层热氧化掩蔽作用下，对掩蔽层下的波导芯层的部分热氧化，并通过控制热氧化处理的时间来控制部分热氧化的程度，从而形成横向和竖向尺寸逐渐减小的锥形结构，还可以继续形成截面为非矩形的条形结构的波导，利用本发明形成的锥形结构以及条形结构可分别作为锥形波导(耦合器、模式转换器等)和条形波导。上述方法使用传统光刻工艺，工艺过程简单，与标准微制造工艺兼容，可同时制作与锥形光波导相连的、截面为非矩形的条形光波导，当Si或SiC作为波导芯材料时，上下包覆层均为热氧化SiO2，具有较低的吸收损耗。当Si或SiC作为波导芯材料时，锥形波导的侧壁、坡面均由热氧化过程形成，具有较低的粗糙度，锥形波导的横向和竖向尺寸均匀渐变，无明显台阶，光学损耗低。
基于相同的发明构思，本发明还提供另一种锥形波导制备方法，先通过上述方法制备得到锥形结构的掩膜，再以锥形结构为掩膜刻蚀下方波导芯材料，将上述锥形结构转刻到波导芯层，从而制备得到锥形波导，上述方法使用传统光刻工艺，工艺过程简单，与标准微制造工艺兼容，当Si3N4、AlN、Al2O3作为波导芯材料时，以上述Si或SiC锥形结构为掩膜刻蚀波导芯材料，可以制作侧壁、坡面粗糙度低其他波导芯材料、光学损耗小的锥形波导和与锥形光波导相连的、截面为非矩形的条形光波导。
综上，本发明提供的波导制备方法对波导芯材料不做限定，也可以根据不同的波导芯材料选择不同的衬底或掩蔽层材料。下面通过实施例1和实施例2对上述两种方法分别进行详细描述。
实施例1
本实施例提供一种波导的制备方法，参考图1，包括以下步骤：
步骤S11：提供半导体衬底层，半导体衬底层具有相对的第一端和第二端；
步骤S12：对半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；
步骤S13：在第一包覆层背离半导体衬底层的一侧表面形成第一初始芯层；
步骤S14：对第一初始芯层背离半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第一初始芯层形成垫氧层；
步骤S15：在部分垫氧层背离半导体衬底层的一侧表面形成图形化的掩蔽层，掩蔽层的宽度自第一端至第二端方向逐渐减小；
步骤S16：以掩蔽层为掩膜对第一初始芯层进行热氧化处理，使掩蔽层覆盖的部分第一初始芯层形成图形化的第一芯层，使掩蔽层暴露出的第一初始芯层和掩蔽层覆盖的部分第一初始芯层形成氧化层；
步骤S17：去除掩蔽层。
本实施例提供的波导的制备方法，一方面，垫氧层位于第一初始芯层与掩蔽层之间，垫氧层可以缓解掩蔽层和第一初始芯层之间的应力；另一方面，由于热氧化是逐原子层进行的，采用热氧化处理方式得到的第一芯层的界面具有原子级别的粗糙度，因此，第一芯层的粗糙度低，由此形成的波导的光学损耗低。综上，波导的制备方法工艺简单且形成的波导粗糙度和光学损耗低。
下面参考图2－图11对本实施例提供的波导的制备方法进行详细描述。
结合参考图2和图3，提供半导体衬底层1，半导体衬底层1具有相对的第一端和第二端；对半导体衬底层1的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层2；在第一包覆层2背离半导体衬底层1的一侧表面形成第一初始芯层30；对第一初始芯层30背离半导体衬底层1的一侧表面进行热氧化处理，使部分厚度的第一初始芯层形成垫氧层4；在部分垫氧层4背离半导体衬底层1的一侧表面形成图形化的掩蔽层5，掩蔽层5的宽度自第一端至第二端方向逐渐减小。其中，前述的热氧化处理可以是干法热氧化处理。
在一个实施例中，半导体衬底层1的材料包括硅。
在一个实施例中，第一初始芯层30的材料包括碳化硅或者硅；在其他实施例中，第一初始芯层的材料还可以包括其他在进行热氧化处理之后可以反应形成二氧化硅的材料。
本实施例中的半导体衬底层、第一包覆层2和第一初始芯层30的结构可以用SOI衬底代替，在其他实施例中，还可以采用碳化硅半导体层通过二氧化硅半导体层键合至硅半导体衬底层的结构代替，或者采用硅半导体层通过二氧化硅半导体层键合至硅半导体衬底层的结构代替。
在一个实施例中，对半导体衬底层1的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层2，形成的第一包覆层2的材料包括二氧化硅，垫氧层4的材料包括二氧化硅。
在一个实施例中，第一包覆层2的厚度为1μm－20μm，例如3μm、10μm或者15μm。
在一个实施例中，对第一初始芯层30背离半导体衬底层1的一侧表面进行热氧化处理之后，第一初始芯层30的厚度为0.5μm－10μm，例如1μm、3μm、5μm或者8μm。
在一个实施例中，垫氧层4的厚度为10nm－100nm，例如30nm、50nm、60nm或者80nm。在形成掩蔽层5的过程中，垫氧层4可以缓解掩蔽层对第一初始芯层产生的应力。若垫氧层的厚度小于10nm，则垫氧层起到缓解掩蔽层对第一初始芯层产生的应力的效果不明显，若垫氧层的厚度大于100nm，则垫氧层的厚度过厚，增加了制备波导的时间。
在一个实施例中，在部分垫氧层4背离半导体衬底层1的一侧表面形成掩蔽层5的步骤包括：在垫氧层4背离半导体衬底层1的一侧表面形成初始掩蔽层，对初始掩蔽层进行图形化处理，使初始掩蔽层形成掩蔽层。
在一个实施例中，掩蔽层5的材料包括氮化硅，在其他实施例中，掩蔽层的材料还可以包括其他可以阻挡氧气扩散的材料。
在一个实施例中，掩蔽层5的厚度为50nm－500nm；例如150nm、200nm、350nm或者450nm，需要说明的是，掩蔽层的厚度根据热氧化工艺条件和时间确定。
结合参考图4、图5、图6、图7和图8，以掩蔽层5为掩膜对第一初始芯层30进行热氧化处理，使掩蔽层5覆盖的部分第一初始芯层形成图形化的第一芯层3，使掩蔽层暴露出的第一初始芯层和掩蔽层覆盖的部分第一初始芯层形成氧化层31，以掩蔽层5为掩膜对第一初始芯层30进行热氧化处理的过程中，对掩蔽层5暴露出的第一初始芯层30和掩蔽层5覆盖的部分第一初始芯层进行热氧化处理以使第一初始芯层30形成呈三维锥形结构的第一芯层，在垂直于第一端至第二端的方向上，所述第一芯层3的厚度自中间区域向边缘区域逐渐降低。
在一个实施例中，掩蔽层5包括一个或者若干个依次连接的掩蔽子单元层，若干个掩蔽子单元层的排布方向垂直于第一端至第二端的方向；参考图3，掩蔽子单元层自第一端至第二端方向包括依次连接的第一区51、第二区52和第三区53，自第一区51至第三区53方向上，第二区52的宽度呈线性递减或者非线性递减。掩蔽子单元层的图形的形状包括轴对称图形，掩蔽子单元层的图形的对称轴平行于第一端至第二端的方向。掩蔽层包括若干个依次连接的掩蔽子单元层时，若干个掩蔽子单元层的第三区依次连接。
由于采用热氧化处理的方式形成第一芯层3，随着热氧化时间的增长，掩蔽层覆盖的第一初始芯层30的边缘区域的横向氧化逐渐深入，第二区52和第三区53的掩蔽层覆盖的部分厚度的第一初始芯层30也会被热氧化形成氧化层31，由于硅层/碳化硅层的热氧化是逐原子层进行的，因此，采用热氧化处理方式得到的硅层/二氧化硅层或者碳化硅层/二氧化硅层的界面具有原子级别的粗糙度，从而使得第一芯层的侧壁以及自第一区至第三区方向上第一芯层的表面的粗糙度较低；自第一区至第三区方向上，第二区覆盖的第一芯层的厚度均匀渐变，随着第一芯层的侧壁以及自第一区至第三区方向上第一芯层的表面粗糙度的降低，使得形成的波导表面粗糙低以及光学损耗降低。
在步骤S7中，去除掩蔽层。具体的，以掩蔽层为掩膜对第一初始芯层进行热氧化处理之后，去除掩蔽层。
在一个实施例中，去除掩蔽层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺，其中，湿法刻蚀工艺的参数包括：采用的刻蚀液包括磷酸溶液，磷酸溶液的质量分数为80％－88％，例如85％，磷酸溶液的温度为140℃－200℃，例如180℃，刻蚀时间为5分钟－250分钟，例如200分钟。
在一个实施例中，去除掩蔽层之后，还包括：在第二端形成与第一芯层连接的条形波导，条形波导的宽度与朝向第二端的第一芯层的宽度相同。
结合参考图4和图9，去除掩蔽层之后，对朝向第一端的第一芯层3进行切割处理和抛光处理，切割的方向垂直于半导体衬底层1的表面，对第一芯层3进行切割处理和抛光处理的同时，对垫氧层4也进行了切割处理和抛光处理；之后，在所述垫氧层4背离半导体衬底层的一侧表面形成第二包覆层6，第二包覆层6覆盖垫氧层4和第一芯层3的侧壁以及垫氧层4的顶面。
在一个实施例中，形成第二包覆层6的工艺包括化学气相沉积工艺，如低压化学气相沉积工艺等(LPCVD)。
在一个实施例中，第二包覆层6的材料包括二氧化硅。
在一个实施例中，在形成第二包覆层6的过程中还包括对第二包覆层进行平坦化处理。
在另一个实施例中，结合参考图10和图11，在垫氧层4背离半导体衬底层1的一侧表面形成第二包覆层6，第二包覆层6覆盖垫氧层4背离第一芯层的表面；之后，参考图10，沿着切割线Y对朝向第一端的第一芯层进行切割处理和抛光处理，切割的方向垂直于半导体衬底层的表面，对第一芯层进行切割处理和抛光处理的同时，对第二包覆层6、垫氧层4、第一包覆层5和半导体衬底层4也进行了切割处理和抛光处理。对第一芯层的端面进行抛光处理，可使第一芯层端面光滑，并使得第一芯层的侧壁与半导体衬底层之间成预设角度，预设角度可以是90°。
本实施例提供的波导的制备方法，第一区和第二区对应的波导可作为锥形波导，例如耦合器、模式转换器，第三区对应的波导为条形波导。
实施例2
本实施例提供一种波导的制备方法，参考图12，包括以下步骤：
步骤S21：提供半导体衬底层，半导体衬底层具有相对的第一端和第二端；
步骤S22：对半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；
步骤S23：在第一包覆层背离半导体衬底层的一侧表面形成第二初始芯层；
步骤S24：在第二初始芯层背离半导体衬底层的一侧表面形成刻蚀阻挡层；
步骤S25：在刻蚀阻挡层背离半导体衬底层的一侧形成第三初始芯层；
步骤S26：对第三初始芯层背离半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第三初始芯层形成垫氧层；
步骤S27：在部分垫氧层背离半导体衬底层的一侧表面形成图形化的掩蔽层，掩蔽层的宽度自第一端至第二端方向逐渐减小；
步骤S28：以掩蔽层为掩膜对第三初始芯层进行热氧化处理，使掩蔽层覆盖的部分第三初始芯层形成图形化的第三芯层，使掩蔽层暴露出的第三初始芯层和掩蔽层覆盖的部分第三初始芯层形成氧化层；
步骤S29：去除掩蔽层、垫氧层以及氧化层；
步骤S210：以第三芯层为掩膜刻蚀所刻蚀阻挡层和第二初始芯层以使第三芯层的图形转移至第二初始芯层，第二初始芯层形成图形化的第二芯层，形成图形化的第二芯层过程中，去除第三芯层和刻蚀阻挡层。
本实施例提供的波导的制备方法，首先，垫氧层位于第三初始芯层与掩蔽层之间，垫氧层可以缓解掩蔽层和第三初始芯层之间的应力；其次，在去除氧化层的过程中，刻蚀阻挡层可以对第二初始芯层起到保护作用；再次，由于热氧化是逐原子层进行的，采用热氧化处理方式得到的第三芯层的界面具有原子级别的粗糙度，因此，第三芯层的粗糙度低，以图形化的第三芯层为掩膜刻蚀所述刻蚀阻挡层和第二初始芯层使第三芯层的图形转移至第二初始芯层，因此形成的第二芯层的粗糙度低，由此形成的波导的光学损耗低，也使得第二初始芯层的材料的选择范围广。综上，所述波导的制备方法工艺简单且形成的波导粗糙度和光学损耗低。
下面参考图13－图22对本实施例提供的波导的制备方法进行详细描述。
参考图13，提供半导体衬底层1，半导体衬底层1具有相对的第一端和第二端；对半导体衬底层1的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层2；在第一包覆层2背离半导体衬底层1的一侧表面形成第二初始芯层70；在第二初始芯层70背离半导体衬底层1的一侧表面形成刻蚀阻挡层8；在刻蚀阻挡层8背离半导体衬底层1的一侧形成第三初始芯层90；对第三初始芯层90背离所述半导体衬底层1的一侧表面进行热氧化处理，使部分厚度的第三初始芯层90形成垫氧层4；在部分垫氧层4背离半导体衬底层1的一侧表面形成图形化的掩蔽层5，掩蔽层5的宽度自第一端至第二端方向逐渐减小。其中，前述的热氧化处理可以是干法热氧化处理。
在一个实施例中，半导体衬底层1的材料包括硅。
在一个实施例中，对半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层2，形成的第一包覆层2的材料包括二氧化硅，垫氧层的材料包括二氧化硅。
在一个实施例中，第一包覆层2的厚度为1μm－20μm，例如3μm、10μm或者15μm。
在一个实施例中，所述第二初始芯层70的厚度为500nm－10μm，例如800nm、2μm或者8μm。
在一个实施例中，第二初始芯层70的材料包括氮化硅、氮化铝或者三氧化二铝。
在一个实施例中，第三初始芯层90的材料包括碳化硅或者硅；在其他实施例中，第三初始芯层的材料还可以包括其他在进行热氧化处理之后可以反应形成二氧化硅的材料。
在一个实施例中，对第三初始芯层90背离半导体衬底层1的一侧表面进行热氧化处理之后，第三初始芯层90的厚度为0.5μm－10μm，例如1μm、3μm、5μm或者8μm。
在一个实施例中，自第二初始芯层70至第三初始芯层90方向，刻蚀阻挡层8包括依次层叠的硅层、氮化硅层以及二氧化硅层，其中，硅层的厚度为10nm－100nm，例如30nm，氮化硅层的厚度为10nm－100nm，例如80nm，二氧化硅层的厚度为10nm－100nm，例如50nm；在其他实施例中，刻蚀阻挡层还可以包括其他在湿法刻蚀中与二氧化硅相比具有较高的选择刻蚀比且不易被氧化的材料。
在一个实施例中，垫氧层4的厚度为10nm－100nm，例如30nm、50nm、60nm或者80nm。在形成掩蔽层的过程中，垫氧层4可以缓解掩蔽层对第三初始芯层产生的应力。若垫氧层的厚度小于10nm，则垫氧层起到缓解掩蔽层对第三初始芯层产生的应力的效果不明显，若垫氧层的厚度大于100nm，则垫氧层的厚度过厚，增加了制备波导的时间。
在一个实施例中，在部分垫氧层4背离半导体衬底层的一侧表面形成掩蔽层5的步骤包括：在垫氧层背离半导体衬底层的一侧表面形成初始掩蔽层，对初始掩蔽层进行图形化处理，使初始掩蔽层形成掩蔽层。
在一个实施例中，掩蔽层5包括一个或者若干个依次连接的掩蔽子单元层，若干个掩蔽子单元层的排布方向垂直于第一端至第二端的方向；掩蔽子单元层自第一端至第二端方向包括依次连接的第一区、第二区和第三区，自第一区至第三区方向上，第二区的宽度呈线性递减或者非线性递减。掩蔽子单元层的图形的形状包括轴对称图形，掩蔽子单元层的图形的对称轴平行于第一端至第二端的方向。
在一个实施例中，掩蔽层5的材料包括氮化硅，在其他实施例中，掩蔽层的材料还可以包括其他可以阻挡氧气扩散的材料。
在一个实施例中，掩蔽层5的厚度为50nm－500nm；例如150nm、200nm、350nm或者450nm，需要说明的是，掩蔽层的厚度根据热氧化工艺条件和时间确定。
结合参考图14、图15、图16，图17以及图18，以掩蔽层5为掩膜对第三初始芯层100进行热氧化处理，使掩蔽层5覆盖的部分第三初始芯层100形成图形化的第三芯层10，使掩蔽层5暴露出的第三初始芯层100和掩蔽层5覆盖的部分第三初始芯层100形成氧化层101。以掩蔽层5为掩膜对所述第三初始芯层90进行热氧化处理的过程中，对掩蔽层暴露出的第三初始芯层90和掩蔽层5覆盖的部分第三初始芯层100进行热氧化处理以使第三初始芯层90形成呈三维锥形结构的第三芯层10，在垂直于第一端至第二端的方向上，第三芯层10的厚度自中间区域向边缘区域逐渐降低。
由于采用热氧化处理的方式形成第三芯层10，随着热氧化时间的增长，掩蔽层覆盖的第三初始芯层的边缘区域的横向氧化逐渐深入，第二区和第三区的掩蔽层覆盖的部分厚度的第三初始芯层也会被热氧化形成氧化层，由于硅层/碳化硅层的热氧化是逐原子层进行的，因此，采用热氧化处理方式得到的硅层/二氧化硅层或者碳化硅层/二氧化硅层的界面具有原子级别的粗糙度，从而使得第三芯层的侧壁以及自第一区至第三区方向上第三芯层的表面的粗糙度较低；自第一区至第三区方向上，第二区覆盖的第三芯层的厚度均匀渐变，随着第三芯层的侧壁以及自第一区至第三区方向上第三芯层的表面粗糙度的降低，使得形成的波导表面粗糙低以及光学损耗降低。
参考图19，去除掩蔽层5、垫氧层4以及氧化层101。具体的，以掩蔽层为掩膜对第三初始芯层进行热氧化处理之后，去除掩蔽层、垫氧层以及氧化层。
在一个实施例中，去除掩蔽层5、垫氧层4以及氧化层101的工艺包括干法刻蚀工艺或者湿法刻蚀工艺，其中，湿法刻蚀工艺的参数包括：采用的刻蚀液包括氢氟酸(HF)溶液，氢氟酸溶液的质量分数为20％－30％，例如24.9％，刻蚀液的温度为18℃－22℃，例如20℃，刻蚀的时间为2min－60min，例如30min。
结合参考图19和图20，以第三芯层10为掩膜刻蚀所述刻蚀阻挡层8和第二初始芯层70以使第三芯层10的图形转移至第二初始芯层70，第二初始芯层70形成图形化的第二芯层7，形成图形化的第二芯层过程中，去除第三芯层10和刻蚀阻挡层8。
在一个实施例中，去除图形化的第三芯层10和刻蚀阻挡层8的步骤包括：同时对第三芯层10、刻蚀阻挡层8、第二初始芯层70向下刻蚀，直至刻蚀阻挡层、第三芯层被耗尽，得到图20中示出的结果。
在一个实施例中，使第三芯层10的图形转移至第二初始芯层形成图形化的第二芯层7的工艺包括：离子束刻蚀工艺。
在一个实施例中，形成图形化的第二芯层7之后，还包括：在第二端形成与第二芯层7连接的条形波导，条形波导的宽度与朝向第二端的第二芯层7的宽度相同。
参考图21，形成图形化的第二芯层7之后，对朝向第一端的第二芯层7进行切割处理和抛光处理，切割的方向垂直于半导体衬底层1的表面，对第二芯层7进行切割处理和抛光处理的同时，对第一包覆层2和半导体衬底层1也进行了切割处理和抛光处理；之后，在第二芯层7背离半导体衬底层1的一侧表面形成第二包覆层9，第二包覆层9覆盖第二芯层7的侧壁和顶面。
在一个实施例中，形成第二包覆层9的工艺包括化学气相沉积工艺，如低压化学气相沉积工艺等(LPCVD)。
在一个实施例中，第二包覆层9的材料包括二氧化硅。
在一个实施例中，在形成第二包覆层9的过程中还包括对第二包覆层进行平坦化处理。
在另一个实施例中，参考图22，对朝向第一端的第二芯层7进行切割处理和抛光处理，切割的方向垂直于半导体衬底层1的表面；之后，在第二芯层7背离半导体衬底层1的一侧表面形成第二包覆层9，第二包覆层9覆盖第二芯层7的侧壁和顶面。对第二芯层7的端面进行抛光处理，可使第二芯层7端面光滑，并使得第二芯层的侧壁与半导体衬底层之间成预设角度，预设角度可以是90°。
本实施例提供的波导的制备方法，第一区和第二区对应的波导可作为锥形波导，例如耦合器、模式转换器，第三区对应的波导为条形波导。
关于本实施例与前一实施例相同的部分不再详述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种波导的制备方法，其特征在于，包括：
提供半导体衬底层，所述半导体衬底层具有相对的第一端和第二端；
对所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；
在所述第一包覆层背离所述半导体衬底层的一侧表面形成第一初始芯层；
对所述第一初始芯层背离所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第一初始芯层形成垫氧层；
在部分所述垫氧层背离所述半导体衬底层的一侧表面形成图形化的掩蔽层，所述掩蔽层的宽度自第一端至第二端方向逐渐减小；
以所述掩蔽层为掩膜对所述第一初始芯层进行热氧化处理，使所述掩蔽层覆盖的部分第一初始芯层形成图形化的第一芯层，使所述掩蔽层暴露出的第一初始芯层和所述掩蔽层覆盖的部分第一初始芯层形成氧化层；
去除所述掩蔽层。
2.根据权利要求1所述的波导的制备方法，其特征在于，以所述掩蔽层为掩膜对所述第一初始芯层进行热氧化处理的过程中，对所述掩蔽层暴露出的第一初始芯层和所述掩蔽层覆盖的部分第一初始芯层进行热氧化处理以使第一初始芯层形成呈三维锥形结构的第一芯层，在垂直于第一端至第二端的方向上，所述第一芯层的厚度自中间区域向边缘区域逐渐降低。
3.根据权利要求1所述的波导的制备方法，其特征在于，去除所述掩蔽层之后，还包括：在所述第二端形成与所述第一芯层连接的条形波导，所述条形波导的宽度与朝向所述第二端的第一芯层的宽度相同；
去除所述掩蔽层之后，还包括：在所述垫氧层背离所述半导体衬底层的一侧表面形成第二包覆层；
对朝向所述第一端的第一芯层进行切割处理和抛光处理，切割的方向垂直于所述半导体衬底层的表面。
4.根据权利要求1所述的波导的制备方法，其特征在于，所述掩蔽层包括一个或者若干个依次连接的掩蔽子单元层，若干个掩蔽子单元层的排布方向垂直于第一端至第二端的方向；
所述掩蔽子单元层自第一端至第二端方向包括依次连接的第一区、第二区和第三区，自所述第一区至所述第三区方向上，所述第二区的宽度呈线性递减或者非线性递减。
5.一种波导的制备方法，其特征在于，包括：
提供半导体衬底层，所述半导体衬底层具有相对的第一端和第二端；
对所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的半导体衬底层形成第一包覆层；
在所述第一包覆层背离所述半导体衬底层的一侧表面形成第二初始芯层；
在所述第二初始芯层背离所述半导体衬底层的一侧表面形成刻蚀阻挡层；在所述刻蚀阻挡层背离所述半导体衬底层的一侧形成第三初始芯层
对所述第三初始芯层背离所述半导体衬底层的一侧表面进行热氧化处理，使部分厚度的第三初始芯层形成垫氧层；
在部分所述垫氧层背离所述半导体衬底层的一侧表面形成图形化的掩蔽层，所述掩蔽层的宽度自第一端至第二端方向逐渐减小；
以所述掩蔽层为掩膜对所述第三初始芯层进行热氧化处理，使所述掩蔽层覆盖的部分第三初始芯层形成图形化的第三芯层，使所述掩蔽层暴露出的第三初始芯层和所述掩蔽层覆盖的部分第三初始芯层形成氧化层；
去除所述掩蔽层、垫氧层以及所述氧化层；
以所述第三芯层为掩膜刻蚀所述刻蚀阻挡层和所述第二初始芯层以使所述第三芯层的图形转移至所述第二初始芯层，所述第二初始芯层形成图形化的第二芯层，形成图形化的第二芯层过程中，去除所述第三芯层和所述刻蚀阻挡层。
6.根据权利要求5所述的波导的制备方法，其特征在于，以所述掩蔽层为掩膜对所述第三初始芯层进行热氧化处理的过程中，对所述掩蔽层暴露出的第三初始芯层和所述掩蔽层覆盖的部分第三初始芯层进行热氧化处理以使第三初始芯层形成呈三维锥形结构的第三芯层，在垂直于第一端至第二端的方向上，所述第三芯层的厚度自中间区域向边缘区域逐渐降低。
7.根据权利要求5所述的波导的制备方法，其特征在于，去除所述掩蔽层、垫氧层以及所述氧化层之后，还包括：在所述第二端形成与所述第二芯层连接的条形波导，所述条形波导的宽度与朝向所述第二端的第二芯层的宽度相同。
8.根据权利要求5所述的波导的制备方法，其特征在于，去除所述掩蔽层、垫氧层以及所述氧化层之后，还包括：在所述第二芯层背离所述半导体衬底层的一侧表面形成第二包覆层；
对朝向所述第一端的第二芯层进行切割处理和抛光处理，切割的方向垂直于所述半导体衬底层的表面。
9.根据权利要求5所述的波导的制备方法，其特征在于，自所述第二初始芯层至所述第三初始芯层方向，所述刻蚀阻挡层包括依次层叠的硅层、氮化硅层以及二氧化硅层。
10.根据权利要求5所述的波导的制备方法，其特征在于，所述掩蔽层包括一个或者若干个依次连接的掩蔽子单元层，若干个掩蔽子单元层的排布方向垂直于第一端至第二端的方向；
所述掩蔽子单元层自第一端至第二端方向包括依次连接的第一区、第二区和第三区，自所述第一区至所述第三区方向上，所述第二区的宽度呈线性递减或者非线性递减。
CN202311288357.XA 2023-09-28 2023-09-28 一种波导的制备方法 Pending CN117434648A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311288357.XA CN117434648A (zh) 2023-09-28 2023-09-28 一种波导的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311288357.XA CN117434648A (zh) 2023-09-28 2023-09-28 一种波导的制备方法

Publications (1)

Publication Number Publication Date
CN117434648A true CN117434648A (zh) 2024-01-23

Family

ID=89557426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311288357.XA Pending CN117434648A (zh) 2023-09-28 2023-09-28 一种波导的制备方法

Country Status (1)

Country Link
CN (1) CN117434648A (zh)

Similar Documents

Publication Publication Date Title
US7738753B2 (en) CMOS compatible integrated dielectric optical waveguide coupler and fabrication
US7248773B2 (en) Method to trim and smooth high index contrast waveguide structures
US8126301B2 (en) Optical waveguide and method for producing the same
US9568674B2 (en) Photonic device structure and method of manufacture
JP2001021744A (ja) 光導波路基板の製造方法
JP6372112B2 (ja) 半導体光導波路素子を作製する方法
EP1761812A1 (en) Method for making an optical waveguide assembly with integral alignment features
EP3035092B1 (en) Integrated semiconductor optical coupler.
CN109003935A (zh) 半导体器件及其制造方法
CN113176630B (zh) 平滑波导结构和制造方法
CN113156583A (zh) 光学器件和制造光学器件的方法
EP0784216A2 (en) Method of manufacturing an optical device with a groove accurately formed
JP2000304956A (ja) 光導波路装置の製造方法および光導波路装置
US20220043203A1 (en) Photonic chip and method of manufacture
CN117434648A (zh) 一种波导的制备方法
JP3890046B2 (ja) 平面回路型光学素子の製造方法
KR100678979B1 (ko) 테이퍼형 광도파로의 제조 방법
US20030098289A1 (en) Forming an optical mode transformer
CN114895401B (zh) 一种硅光子芯片光耦合结构及其制造方法
US6153482A (en) Method for fabricating LOCOS isolation having a planar surface which includes having the polish stop layer at a lower level than the LOCOS formation
WO2004008203A1 (en) Planar waveguide with tapered region
KR100635882B1 (ko) 광도파로 및 광도파로의 테이퍼 형성 방법
JPH05224055A (ja) 導波路作製方法
JPH04181755A (ja) 誘電体分離基板及びその製造方法
JPH03268444A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination