JP5129234B2 - プラズマ処理装置 - Google Patents

プラズマ処理装置 Download PDF

Info

Publication number
JP5129234B2
JP5129234B2 JP2009502581A JP2009502581A JP5129234B2 JP 5129234 B2 JP5129234 B2 JP 5129234B2 JP 2009502581 A JP2009502581 A JP 2009502581A JP 2009502581 A JP2009502581 A JP 2009502581A JP 5129234 B2 JP5129234 B2 JP 5129234B2
Authority
JP
Japan
Prior art keywords
workpiece
mounting table
pressing member
processed
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009502581A
Other languages
English (en)
Other versions
JPWO2008108349A1 (ja
Inventor
祐士 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2009502581A priority Critical patent/JP5129234B2/ja
Publication of JPWO2008108349A1 publication Critical patent/JPWO2008108349A1/ja
Application granted granted Critical
Publication of JP5129234B2 publication Critical patent/JP5129234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、基板等の被処理物表面への薄膜形成や表面改質などの各種プラズマ処理において、被処理物表面に生じるアーク現象を抑制することができるプラズマ処理装置に関する。
従来、例えばディスク状記録媒体の記録層等の各種膜に、スパッタ装置が用いられている。ディスク状記録媒体は、その中央と外周部分に膜が形成されない非成膜エリアがあり、そのため、スパッタ成膜時には、その非成膜エリアを覆う押さえ部材(マスク)が用いられる(例えば、特許文献1参照)。
図7に、押さえ部材(マスク)を用いたスパッタ成膜装置の従来例の構成を模式的に表す。なお、図7に図示する押さえ部材は、被処理物(ディスク状記録媒体)9の外周部分を覆う押さえ部材(アウターマスク)13であり、被処理物(ディスク状記録媒体)9の中央部を覆う押さえ部材(センターマスク)は省略している。
被処理物9は載置台1に保持され、被処理物9の被処理面は、バッキングプレート7に保持されたターゲット5に対向される。ターゲット5と載置台1との間の処理空間6の周囲を囲むように、グランドに接続されたアノード体として例えばチャンバ21が設けられている。アノード体21の内側にはリング状の押さえ部材13が設けられている。この押さえ部材13の外周側の端部はアノード体21に接しており、押さえ部材13の内周側の端部は、被処理物9の外周側の非成膜領域に接してその非成膜領域を覆っている。
処理空間6内を減圧しスパッタガスを導入して、電源23からターゲット5に高周波電圧を印加すると、処理空間6にプラズマが発生し、ターゲット5からスパッタされた粒子が被処理物9表面に付着堆積する。このとき、処理空間6に生じた電荷はアノード体21に飛び込んでグランドに流れる。また、被処理物9の表面に導体膜が形成され、被処理物9表面が導電性を有すると、処理空間6中の電荷が被処理物9表面にも飛び込む。その場合、被処理物9の表面から、その表面に接している導電性の押さえ部材13側に向けて電流が流れる。すなわち、被処理物9表面から、押さえ部材13、アノード体21を介してグランドに電流が流れる経路が形成される。
被処理物9表面と押さえ部材13との間を電流が流れると、被処理物9表面に損傷が生じる場合がある。特に、被処理物9表面に形成された導体膜が薄いと、被処理物9表面を流れる電流が微弱でも膜の欠けや孔があくなどの損傷が生じやすい。
押さえ部材13の内周側端部と外周側端部との間に絶縁体を介在させて、被処理物9に接触する押さえ部材内周端部を電気的に浮遊させることによって、被処理物9から押さえ部材13を介してグランドに流れる電流を抑えることが従来行われてはいるが、電源23から印加される電圧が高周波電圧であると、絶縁体を隔てて対向する押さえ部材内周端部と外周側端部との間がコンデンサとして機能し、被処理物9から押さえ部材13側に電流が流れてしまう。
特開平5−78833号公報
本発明は、押さえ部材が被処理物表面に対して電気的に接触する場合において、被処理物から押さえ部材側に流れる電流を抑制して、被処理物に損傷が生じるのを抑制するプラズマ処理装置を提供する。
本発明の一態様によれば、グランドに接続され、被処理物を載置可能な載置台と、前記被処理物に対向して設けられ、前記被処理物との間に形成される処理空間にプラズマを発生させる電圧が印加されるカソード体と、前記処理空間の周囲を囲んで設けられ、グランドに接続されたアノード体と、前記被処理物の非処理領域に接触して前記非処理領域を覆う内側端部と、前記アノード体に接して設けられた外側端部とを有する押さえ部材と、を備え、前記カソード体には高周波電圧が印加され、前記載置台とグランドとの間に、前記被処理物と前記載置台との間の静電容量成分に対して直列に接続され、前記高周波電圧の周波数において前記静電容量成分と直列共振するリアクタンスを設け、前記被処理物から前記押さえ部材を介してグランドに流れる電流の経路のインピーダンスよりも、前記被処理物から前記載置台を介してグランドに流れる電流の経路のインピーダンスを小さくしたことを特徴とするプラズマ処理装置が提供される。
本発明の実施形態に係るプラズマ処理装置の概略構成を表す模式図。 同実施形態に係るプラズマ処理装置における載置台付近のさらに詳細な構造を表す模式図。 図2に示す状態からシャフトが下降して、被処理物が処理空間に臨む処理位置から回転テーブル側に移動した状態を表す模式図。 図2における要部の拡大図。 本実施形態に係るプラズマ処理装置に存在する静電容量成分を表す等価回路図。 被処理物としてのディスク状記録媒体の断面構造の一例を表す模式図。 従来例の、スパッタ成膜装置の構成を例示する模式図。
符号の説明
1 載置台
3 カソード体
5 ターゲット
6 処理空間
7 バッキングプレート
9 被処理物
11 コイル
13 押さえ部材(アウターマスク)
15 押さえ部材の内側端部
17 押さえ部材の外側端部
19 絶縁体
20 隙間
21 アノード体
23 電源
25 センターマスク
27 シャフト
31 回転テーブル
以下、図面を参照し、本発明の実施形態について説明する。
図1は、本実施形態に係るプラズマ処理装置の概略構成を表す模式図である。本実施形態では、被処理物として例えばディスク状記録媒体に対して、スパッタ成膜を行うスパッタ装置をプラズマ処理装置の一例に挙げて説明する。
本実施形態に係るプラズマ処理装置は、主として、載置台1と、カソード体3と、アノード体21と、押さえ部材(アウターマスク)13と、コイル11とを備える。
ディスク状の被処理物9は、その被処理面(スパッタ成膜を受ける面)を処理空間6に臨ませて載置台1に載置される。載置台1は、金属材料などの導電性を有する材料からなり、グランドに接続されている。
カソード体3は、載置台1(これに載置された被処理物9)に対向して設けられたターゲット5と、これを保持するバッキングプレート7などからなる。スパッタ成膜時、カソード体3には、電源23から高周波電圧が印加される。
載置台1とカソード体3との間の空間の周囲を囲むように、グランドに接続されたアノード体21が設けられている。アノード体21は、例えばチャンバーである。または、チャンバーの内側に、チャンバーとは別体にリング状のアノード体を設けてもよい。載置台1(これに載置された被処理物9)、カソード体3およびアノード体21によって囲まれて処理空間6が形成され、その処理空間6内が所定ガス雰囲気の所定減圧下にされた状態でカソード体3に高周波電圧が印加されると、処理空間6にプラズマが発生する。
アノード体21の内側には、リング状の押さえ部材(アウターマスク)13が設けられている。押さえ部材13は、隙間20を隔てて設けられた外周側の外側端部17と、内周側の内側端部15とを有する。
外側端部17は、アノード体21に接して設けられグランドに接続されている。内側端部15の内周側の先端部は、載置台1に載置された被処理物9の被処理面における最外周面に位置する非成膜領域(非処理領域)に接触してその非成膜領域を覆っている。隙間20によって、内側端部15と外側端部17とが絶縁分離され、これによって、内側端部15は電気的に浮遊した状態となっている。
載置台1とグランドとの間に、コイル11が設けられており、このコイル11は、被処理物9の表面(導体膜)と、載置台1との間に存在する静電容量成分に対して直列に接続されている。
本実施形態に係るプラズマ処理装置(スパッタ成膜装置)のさらに詳細な構造を図2及び図2における要部拡大図である図4に示す。なお、図2、4において、図1と同じ構成要素には同一の符号を付している。
載置台1は断面凹状に形成され、被処理物9の最外周部は、載置台1の外周側の側壁部上端面1aと、押さえ部材13の内側端部15の先端部下面との間に挟まれて保持されている。したがって、被処理物9は、最外周部以外の部分は載置台1に接触しておらず、載置台1との接触により受ける汚れや傷が記録層形成エリアにおよぶのを防ぐことができる。
押さえ部材13の外側端部17の一部と、内側端部15の一部とは、絶縁体19を介在させて上下方向に重ねられ、さらに絶縁体19より内側の部分における外側端部17と内側端部15との間には隙間20が形成されているため、外側端部17と内側端部15とは互いに接触せず、電気的に絶縁分離されている。
外側端部17と内側端部15との間の隙間20の大きさは、処理時に処理空間6を飛翔し押さえ部材13表面に堆積し得る粒子(本実施形態の場合ターゲット5からスパッタされた粒子)の自由行程距離以下となっている。これにより、その粒子は隙間20に入り込み難く、図4に示すように、押さえ部材13の外側端部17及び内側端部15の表面上に堆積する堆積物100が外側端部17及び内側端部15の表面上でつながって形成されない。この結果、堆積物100によって外側端部17と内側端部15とが短絡してしまうのを防止でき、被処理物9表面から押さえ部材13表面を伝ってアノード体21及びグランドに流れるアーク電流を抑制できる。
載置台1は、載置台1の中心の下方に延在するシャフト27に支持されている。載置台1の下方には、段付き孔33を有する回転テーブル31が設けられ、その段付き孔33の中央に軸受39が取り付けられている。シャフト27は、軸受39に対して上下動可能に軸受39を貫通している。
載置台1の裏側におけるシャフト27の周囲には載置台押さえ35がシャフト27から径外方に延出して設けられている。この載置台押さえ35によって、載置台1は下方から支えられる。
シャフト27の先端部27aは、載置台1を貫通して載置台1の上方に突き出ており、その先端部27aに、被処理物9(ディスク状記録媒体)の中央孔が嵌合する。ターゲット5の中央部には、下方に垂下してセンターマスク25が取り付けられている。スパッタ成膜時、センターマスク25は、被処理物9の中央孔及びその周辺の非成膜領域を覆う。
載置台1における外周側の裏面と、段付き孔33における外周側部分37との間には、複数のコイル11が設けられている。コイル11は、載置台1裏面と、段付き孔33の外周側部分37との間で伸縮自在なコイルバネである。
被処理物9は、シャフト27の上下動と、回転中心がシャフト27から偏心した位置にある回転テーブル31の回転によって、外部の搬送機構と、処理空間6に臨む処理位置(図2の状態)との間を移動可能となっている。
処理が終了した被処理物9を搬出するときには、図3に表すようシャフト27が下降して載置台1ごと被処理物9が処理位置から回転テーブル31まで移動される。その状態で、回転テーブル31が回転することで、処理済みの被処理物9が処理空間6の下方に対向する位置から外れて外部の搬送機構に受け渡され、同時に、未処理の被処理物9を保持した他の載置台1が処理空間6の下方に対向する位置にまで移動される。そして、シャフト27が上昇することで、未処理の被処理物9が図2に表す処理位置まで移動する。コイル11は伸縮自在であり、シャフト27の上下動に追従して伸縮してシャフト27の上下動を妨げない。
本実施形態における被処理物9は、例えば樹脂材料からなる基板上に導体膜が形成され、さらに被処理物9の裏面と載置台1の底面との間には隙間が形成されているので、被処理面に形成された導体膜と、導電性を有する載置台1とが誘電体を挟んで対向する構造となっており、導体膜と載置台1との間には静電容量成分が存在する。コイル11は、その静電容量成分に対して直列に接続されている。回転テーブル31はグランドに接続され、よって、コイル11の下端はグランドに接続されている。
その他、本実施形態に係るプラズマ処理装置(スパッタ成膜装置)には、様々な静電容量成分が存在する。これを等価回路で示すと、図5のようになる。
図5において、Cs/cは、スパッタチャンバー(処理空間6)の静電容量を表し、被処理物9から載置台1を介してグランドに流れる電流バイパス経路を考える上では関係ないので無視することにする。押さえ部材13は、いずれも導電性を有する内側端部15と外側端部17とが隙間20を挟む構造であるので、これにも静電容量が存在し、その静電容量をCmとする。Zmは、被処理物9表面(導体膜)から押さえ部材13を介してアノード体21に流れる電流経路のインピーダンスを表す。Chは、被処理物9表面の導体膜と載置台1との間の前述した静電容量を表す。Lは、載置台1とグランドとの間に設けられたコイル11のインダクタンスを表す。Zhは、ChとLとの直列回路、すなわち被処理物9表面の導体膜から載置台1及びコイル11を介してグランドに流れる電流経路のインピーダンスを表す。Csは、チャンバー(処理空間6)とシャフト27との間における静電容量を表し、Zsは、チャンバーから載置台押さえ35を介してシャフト27に流れる電流経路のインピーダンスを表す。
現状の設計において、インピーダンスZsは、十分に大きく、したがって、インピーダンスZhをインピーダンスZmよりも小さくすれば、被処理物9表面から載置台1側に電流を流れやすくでき、被処理物9表面から押さえ部材13側に流れる電流を抑えて、被処理物9の損傷を抑制できる。
インピーダンスZhを低減するべく、本実施形態では、載置台1とグランドとの間に、被処理物9と載置台1との間の静電容量成分Chに対して直列に接続されたコイル11を設けて、LC共振を起こさせている。
すなわち、インピーダンスZhは、抵抗成分を無視すると、Zh=j[ωL−(1/ωCh)](j=ルート(−1))で表される。インピーダンスZhを低減するにはChとLの少なくともいずれかを調整すればよいが、Chの変更には被処理物9や装置構成の設計変更が必要であり、一般にChの調整は難しい。また、被処理物9と載置台1との間の隙間を小さくすれば、これに反比例してChは大きくなる。Chが大きくなれば、インピーダンスZhは小さくなる。しかし、被処理物9に対する汚れや傷を防止する観点から被処理物9と載置台1との間の隙間を小さくするのには制限があり、この隙間を縮めることによるインピーダンスZhの低減には限界がある。
そこで、本実施形態では、被処理物9表面から載置台1を介してグランドに流れる電流経路に前述したコイル11を設けることにより、そのコイルのインダクタンスLの調整によって、実質、Chに依存せずに、インピーダンスZhの低減が容易に行える。
例えば、本実施形態では、コイル11は銅板を加工してなり、その板厚、板幅、内径、外径、高さ、巻き数等を最適に設計することにより、インピーダンスZhを、押さえ部材13側のインピーダンスZmよりも小さくすることが可能である。
インピーダンスZhが、インピーダンスZmよりも小さくなることで、スパッタ成膜処理時に、処理空間6内の電荷が被処理物9表面の導体膜に飛び込んだ場合に、載置台1側に電流が流れやすくなり、被処理物9表面から押さえ部材13側に流れる電流を抑制できる。
被処理物9から載置台1方向に電流が流れる場合、被処理物9からその表面の最外周部に接触している押さえ部材13に電流が流れる場合に比べて、単位面積当たりの電流が小さく、被処理物9表面はダメージを受けにくい。
前述したように、被処理物9と載置台1との間の隙間を小さくすることによっても、インピーダンスZhの低減が図れる。この効果を検証するために行った実験結果を表1に表す。
Figure 0005129234
表1中の項目「押さえ部材」における、「一体型(導通)」は、前述した押さえ部材13において絶縁体19及び隙間20を設けずに、内側端部15と外側端部17とが導通した条件を表す。「分割型(絶縁)」は、内側端部15と外側端部17との間に絶縁体19及び隙間20が介在され、内側端部15が電気的に浮遊した条件を表す。
項目「載置台導通」における、「なし(絶縁)」は載置台押さえ35を絶縁体(例えばフッ素樹脂)から構成して、載置台1側からシャフト27の下方に向けて電流が流れにくくした条件を表し、「あり(導通)」は載置台押さえ35を導電体(例えばアルミニウム)から構成して、載置台1側からシャフト27の下方に向けて電流が流れ易くした条件を表す。
項目「被処理物裏面隙間」における数値は、被処理物9の裏面と、載置台1の底面との間の隙間の大きさ(mm)を表す。
項目「被処理物損傷率」における分母は、各実験例1〜4における実験回数(後述する1回あたり同条件で、スパッタ成膜処理を行った回数)を表し、分子は分母の回数のうち被処理物9表面に損傷(膜の欠けや孔あき)が確認された回数を表す。
被処理物9としては、図6に表すように、ポリカーボネートからなる基板101(厚さ1.1mm)上に反射層としてAg膜102(厚さ約150nm)が形成され、そのAg膜102の上にエッジカットされた記録層103が形成されたものを用い、その上に記録層103を覆う保護膜104(ZnSSiO膜;厚さ約25nm)を、ZnSSiOからなるターゲット5を用いてマグネトロンスパッタ法により形成する処理を行った。高周波電源23のパワーは3.0(kW)、1回あたりの処理時間は2.5秒であり、スパッタガスとしてアルゴンガスを流量15.9(sccm)で処理空間6内に導入し、その圧力を0.25(Pa)とした。
表1の結果より、押さえ部材13を絶縁分離しなかった実験例1の場合には、被処理物9表面から押さえ部材13側に流れる電流が大きくなって、すべてのスパッタ処理において被処理物9に損傷が生じた。実験例1に対して、押さえ部材13を絶縁分離して、被処理物9に接触する内側端部15を電気的に浮遊させた条件で行った実験例2では、実験例1に比べて被処理物9の損傷が生じた回数を6割程度に抑えることができた。
実験例2に対して、載置台押さえ35の材料を変えた(絶縁体から導電体に変えた)実験例3では、被処理物9からシャフト27方向へ流れる電流を増大させることができ、その分、被処理物9から押さえ部材13側に流れる電流を抑えて、実験例2よりも被処理物9の損傷率を低減できている。なお、この実験においては、前述したコイル11を設けず、すなわちコイル11を介してグランドに流れる電流バイパス経路がない条件での結果である。シャフト27に電流が流れるとシャフト27の回転を円滑にするためのグリースが焼ける等の不具合を生じる可能性がある。コイル11を設けた場合においては、コイル11を介した電流バイパス経路が形成されることで押さえ部材13側への電流を抑制できるので、載置台押さえ35を絶縁物から構成してシャフト27には電流が流れないようにすることが望ましい。
実験例3に対して、被処理物9と載置台1との間の隙間を半分に縮めた実験例4では、被処理物9の損傷率が約8.7%と、実験例3の27%に対して大幅に低減できている。
以上説明した実験においては前述したコイル11は設けていないが、そのコイル11を設け、且つ被処理物9と載置台1との間の隙間を縮めることで、さらにインピーダンスZhの低減が図れ、その場合、実験例4における損傷率(8.7%)よりもさらに少ない損傷率の達成が期待できる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
前述した説明では、導体膜上に成膜処理を行う場合を考えたが、絶縁物に導体膜を形成する際にも、スパッタ成膜中に導体膜が被処理物表面に堆積していくと、その導体膜が、被処理物表面と、押さえ部材との間をつなげるように形成され、被処理物表面と押さえ部材との間で導通が生じることが考えられるため、そのような絶縁物上に導体膜を形成する処理にも本発明は有効である。
また、本発明は、スパッタ成膜処理に限らず、スパッタエッチング、CVD(chemical vapor deposition)成膜、表面改質など他のプラズマ処理にも適用可能である。
また、ディスク状記録媒体に限らず、半導体ウェーハ、液晶基板などにおける成膜処理にも本発明は適用可能である。また、被処理物は円形に限らず、角形、楕円形であってもよい。

Claims (3)

  1. グランドに接続され、被処理物を載置可能な載置台と、
    前記被処理物に対向して設けられ、前記被処理物との間に形成される処理空間にプラズマを発生させる電圧が印加されるカソード体と、
    前記処理空間の周囲を囲んで設けられ、グランドに接続されたアノード体と、
    前記被処理物の非処理領域に接触して前記非処理領域を覆う内側端部と、前記アノード体に接して設けられた外側端部とを有する押さえ部材と、
    を備え、
    前記カソード体には高周波電圧が印加され、
    前記載置台とグランドとの間に、前記被処理物と前記載置台との間の静電容量成分に対して直列に接続され、前記高周波電圧の周波数において前記静電容量成分と直列共振するリアクタンスを設け、
    前記被処理物から前記押さえ部材を介してグランドに流れる電流の経路のインピーダンスよりも、前記被処理物から前記載置台を介してグランドに流れる電流の経路のインピーダンスを小さくしたことを特徴とするプラズマ処理装置。
  2. 前記押さえ部材における前記内側端部と前記外側端部との間に絶縁体が介在され、前記内側端部と前記外側端部とが絶縁分離されていることを特徴とする請求項1記載のプラズマ処理装置。
  3. 前記絶縁分離部分には、前記処理空間を飛翔し前記押さえ部材表面への堆積物となる粒子の自由行程距離以下の隙間が形成されていることを特徴とする請求項2記載のプラズマ処理装置。
JP2009502581A 2007-03-06 2008-03-04 プラズマ処理装置 Active JP5129234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009502581A JP5129234B2 (ja) 2007-03-06 2008-03-04 プラズマ処理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007055122 2007-03-06
JP2007055122 2007-03-06
PCT/JP2008/053807 WO2008108349A1 (ja) 2007-03-06 2008-03-04 プラズマ処理装置
JP2009502581A JP5129234B2 (ja) 2007-03-06 2008-03-04 プラズマ処理装置

Publications (2)

Publication Number Publication Date
JPWO2008108349A1 JPWO2008108349A1 (ja) 2010-06-17
JP5129234B2 true JP5129234B2 (ja) 2013-01-30

Family

ID=39738227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502581A Active JP5129234B2 (ja) 2007-03-06 2008-03-04 プラズマ処理装置

Country Status (3)

Country Link
JP (1) JP5129234B2 (ja)
TW (1) TW200902739A (ja)
WO (1) WO2008108349A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723380B2 (en) * 2006-07-21 2010-05-25 Gilead Sciences, Inc. Antiviral protease inhibitors
CN106795625B (zh) * 2015-03-25 2018-05-22 株式会社爱发科 高频溅射装置及溅射方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059130A (ja) * 2001-08-21 2003-02-28 Sony Corp 成膜装置、成膜方法、光記録媒体の製造方法および光記録媒体
JP2004339581A (ja) * 2003-05-16 2004-12-02 Matsushita Electric Ind Co Ltd 薄膜形成装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398452B2 (ja) * 1994-01-19 2003-04-21 株式会社ソニー・ディスクテクノロジー スパッタリング装置
JPH1021586A (ja) * 1996-07-02 1998-01-23 Sony Corp Dcスパッタリング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059130A (ja) * 2001-08-21 2003-02-28 Sony Corp 成膜装置、成膜方法、光記録媒体の製造方法および光記録媒体
JP2004339581A (ja) * 2003-05-16 2004-12-02 Matsushita Electric Ind Co Ltd 薄膜形成装置

Also Published As

Publication number Publication date
JPWO2008108349A1 (ja) 2010-06-17
TW200902739A (en) 2009-01-16
WO2008108349A1 (ja) 2008-09-12

Similar Documents

Publication Publication Date Title
JP6238288B2 (ja) 堆積装置および堆積の非対称性を低減させる方法
JP6238963B2 (ja) プロセスキットシールドおよびプロセスキットシールドを有する物理的気相堆積チャンバ
US10266940B2 (en) Auto capacitance tuner current compensation to control one or more film properties through target life
CN111108589B (zh) 静电卡盘装置
JP2007012734A (ja) プラズマエッチング装置及びプラズマエッチング方法
TW200408043A (en) A method and apparatus for the compensation of edge ring wear in a plasma processing chamber
WO2009006072A2 (en) Methods and arrangements for plasma processing system with tunable capacitance
JP2012513095A (ja) プラズマ処理システムにおけるプラズマ閉じ込め構造
US11049701B2 (en) Biased cover ring for a substrate processing system
JP5129234B2 (ja) プラズマ処理装置
US6176931B1 (en) Wafer clamp ring for use in an ionized physical vapor deposition apparatus
WO2013148564A1 (en) Substrate support with radio frequency (rf) return path
TWI317151B (en) Landing uniformity ring for etch chamber
US10242873B2 (en) RF power compensation to control film stress, density, resistivity, and/or uniformity through target life
US20200161100A1 (en) Apparatus for physical vapor deposition and method for forming a layer
JP4576200B2 (ja) 基板処理装置及び基板処理装置におけるアーキング発生監視方法
TW202126399A (zh) 用於靜電吸盤的原位清洗之方法與設備
JP5302916B2 (ja) 基板処理装置
JP5295994B2 (ja) 基板処理装置及び基板処理装置におけるアーキング発生監視方法
JP2022032996A (ja) 装置および方法
EP3109890B1 (en) Plasma etching apparatus
TW202101506A (zh) 具有減少的電漿弧的處理腔室
JP2013149960A (ja) プラズマ処理装置
WO2022026363A1 (en) Low profile deposition ring for enhanced life
CN116368256A (zh) 处理基板的方法和设备

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

R150 Certificate of patent or registration of utility model

Ref document number: 5129234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3