JP5122989B2 - 無限移相器及び移相器 - Google Patents
無限移相器及び移相器 Download PDFInfo
- Publication number
- JP5122989B2 JP5122989B2 JP2008009855A JP2008009855A JP5122989B2 JP 5122989 B2 JP5122989 B2 JP 5122989B2 JP 2008009855 A JP2008009855 A JP 2008009855A JP 2008009855 A JP2008009855 A JP 2008009855A JP 5122989 B2 JP5122989 B2 JP 5122989B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- phase
- circuit
- high frequency
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013598 vector Substances 0.000 claims description 58
- 239000003990 capacitor Substances 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 238000003786 synthesis reaction Methods 0.000 claims description 47
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 101100326920 Caenorhabditis elegans ctl-1 gene Proteins 0.000 description 16
- 238000004088 simulation Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 10
- 101100494773 Caenorhabditis elegans ctl-2 gene Proteins 0.000 description 8
- 238000005513 bias potential Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical group C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
特許文献2は本願出願人らによるASK変調器である。本発明の重要な構成部分に用いる。
この他、未公開の本願出願人らによる出願として、特願2007−3052がある。この構成も本発明の重要な構成部分に用いる。
即ち、所望の位相量から、4つの減衰器(少なくとも2つは出力を0にする)の減衰量を正確に設定する必要があることと、出力を0にするために減衰量を無限大とする必要がある。このような機能を半導体トランジスタで実現するためには、電流値を増減してトランジスタの抵抗値を変化させることが考えられるが、この際にトランジスタの内部容量が変化することから減衰器を通過する際に位相が更に変化してしまう。
この際、例えば特許文献2の電子ボリュームを用いようとしても、特許文献2の電子ボリューム内部の差動回路は、バイアスに対して線形に動作する領域が狭く、広い減衰量の範囲で一定の容量を保つことは難しい。
結局、特許文献1の構成を小型ICチップで実現するのは極めて困難である。
請求項3に係る発明は、その接続順序を規定するものであり、高周波はまず4相発生回路に入力され、ベクトル合成回路及び位相調整回路を介して利得調整回路から0以上2π未満の任意の位相量とした高周波が出力されることを特徴とする。
第1の電位に接続された出力マッチング回路と、出力マッチング回路に接続された高周波出力端子と、1個の共通トランジスタと、各々高周波入力端子を有する4個のスイッチ部とを有し、
共通トランジスタは、そのコレクタ/ドレインに第1の電位が接続され、そのエミッタ/ソースに他端が第2の電位に接続されたキャパシタの一端が接続されており、
4個のスイッチ部は、各々、スイッチ用トランジスタと、入力用トランジスタと、スイッチ用トランジスタのベース/ゲートに印加されるスイッチ電圧を生成する電流注入及び引き出し可能なカレントミラー回路とから成り、
スイッチ用トランジスタは、そのコレクタ/ドレインに出力マッチング回路が接続され、そのベース/ゲートにスイッチ電圧が印加され、そのエミッタ/ソースに共通トランジスタのエミッタ/ソースがインダクタ又はインダクタンスを有する線路を介して接続されており、
入力用トランジスタは、そのコレクタ/ドレインにスイッチ用トランジスタのエミッタ/ソースが接続され、そのエミッタ/ソースに高周波入力端子が接続されており、
各スイッチ部は、各々のスイッチ用トランジスタのベース/ゲートに印加されるスイッチ電圧により、高周波入力端子から高周波出力端子への経路の接続及び遮断を切り替え可能としたものであることを特徴とする。
尚、バイポーラトランジスタを用いる場合にはエミッタ、ベース、コレクタの用語が用いられ、FETではソース、ゲート、ドレインの用語が用いられる。これは請求項5、7に係る発明においても同じである。
出力マッチング回路は、高周波入力端子と高周波出力端子を接続状態とした場合に、高周波出力端子以降の外部回路とのインピーダンスマッチングを図ると共に、第1の電位、例えば定電圧源からの正電位を、スイッチ用トランジスタのコレクタに供給するように作用するものとする。
入力用トランジスタは、エミッタ/ソースから高周波信号を入力する、ベース/ゲート接地増幅器の構成で用いられる。共通トランジスタは、このベース/ゲート接地増幅器に、オン時(高周波入力端子からの入力された高周波の通過時)にもオフ時(高周波入力端子からの入力された高周波の遮断時)にも、一定の直流電流を流すために設けられているものである。
電流注入及び引き出し可能なカレントミラー回路とは、カレントミラー回路の一方の定電流端子を、スイッチ用トランジスタのベース/ゲートと、例えば更に別のトランジスタのエミッタ/ソースとに接続したものである。当該別のトランジスタがオフの場合にカレントミラー回路の定電流がスイッチ用トランジスタのベース/ゲートに流れることで、当該スイッチ用トランジスタのベース/ゲートが例えば高電位になる。逆に、当該別のトランジスタがオンの場合にカレントミラー回路の定電流が例えば接地に流れると共にスイッチ用トランジスタのベース/ゲートの電荷が接地に流れることで、当該スイッチ用トランジスタのベース/ゲートが例えば低電位(接地電位)になる。
第1のトランジスタのベース/ゲートと第5のトランジスタのベース/ゲートが接続され、第2のトランジスタのベース/ゲートと第4のトランジスタのベース/ゲートが接続され、第1のトランジスタのコレクタ/ドレインと第4のトランジスタのコレクタ/ドレインが接続され、第2のトランジスタのコレクタ/ドレインと第5のトランジスタのコレクタ/ドレインが接続され、高周波が第3のトランジスタのエミッタ/ソースに入力され、
制御電位が、電流注入及び引き出し可能なカレントミラー回路を介して第2のトランジスタのベース/ゲートに入力され、第2のトランジスタのコレクタ/ドレインが第7のトランジスタのベース/ゲートに接続されて、当該第7のトランジスタのエミッタ/ソースから高周波が出力されるものであることを特徴とする。
また、上記未公開の本願出願人らによる出願に記載した高周波スイッチを4入力として、位相が一致した高周波、位相がπ/2進んだ高周波、位相がπ進んだ高周波、及び位相が3π/2進んだ高周波の4つの高周波から、いずれか1つの高周波を出力する、又は互いに位相がπ/2異なる2つの高周波の和を出力するベクトル合成回路として適用することで、電力が等しい、入力された高周波に対して位相がnπ/4(nは0以上7以下の整数)異なる8つの高周波の1つを選択的に出力可能であることを着想した。
これに、自身に入力される高周波の位相を0以上π/4未満の任意量で変化させて出力する位相調整回路を組み合わせれば、入力された高周波の位相を、0以上2π未満の任意量で変化させて出力する無限移相器が構成可能である(請求項1)。位相を0以上π/4未満の任意量で変化させて出力する位相調整回路は、利得の変化がない回路が実現可能であり、小型ICチップ化も可能である。
このように、アナログ的に位相を0から2πまで任意量制御でき、かつ振幅を一定に保つことができる。且つ、無限移相器全体として小型IC化が可能となり、且つ制御が極めて容易となる。
接続順は請求項2、3に記載したいずれの接続順でも良い。
請求項4の発明によれば、ベクトル合成回路の高周波入力端子から見た入力インピーダンスについて、高周波出力端子と遮断された状態(オフ時)と高周波出力端子に接続された状態(オン時)の切替に際しての変動を小さいものとすることができる。即ち、スイッチのオンオフ切替え時にも高周波入力端子から見たインピーダンスの変化を小さくできる、吸収型スイッチとして振る舞う。また、多入力1出力の高周波スイッチとして構成した場合も、入力数が増してもアイソレーション劣化が小さい高周波スイッチを構成できる。
2個のスイッチをオンとした場合には、そのベクトル和の高周波が出力される。
即ち、請求項4に記載の発明の特徴部は、4入力スイッチ(ベクトル合成回路)を構成する。
尚、請求項5の電子ボリュームの特徴は次の通りである。
制御電位による利得調整(増幅)に主として関与するのは第2のトランジスタである。第2のトランジスタの電流を減らすと利得は下がり、増やすと利得は上がる。これは電流が増えると第2のトランジスタのgmが増えるためである。通常、トランジスタの電流を増減すると、その3つの端子間の寄生容量も変わるため、出力位相も変わる。しかし本回路では、第2のトランジスタと第5のトランジスタは並列(エミッタのバイアス電位は同じ)であり、定電圧源から2つのトランジスタへの直流電流の合計は一定である。ここで、増幅に関係するのは第2のトランジスタであり、第5のトランジスタは関係しない。第2のトランジスタを流れる電流が増えて寄生容量が増加した時、第5のトランジスタを流れる電流が減り、寄生容量は減る。従って、並列接続の第2のトランジスタと第5のトランジスタの全体の寄生容量は一定に保たれる。第2のトランジスタを流れる電流が減った場合は、逆の動作になり、この場合も並列接続の第2のトランジスタと第5のトランジスタの全体の寄生容量は一定に保たれる。このため、定電圧源から見た容量は一定であるため、制御電位による利得が変わっても、第2のトランジスタの出力の位相に変化はない。
また、入力された高周波に対し、位相が一致した高周波、位相がπ/2進んだ高周波、位相がπ進んだ高周波、及び位相が3π/2進んだ高周波の、出力が等しい4つの高周波を同時に生成する4相発生回路も公知であり、任意の構成を採用しうる。
その他、所望の構成のマッチング回路を、任意の位置に配置して良い。マッチング回路については、以下の説明では回路図に明記する場合と明記しない場合があるが、それらの意味するところに特別の差は無い。
尚、以下のシミュレーションにおいては、5.8GHzを中心とした数GHz帯域のシミュレーションを示す。尚、本発明は30〜300GHzのミリ波帯域に対応可能であり、例えば77GHzのミリ波レーダーに適用可能な無限移相器である。
図1.Aの無限移相器100は、位相調整回路10、4相発生回路20、ベクトル合成回路30、利得調整回路40とから成る。無限移相器100の作用は次の通りである。位相調整回路10に基準となる高周波が入力される。当該基準高周波は、その位相が0以上π/4未満の任意量で変化されて4相発生回路20に出力される。4相発生回路20では当該基準高周波の位相量が変化した高周波に対し、位相が一致した高周波、位相がπ/2進んだ高周波、位相がπ進んだ高周波、及び位相が3π/2進んだ高周波の4つの高周波が同時に生成され、ベクトル合成回路30に出力される。
ベクトル合成回路30に入力された4つの高周波のうちの1つがベクトル合成回路30から出力された場合の利得を基準として、ベクトル合成回路30に入力された4つの高周波のうちの位相がπ/2異なる2つの高周波のベクトル和がベクトル合成回路30から出力された場合の利得を1.5dB低くなるように(2-1/2倍)する。
図2.Aのように、4相発生回路20に入力される基準高周波の位相を0度(0ラジアン)とする。4相発生回路20からは基準高周波に対して、位相が一致した高周波(0度、0ラジアン)、並びに90度(π/2ラジアン)、180度(πラジアン)及び270度(3π/2ラジアン)位相が進んだ高周波が生成される。今、基準高周波に対して、位相が一致した高周波(0度)と90度位相が進んだ高周波との和を生成すると、その位相は45度(π/4)となり、その電圧は、図2.Aに示す通り、位相が一致した高周波(0度)や90度位相が進んだ高周波より1.5dB大きく(21/2倍)となっている。そこで、上述の通り、ベクトル合成回路30に入力された4つの高周波のうちの1つがベクトル合成回路30から出力された場合の利得を基準として、ベクトル合成回路30に入力された4つの高周波のうちの位相がπ/2異なる2つの高周波のベクトル和がベクトル合成回路30から出力された場合の利得を1.5dB低くなるように(2-1/2倍)する。図2.Aでは利得調整後の電圧が一致している。即ち、この作用を利得調整回路40に担わせる。
尚、以下においては、各ブロック図の入力端子を単にIn又はin等、出力端子を単にOut又はout等と示す。それら入力端子In又はin等及び出力端子Out又はout等は各々、前段の出力端子Out又はout等、後段の入力端子In又はin等に接続されるものである。
図3.Bの小型位相調整回路101の構成は次の通りである。
入力端子inがnpnトランジスタQ1aのベースに接続されている。npnトランジスタQ1aのベースとコレクタの間には抵抗R1abが接続されている。npnトランジスタQ1aのコレクタには抵抗R1acが接続され、その他端は定電圧源Vccに接続されている。さらにnpnトランジスタQ1aのコレクタにはキャパシタC1acが接続され、その他端は反転高周波生成回路1010に入力されている。
npnトランジスタQ1aのエミッタには抵抗R1aeが接続され、その他端は接地されている。また、npnトランジスタQ1aのベースにはキャパシタC1aが接続され、その他端は接地されている。
npnトランジスタQ1aのベースに入力された高周波が予備的に増幅されてコレクタから出力される。
反転高周波生成回路1010から、同電力で位相の反転した同相出力iと反転出力rが生成されると、npnトランジスタQ1iとnpnトランジスタQ1rのバッファを介して抵抗R1ph、バラクタダイオードBD、キャパシタC1phにより位相調整される。この際、電位V1-cntにより位相量が制御される。
ここで、図3.Bの小型位相調整回路101の内部で対となっている、npnトランジスタQ1iとnpnトランジスタQ1r、キャパシタC1ibとキャパシタC1rb、抵抗R1ibとR1rb、抵抗R1ieとR1reは、各々素子特性が一致するものである。
更に、図3.Bの小型位相調整回路101と全く同様の回路が図3.Aで示した小型位相調整回路101−1及び101−2として用いられ、且つバイアス電位(BIAS11)は共通のものが、また、位相量を制御するための電位V1-cntは共通のものが用いられる。
即ち、定電圧源Vccが、抵抗R11cを介してnpnトランジスタQ11のコレクタに、また、抵抗R14cを介してnpnトランジスタQ14のコレクタに接続されている。npnトランジスタQ11のベースとnpnトランジスタQ14のベースは接続され、更にキャパシタC11に接続され、キャパシタC11の他端は接地されている。
npnトランジスタQ11のエミッタには抵抗R11eが接続され、その他端はnpnトランジスタQ12のコレクタとベース及び入力端子inに接続されている。npnトランジスタQ12のエミッタには抵抗R12eが接続され、その他端は接地されている。npnトランジスタQ14のエミッタには抵抗R14eが接続され、その他端はnpnトランジスタQ15のコレクタとベースに接続されている。npnトランジスタQ15のエミッタには抵抗R15eが接続され、その他端は接地されている。
入力端子inが、npnトランジスタQ13のベースに接続されている。npnトランジスタQ13のコレクタは、抵抗R13cを介して定電圧源Vccに接続され、npnトランジスタQ13のエミッタは、抵抗R13eを介して接地されている。npnトランジスタQ13のコレクタの出力が−Vである。
また、npnトランジスタQ11のコレクタの出力が+Vである。ベース接地回路とコレクタ接地回路の組み合わせであるので、180°位相の異なる出力が得られる。
ICチップ化を想定して、図3の位相調整回路10のシミュレーションを行った。図4にV1-cntを1V、0V、−1Vとした時のシミュレーション結果を示す。周波数は5.8GHz、1周期は約172psであるので、V1-cntを1Vから−1Vまで変化させると、位相量を約120度(2π/3ラジアン)の範囲で制御可能であることがわかる。また、位相を変えても振幅が変わっておらず、利得が一定であることがわかる。
実際、図5の4相発生回路20の構成は次の通りである。
入力端子InがnpnトランジスタQ2aのベースに接続されている。npnトランジスタQ2aのベースとコレクタの間には抵抗R2abが接続されている。npnトランジスタQ2aのコレクタには抵抗R2acが接続され、その他端は定電圧源Vccに接続されている。さらにnpnトランジスタQ2aのコレクタにはキャパシタC2acが接続され、その他端は反転高周波生成回路1011に入力されている。
npnトランジスタQ2aのエミッタには抵抗R2aeが接続され、その他端は接地されている。また、npnトランジスタQ2aのベースにはキャパシタC2aが接続され、その他端は接地されている。
npnトランジスタQ2aのベースに入力された高周波が予備的に増幅され、コレクタから出力される。
反転高周波生成回路1011は、図3.Cの反転高周波生成回路1010の構成と同様であって、各素子特性を調整したものである。
反転高周波生成回路1011の同相出力iと反転出力rは、各々、npnトランジスタQ2iのベースとnpnトランジスタQ2rのベースに接続されている。npnトランジスタQ2iのエミッタとnpnトランジスタQ2rのエミッタには、各々、抵抗R2ieとR2reが接続され、それらの他端は接地されている。
npnトランジスタQ2iのエミッタから、出力端子Out−1までの間には、キャパシタC2i、抵抗R21がこの順に直列に接続されている。出力端子Out−1には、キャパシタC21が接続され、その他端は接地されている。
キャパシタC2iと抵抗R21の接続点にキャパシタC22が接続されその他端が出力端子Out−2に接続されている。出力端子Out−2には、抵抗R22が接続され、その他端は接地されている。
npnトランジスタQ2rのエミッタから、出力端子Out−3までの間には、キャパシタC2r、抵抗R23がこの順に直列に接続されている。出力端子Out−3には、キャパシタC23が接続され、その他端は接地されている。
キャパシタC2rと抵抗R23の接続点にキャパシタC24が接続されその他端が出力端子Out−4に接続されている。出力端子Out−4には、抵抗R24が接続され、その他端は接地されている。
キャパシタC21、C22、C23、C24の容量は全て等しくC、抵抗R21、R22、R23、R24の容量は全て等しくRである。この時、周波数1/2πCRで、出力端子Out−1と出力端子Out−2は位相差90度、出力端子Out−3と出力端子Out−4は位相差90度となる。
5.8GHzのICチップ化を想定して、図5の4相発生回路20のシミュレーションを行った。図6にその結果を示す。極めて良好に、4相が生成できた。
図7.Aは図1のベクトル合成回路30の構成を簡略化した、スイッチ部を1個有する高周波スイッチ35の構成を示す回路図であり、図7.Bは、図1のベクトル合成回路30の構成を示すブロック図である。図7.Bのスイッチ部31、32、33及び34は、全く同一の特性を示す素子を用いて、同じように構成される。図7.Aのスイッチ部31を有する高周波スイッチ35において、スイッチ部31を説明する。図7.Bのベクトル合成回路30の他のスイッチ部32、33及び34の作用も同様である。
以上とは別に、定圧電源Vccから、第1、第2のバイアス(BIAS31、BIAS32)を生成するための図示しないバイアス回路が形成されているものとする。
これにより理想的なベクトル合成回路30が構成できる(図7.B)。
図8.Aの本発明に係るカレントミラー回路CM1の構成は次の通りである。pチャンネルMOSFETQ31及びQ32のソースが定圧電源Vccに接続され、ゲートが互いに接続され且つpチャンネルMOSFETQ31のドレインに接続されている。pチャンネルMOSFETQ31のドレインにはnチャンネルMOSFETQ33のドレインが接続されている。nチャンネルMOSFETQ33のゲートには第3のバイアス(BIAS33)が印加され、ソースは接地されている。一方、pチャンネルMOSFETQ32のドレインにはpチャンネルMOSFETQ34のソースが接続されており、pチャンネルMOSFETQ34のゲートにはスイッチ前段電圧V'ctl-1が印加され、ドレインは接地されている。
図8.Bはカレントミラー回路CM1をnチャンネルMOSFET90と1個の抵抗R90のみに置き換えた回路図、図8.Cは2つのpチャンネルMOSFET91及び92でカレントミラー回路を構成し、nチャンネルMOSFET93でスイッチ前段電圧V'ctl-1を入力する入力回路の回路図である。
このように、消費電流(消費電力)を抑え、スイッチ前段電圧V'ctl-1の高速切替に対して、時間遅れの小さな高速スイッチングが可能となる。
図9でIn1:Vctl-1が高電位(In1がオン)、Vctl-2、Vctl-3、Vctl-4が低電位(In2、In3、In4がオフ)。
図9でIn1+In2:Vctl-1とVctl-2が高電位(In1とIn2がオン)、Vctl-3、Vctl-4が低電位(In3、In4がオフ)。
図9でIn1+In4:Vctl-1とVctl-4が高電位(In1とIn4がオン)、Vctl-2、Vctl-3が低電位(In2、In3がオフ)。
図9でIn3+In4:Vctl-3とVctl-4が高電位(In3とIn4がオン)、Vctl-1、Vctl-2が低電位(In1、In2がオフ)。
図9でIn1+In3:Vctl-1とVctl-3が高電位(In1とIn3がオン)、Vctl-2、Vctl-4が低電位(In2、In4がオフ)。
尚、In1とIn3に入力される高周波は位相がπ異なるので、それらのベクトル和は0となる。
尚、最終段に置かれた利得調整電位Vgcは、最終的な利得調整の為に置かれたものであり、本発明の本質を成すわけではないが、通常、必要となるものである。
図11.Aに示されるように、5.8GHzの高周波の入力に対し、制御電位Vmodを380mVとしたときの利得に対し、制御電位Vmodを360mVとした時に1/2の減衰を実現できる。この際、位相が変化していない。また、図11.Bに示されるように、数GHz程度の比較的広範囲において、制御電位Vmodを380mVと360mVとで切り替えた際の減衰量がほとんど変化せず、図10の利得調整回路40が利得調整回路として優れた機能を有していることがわかる。
制御電位Vmodによる利得調整(増幅)に主として関与するのはnpnトランジスタQ41とQ42である。npnトランジスタQ42の電流を減らすと利得は下がり、増やすと利得は上がる。これは電流が増えるとnpnトランジスタQ42のgmが増えるためである。通常、npnトランジスタQ42の電流を増減すると、3つの端子間の寄生容量も変わるため、出力位相も変わる。しかし本回路では、npnトランジスタQ42とQ45は並列(エミッタのバイアス電位は同じ)であり、負荷R42cには一定の直流電流が流れている。ここで、増幅に関係するのはnpnトランジスタQ42であり、Q45は関係しない。npnトランジスタQ42を流れる電流が増えて寄生容量が増加した時、npnトランジスタQ45を流れる電流が減り、寄生容量は減る。従って、並列接続のnpnトランジスタQ42とQ45の全体の寄生容量は一定に保たれる。npnトランジスタQ42を流れる電流が減った場合は、逆の動作になり、この場合も並列接続のnpnトランジスタQ42とQ45の全体の寄生容量は一定に保たれる。このため、負荷R42cから見た容量は一定であるため、制御電位Vmodによる利得が変わっても、npnトランジスタQ42の出力の位相に変化はない。
図12.Aのように、利得調整回路40において、減衰させない場合と2-1/2倍に減衰させる場合を切り替えることで、ベクトル合成回路30から入力される電圧振幅が1又は21/2の2通りあっても、利得調整回路40の出力を常に一定に保つことができる。
図12.Aでは、ベクトル合成回路30において、In1+In2、入力In1のみの出力、In1+In4、In4のみの出力、In4+In3、In1+In3(振幅0)、の6通りを示した。
図12.Bは、ベクトル合成回路30の出力がIn1+1n2の場合に位相調整回路10の電位V1-cntを、0、正、負と切り替えた場合の利得調整回路40の出力を示す。図12.Bのように、位相を調整可能であり、電圧振幅に変化は生じていない。
このように、本発明によれば、高周波の振幅を一定としたまま、0〜360度(0〜2πラジアン)の任意の位相量とした高周波出力が可能な、ICチップ化可能な無限移相器が実現できる。
10:位相調整回路
101(101−1、101−2):小型位相調整回路
1010:反転高周波生成回路
20:4相発生回路
30:ベクトル合成回路(4入力1出力のスイッチ回路)
31、32、33、34:スイッチ
35:1入力1出力のスイッチ回路
40:利得調整回路
Claims (5)
- 入力された高周波の位相を、0以上2π未満の任意量で変化させて出力する無限移相器において、
自身に入力される高周波の位相を0以上π/4未満の任意量で変化させて出力する位相調整回路と、
自身に入力される高周波から、その位相に対して、位相が一致した高周波、位相がπ/2進んだ高周波、位相がπ進んだ高周波、及び位相が3π/2進んだ高周波を生成する4相発生回路と、
前記4相発生回路において生成された4つの高周波のいずれか1つの高周波を出力する、又は互いに位相がπ/2異なる2つの高周波の和を出力する4つのスイッチを有するベクトル合成回路と、
前記ベクトル合成回路よりも後段に配置され、前記ベクトル合成回路の出力が、前記4相発生回路において生成された4つの高周波のうちいずれか1つの高周波である場合の利得調整と、互いに位相がπ/2異なる2つの高周波の和である場合の利得調整により、それらを等しい電圧振幅で出力する利得調整回路とを有することを特徴とする無限移相器。 - 高周波はまず前記位相調整回路に入力され、前記4相発生回路及び前記ベクトル合成回路を介して前記利得調整回路から0以上2π未満の任意の位相量とした高周波が出力されることを特徴とする請求項1に記載の無限移相器。
- 高周波はまず前記4相発生回路に入力され、前記ベクトル合成回路及び前記位相調整回路を介して前記利得調整回路から0以上2π未満の任意の位相量とした高周波が出力されることを特徴とする請求項1に記載の無限移相器。
- 前記ベクトル合成回路が、
第1の電位に接続された出力マッチング回路と、前記出力マッチング回路に接続された高周波出力端子と、1個の共通トランジスタと、各々高周波入力端子を有する4個のスイッチ部とを有し、
前記共通トランジスタは、そのコレクタ/ドレインに第1の電位が接続され、そのエミッタ/ソースに他端が第2の電位に接続されたキャパシタの一端が接続されており、
前記4個のスイッチ部は、各々、スイッチ用トランジスタと、入力用トランジスタと、前記スイッチ用トランジスタのベース/ゲートに印加されるスイッチ電圧を生成する電流注入及び引き出し可能なカレントミラー回路とから成り、
前記スイッチ用トランジスタは、そのコレクタ/ドレインに出力マッチング回路が接続され、そのベース/ゲートにスイッチ電圧が印加され、そのエミッタ/ソースに前記共通トランジスタの前記エミッタ/ソースがインダクタ又はインダクタンスを有する線路を介して接続されており、
前記入力用トランジスタは、そのコレクタ/ドレインに前記スイッチ用トランジスタの前記エミッタ/ソースが接続され、そのエミッタ/ソースに高周波入力端子が接続されており、
各スイッチ部は、各々の前記スイッチ用トランジスタの前記ベース/ゲートに印加される前記スイッチ電圧により、前記高周波入力端子から前記高周波出力端子への経路の接続及び遮断を切り替え可能としたものである
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載の無限移相器。 - 前記利得調整回路が、
第1のトランジスタ及び第2のトランジスタとから成る第1の差動増幅部と、
第1のトランジスタのエミッタ/ソース及び第2のトランジスタのエミッタ/ソースにコレクタ/ドレインが接続された第3のトランジスタと、当該第3のトランジスタのエミッタ/ソースに接続された第1の抵抗とから成る第1の定電流回路部と、
第4のトランジスタ及び第5のトランジスタとから成る第2の差動増幅部と、
第4のトランジスタのエミッタ/ソース及び第5のトランジスタのエミッタ/ソースにコレクタ/ドレインが接続された第6のトランジスタと、当該第6のトランジスタのエミッタ/ソースに接続された第2の抵抗とから成る第2の定電流回路部と、
前記第2のトランジスタからの信号を出力する第7のトランジスタとを有し、
前記第1のトランジスタのベース/ゲートと前記第5のトランジスタのベース/ゲートが接続され、
前記第2のトランジスタのベース/ゲートと前記第4のトランジスタのベース/ゲートが接続され、
前記第1のトランジスタのコレクタ/ドレインと前記第4のトランジスタのコレクタ/ドレインが接続され、
前記第2のトランジスタのコレクタ/ドレインと前記第5のトランジスタのコレクタ/ドレインが接続され、
高周波が前記第3のトランジスタのエミッタ/ソースに入力され、
制御電位が、電流注入及び引き出し可能なカレントミラー回路を介して前記第2のトランジスタのベース/ゲートに入力され、
前記第2のトランジスタのコレクタ/ドレインが前記第7のトランジスタのベース/ゲートに接続されて、当該第7のトランジスタのエミッタ/ソースから高周波が出力されるものであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の無限移相器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009855A JP5122989B2 (ja) | 2008-01-18 | 2008-01-18 | 無限移相器及び移相器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009855A JP5122989B2 (ja) | 2008-01-18 | 2008-01-18 | 無限移相器及び移相器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009171469A JP2009171469A (ja) | 2009-07-30 |
JP5122989B2 true JP5122989B2 (ja) | 2013-01-16 |
Family
ID=40972107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009855A Active JP5122989B2 (ja) | 2008-01-18 | 2008-01-18 | 無限移相器及び移相器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5122989B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108919881A (zh) * | 2018-07-13 | 2018-11-30 | 郭伟 | 一种无限状态机有序云信号产生器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167781A (ja) | 2015-03-10 | 2016-09-15 | 富士通株式会社 | 無線通信装置及び無線通信装置の制御方法 |
CN114265038B (zh) * | 2021-11-22 | 2024-02-09 | 电子科技大学 | 一种具有温度补偿效应的高精度开关式移相单元 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0341893A (ja) * | 1989-07-07 | 1991-02-22 | Toshiba Corp | 位相可変回路 |
JP4049511B2 (ja) * | 1999-11-26 | 2008-02-20 | 富士通株式会社 | 位相合成回路およびタイミング信号発生回路 |
JP4558458B2 (ja) * | 2004-11-25 | 2010-10-06 | 三菱電機株式会社 | 位相同期回路 |
JP4540571B2 (ja) * | 2005-09-01 | 2010-09-08 | 株式会社豊田中央研究所 | 振幅偏移変調器 |
-
2008
- 2008-01-18 JP JP2008009855A patent/JP5122989B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108919881A (zh) * | 2018-07-13 | 2018-11-30 | 郭伟 | 一种无限状态机有序云信号产生器 |
CN108919881B (zh) * | 2018-07-13 | 2020-02-18 | 郭伟 | 一种无限状态机有序云信号产生器 |
Also Published As
Publication number | Publication date |
---|---|
JP2009171469A (ja) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9608611B1 (en) | Phase interpolator and method of implementing a phase interpolator | |
KR100791934B1 (ko) | 고속 신호 전송 시스템의 고전압 출력 버퍼 회로 | |
KR101700503B1 (ko) | 무선 주파수 스위치를 구동하기 위한 시스템 및 방법 | |
US7898332B2 (en) | Semiconductor integrated circuit device | |
US20150116023A1 (en) | Radio frequency switch with improved switching time | |
JP6809147B2 (ja) | 可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ | |
US20050185746A1 (en) | Differential charge pump | |
US9590576B2 (en) | Differential amplifier | |
US7719357B2 (en) | Differential amplifier with a plurality of input pairs | |
JP5122989B2 (ja) | 無限移相器及び移相器 | |
US20030146795A1 (en) | Voltage controlled oscillators | |
JP2016208220A (ja) | 可変減衰器 | |
JP2020150523A (ja) | 半導体回路 | |
JP2012049882A (ja) | Iq信号発生回路 | |
US20180234080A1 (en) | Self-matching phase shifter/attenuator | |
Bonteanu | A wide range fine tuning capacitance multiplier | |
US20170019074A1 (en) | Low noise amplifier | |
GB2371159A (en) | A high-speed CMOS low-voltage differential signal receiver | |
Akbar et al. | A new integrated K-band analog vector sum phase shifter | |
US20080265963A1 (en) | Cascaded phase shifter | |
US20080224795A1 (en) | Active balun | |
Han et al. | A Ku-band 6-bit phase shifter in 0.35-μm SiGe BiCMOS technology | |
JP5592334B2 (ja) | スプリッタ回路 | |
KR100489416B1 (ko) | 트랜스포머를 이용한 4 위상 전압 제어 발진기 | |
JP2008172469A (ja) | 高周波スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5122989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |