JP5121865B2 - エコーキャンセル回路 - Google Patents
エコーキャンセル回路 Download PDFInfo
- Publication number
- JP5121865B2 JP5121865B2 JP2010057922A JP2010057922A JP5121865B2 JP 5121865 B2 JP5121865 B2 JP 5121865B2 JP 2010057922 A JP2010057922 A JP 2010057922A JP 2010057922 A JP2010057922 A JP 2010057922A JP 5121865 B2 JP5121865 B2 JP 5121865B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- signal
- input
- echo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
特許文献1は、全二重ハンドフリー通信システムの一部として示されているエコーキャンセル装置であって、エコーキャンセル装置は、第1および第2のアンチエイリアシングフィルタ、第1および第2のアナログ−デジタル(A/D)コンバータ、デジタル−アナログ(D/A)コンバータ、再構成フィルタ、および適応FIRフィルタを有し、適応フィルタはプログラマブルFIRフィルタ、適応係数計算器、および総和デバイスを有している。アンチエイリアシングフィルタとA/Dコンバータを二組用いた構成が示されている。このため回路部品が多く、複雑な構成となっている。
図1乃至図7で本発明の実施形態を説明する前に、図8及び図9を参照して本発明のエコーキャンセル回路が搭載される全二重の双方向通信システムについて簡単に説明する。
図1は本発明の第1の実施形態のエコーキャンセル回路を示すブロック図である。
図1に示す第1の実施形態のエコーキャンセル回路10Aは、自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向通信する全二重方式の双方向通信システムにおけるエコーキャンセル回路であって、出力バッファ11と、双方向通信入出力端子12と、減算器13と、エコーキャンセル誤差低減部21と、を備える。
減算器13は、正極側及び負極側入力端子を有し、自送信信号を擬似エコー信号として負極側入力端子に入力し、自送信信号を出力バッファ11を介して双方向通信入出力端子12に入力すると同時にエコー信号として正極側入力端子に入力し、正極側入力端子に入力するエコー信号から負極側入力端子に入力する擬似エコー信号を減算し、その減算結果をエコーキャンセル出力として自側通信装置内へ送信する。
図2に示す出力バッファ11は、差動3値の入力電圧Ninがゲート入力されるNMOSトランジスタQ1と、差動3値の入力電圧Pinがゲート入力されるNMOSトランジスタQ2と、NMOSトランジスタQ1,Q2にそれぞれ接続した抵抗R1,R2と、電圧源Eと、を備えている。
P,N信号の大小関係 3値
P>Nのとき +1
P=Nのとき 0
P<Nのとき −1
3値の+1はP信号がHレベルでN信号がLレベルのとき、3値の−1はP信号がLレベルでN信号がHレベルのときである。また、3値の‘0’はP,N信号とも同じ強さの信号、例えばP,N信号とも同じ強さのH/2レベルのときである。
図3に示す減算器13は、相互コンダクタンスがgmのエコー信号側の第1のアンプ131と、相互コンダクタンスがgmの擬似エコー信号側の第2のアンプ132と、P,N信号それぞれの出力電圧を得るための抵抗R3,R4と、電圧源Eと、を備えている。なお、相互コンダクタンスgmは、出力電流を入力電圧で微分した値と定義することができ、入力電圧をその大きさで電流に変えて出力することが可能となる。
差動信号Pinが差動コンパレータCMP1の一方の非反転入力端子に入力し、差動信号Ninが差動コンパレータCMP1のもう一方の反転入力端子に入力している。同時に、差動信号Pinが差動コンパレータCMP2の一方の非反転入力端子に入力し、差動信号Ninが差動コンパレータCMP2のもう一方の反転入力端子に入力している。
そうすると、差分Pin−Ninのとり得る値の範囲の中で、3つに分けることができて、閾値−Vより下か、−Vと+Vとの間か、+Vより上かという3つに分けられる。
図6は本発明の第2の実施形態のエコーキャンセル回路を示すブロック図である。
図6に示す第2の実施形態のエコーキャンセル回路10Bは、自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向通信する全二重方式の双方向通信装置におけるエコーキャンセル回路であって、エコーキャンセル誤差低減部22と、双方向通信入出力端子12と、減算器13と、を備える。
減算器13は、正極側及び負極側入力端子を有し、自送信信号をA/Dコンバータ16及びD/Aコンバータ17を通して生成した擬似エコー信号を負極側入力端子に入力し、自送信信号をA/Dコンバータ16及びD/Aコンバータ18を通して生成した信号を双方向通信入出力端子12に入力すると同時に自送信信号をA/Dコンバータ16及びD/Aコンバータ18を通して生成した信号をエコー信号として正極側入力端子に入力し、正極側入力端子に入力するエコー信号から負極側入力端子に入力する擬似エコー信号を減算し、その減算結果をエコーキャンセル出力として自側通信装置内へ送信する。なお、減算器13の構成は、図3に示したものと同様である。
図7は本発明の第3の実施形態のエコーキャンセル回路を示すブロック図である。
図7に示す第3の実施形態のエコーキャンセル回路10Cは、自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向通信する全二重方式の双方向通信装置におけるエコーキャンセル回路であって、双方向通信入出力端子12と、減算器13と、図6の第2の実施形態に示したエコーキャンセル誤差低減部22と、図1の第1の実施形態に示したエコーキャンセル誤差低減部21と、を備える。
双方向通信入出力端子12は、自側通信装置から自送信信号を相手側通信装置へ送信、及び相手側通信装置から相手送信信号を受信する。
11…出力バッファ
12…双方向通信入出力端子
13…減算器
14,16…A/Dコンバータ
15,17,18…D/Aコンバータ
21,22…エコーキャンセル誤差低減部
Claims (5)
- 自側通信装置と相手側通信装置との間で互いに双方向に同じ信号ケーブルを通して通信する全二重方式の双方向通信装置におけるエコーキャンセル回路であって、
自側通信装置から自側送信信号を相手側通信装置へ送信、及び相手側通信装置から送信される相手側送信信号を受信するための双方向通信入出力端子と、
正極側及び負極側入力端子を有し、前記自側送信信号を擬似エコー信号として前記負極側入力端子に入力し、前記自側送信信号を出力バッファを介して前記双方向通信入出力端子に入力すると同時にエコー信号として前記正極側入力端子に入力し、前記正極側入力端子に入力する前記エコー信号から前記負極側入力端子に入力する前記擬似エコー信号を減算することによって、その減算結果をエコーキャンセル出力として前記自側通信装置内へ送信する減算器と、
前記減算器からの減算結果として生じるエコーキャンセル誤差を、前記減算器の入力側または出力側でA/Dコンバータ及びD/Aコンバータの組み合わせ回路を用いて低減するエコーキャンセル誤差低減部と、
を具備したことを特徴とするエコーキャンセル回路。 - 前記エコーキャンセル誤差低減部は、
前記減算器の出力側に設けられ、前記減算器からのエコーキャンセル誤差出力を入力し、その振幅誤差を除去するためのA/Dコンバータと該A/Dコンバータのデジタル出力をアナログ信号に戻すためのD/Aコンバータとを備えたことを特徴とする請求項1に記載のエコーキャンセル回路。 - 前記エコーキャンセル誤差低減部は、
前記減算器の入力側に設けられ、前記自側送信信号をA/D変換するA/Dコンバータと該A/Dコンバータからのデジタル出力を2つの自側送信信号経路それぞれで同じアナログ振幅を保って出力されるようにD/A変換する2つのD/Aコンバータと備えたことを特徴とする請求項1に記載のエコーキャンセル回路。 - 前記エコーキャンセル誤差低減部は、
前記減算器の出力側に設けられ、前記減算器からのエコーキャンセル誤差出力を入力し、その振幅誤差を除去するためのA/Dコンバータと該A/Dコンバータのデジタル出力をアナログ信号に戻すためのD/Aコンバータとを有する第1のA/Dコンバータ及びD/Aコンバータ組み合わせ回路と、
前記減算器の入力側に設けられ、前記自側送信信号をA/D変換するA/Dコンバータと該A/Dコンバータからのデジタル出力を2つの自側送信信号経路それぞれで同じアナログ振幅を保って出力されるようにD/A変換する2つのD/Aコンバータとを有する第2のA/Dコンバータ及びD/Aコンバータ組み合わせ回路と、
を備えたことを特徴とする請求項1に記載のエコーキャンセル回路。 - 前記双方向通信装置における自側通信装置と相手側通信装置で用いられる送信信号は、3値信号,イーサ−信号または差動信号であることを特徴とする請求項1乃至4のいずれか1つに記載のエコーキャンセル回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057922A JP5121865B2 (ja) | 2010-03-15 | 2010-03-15 | エコーキャンセル回路 |
TW100107754A TWI442723B (zh) | 2010-03-15 | 2011-03-08 | Echo cancellation circuit |
US13/044,346 US8526339B2 (en) | 2010-03-15 | 2011-03-09 | Echo cancellation circuit |
CN201110061670.0A CN102195674B (zh) | 2010-03-15 | 2011-03-15 | 回波消除电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057922A JP5121865B2 (ja) | 2010-03-15 | 2010-03-15 | エコーキャンセル回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011193255A JP2011193255A (ja) | 2011-09-29 |
JP5121865B2 true JP5121865B2 (ja) | 2013-01-16 |
Family
ID=44797723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010057922A Expired - Fee Related JP5121865B2 (ja) | 2010-03-15 | 2010-03-15 | エコーキャンセル回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5121865B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6265526A (ja) * | 1985-09-17 | 1987-03-24 | Nec Corp | 二線式回線用会議通話送受信装置 |
JPH0616592B2 (ja) * | 1985-12-23 | 1994-03-02 | 富士通株式会社 | Fdmモデム |
JPS62271528A (ja) * | 1986-05-20 | 1987-11-25 | Oki Electric Ind Co Ltd | 加入者線伝送装置 |
JPH03106193A (ja) * | 1989-09-19 | 1991-05-02 | Nec Eng Ltd | ディジタル式構内交換機 |
US5553014A (en) * | 1994-10-31 | 1996-09-03 | Lucent Technologies Inc. | Adaptive finite impulse response filtering method and apparatus |
-
2010
- 2010-03-15 JP JP2010057922A patent/JP5121865B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011193255A (ja) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7706434B1 (en) | Method and apparatus for cancelling interference in a communication system | |
US20100283648A1 (en) | DeltaSigma Modulator | |
US20080253489A1 (en) | Apparatus and Method for interference cancellation in receiver of communication system | |
JP2794999B2 (ja) | エコーキャンセル方式 | |
US8526629B2 (en) | Audio output apparatus and compensation method thereof | |
US10673606B1 (en) | High-speed full-duplex transceiver and method thereof | |
US11264956B2 (en) | DC offset cancellation circuit and DC offset cancellation method | |
JP2008048254A (ja) | レベル変換回路及び半導体装置 | |
KR100864571B1 (ko) | 에코 방지 회로, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체 | |
US8737278B1 (en) | Full duplex wire-line transceiver with echo cancellation line driver | |
CN102195674B (zh) | 回波消除电路 | |
JP5121865B2 (ja) | エコーキャンセル回路 | |
US10833898B2 (en) | Baseline wander correction in AC coupled communication links using equalizer with active feedback | |
US7298711B1 (en) | Echo cancellation in a communication device | |
US8169349B2 (en) | Communication device and noise cancellation method | |
US20180358953A1 (en) | Circuits for correction of signals susceptible to baseline wander | |
JP2018196050A (ja) | ノイズ除去装置、ノイズ除去方法およびノイズ除去プログラム | |
TWI495275B (zh) | 用於通訊系統中的訊號處理裝置 | |
JP5127857B2 (ja) | エコーキャンセル回路 | |
WO2021227967A1 (zh) | 一种回波抵消方法及收发机 | |
US7307965B2 (en) | Echo cancellation device for full duplex communication systems | |
US7813495B1 (en) | Apparatus and method for automatic gain control and echo cancellation in a network system | |
TWI424696B (zh) | 抵消信號之時間關聯性的通訊系統與方法 | |
US8300679B2 (en) | Systems and methods for enhancing performance of a low-power transceiver | |
US20180048396A1 (en) | System, apparatus, and method for at least mitigating a signal reflection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5121865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |