TWI474641B - 訊號處理裝置 - Google Patents
訊號處理裝置 Download PDFInfo
- Publication number
- TWI474641B TWI474641B TW97103691A TW97103691A TWI474641B TW I474641 B TWI474641 B TW I474641B TW 97103691 A TW97103691 A TW 97103691A TW 97103691 A TW97103691 A TW 97103691A TW I474641 B TWI474641 B TW I474641B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- signal
- equalization
- output signal
- coupled
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本發明係有關於一種訊號處理裝置，尤指一種可以用來在一通訊系統中降低時序回復迴路延遲(timing recovery loop delay)並且提高訊號對雜訊比值(signal to noise ratio，SNR)的訊號處理裝置。
一般而言，在一有線傳輸通訊系統(例如10G Base－T系統、Giga乙太網路(Ethernet)系統或是10/100乙太網路系統)中，由於訊號經過該有線傳輸通訊系統中的通道時會有所衰減，所以常常需要一前授等化器(feed forward equalizer，FFE)或是包含有一前授等化器以及一回授等化器(feedback equalizer，FBE)的一決策回授等化器(decision feedback equalizer，DFE)來將通道效應消除。
有鑑於此，本發明的目的之一在於提供一種可以用來在一通訊系統中降低時序回復迴路延遲(timing recovery loop delay)並且提高訊號對雜訊比值(signal noise to ratio，SNR)的訊號處理裝置。
依據本發明之申請專利範圍，其係揭露一種用於一通訊系統中的訊號處理裝置，該通訊系統包含有至少一通道，該訊號處理裝置包含有：一第一前授等化單元、一第一資料分割單元、一第二前授等化單元以及一第二資料分割單元，其中，該第一前授等化單元係用於依據對應於該通道之一數位輸入訊號進行補償以產生一第一等化訊號；該第一資料分割單元係耦接於該第一前授等化單元，並且用於依據該第一等化訊號來產生一第一輸出訊號；該第二前授等化單元係耦接於該第一資料分割單元，並且用於依據該第一等化訊號進行補償以產生一第二等化訊號；以及該第二資料分割單元係耦接於該第二前授等化單元，並且用於依據該第二等化訊號來產生一第二輸出訊號。
在本說明書以及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件，而所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件，本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則，在通篇說明書及後續的請求項當中所提及的「包含有」係為一開放式的用語，故應解釋成「包含有但不限定於」，此外，「耦接」一詞在此係包含有任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可以直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
本發明係有關於可以設置於一通訊系統內部的一種訊號處理裝置，並且本說明書將會舉例說明一些關於應用本發明的訊號處理裝置之實施例，但是在相關技術領域中具有通常知識者應該能瞭解到本發明的訊號處理裝置也可以應用於其他各種相似類型的通訊系統中，而並不侷限於以下的說明中所提供的特定實施例或是實現這些特定實施例之技術特徵的特定電路架構。
一般而言，本發明的訊號處理裝置可以應用於任何種類的通訊系統中，在本說明書中係揭露一種應用於包含有10G Base－T系統、Giga乙太網路(Ethernet)系統或是10/100乙太網路系統的通訊系統中的訊號處理裝置，但這只是用於舉例說明，而不是本發明的限制條件，此外，在不影響本發明技術揭露的狀況下，本說明書中將利用包含有10G Base－T系統、Giga乙太網路(Ethernet)系統或是10/100乙太網路系統的通訊系統作為一個例子來說明本發明的訊號處理裝置之詳細架構與操作原理。
請參考第1圖，第1圖所繪示的係為本發明之一第一實施例的訊號處理裝置100之簡化方塊示意圖，訊號處理裝置100係使用於一通訊系統(未顯示)中，並且該通訊系統包含有複數個通道(未顯示)。如第1圖所示，訊號處理裝置100包含有一類比/數位轉換器(analog－to－digital converter，ADC)210、一第一前授等化單元220、一第一資料分割單元230、一第二前授等化單元240、一第二資料分割單元250、一第一加法單元260、一第二加法單元270、一干擾消除模組280以及一回授等化單元290，其中，第一前授等化單元220的一閥數量(tap number)係小於第二前授等化單元240的一閥數量。另外，類比/數位轉換器210係耦接於該複數個通道其中之一通道(未顯示)，並且用來對該通道的一類比輸入訊號(未顯示)進行類比/數位轉換以產生一數位輸入訊號(未顯示)，而第一前授等化單元220係用於依據對應於該通道之該數位輸入訊號進行一初步的補償以產生一第一等化訊號(未顯示)，並輸出第一等化訊號至第一加法單元260；第一加法單元260係耦接於第一前授等化單元220、第一資料分割單元230、干擾消除模組280與回授等化單元290，並且用於依據該第一等化訊號、干擾消除模組280輸出之一干擾消除訊號(未顯示)與回授等化單元290輸出之一回授等化訊號來產生一第三輸出訊號(未顯示)至第一資料分割單元230、第二加法單元270與第二前授等化單元240；此外，第一資料分割單元230係用於依據該第三輸出訊號來產生一第一輸出訊號(未顯示)，而第二加法單元270係耦接於第一加法單元260與第一資料分割單元230，並且用於依據該第三輸出訊號與該第一輸出訊號來產生一第四輸出訊號(未顯示)至干擾消除模組280，以及干擾消除模組280係耦接於第一加法單元260與第二加法單元270，並且用於依據該第四輸出訊號來產生干擾消除訊號至第一加法單元260，在此請注意，干擾消除模組280可以包含有一回音消除器(echo canceller)(未顯示)以及複數個近端串音消除器(near end crosstalk canceller，NEXT canceller)(未顯示)，其中，該回音消除器係用於消除該通道的干擾，以及該複數個近端串音消除器係用於消除來自於該複數個通道中的其它通道之干擾；另外，第二前授等化單元240係用於依據該第三輸出訊號進行一細部的補償以產生一第二等化訊號(未顯示)，以及第二資料分割單元250係耦接於第二前授等化單元240，並且用於依據該第二等化訊號來產生一第二輸出訊號(未顯示)。此外，在此請注意，上述的實施例僅作為本發明的舉例說明，而不是本發明的限制條件，舉例來說，回授等化單元290並不是本發明中的訊號處理裝置200之必要元件，因此在特定情況下可以選擇性地省略回授等化單元290。
請參考第2圖，第2圖所繪示的係為本發明之一第二實施例的訊號處理裝置200之簡化方塊示意圖，訊號處理裝置200同樣也是使用於一通訊系統(未顯示)中，並且該通訊系統包含有複數個通道(未顯示)。其中，由本發明之第二實施例中的訊號處理裝置200係與本發明之第一實施例中的訊號處理裝置100具有類似的架構，因此在第2圖中的訊號處理裝置200之部分元件符號係使用與第1圖中的訊號處理裝置100一樣的元件符號。如同本發明之第一實施例中的訊號處理裝置100，本發明之第二實施例中的訊號處理裝置200也包含有一類比/數位轉換器210、一第一前授等化單元220、一第一資料分割單元230、一第二前授等化單元240、一第二資料分割單元250、一第一加法單元260、一第二加法單元270、一干擾消除模組280以及一回授等化單元290，此外，訊號處理裝置300另包含有一第三加法單元295，其中，第一前授等化單元220的一閥數量同樣也是小於第二前授等化單元240的一閥數量。類比/數位轉換器210係耦接於該複數個通道其中之一通道(未顯示)，並且用來對該通道的一類比輸入訊號(未顯示)進行類比/數位轉換以產生一數位輸入訊號(未顯示)，而第一前授等化單元220係用於依據對應於該通道之該數位輸入訊號進行一初步的補償以產生一第一等化訊號(未顯示)至第一加法單元260；第一加法單元260係耦接於第一前授等化單元220、第一資料分割單元230與干擾消除模組280，並且用於依據該第一等化訊號與干擾消除模組280之一干擾消除訊號(未顯示)來產生一第三輸出訊號(未顯示)至第一資料分割單元230、第二加法單元270與第二前授等化單元240；此外，第一資料分割單元230係用於依據該第三輸出訊號來產生一第一輸出訊號(未顯示)，而第二加法單元270係耦接於第一加法單元260與第一資料分割單元230，並且用於依據該第三輸出訊號與該第一輸出訊號來產生一第四輸出訊號(未顯示)至干擾消除模組280，以及干擾消除模組係耦接於第一加法單元260與第二加法單元270，並且用於依據該第四輸出訊號來產生該干擾消除訊號至第一加法單元260，在此請注意，干擾消除模組280可以包含有一回音消除器(echo canceller)(未顯示)以及複數個近端串音消除器(near end crosstalk canceller，NEXT canceller)(未顯示)，其中，該回音消除器係用於消除該通道的干擾，以及該複數個近端串音消除器係用於消除來自於該複數個通道中的其它通道之干擾；另外，第二前授等化單元240係用於依據該第三輸出訊號進行一細部的補償以產生一第二等化訊號(未顯示)，並且第三加法單元295係耦接於第二前授等化單元240、回授等化單元290與第二資料分割單元250，其中，第三加法單元295係依據第二等化訊號與回授等化單元290之一回授等化訊號來產生一第五輸出訊號(未顯示)，以及第二資料分割單元250係依據第五輸出訊號來產生一第二輸出訊號(未顯示)。此外，在此請注意，上述的實施例僅作為本發明的舉例說明，而不是本發明的限制條件，舉例來說，回授等化單元290以及第三加法單元295並不是本發明中的訊號處理裝置300之必要元件，因此在特定情況下可以選擇性地省略回授等化單元290以及第三加法單元295。
請參考第3圖，第3圖所繪示的係為本發明之一第三實施例的訊號處理裝置300之簡化方塊示意圖，訊號處理裝置300同樣也是使用於一通訊系統(未顯示)中，並且該通訊系統包含有至少一通道(未顯示)。其中，由本發明之第三實施例中的訊號處理裝置300係與本發明之第二實施例中的訊號處理裝置200具有類似的架構，因此在第3圖中的訊號處理裝置300之元件符號係使用與第2圖中的訊號處理裝置200一樣的元件符號。如同本發明之第二實施例中的訊號處理裝置200，本發明之第三實施例中的訊號處理裝置300也包含有一類比/數位轉換器210、一第一前授等化單元220、一第一資料分割單元230、一第二前授等化單元240、一第二資料分割單元250、一第一加法單元260、一第二加法單元270、一干擾消除模組280、一回授等化單元290以及一第三加法單元295，其中，第一前授等化單元220的一閥數量同樣也是小於第二前授等化單元240的一閥數量。類比/數位轉換器210係耦接於該複數個通道其中之一通道(未顯示)，並且用來對該通道的一類比輸入訊號(未顯示)進行類比/數位轉換以產生一數位輸入訊號(未顯示)，而第一加法單元260係耦接於第一前授等化單元220、干擾消除模組280與類比/數位轉換器210，並且用於依據一干擾消除訊號(未顯示)與該數位輸入訊號來產生一第三輸出訊號(未顯示)至第一前授等化單元220；第一前授等化單元220係用於依據該第三輸出訊號進行一初步的補償以產生一第一等化訊號(未顯示)至第一資料分割單元230、第二加法單元270以及第二前授等化單元240，而第一資料分割單元230係耦接於第一前授等化單元220，並且用於依據該第一等化訊號來產生一第一輸出訊號(未顯示)；第二加法單元270係耦接於第一前授等化單元220與第一資料分割單元230，並且用於依據該第一等化訊號與該第一輸出訊號來產生一第四輸出訊號(未顯示)至干擾消除模組280，以及干擾消除模組280係耦接於第一加法單元260與第二加法單元270，並且用於依據該第四輸出訊號來產生該干擾消除訊號至第一加法單元260，在此請注意，干擾消除模組280可以包含有一回音消除器(echo canceller)(未顯示)以及複數個近端串音消除器(near end crosstalk canceller，NEXT canceller)(未顯示)，其中，該回音消除器係用於消除該通道的干擾，以及該複數個近端串音消除器係用於消除來自於該複數個通道中的其它通道之干擾；另外，第二前授等化單元240係用於依據該第一等化訊號進行一細部的補償以產生一第二等化訊號(未顯示)，並且第三加法單元295係耦接於第二前授等化單元240、回授等化單元290與第二資料分割單元250，其中，第三加法單元295係依據第二等化訊號與回授等化單元290之一回授等化訊號來產生一第五輸出訊號(未顯示)，以及第二資料分割單元250係依據第五輸出訊號來產生一第二輸出訊號(未顯示)。此外，在此請注意，上述的實施例僅作為本發明的舉例說明，而不是本發明的限制條件，舉例來說，回授等化單元290以及第三加法單元295並不是本發明中的訊號處理裝置300之必要元件，因此在特定情況下可以選擇性地省略回授等化單元290以及第三加法單元295。
請參考第4圖，第4圖所繪示的係為本發明之一第四實施例的訊號處理裝置400之簡化方塊示意圖，訊號處理裝置400同樣也是使用於一通訊系統(未顯示)中，並且該通訊系統包含有至少一通道(未顯示)。其中，由本發明之第四實施例中的訊號處理裝置400係與本發明之第三實施例中的訊號處理裝置300具有類似的架構，因此在第4圖中的訊號處理裝置400之元件符號係使用與第3圖中的訊號處理裝置400一樣的元件符號。如同本發明之第三實施例中的訊號處理裝置300，本發明之第四實施例中的訊號處理裝置400也包含有一類比/數位轉換器210、一第一前授等化單元220、一第一資料分割單元230、一第二前授等化單元240、一第二資料分割單元250、一第一加法單元260、一第二加法單元270、一干擾消除模組280、一回授等化單元290以及一第三加法單元295，其中，第一前授等化單元220的一閥數量同樣也是小於第二前授等化單元240的一閥數量。類比/數位轉換器210係耦接於該複數個通道其中之一通道(未顯示)，並且用來對該通道的一類比輸入訊號(未顯示)進行類比/數位轉換以產生一數位輸入訊號(未顯示)，而第一加法單元260係耦接於第一前授等化單元220、干擾消除模組280與類比/數位轉換器210，並且用於依據一干擾消除訊號(未顯示)與該數位輸入訊號來產生一第三輸出訊號(未顯示)至第一前授等化單元220；第一前授等化單元220係用於依據該第三輸出訊號進行一初步的補償以產生一第一等化訊號(未顯示)至第三加法單元295，而第三加法單元295係耦接於第一前授等化單元220、回授等化單元290、第二加法單元270、第二前授等化單元240與第一資料分割單元230，其中，第三加法單元295係依據該第一等化訊號與回授等化單元290之一回授等化訊號來產生一第五輸出訊號(未顯示)至第二加法單元270、第二前授等化單元240與第一資料分割單元230，而第一資料分割單元230係依據該第五輸出訊號來產生一第一輸出訊號(未顯示)至第二加法單元270，以及第二加法單元270係依據該第五輸出訊號與該第一輸出訊號來產生一第四輸出訊號(未顯示)至干擾消除模組280，而干擾消除模組280係耦接於第一加法單元260與第二加法單元270，並且用於依據該第四輸出訊號來產生該干擾消除訊號至第一加法單元260，在此請注意，干擾消除模組280可以包含有一回音消除器(echo canceller)(未顯示)以及複數個近端串音消除器(near end crosstalk canceller，NEXT canceller)(未顯示)，其中，該回音消除器係用於消除該通道的干擾，以及該複數個近端串音消除器係用於消除來自於該複數個通道中的其它通道之干擾；另外，第二前授等化單元240係依據該第五輸出訊號進行一細部的補償以產生一第二等化訊號(未顯示)至第二資料分割單元，以及第二資料分割單元250係耦接於第二前授等化單元240，並且用於依據該第二等化訊號來產生一第二輸出訊號(未顯示)。此外，在此請注意，上述的實施例僅作為本發明的舉例說明，而不是本發明的限制條件，舉例來說，回授等化單元290並不是本發明中的訊號處理裝置200之必要元件，因此在特定情況下可以選擇性地省略回授等化單元290。
綜上所述，由於本發明所揭露的訊號處理裝置包含有一較短的第一前授等化單元以及一較長的第二前授等化單元(亦即第一前授等化單元的一閥數量係小於第二前授等化單元的一閥數量)，以構成一具有較短時序回復迴路(timing recovery loop)的架構，因此可以用來在一通訊系統中降低時序回復迴路延遲(timing recovery loop delay)，並且還可以提高訊號對雜訊比值(signal to noise ratio，SNR)。
以上所述僅為本發明之實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300、400．．．訊號處理裝置
210．．．類比/數位轉換器
220．．．第一前授等化單元
230．．．第一資料分割單元
240．．．第二前授等化單元
250．．．第二資料分割單元
260．．．第一加法單元
270．．．第二加法單元
280．．．干擾消除模組
290．．．回授等化單元
295．．．第三加法單元
第1圖所繪示的係為本發明之一第一實施例的訊號處理裝置之示意圖。
第2圖所繪示的係為本發明之一第二實施例的訊號處理裝置之示意圖。
第3圖所繪示的係為本發明之一第三實施例的訊號處理裝置之示意圖。
第4圖所繪示的係為本發明之一第四實施例的訊號處理裝置之示意圖。
100．．．訊號處理裝置
210．．．類比/數位轉換器
220．．．第一前授等化單元
230．．．第一資料分割單元
240．．．第二前授等化單元
250．．．第二資料分割單元
260．．．第一加法單元
270．．．第二加法單元
280．．．干擾消除模組
290．．．回授等化單元
Claims (10)
- 一種用於一通訊系統中的訊號處理裝置，該通訊系統包含有至少一通道，該訊號處理裝置包含有：一第一前授等化單元，用於依據對應於該通道之一數位輸入訊號進行補償以產生一第一等化訊號；一第一資料分割單元，耦接於該第一前授等化單元，用於依據該第一等化訊號來產生一第一輸出訊號；一第二前授等化單元，耦接於該第一前授等化單元以及該第一資料分割單元，用於依據該第一等化訊號進行補償以產生一第二等化訊號；以及一第二資料分割單元，耦接於該第二前授等化單元，用於依據該第二等化訊號來產生一第二輸出訊號；其中該第一前授等化單元的一閥數量(tap number)係小於該第二前授等化單元的一閥數量。
- 如申請專利範圍第1項所述之訊號處理裝置，另包含有：一第一加法單元，耦接於該第一前授等化單元與該第一資料分割單元之間以及於該第一前授等化單元與該第二前授等化單元之間，用於依據該第一等化訊號與一干擾消除訊號來產生一第三輸出訊號至該第一資料分割單元與該第二前授等化單元；一第二加法單元，耦接於該第一加法單元與該第一資料分割 單元之間，用於依據該第三輸出訊號與該第一輸出訊號來產生一第四輸出訊號；以及一干擾消除模組，耦接於該第一加法單元與該第二加法單元之間，用於依據該第四輸出訊號來產生該干擾消除訊號至該第一加法單元。
- 如申請專利範圍第2項所述之訊號處理裝置，另包含有：一回授等化單元，耦接於該第一加法單元；其中該第一加法單元係依據該第一等化訊號、該干擾消除訊號與該回授等化單元之一回授等化訊號來產生該第三輸出訊號。
- 如申請專利範圍第2項所述之訊號處理裝置，另包含有：一第三加法單元，耦接於該第二前授等化單元與該第二資料分割單元之間；以及一回授等化單元，耦接於該第三加法單元；其中該第三加法單元係依據該第二等化訊號與該回授等化單元之一回授等化訊號來產生一第五輸出訊號，以及該第二資料分割單元係依據該第五輸出訊號來產生該第二輸出訊號。
- 如申請專利範圍第2項所述之訊號處理裝置，其中該通訊系統包含有複數個通道，以及該干擾消除模組包含有：一回音消除器(echo canceller)，用於消除該通道的干擾；以 及至少一個近端串音消除器(near end crosstalk canceller，NEXT canceller)，用於消除來自其它通道之干擾。
- 如申請專利範圍第1項所述之訊號處理裝置，另包含有：一類比/數位轉換器(analog-to-digital converter，ADC)，耦接於該通道，用來對該通道之一類比輸入訊號進行類比/數位轉換以產生該數位輸入訊號；一第一加法單元，耦接於該第一前授等化單元與該類比/數位轉換器之間，用於依據一干擾消除訊號與該數位輸入訊號來產生一第三輸出訊號至該第一前授等化單元；一第二加法單元，耦接於該第一加法單元與該第一資料分割單元之間，用於依據該第一等化訊號與該第一輸出訊號來產生一第四輸出訊號；以及一干擾消除模組，耦接於該第一加法單元與該第二加法單元之間，用於依據該第四輸出訊號來產生該干擾消除訊號至該第一加法單元。
- 如申請專利範圍第6項所述之訊號處理裝置，另包含有：一第三加法單元，耦接於該第二前授等化單元與該第二資料分割單元之間；以及一回授等化單元，耦接於該第三加法單元；其中該第三加法單元係依據該第二等化訊號與該回授等化單 元所產生之一回授等化訊號來產生一第五輸出訊號，以及該第二資料分割單元係依據該第五輸出訊號來產生該第二輸出訊號。
- 如申請專利範圍第6項所述之訊號處理裝置，另包含有：一第三加法單元，耦接於該第一前授等化單元與該第一資料分割單元之間；以及一回授等化單元，耦接於該第三加法單元；其中該第三加法單元係依據該第一等化訊號與該回授等化單元之一回授等化訊號來產生一第五輸出訊號，而該第一資料分割單元係依據該第五輸出訊號來產生該第一輸出訊號，並且該第二前授等化單元係依據該第五輸出訊號進行補償來產生該第二等化訊號，以及該第二加法單元係依據該第五輸出訊號與該第一輸出訊號來產生該第四輸出訊號。
- 如申請專利範圍第6項所述之訊號處理裝置，其中該通訊系統包含有複數個通道，以及該干擾消除模組包含有：一回音消除器(echo canceller)，用於消除該通道的干擾；以及至少一個近端串音消除器(near end crosstalk canceller，NEXT canceller)，用於消除來自其它通道之干擾。
- 如申請專利範圍第1項所述之訊號處理裝置，其中該通訊系統 包含有10G Base-T系統、Giga乙太網路(Ethernet)系統或10/100乙太網路系統。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97103691A TWI474641B (zh) | 2008-01-31 | 2008-01-31 | 訊號處理裝置 |
| US12/356,081 US8532167B2 (en) | 2008-01-31 | 2009-01-20 | Signal processing device having feed forward equalizing units with different tap numbers utilized in communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97103691A TWI474641B (zh) | 2008-01-31 | 2008-01-31 | 訊號處理裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200934153A TW200934153A (en) | 2009-08-01 |
| TWI474641B true TWI474641B (zh) | 2015-02-21 |
Family
ID=40931661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97103691A TWI474641B (zh) | 2008-01-31 | 2008-01-31 | 訊號處理裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8532167B2 (zh) |
| TW (1) | TWI474641B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8842767B2 (en) * | 2009-11-04 | 2014-09-23 | Broadcom Corporation | System and method for un-interrupted operation of communications during interference |
| US10263663B2 (en) * | 2015-12-17 | 2019-04-16 | Intel Corporation | M-ary pulse amplitude modulation digital equalizer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240133B1 (en) * | 1998-02-05 | 2001-05-29 | Texas Instruments Incorporated | High stability fast tracking adaptive equalizer for use with time varying communication channels |
| US6912208B2 (en) * | 2002-11-07 | 2005-06-28 | Solarflare Communications, Inc. | Method and apparatus for equalization and crosstalk mitigation |
| US20050185742A1 (en) * | 2004-02-24 | 2005-08-25 | Ming-Kang Liu | Optimum phase timing recovery in the presence of strong intersymbol interference |
| US20070014378A1 (en) * | 2005-07-13 | 2007-01-18 | Leanics Corporation | System and method for MIMO equalization for DSP transceivers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003218963A (ja) | 2001-12-07 | 2003-07-31 | Applied Microcircuits Corp | 非因果的チャネル等化のためのフィードフォワード／フィードバックシステムおよび方法 |
| KR100505703B1 (ko) | 2003-08-21 | 2005-08-03 | 삼성전자주식회사 | 채널 등화기 및 채널 등화 방법 |
| TWI227593B (en) | 2004-01-15 | 2005-02-01 | Wistron Neweb Corp | Signal processing device and signal processing circuit |
| TWI336168B (en) | 2004-04-13 | 2011-01-11 | Realtek Semiconductor Corp | Method and apparatus for tuning a digital filter |
| US7778320B2 (en) | 2005-10-03 | 2010-08-17 | Clariphy Communications, Inc. | Multi-channel equalization to compensate for impairments introduced by interleaved devices |
-
2008
- 2008-01-31 TW TW97103691A patent/TWI474641B/zh active
-
2009
- 2009-01-20 US US12/356,081 patent/US8532167B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240133B1 (en) * | 1998-02-05 | 2001-05-29 | Texas Instruments Incorporated | High stability fast tracking adaptive equalizer for use with time varying communication channels |
| US6912208B2 (en) * | 2002-11-07 | 2005-06-28 | Solarflare Communications, Inc. | Method and apparatus for equalization and crosstalk mitigation |
| US20050185742A1 (en) * | 2004-02-24 | 2005-08-25 | Ming-Kang Liu | Optimum phase timing recovery in the presence of strong intersymbol interference |
| US20070014378A1 (en) * | 2005-07-13 | 2007-01-18 | Leanics Corporation | System and method for MIMO equalization for DSP transceivers |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200934153A (en) | 2009-08-01 |
| US8532167B2 (en) | 2013-09-10 |
| US20090196336A1 (en) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7590077B2 (en) | Canceller device and data transmission system | |
| US8787439B2 (en) | Decision feedforward equalization | |
| US7706434B1 (en) | Method and apparatus for cancelling interference in a communication system | |
| US8654898B2 (en) | Digital equalizer for high-speed serial communications | |
| USRE45794E1 (en) | Crosstalk cancellation using sliding filters | |
| US9461703B1 (en) | Interference signal compensation | |
| US7106235B1 (en) | Active hybrid circuit for a full duplex channel | |
| KR101363122B1 (ko) | 데이터의 고속 전송을 위한 적응 알고리즘을 적용한 등화기 및 등화 방법 | |
| TWI495275B (zh) | 用於通訊系統中的訊號處理裝置 | |
| US7583724B2 (en) | Low-power mixed-mode echo/crosstalk cancellation in wireline communications | |
| US8284878B2 (en) | Receiver for echo and crosstalk cancellation and receiving method thereof | |
| TWI474641B (zh) | 訊號處理裝置 | |
| CN101515811B (zh) | 信号处理装置 | |
| TWI441464B (zh) | 可增加連線品質之網路通訊裝置及其方法 | |
| US10135641B1 (en) | Far end crosstalk cancellation for serdes links | |
| US8699551B2 (en) | System for FEXT cancellation of multi-channel transceivers with precoding | |
| US20080056408A1 (en) | A receiver architecture | |
| TWI424696B (zh) | 抵消信號之時間關聯性的通訊系統與方法 | |
| US20110255576A1 (en) | System for mimo equialization of multi-channel transceivers with precoding | |
| US11362702B2 (en) | Echo and near-end crosstalk cancellation system | |
| CN102237893A (zh) | 一种信号处理设备 | |
| Chen et al. | Novel FEXT cancellation and equalization for high speed ethernet transmission | |
| CN101515908B (zh) | 用于通讯系统中的信号处理装置 | |
| US8416673B1 (en) | Canceling far end cross-talk in communication systems | |
| CN102685043A (zh) | 一种信号处理设备 |