JP5121386B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5121386B2 JP5121386B2 JP2007267378A JP2007267378A JP5121386B2 JP 5121386 B2 JP5121386 B2 JP 5121386B2 JP 2007267378 A JP2007267378 A JP 2007267378A JP 2007267378 A JP2007267378 A JP 2007267378A JP 5121386 B2 JP5121386 B2 JP 5121386B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal cell
- pixel electrode
- blue
- green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 277
- 210000002858 crystal cell Anatomy 0.000 claims description 213
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000005684 electric field Effects 0.000 claims description 14
- 210000004027 cell Anatomy 0.000 claims description 5
- 238000000034 method Methods 0.000 description 45
- 230000008878 coupling Effects 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 230000014509 gene expression Effects 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 101150069960 cgbb gene Proteins 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、液晶表示装置に関し、特にいわゆる画素内セレクタ方式による液晶表示装置に適用することができる。本発明は、画素内セレクタ方式により1つのセレクタに割り当てられる複数の液晶セルにおいて、後で画素電極電位を設定する液晶セル程、画素電極と対応するゲート信号の走査線との間の容量が増大するように設定することにより、1つのセレクタに割り当てられた複数の液晶セル間で、液晶への直流電界の印加を防止する。 The present invention relates to a liquid crystal display device, and is particularly applicable to a liquid crystal display device using a so-called intra-pixel selector method. According to the present invention, in a plurality of liquid crystal cells assigned to one selector by the intra-pixel selector method, the capacity between the pixel electrode and the scanning line of the corresponding gate signal increases as the liquid crystal cell later sets the pixel electrode potential. By doing so, application of a DC electric field to the liquid crystal is prevented between a plurality of liquid crystal cells assigned to one selector.
従来、液晶表示装置は、マトリックス状に画素を配置して表示部が形成され、この表示部の周囲に垂直駆動部及び水平駆動部が設けられる。液晶表示装置は、走査線を介した垂直駆動部による制御により各画素を順次信号線に接続し、各画素の階調を水平駆動部により設定し、これにより表示部で所望の画像を表示する。 Conventionally, in a liquid crystal display device, a display unit is formed by arranging pixels in a matrix, and a vertical driving unit and a horizontal driving unit are provided around the display unit. The liquid crystal display device sequentially connects each pixel to a signal line under the control of a vertical drive unit via a scanning line, and sets the gradation of each pixel by a horizontal drive unit, thereby displaying a desired image on the display unit. .
この種の液晶表示装置は、いわゆる画素内セレクタ方式により、各画素の階調を設定する方式も提供されている。ここで画素内セレクタ方式は、複数画素単位で、表示部にセレクタを設け、このセレクタによりこれら複数画素を構成する複数の液晶セルの階調を順次設定する方式である。 This type of liquid crystal display device is also provided with a method of setting the gradation of each pixel by a so-called intra-pixel selector method. Here, the intra-pixel selector method is a method in which a selector is provided in a display unit in units of a plurality of pixels, and gradations of a plurality of liquid crystal cells constituting the plurality of pixels are sequentially set by the selector.
ここで図18は、この画素内セレクタ方式による液晶表示装置の基本ユニットを示す接続図である。基本ユニット1は、画素内セレクタ方式による表示部の構成単位であり、液晶表示装置は、この基本ユニット1がマトリックス状に配置されて表示部が形成される。この図18の例において、基本ユニット1は、赤色、緑色、青色の液晶セル2R、2G、2Bによる3つのサブ画素に1つのセレクタ3が設けられる。この基本ユニット1において、赤色、緑色、青色の液晶セル2R、2G、2Bは、共通電極が共通に信号線に接続され、この信号線が図示しない共通電極用の駆動電源に接続される。なおCsR、CsG、CsBは、保持容量であり、一端がそれぞれ液晶セル2R、2G、2Bの画素電極に接続され、他端にプリチャージ用の駆動信号CSが供給される。赤色、緑色、青色の液晶セル2R、2G、2Bは、画素電極がそれぞれゲート信号GATER、GATEG、GATEBによりオンオフ動作するNMOSトランジスタQ1R、Q1G、Q1Bを介してNMOSトランジスタQ2に接続され、このトランジスタQ2は、青色用のゲート信号GATEBによりオンオフ動作して、トランジスタQ1R、Q1G、Q1Bを信号線SIGに接続する。
Here, FIG. 18 is a connection diagram showing a basic unit of the liquid crystal display device by this intra-pixel selector method. The
基本ユニット1は、図19に示すように、水平駆動部により、時分割で、赤色、緑色、青色の液晶セル2R、2G、2Bの階調に対応する電圧に信号線SIGの電圧が設定される(図19(A))。なおこの図19では、各液晶セル2R、2G、2Bの階調に対応する電圧を符号R、G、Bにより示す。また基本ユニット1は、この信号線SIGの電圧の設定に連動して、ゲート信号GATER、GATEG、GATEBによりトランジスタQ1R、Q1G、Q1B、Q2がオン状態に設定された後、順次、オフ状態に設定される(図19(B1)、(B2)、(B3))。すなわち信号線SIGの電圧が赤色液晶セル2Rの階調に対応する電圧Rに設定されている期間で、トランジスタQ1R、Q1G、Q1B、Q2をオン状態に立ち上げた後、赤色液晶セル2Rに接続されたトランジスタQ1Rをオフ状態に切り換え、これにより赤色液晶セル2Rの画素電極の電圧VRを信号線SIGの電圧Rに設定する(図19(C1))。また続いて信号線SIGの電圧が緑色液晶セル2Gの階調に対応する電圧Gに設定されている期間で、緑色液晶セル2Gに接続されたトランジスタQ1Gをオフ状態に切り換え、これにより緑色液晶セル2Gの画素電極の電圧VGを信号線SIGの電圧Gに設定する(図19(C2))。また続いて信号線SIGの電圧が青色液晶セル2Bの階調に対応する電圧Bに設定されている期間で、青色液晶セル2Bに接続されたトランジスタQ1BをトランジスタQ2と共にオフ状態に切り換え、これにより青色液晶セル2Bの画素電極の電圧VBを信号線SIGの電圧Bに設定する(図19(C3))。
In the
このような液晶表示装置に関して、特開平9−243995号公報には、各画素にそれぞれメモリを設け、このメモリの記録に従って各画素を駆動する構成が開示されている。以下、この方式をメモリ方式と呼ぶ。このメモリ方式によれば、一旦、各画素の階調を設定すれば、各画素に対する階調設定処理を省略することができることから、消費電力を低減することができる。 Regarding such a liquid crystal display device, Japanese Patent Laid-Open No. 9-243959 discloses a configuration in which a memory is provided for each pixel, and each pixel is driven according to the recording of this memory. Hereinafter, this method is called a memory method. According to this memory system, once the gradation of each pixel is set, the gradation setting process for each pixel can be omitted, so that power consumption can be reduced.
ところで図19に示す画素内セレクタ方式の基本ユニット1では、図20に示すように、各ゲート信号GATER、GATEG、GATEBの走査線と各液晶セル2R、2G、2Bの画素電極との間に容量Cgが発生する。なおここでCgRR、CgRG、CgRBは、それぞれ赤色液晶セル2Rの画素電極と各ゲート信号GATER、GATEG、GATEBの走査線との間の容量である。またCgGR、CgGG、CgGBは、それぞれ緑色液晶セル2Gの画素電極と各ゲート信号GATER、GATEG、GATEBの走査線との間の容量である。またCgBR、CgBG、CgBBは、それぞれ青色液晶セル2Bの画素電極と各ゲート信号GATER、GATEG、GATEBの走査線との間の容量である。
In the
その結果、基本ユニット1では、これら容量Cgによるゲートカップリングにより、ゲート信号GATER、GATEG、GATEBの信号レベルが変化すると、各液晶セル2R、2G、2Bに設定された画素電極の電位VR、VG、VBが変化する。
As a result, in the
基本ユニット1では、図19との対比により図21に示すように、始めに赤色用のゲート信号GATERによりトランジスタQ1Rをオフ動作させて赤色液晶セル2Rの階調を設定した後、順次、緑色用及び青色用のゲート信号GATEG、GATEBによりトランジスタQ1G、Q1Bをオフ動作させて緑色液晶セル2G、青色液晶セル2Bの階調を設定していることにより、赤色液晶セル2Rでは、これら赤色用、緑色用、青色用のゲート信号GATER、GATEG、GATEBの信号レベルが立ち下がる毎に、画素電極の電位VRが立ち下がることになる。また緑色液晶セル2Gでは、緑色用、青色用のゲート信号GATEG、GATEBの信号レベルの立ち下がりにより、画素電極の電位VGが順次立ち下がることになる。また青色液晶セル2Bでは、青色用のゲート信号GATEBの信号レベルの立ち下がりにより、画素電極の電位VBが立ち下がることになる。
In the
その結果、基本ユニット1では、信号線SIGを介して画素電極に設定された電位VR、電位VG、電位VBが変化し、その変化量ΔVR、ΔVG、ΔVBが赤色液晶セル2R、緑色液晶セル2G、青色液晶セル2Bの順に小さくなる。この画素電極の電位VR、電位VG、電位VBの変化量ΔVR、ΔVG、ΔVBは、ゲート信号GATER、GATEG、GATEBによる駆動により発生するものであることから、フィールド反転、フレーム反転、ライン反転等による各信号線SIGの駆動を切り換える場合であっても、ほぼ一定値に保持される。
As a result, in the
これにより画素内セレクタ方式では、1つのセレクタが割り当てられた複数液晶セル間で液晶に直流電界が印加される問題があった。なおこのように液晶に直流電界が印加され続けると、液晶表示装置では、液晶が劣化することになる。
本発明は以上の点を考慮してなされたもので、画素内セレクタ方式により各液晶セルを駆動する場合に、液晶への直流電界の印加を防止することができる液晶表示装置を提案しようとするものである。 The present invention has been made in consideration of the above points, and intends to propose a liquid crystal display device capable of preventing application of a DC electric field to liquid crystal when each liquid crystal cell is driven by an in-pixel selector method. Is.
上記の課題を解決するため請求項1の発明は、基本ユニットを順次配置して形成された表示部により所望の画像を表示する液晶表示装置に適用する。基本ユニットは、1画素を構成する色ごとに設けられ、共通電極と画素電極とを備えて液晶に電界を印加する複数の液晶セルと、複数の液晶セルそれぞれに対応して設けられ、対応する液晶セルの画素電極に接続される保持容量と、基本ユニットごとに、1画素を構成する色ごとの色別階調値を時分割で出力する階調信号を供給する信号線と、複数の液晶セルそれぞれに対応し、平面視で当該液晶セルの画素電極と隣接する液晶セルの画素電極との間に形成される走査線と、基本ユニットごとに設けられ、一端が信号線に接続され、当該基本ユニットに対する階調信号の出力期間に当該基本ユニットと信号線とを接続する第1トランジスタと、複数の液晶セルそれぞれに対応して液晶セルの画素電極と第1トランジスタとの間に設けられ、液晶セルに対応する走査線からの入力信号によりオンオフ動作し、階調信号の出力期間の開始とともに一斉に液晶セルの画素電極を信号線に接続するとともに、対応する液晶セルに応じた色別階調値の出力期間の終了時に当該液晶セルと信号線との接続を解除し、当該液晶セルの階調を設定する第2トランジスタと、を有し、階調信号に基づき、複数の液晶セルのうちで、階調信号内の順番が後の色別階調値によって階調を設定する液晶セル程、当該液晶セルの画素電極と対応する走査線との間の容量が増大するように設定される。
In order to solve the above problems, the invention of
請求項1に係る発明の構成によれば、階調信号内の順番が後の色別階調値によって階調を設定して、ゲートカップリングによる画素電極電圧の変化の小さい液晶セル程、画素電極と対応するゲート信号の走査線との間の容量の増大により、ゲートカップリングによる画素電極電圧の変化を大きくすることができる。従って1つのセレクタに割り当てられた複数の液晶セルにおいて、画素電極の電圧変化の相違を小さくすることができ、これら複数の液晶セルにおける液晶への直流電界の印加を防止することができる。 According to the configuration of the first aspect of the invention, the liquid crystal cell in which the change in the pixel electrode voltage due to the gate coupling is smaller in which the gradation is set by the gradation value for each color in the order in the gradation signal and the pixel coupling voltage is smaller the increased capacitance between the scanning line of Ruge over preparative signal to correspond to the electrode, it is possible to increase the change of the pixel electrode voltage by the gate coupling. Accordingly, in the plurality of liquid crystal cells assigned to one selector, the difference in voltage change of the pixel electrode can be reduced, and application of a DC electric field to the liquid crystal in the plurality of liquid crystal cells can be prevented.
本発明によれば、画素内セレクタ方式により各液晶セルを駆動する場合に、液晶への直流電界の印加を防止することができる。 According to the present invention, when each liquid crystal cell is driven by the intra-pixel selector method, application of a DC electric field to the liquid crystal can be prevented.
以下、適宜図面を参照しながら本発明の実施例を詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
(1)実施例1の構成
図2は、本発明の実施例1の液晶表示装置を示すブロック図である。この液晶表示装置11は、画素内セレクタ方式による液晶表示装置であり、液晶セルによる画素をマトリックス状に配置して表示部12が形成され、水平駆動部13及び垂直駆動部14により駆動してこの表示部12で所望の画像を表示する。表示部12は、所定の基本ユニットがマトリックス状に配置されて形成されることにより、液晶セルによる画素がマトリックス状に配置される。
(1) Configuration of
ここで図1は、図18との対比によりこの表示部12を形成する基本ユニットを示す接続図である。この図1において、図18と同一構成は、対応する符号を付して示し、重複した説明は省略する。この基本ユニット16では、図21について上述した画素電極の電位VR、電位VG、電位VBの変化量ΔVR、ΔVG、ΔVBが最も大きな赤色液晶セル2Rを除いて、それぞれ画素電極とゲート信号GATEG、GATEBの走査線との間に画素電極電位補正用容量CG、CBが設けられる。この基本ユニット16は、この画素電極電位補正用容量CG、CBに関する構成が異なる点を除いて、図18の基本ユニット1と同一に構成される。従ってこの基本ユニット16は、図19で説明したと同一に順次各液晶セル2R、2G、2Bの階調が設定される。
Here, FIG. 1 is a connection diagram showing a basic unit forming the
ここで図1に示す構成において、赤色液晶セル2Rのゲート信号GATERの立ち下がりによる赤色液晶セル2Rの画素電極の電位VRの立ち下がり電圧ΔVRは、液晶セル2Rの画素電極の対アース間の容量と、画素電極及びゲート信号GATERの走査線間の容量CgRRとによりゲート信号GATERの電圧変化を分圧した電圧により表すことができる。従ってこの電圧変化量ΔVRRは、次式により表すことができる。なおここでCtotalRは、赤色液晶セル2Rの画素電極と他の全ての部位との間の容量の合算の容量である。またΔVgは、ゲート信号GATER、GATEG、GATEBの電圧変化量である。
Here, in the configuration shown in FIG. 1, the falling voltage ΔVR of the potential VR of the pixel electrode of the red
またこの赤色液晶セル2Rにおいて、緑色液晶セル2Gのゲート信号GATEGの立ち下がりによる画素電極の電位VRの立ち下がり量ΔVRGは、同様に液晶セル2Rの画素電極の対アース間の容量と、画素電極及びゲート信号GATEGの走査線間の容量CgRGとによりそれぞれゲート信号GATEGの電圧変化を分圧した電圧により表すことができる。またこの赤色液晶セル2Rにおいて、青色液晶セル2Bのゲート信号GATEBの立ち下がりによる画素電極の電位VRの立ち下がり量ΔVRBについても、同様に液晶セル2Rの画素電極の対アース間の容量と、画素電極及びゲート信号GATEBの走査線間の容量CgRBとによりそれぞれゲート信号GATEBの電圧変化を分圧した電圧により表すことができる。従ってこれらの電圧変化量ΔVRG、ΔVRBは、次式により表すことができる。なおここでCtotalGは、緑色液晶セル2Gの画素電極と他の全ての部位との間の容量の合算の容量であり、またCtotalBは、青色液晶セル2Bの画素電極と他の全ての部位との間の容量の合算の容量である。
Further, in this red
従って図21について上述した赤色液晶セル2Rにおける画素電極電位VRの電圧降下量ΔVRは、次式により表すことができる。
Therefore, the voltage drop amount ΔVR of the pixel electrode potential VR in the red
同様にして、緑色液晶セル2G及び青色液晶セル2Bにおける画素電極電位VG、VBの変化量ΔVG、ΔVBは、それぞれ次式により表すことができる。
Similarly, the change amounts ΔVG and ΔVB of the pixel electrode potentials VG and VB in the green
ここで画素電極電位補正用容量CG、CBを除いた場合、各液晶セル2R、2G、2Bの画素電極と対応するゲート信号GATER、GATEG、GATEBの走査線との間の容量CgRR、CgGG、CgBBは、これら液晶セル2R、2G、2B間でトランジスタQ1R、Q1G、Q1B等のレイアウトを同一とすることにより、ほぼ等しくすることができる。従ってこの等しい容量をCEとおくと、容量CgRR、CgGG、CgBBは、それぞれCE、CE+CG、CE+CBで表すことができる。
When the pixel electrode potential correction capacitors CG and CB are excluded, the capacitors CgRR, CgGG, and CgBB between the pixel electrodes of the
ここで(4)式及び(5)式のCgRR、CgGGをそれぞれCE、CE+CGとおいて、ΔVR=ΔVGとすると、次式の関係式を得ることができる。 Here, when CgRR and CgGG in the expressions (4) and (5) are respectively set as CE and CE + CG, and ΔVR = ΔVG, the following relational expression can be obtained.
ここでCtotalR≒CtotalGであることから、この(7)式を整理すれば、次式の関係式を得ることができる。 Since CtotalR≈CtotalG, the following relational expression can be obtained by rearranging the expression (7).
画素電極電位補正用容量CGは、この(8)式の関係式を満足するように、赤色液晶セル2Rの画素電極と緑色用ゲート信号GATEGとの間の容量CgRG、赤色液晶セル2Rの画素電極と青色用ゲート信号GATEBとの間の容量CgRBの合成容量から緑色液晶セル2Gの画素電極と青色用ゲート信号GATEBとの間の容量CgGBを減算した容量に設定される。
The pixel electrode potential correcting capacitor CG has a capacitor CgRG between the pixel electrode of the red
また同様にして(4)式及び(6)式のCgRR、CgGBをそれぞれCE、CE+CBとおいて、ΔVR=ΔVBとすると、次式の関係式を得ることができる。 Similarly, if CgRR and CgGB in the equations (4) and (6) are CE and CE + CB, respectively, and ΔVR = ΔVB, the following relational expression can be obtained.
CtotalG≒CtotalBとおいてこの(9)式を整理すれば、次式の関係式を得ることができる。 If this equation (9) is rearranged with CtotalG≈CtotalB, the following relational expression can be obtained.
画素電極電位補正用容量CBは、この(10)式の関係式を満足するように、赤色液晶セル2Rの画素電極と緑色用ゲート信号GATEGとの間の容量CgRG、赤色液晶セル2Rの画素電極と青色用ゲート信号GATEBとの間の容量CgRBの合成容量に設定される。
The pixel electrode potential correction capacitor CB has a capacitance CgRG between the pixel electrode of the red
これら(8)式及び(10)式の関係式を満足するように、画素電極電位補正用容量CG、CBが設定されて、図21との対比により図3に示すように、この基本ユニット16は、赤色液晶セル2R、緑色液晶セル2G、青色液晶セル2Bでゲートカップリングによる画素電極電位VR、VG、VBの電圧降下ΔVR、ΔVG、ΔVBがほぼ等しくなるように設定され、これによりこれら隣接する赤色、緑色、青色の液晶セル2R、2G、2Bにおける液晶への直流電界の印加を防止することができる。
The pixel electrode potential correction capacitors CG and CB are set so as to satisfy the relational expressions (8) and (10). As shown in FIG. 3 in comparison with FIG. Is set so that the voltage drops ΔVR, ΔVG, ΔVB of the pixel electrode potentials VR, VG, VB due to gate coupling in the red
図4は、この基本ユニット16のレイアウトを示す平面図である。表示部12は、一定のピッチT1によりゲート信号GATER、GATEG、GATEBの走査線が順次設けられる。基本ユニット16は、隣接する走査線の間に、順次、赤色、緑色、青色による画素電極17R、17G、17Bが設けられ、また対応する保持容量CsR、CsG、CsB等が設けられる。基本ユニット16は、緑色液晶セル2G及び青色液晶セル2Bの画素電極17G、17Bがそれぞれ緑色用及び青色用ゲート信号GATEG、GATEBの走査線と所定量TG、TBだけオーバーラップするように、赤色液晶セル2Rの画素電極17Rに比して緑色液晶セル2Gの画素電極17G、青色液晶セル2Bの画素電極17Bが信号線SIGに沿った方向に大型に形成され、これによりこのオーバーラップした部位で画素電極電位補正用容量CG、CBが作成される。各液晶セル2R、2G、2Bは、この画素電極17R、17G、17B、トランジスタQ2に係るレイアウト以外、同一のレイアウトにより作成される。
FIG. 4 is a plan view showing the layout of the
(2)実施例1の動作
以上の構成において、この液晶表示装置11(図2)では、水平駆動部13及び垂直駆動部14による表示部12の駆動により、この表示部12に設けられた液晶セルにより各画素の階調が設定され、これによりこの表示部12で所望の画像を表示することができる。
(2) Operation of
また表示部12においては(図1)、トランジスタQ1R、Q1G、Q1B、Q2によるセレクタを介して、隣接する赤色、緑色、青色の液晶セル2R、2G、2Bの画素電極電位VR、VG、VBが信号線SIGの電圧に順次設定され、これにより画素内セレクタ方式により各画素の階調が設定されて所望の画像を表示する。
In the display unit 12 (FIG. 1), the pixel electrode potentials VR, VG, and VB of the adjacent red, green, and blue
しかしながら画素内セレクタ方式では、赤色用ゲート信号GATAR、緑色用ゲート信号GATEG、青色用ゲート信号GATEBの信号レベルを切り換えてトランジスタQ1R、Q1G、Q1B、Q2を順次オンオフ制御し、順次、1つのセレクタに割り当てられた液晶セル2R、2G、2Bの画素電極を信号線SIGに接続してこれら複数液晶セル2R、2G、2Bの階調を設定していることにより、画素電極の電位VR、VG、VGがゲートカップリングにより低下することになる(図20)。またこの画素電極の電位VR、VG、VGの低下は、これら1つのセレクタに割り当てられた液晶セル2R、2G、2Bのうちで、最初に画素電極の電位VR、VG、VGを設定した液晶セル程大きくなり(図21)、その結果、何ら工夫を施さなければ、これら1つのセレクタに割り当てられた複数の液晶セル2R、2G、2B間で、画素電極に直流の電位差が発生し、液晶に直流電界を印加することになる。
However, in the in-pixel selector method, the signal levels of the red gate signal GATAR, the green gate signal GATEG, and the blue gate signal GATEB are switched to sequentially turn on / off the transistors Q1R, Q1G, Q1B, and Q2, and sequentially to one selector. By connecting the pixel electrodes of the assigned
そこでこの実施例の液晶表示装置11において、基本ユニット16は、後で画素電極電位を設定する液晶セル2G、2B程、液晶セル2G、2Bの画素電極と対応するゲート信号GATEG、GATEBの走査線との間の容量CgGG、CgBBが増大するように、画素電極電位補正用容量CG、CBが設けられる。これにより各基本ユニット16では、後で画素電極電位を設定する液晶セル2G、2B程、ゲートカップリングにより大きく画素電極の電位を大きく立ち下げ(図3)、1つのセレクタに割り当てられた液晶セル2R、2G、2B間で、画素電極に直流の電位差が発生しないようにし、液晶への直流電界の印加を防止する。
Therefore, in the liquid
この液晶表示装置11では、これら画素電極電位補正用容量CG、CBが、対応する画素電極と走査線とのオーバーラップにより作成され(図4)、これにより単なる製造用のマスクの改良により液晶への直流電界の印加を防止することができる。
In the liquid
(3)実施例1の効果
以上の構成によれば、画素内セレクタ方式により1つのセレクタに割り当てられる複数の液晶セルにおいて、後で画素電極電位を設定する液晶セル程、画素電極と対応するゲート信号の走査線との間の容量が増大するように設定することにより、1つのセレクタに割り当てられた複数の液晶セル間で、液晶への直流電界の印加を防止することができる。従って従来に比して液晶表示装置の信頼性を向上することができる。
(3) Effects of
またこの画素電極と対応するゲート信号の走査線との間の容量の増大を、対応する画素電極と走査線とのオーバーラップにより作成することにより、簡易な構成で、液晶への直流電界の印加を防止することができる。 In addition, by creating an increase in capacitance between the pixel electrode and the scanning line for the corresponding gate signal by overlapping the corresponding pixel electrode and the scanning line, it is possible to apply a DC electric field to the liquid crystal with a simple configuration. Can be prevented.
図5は、本発明の実施例2の液晶表示装置における基本ユニットのレイアウトを示す平面図である。この実施例の液晶表示装置は、図4のレイアウトによる基本ユニット16に代えてこの図5のレイアウトによる基本ユニット26が適用される点を除いて、実施例1の液晶表示装置と同一に構成される。またこの基本ユニット26では、各液晶セル2R、2G、2Gの画素電極17R、17G、17Bに代えて、各トランジスタQ1R、Q1G、Q1Bを画素電極17R、17G、17Bに接続する配線パターン27R、27G、27Bを対応する走査線とオーバーラップさせて、画素電極電位補正用容量が作成される。
FIG. 5 is a plan view showing the layout of the basic unit in the liquid crystal display device according to
従ってこの図5において、赤色液晶セル2Rでは、トランジスタQ1Rを画素電極17Rに接続する配線パターン27Rが、対応する走査線と何らオーバーラップすることなく作成される。これに対して緑色液晶セル2Gでは、トランジスタQ1Gを画素電極17Gに接続する配線パターン27Gが、対応する走査線と一定面積だけオーバーラップするように作成されて、緑色液晶セル2Gの画素電極電位補正用容量CGが作成される。またさらに青色液晶セル2Bでは、トランジスタQ1Bを画素電極17Bに接続する配線パターン27Bが、対応する走査線とさらに大面積でオーバーラップするように作成されて、青色液晶セル2Bの画素電極電位補正用容量CBが作成される。
Therefore, in FIG. 5, in the red
この実施例のように、セレクタを構成する各トランジスタを画素電極に接続する配線パターンを対応する走査線とオーバーラップさせて画素電極電位補正用容量を作成しても、実施例1と同様の効果を得ることができる。 As in this embodiment, the same effect as that of the first embodiment can be obtained by creating a pixel electrode potential correction capacitor by overlapping the wiring pattern connecting each transistor constituting the selector with the corresponding scanning line. Can be obtained.
図6は、本発明の実施例3の液晶表示装置における基本ユニットのレイアウトを示す平面図である。この実施例の液晶表示装置は、図5のレイアウトによる基本ユニット26に代えてこの図6のレイアウトによる基本ユニット36が適用される点を除いて、実施例2の液晶表示装置と同一に構成される。
FIG. 6 is a plan view showing the layout of the basic unit in the liquid crystal display device according to
この実施例の基本ユニット36では、カラーフィルタの透過率を考慮して赤色液晶セル2R、緑色液晶セル2G、青色液晶セル2Bの開口率が設定され、この開口率を確保するために赤色液晶セル2R、緑色液晶セル2G、青色液晶セル2Bの画素電極17R、17G、17Bの面積が設定される。より具体的には、赤色液晶セル2R、青色液晶セル2Bの開口率が等しい値に設定され、この赤色液晶セル2R、青色液晶セル2Bの開口率に比して緑色液晶セル2Gの開口率が大きな値に設定される。これによりこの基本ユニット36では、赤色液晶セル2R、青色液晶セル2Bにおける画素電極17R、17Bは等しい面積に設定されるのに対し、緑色液晶セル2Gの画素電極17Gが、これら赤色液晶セル2R、青色液晶セル2Bの画素電極に17R、17Bに比して大きな面積に設定される。
In the
またこの開口率の設定に対応して、緑色液晶セル2G、赤色液晶セル2R、青色液晶セル2Bの順序で、各液晶セル2G、2R、2Bが配置され、これにより表示画面における白色度、白輝度が最適化される。
Corresponding to the setting of the aperture ratio, the
これに対してこの基本ユニット36による表示部を駆動する水平駆動部及び垂直駆動部は、汎用の集積部が適用されて、上述の実施例1、2と同一の順序で各液晶セル2G、2R、2Bの階調を設定する。なお配線パターン27G、27Bと走査線とのオーバーラップに代えて、実施例1について上述したように、画素電極17G、17Bと走査線とのオーバーラップにより、画素電極電位補正用容量を作成してもよい。
On the other hand, a general-purpose integrated unit is applied to the horizontal drive unit and the vertical drive unit that drive the display unit by the
この実施例のように液晶セルの配置順序と階調設定順序とを異ならせても、上述の実施例と同様の効果を得ることができる。 Even if the arrangement order of the liquid crystal cells is different from the gradation setting order as in this embodiment, the same effect as in the above-described embodiment can be obtained.
ところで画素電極の電位の変動は、画素電極を配置する基板のレイアウト、ゲート信号GATER、GATEG、GATEBの小振幅化等により、隣々接液晶セルによるゲートカップリングによる影響を無視できる場合もある。 By the way, the fluctuation of the potential of the pixel electrode may be negligible due to the gate coupling by the adjacent liquid crystal cell due to the layout of the substrate on which the pixel electrode is arranged, the amplitude of the gate signals GATE, GATEG, and GATEB being reduced.
この場合に、基本ユニットの配置の順序で各液晶セルの階調を設定する場合は、図21との対比により図7に示すように、赤色及び緑色の液晶セル2R及び2Gにおける画素電極の電圧降下ΔVR、ΔVGがほぼ等しくなる。これに対して実施例3の構成に係る液晶セルの配列、階調設定順序による場合、図8に示すように、両端に配置される液晶セル2G、2Bにおける画素電極の電圧降下ΔVG、ΔVBがほぼ等しくなる。なお図20との対比により、上述の実施例3の構成に係る液晶セルの配列、階調設定順序による場合の、画素電極電位の変動に影響を与える寄生容量を図9に示す。
In this case, when the gradation of each liquid crystal cell is set in the order of arrangement of the basic units, the voltage of the pixel electrode in the red and green
そこでこの実施例では、上述の実施例1〜3の構成において、隣々接液晶セルによるゲートカップリングによる影響を無視して画素電極電位補正用容量を配置する。ここで隣々接液晶セルによるゲートカップリングを無視すると、(7)式は次式により表すことができる。 Therefore, in this embodiment, in the configuration of the above-described first to third embodiments, the pixel electrode potential correcting capacitor is arranged ignoring the influence of gate coupling by the adjacent liquid crystal cell. If the gate coupling by the adjacent liquid crystal cell is ignored here, the equation (7) can be expressed by the following equation.
従ってCtotalR≒CtotalGであることから、この(11)式を整理すれば、次式の関係式を得ることができる。 Therefore, since CtotalR≈CtotalG, the following relational expression can be obtained by rearranging the expression (11).
ここで各液晶セルにおける配線パターンを同一にレイアウトする場合には、CgRG≒CgGBの関係式が成立し、これにより(12)式による画素電極電位補正用容量CGは、値0となる。また同様にしてここで隣々接液晶セルによるゲートカップリングを無視すると、(9)式は次式により表すことができる。 Here, when the wiring patterns in the respective liquid crystal cells are laid out in the same manner, the relational expression CgRG≈CgGB is established, whereby the pixel electrode potential correcting capacitance CG according to the expression (12) becomes zero. Similarly, if the gate coupling by the adjacent liquid crystal cell is ignored here, the equation (9) can be expressed by the following equation.
CtotalG≒CtotalBとおいてこの(13)式を整理すれば、次式の関係式を得ることができる。 If this equation (13) is rearranged with CtotalG≈CtotalB, the following relational expression can be obtained.
これにより上述の実施例1又は2の構成において、隣々接液晶セルによるゲートカップリングによる影響を無視して画素電極電位補正用容量を配置する場合には、最後に画素電極電位を設定する液晶セル2Bにのみ画素電極電位補正用容量CBを設ければよいことが判る。これによりこの場合は、表示パネルの構成を簡略化することができる。
Thus, in the configuration of the first or second embodiment, when the pixel electrode potential correcting capacitor is disposed ignoring the influence of the gate coupling by the adjacent liquid crystal cell, the liquid crystal for setting the pixel electrode potential at the end is arranged. It can be seen that the pixel electrode potential correcting capacitor CB need only be provided in the
これに対して上述の実施例3に係る液晶セルの配列、階調設定順序による構成において、隣々接液晶セルによるゲートカップリングによる影響を無視して画素電極電位補正用容量を配置する場合には、同様の画素電極電位の変動の解析により、両端に配置する緑色液晶セル2G及び青色液晶セル2Bにほぼ同一容量の画素電極電位補正用容量CG、CBを配置すればよいことが求められる。
On the other hand, in the configuration based on the arrangement of the liquid crystal cells and the gradation setting order according to the above-described third embodiment, when the pixel electrode potential correcting capacitor is arranged ignoring the influence of the gate coupling by the adjacent liquid crystal cell. Therefore, it is required that the pixel electrode potential correcting capacitors CG and CB having substantially the same capacity should be disposed in the green
この実施例によれば、隣々接液晶セルによるゲートカップリングによる影響を無視できる場合にも、上述の各実施例と同様の効果を得ることができる。 According to this embodiment, even when the influence of the gate coupling by the adjacent liquid crystal cell can be ignored, the same effects as those of the above embodiments can be obtained.
図10は、本発明の実施例5に係る液晶表示装置を示すブロック図である。この液晶表示装置41は、例えば図示しないチューナー部、外部機器等から出力されるビデオデータによる動画像、静止画像をアナログ駆動方式により表示部42で表示し、また各種メニュー画像等をメモリ方式により表示部42で表示する。なおここで、アナログ駆動方式は、各液晶セルの画素電極信号線に接続して画素電極電位を信号線の電位に設定する方式であり、上述の実施例1〜4の駆動方式である。
FIG. 10 is a block diagram showing a liquid crystal display device according to Embodiment 5 of the present invention. The liquid
この液晶表示装置41において、インターフェース(I/F)43は、各画素の階調を順次示すシリアルデータによる画像データSDI、この画像データSDIに同期した各種タイミング信号を入力する。なおここでこの画像データSDIは、アナログ駆動方式により表示部42で表示する画像データである。またインターフェース43は、コントローラ44から、メモリ方式により表示部42で表示する2値の画像データDVを入力し、これら入力した画像データSDI、DV、各種タイミング信号をコントローラ44の制御に従って各部に出力する。
In the liquid
タイミングジェネレータ(TG)45は、コントローラ44の制御により、メモリ方式、アナログ駆動方式で必要な各種のタイミング信号を生成して水平駆動部46、垂直駆動部47に出力する。また液晶セルの共通電極用の駆動電源VCOMを生成して表示部42に出力する。なおこの実施例において表示部42は、反射型、透過型、反射型と透過型との併用型の何れをも適用することができる。
The timing generator (TG) 45 generates various timing signals necessary for the memory method and the analog driving method under the control of the
水平駆動部46は、コントローラ44の制御によりアナログ駆動方式とメモリ方式とで動作を切り換え、アナログ駆動方式では、インターフェース43から入力される画像データSDIを順次各信号線SIGに振り分けてディジタルアナログ変換処理し、フィールド反転、フレーム反転、ライン反転等による各信号線SIGの駆動信号Ssigを生成する。水平駆動部46は、アナログ駆動方式では、この駆動信号Ssigを表示部42の各信号線SIGに出力する。
The
また水平駆動部46は、メモリ方式では、コントローラ44から出力される2値の画像データDVの論理値に対応する駆動信号Sdvを対応する信号線SIGに出力した後、所定の駆動信号XCSを信号線に出力する。
In the memory system, the
垂直駆動部47は、コントローラ44の制御によりアナログ駆動方式とメモリ方式とで動作を切り換え、表示部42の走査線に所定の駆動信号を出力する。
The
表示部42は、水平駆動部46、垂直駆動部47から出力される各種の信号により動作し、画像データSDI又はDVによる画像を表示する。ここで図11は、表示部42の基本ユニットを示す接続図である。この図11の基本ユニット51において、実施例1の基本ユニット16と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
The
ここで基本ユニット51は、アナログ駆動方式では、セレクタ3及びNMOSトランジスタQ3を介して、各液晶セル2R、2G、2Bを信号線SIGに接続し、各液晶セル2R、2G、2Bの階調を順次設定する。またメモリ方式では、メモリ部52に信号線SIGの設定を記録した後、セレクタ3及びNMOSトランジスタQ3、Q4により、このメモリ部52に記録された信号線SIGの設定を液晶セル2R、2G、2Bに順次設定して、これら液晶セル2R、2G、2Bの階調を順次設定する。
Here, in the analog drive system, the
基本ユニット51は、セレクタ3によるこれら液晶セル2R、2G、2Bの階調の設定が、実施例1、2について上述したと同一の順序で実行され、これにより緑色及び青色の液晶セル2G及び2Bに、画素電極電位補正用容量CG、CBが設けられる。なおこの画素電極電位補正用容量CG、CBは、実施例1、2について上述したと同一に設定される。なお実施例3等について上述した順序により液晶セル2R、2G、2Bの階調を設定するようにして、上述の実施例3等の手法を適用して画素電極電位補正用容量を設けるようにしてもよい。
In the
すなわち表示部42は、赤色、緑色、青色の液晶セル2R、2G、2Bが順次循環的に連続するように、この図11に示す基本ユニットがマトリックス状に配置されて、これら液晶セル2R、2G、2Bがマトリックス状に配置される。
That is, in the
この基本ユニット51において、これら赤色、緑色、青色の液晶セル2R、2G、2Bの保持容量CsR、CsG、CsBは、一端にプリチャージの処理に係る駆動信号CSが供給され、他端がそれぞれ対応する液晶セル2R、2G、2Bの画素電極に接続される。また液晶セル2R、2G、2Bは、駆動信号CSに連動して信号レベルが切り換わる駆動電源VCOMが共通電極に供給される。
In the
基本ユニット51において、メモリ部52は、ゲート及びドレインがそれぞれ共通に接続されたNMOSトランジスタQ5及びPMOSトランジスタQ6からなるCMOSインバーターと、同様のNMOSトランジスタQ7及びPMOSトランジスタQ8からなるCMOSインバーターとによるSRAM(Static Random Access Memory)であり、信号線SIGの論理レベルに対応する出力RAMと、この出力RAMと逆の論理レベルによる反転出力とをそれぞれトランジスタQ3及びQ4に出力し、これらトランジスタQ3及びQ4を相補的にオンオフ制御する。メモリ部52は、ゲート信号GATEDによりオン動作するNMOSトランジスタQ11を介して信号線SIGに接続される。
In the
基本ユニット51は、図12及び図13に示すように、アナログ駆動方式による場合には、水平駆動部46及び垂直駆動部47により、トランジスタQ3をオン状態に設定するようにメモリ部52が事前に設定された後(図12(D)〜(E))、ゲート信号GATER、GATEG、GATEBの設定が順次切り換えられることにより(図12(B1)〜(B3))、図13に示すように、液晶セル2R、2G、2Bが順次信号線SIGに接続される。なおここで図13は、この信号線SIGと液晶セル2R、2G、2Bとの接続の説明のために、図11との対比により基本ユニット51の構成を簡略化して示す図である。
As shown in FIGS. 12 and 13, in the case of the analog driving method, the
また基本ユニット51は、アナログ駆動方式による場合には、水平駆動部46により、液晶セル2R、2G、2Bの階調をそれぞれ示す階調電圧R、G、Bに信号線SIGの駆動信号Ssigが順次設定され(図12(A))、この信号線SIGの設定に対応するようにゲート信号GATER、GATEG、GATEBの設定が順次切り換えられる(図12(B1)〜(B3))。これにより基本ユニット51は、液晶セル2R、2G、2Bの画素電極電位VR、VG、VBが駆動信号Ssigによる階調電圧R、G、Bに設定される。これにより基本ユニット51は、アナログ駆動方式によりこれら液晶セル2R、2G、2Bの階調が設定される。
Further, in the case where the
これに対してアナログ駆動方式におけるメモリ部52の事前の設定、メモリ方式による書込み時、基本ユニット51は、図14及び図15に示すように、ゲート信号GATER、GATEG、GATEBによりトランジスタQ1R、Q1G、Q1B、Q2がオフ状態に設定され(図14(B1)〜(B3)及び(C1)〜(C3))、メモリ部52の電源電圧VRAMが信号線SIGのHレベルに対応する電圧VDDに一時的に立ち下げられると共に(図14(A)及び(D))、ゲート信号GATEDによりトランジスタQ11がオン状態に設定されて信号線SIGにメモリ部52が接続される(図14(E))。これにより基本ユニット51は、信号線SIGに出力される駆動信号Sdvの論理レベルがメモリ部52に設定される(図14(F))。またその後、基本ユニット51は、電源電圧VRAMが液晶セル2R、2G、2Bの駆動電圧に対応する電圧VDD2に立ち上げられて(図14(D)及び(F))、トランジスタQ3、Q4をオンオフ制御可能に設定される。なおここで図15は、このメモリ部52の動作の説明のために、図11に示す基本ユニット51の構成を簡略化して示す図である。
On the other hand, as shown in FIGS. 14 and 15, when the
基本ユニット51は、アナログ駆動方式におけるメモリ部52の事前の設定時、水平駆動部46により信号線SIGがHレベルに設定されてこれら一連の動作が実行され、これによりトランジスタQ3をオン状態に設定するように設定される。これに対してメモリ方式による書込み時、水平駆動部46により信号線SIGが画像データDVの論理値に設定され、これにより画像データDVの論理値がメモリ部52に設定される。またこの論理値がHレベルの場合、トランジスタQ3をオン状態に設定するようにメモリ部52が設定されるのに対し、この論理値がLレベルの場合、トランジスタQ4をオン状態に設定するようにメモリ部52が設定される。
In the
ここでメモリ方式による表示時、基本ユニット51は、図16及び図17に示すように、水平駆動部46から、駆動信号CSに対して相補的に信号レベルが切り換わる駆動信号CSの反転信号XCSが信号線SIGに供給される(図16(A)及び(B))。また水平駆動部46から、トランジスタQ1R、Q1G、Q1B、Q2を全てオン動作させるようにゲート信号GATER、GATEG、GATEBが供給される(図16(C1)〜(C3))。基本ユニット51は、メモリ部52に設定された論理値に応じてトランジスタQ3又はQ4が選択的にオン状態に設定され、これにより反転信号XCS又は駆動信号CSが選択的に液晶セル2R、2G、2Bの画素電極に供給される(図16(D1)〜(D3))。これにより液晶セル2R、2G、2Bは、メモリ部52に設定された画像データDVの論理値に対応して黒階調又は白階調に設定される。なおここで図17は、このメモリ方式による表示の説明のために、図11に示す基本ユニット51の構成を簡略化して示す図である。
Here, at the time of display by the memory system, as shown in FIGS. 16 and 17, the
この実施例によれば、メモリ方式による場合、さらにはメモリ方式とアナログ駆動方式とを切り換える場合でも、上述の実施例と同様の効果を得ることができる。 According to this embodiment, the same effect as that of the above-described embodiment can be obtained even when the memory method is used, and even when the memory method and the analog driving method are switched.
なお上述の実施例においては、画素電極の大きさを変化させて、又は画素電極への配線パターンの形状を異ならせて画素電極電位補正用容量を作成する場合について述べたが、本発明はこれに限らず、例えば走査線の位置をずらして画素電極とのオーバーラップ量を設定して画素電極電位補正用容量を作成する場合、さらには別途、対向電極を作成して画素電極電位補正用容量を作成する場合等、画素電極電位補正用容量の作成手法は種々の方法を広く適用することができる。 In the above-described embodiment, the case where the pixel electrode potential correction capacitor is created by changing the size of the pixel electrode or by changing the shape of the wiring pattern to the pixel electrode has been described. For example, when creating a pixel electrode potential correction capacitor by shifting the position of the scanning line and setting an overlap amount with the pixel electrode, a separate electrode is created separately to create a pixel electrode potential correction capacitor. Various methods can be widely applied as a method of creating a pixel electrode potential correcting capacitor.
また上述の実施例においては、1つのセレクタに赤色、緑色、青色による3つの液晶セルを割り当てる場合について述べたが、本発明はこれに限らず、例えば連続する2つの液晶セルを1つのセレクタに割り当てる場合、さらには4つ以上の液晶セルを1つのセレクタに割り当てる場合等にも広く適用することができる。 In the above-described embodiment, the case where three liquid crystal cells of red, green, and blue are assigned to one selector has been described. However, the present invention is not limited to this. For example, two consecutive liquid crystal cells are assigned to one selector. In the case of assignment, the present invention can be widely applied to the case where four or more liquid crystal cells are assigned to one selector.
本発明は、いわゆる画素内セレクタ方式による液晶表示装置に適用することができる。 The present invention can be applied to a liquid crystal display device using a so-called intra-pixel selector method.
1、16、26、36、51……基本ユニット、2R、2G、2B……液晶セル、3……セレクタ、11、41……液晶表示装置、12、42……表示部、17R、17G、17B……画素電極、52……メモリ方式、CB、CG……画素電極電位補正用容量、Q1〜Q11……トランジスタ
1, 16, 26, 36, 51... Basic unit, 2R, 2G, 2B... Liquid crystal cell, 3... Selector, 11, 41. Liquid crystal display device, 12, 42. 17B: Pixel electrode, 52: Memory system, CB, CG: Pixel electrode potential correction capacitor, Q1 to Q11: Transistor
Claims (6)
前記基本ユニットは、
1画素を構成する色ごとに設けられ、共通電極と画素電極とを備えて液晶に電界を印加する複数の液晶セルと、
前記複数の液晶セルそれぞれに対応して設けられ、対応する前記液晶セルの画素電極に接続される保持容量と、
前記基本ユニットごとに、前記1画素を構成する色ごとの色別階調値を時分割で出力する階調信号を供給する信号線と、
前記複数の液晶セルそれぞれに対応し、平面視で当該液晶セルの画素電極と隣接する前記液晶セルの画素電極との間に形成される走査線と、
前記基本ユニットごとに設けられ、一端が前記信号線に接続され、当該基本ユニットに対する前記階調信号の出力期間に当該基本ユニットと前記信号線とを接続する第1トランジスタと、
前記複数の液晶セルそれぞれに対応して前記液晶セルの画素電極と前記第1トランジスタとの間に設けられ、前記液晶セルに対応する走査線からの入力信号によりオンオフ動作し、前記階調信号の出力期間の開始とともに一斉に前記液晶セルの画素電極を前記信号線に接続するとともに、対応する前記液晶セルに応じた前記色別階調値の出力期間の終了時に当該液晶セルと前記信号線との接続を解除し、当該液晶セルの階調を設定する第2トランジスタと、
を有し、
前記階調信号に基づき、前記複数の液晶セルのうちで、前記階調信号内の順番が後の前記色別階調値によって階調を設定する前記液晶セル程、当該液晶セルの画素電極と対応する前記走査線との間の容量が増大するように設定された、
液晶表示装置。 In a liquid crystal display device that displays a desired image on a display unit formed by sequentially arranging basic units,
The basic unit is
A plurality of liquid crystal cells which are provided for each color constituting one pixel and which have a common electrode and a pixel electrode and apply an electric field to the liquid crystal;
A storage capacitor provided corresponding to each of the plurality of liquid crystal cells and connected to the corresponding pixel electrode of the liquid crystal cell;
For each basic unit, a signal line for supplying a gradation signal for outputting time-division gradation values for each color constituting the one pixel;
A scanning line corresponding to each of the plurality of liquid crystal cells and formed between a pixel electrode of the liquid crystal cell and a pixel electrode of the liquid crystal cell adjacent in a plan view;
A first transistor provided for each basic unit, having one end connected to the signal line, and connecting the basic unit and the signal line during an output period of the gradation signal to the basic unit;
Corresponding to each of the plurality of liquid crystal cells, it is provided between the pixel electrode of the liquid crystal cell and the first transistor, and is turned on / off by an input signal from a scanning line corresponding to the liquid crystal cell . The pixel electrodes of the liquid crystal cells are connected to the signal lines all at once with the start of the output period, and at the end of the output period of the color-specific gradation value corresponding to the corresponding liquid crystal cells, the liquid crystal cells and the signal lines releasing the connection, the second transistor to set the tone of the liquid crystal cell,
Have
Based on the gradation signal, among the plurality of liquid crystal cells, as the liquid crystal cell to set the tone by the Color tone values after the order in the gradation signal, and the pixel electrode of the liquid crystal cell capacitance between the corresponding front Kihashi査線is set to increase,
Liquid crystal display device.
請求項1に記載の液晶表示装置。 Increase of the capacity, Ru is formed by overlapping the scanning line and the pixel electrode,
The liquid crystal display device according to claim 1.
請求項1に記載の液晶表示装置。 Increase of the capacity, Ru is formed by overlapping the scanning line and the wiring pattern to the pixel electrode,
The liquid crystal display device according to claim 1.
前記容量の増大は、前記階調信号の前記色別階調値の出力順が最初の前記液晶セルの画素電極電位の電圧降下量に応じて、前記色別階調値の出力順が最初の前記液晶セルを除く他の前記液晶セルの画素電極と当該液晶セルに対応する走査線との間に補正用容量を設けて行う、The increase in the capacitance is such that the output order of the gradation values for each color is first according to the voltage drop amount of the pixel electrode potential of the liquid crystal cell. A correction capacitor is provided between the pixel electrode of the liquid crystal cell other than the liquid crystal cell and the scanning line corresponding to the liquid crystal cell.
請求項1に記載の液晶表示装置。 The liquid crystal display device according to claim 1.
前記緑色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の前記補正用容量は、前記補正用容量を設定する前の状態における前記赤色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の容量と、前記赤色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の容量との合成容量から、前記緑色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の容量を減算した容量に設定され、The correction capacitance between the pixel electrode of the green liquid crystal cell and the scanning line corresponding to the green liquid crystal cell is the pixel electrode of the red liquid crystal cell and the green liquid crystal cell in a state before setting the correction capacitance. And the capacitance between the pixel electrode of the red liquid crystal cell and the capacitance between the scan line corresponding to the blue liquid crystal cell, and the pixel electrode of the green liquid crystal cell and the blue The capacity is set by subtracting the capacity between the scanning line corresponding to the liquid crystal cell,
前記青色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の前記補正用容量は、前記補正用容量を設定する前の状態における前記赤色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の容量と、前記赤色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間の容量との合成容量に設定される、 The correction capacitor between the pixel electrode of the blue liquid crystal cell and the scanning line corresponding to the blue liquid crystal cell has the pixel electrode of the red liquid crystal cell and the green liquid crystal cell in a state before setting the correction capacitor. Is set to a combined capacitance of the capacitance between the scanning line corresponding to the pixel electrode of the red liquid crystal cell and the capacitance between the scanning line corresponding to the blue liquid crystal cell,
請求項4に記載の液晶表示装置。 The liquid crystal display device according to claim 4.
前記容量の増大は、前記青色液晶セルの画素電極と前記青色液晶セルに対応する走査線との間に、前記補正用容量を設定する前の状態における前記赤色液晶セルの画素電極と前記緑色液晶セルに対応する走査線との間の容量を前記補正用容量として設定して行う、The increase in capacitance is caused by the pixel electrode of the red liquid crystal cell and the green liquid crystal in a state before the correction capacitor is set between the pixel electrode of the blue liquid crystal cell and the scanning line corresponding to the blue liquid crystal cell. Performing by setting the capacity between the scanning line corresponding to the cell as the correction capacity,
請求項4に記載の液晶表示装置。 The liquid crystal display device according to claim 4.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267378A JP5121386B2 (en) | 2007-10-15 | 2007-10-15 | Liquid crystal display |
US12/286,918 US7940343B2 (en) | 2007-10-15 | 2008-10-03 | Liquid crystal display device and image displaying method of liquid crystal display device |
TW097138474A TWI399604B (en) | 2007-10-15 | 2008-10-06 | Liquid crystal display device and image displaying method of liquid crystal display device |
KR1020080100514A KR101476449B1 (en) | 2007-10-15 | 2008-10-14 | Liquid crystal display device and image displaying method of liquid crystal display device |
CN 200810209892 CN101470310B (en) | 2007-10-15 | 2008-10-15 | Liquid crystal display device and image displaying method of liquid crystal display device |
KR1020140112607A KR101549348B1 (en) | 2007-10-15 | 2014-08-27 | Liquid crystal display device and image displaying method of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267378A JP5121386B2 (en) | 2007-10-15 | 2007-10-15 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009098234A JP2009098234A (en) | 2009-05-07 |
JP5121386B2 true JP5121386B2 (en) | 2013-01-16 |
Family
ID=40701340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007267378A Active JP5121386B2 (en) | 2007-10-15 | 2007-10-15 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5121386B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5338606B2 (en) * | 2009-10-06 | 2013-11-13 | 三菱電機株式会社 | Display device |
US8411003B2 (en) * | 2010-02-11 | 2013-04-02 | Au Optronics Corporation | Liquid crystal display and methods of driving same |
JP5386441B2 (en) | 2010-06-24 | 2014-01-15 | 株式会社ジャパンディスプレイ | Liquid crystal display device, driving method of liquid crystal display device, and electronic apparatus |
TWI444981B (en) | 2010-06-24 | 2014-07-11 | Japan Display West Inc | Display device, method for driving display device, and electronic apparatus |
JP5189147B2 (en) * | 2010-09-02 | 2013-04-24 | 奇美電子股▲ふん▼有限公司 | Display device and electronic apparatus having the same |
JP5730002B2 (en) | 2010-12-20 | 2015-06-03 | 株式会社ジャパンディスプレイ | Display device, display device control method, and electronic apparatus |
JP5733154B2 (en) | 2011-10-27 | 2015-06-10 | 株式会社Jvcケンウッド | Liquid crystal display |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4630410B2 (en) * | 1999-03-19 | 2011-02-09 | シャープ株式会社 | Liquid crystal display device |
JP4943177B2 (en) * | 2000-08-08 | 2012-05-30 | 株式会社半導体エネルギー研究所 | Liquid crystal display device, electronic device |
JP2002333870A (en) * | 2000-10-31 | 2002-11-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display device, el display device and drive method therefor and display pattern evaluation method of subpixel |
JP2003255903A (en) * | 2002-02-28 | 2003-09-10 | Toshiba Corp | Display |
JP2006251322A (en) * | 2005-03-10 | 2006-09-21 | Sharp Corp | Liquid crystal display device and electronic information apparatus |
-
2007
- 2007-10-15 JP JP2007267378A patent/JP5121386B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009098234A (en) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10699627B2 (en) | Driving method of display panel, display panel and display device | |
KR101549348B1 (en) | Liquid crystal display device and image displaying method of liquid crystal display device | |
JP5085268B2 (en) | Liquid crystal display device and driving method thereof | |
JP5121386B2 (en) | Liquid crystal display | |
JP5865134B2 (en) | Liquid crystal display device, driving method of liquid crystal display device, and electronic apparatus | |
US8416175B2 (en) | Liquid crystal display device and method for driving the same | |
JP2004309669A (en) | Active matrix type display device and its driving method | |
JP2009139774A (en) | Display device | |
JP2008225142A (en) | Electrooptical device, driving circuit, and electronic equipment | |
JP4270310B2 (en) | Active matrix display device drive circuit, drive method, and active matrix display device | |
US20100109990A1 (en) | Liquid crystal display device | |
CN103869517A (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP2012068599A (en) | Liquid crystal display device | |
KR101095718B1 (en) | Display apparatus | |
CN101625494B (en) | Display device as well as method for driving display device | |
JP5115001B2 (en) | Display panel and matrix display device using the same | |
JP5699456B2 (en) | Display device | |
CN109658893B (en) | Driving method and driving device of display panel and display equipment | |
JP5106977B2 (en) | Liquid crystal display | |
JP4826675B2 (en) | Display device | |
JP4457646B2 (en) | Display device | |
US20110221732A1 (en) | Electro-optical device, method of driving electro-optical device, control circuit of electro-optical device, and electronic apparatus | |
JP4506152B2 (en) | Display device | |
US10109231B2 (en) | Electrooptical device, method for controlling electrooptical device, and electronic apparatus | |
KR20180103684A (en) | Method of writing pixel data and Image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090326 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090326 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090403 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100309 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5121386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |