JP2006251322A - Liquid crystal display device and electronic information apparatus - Google Patents

Liquid crystal display device and electronic information apparatus Download PDF

Info

Publication number
JP2006251322A
JP2006251322A JP2005067295A JP2005067295A JP2006251322A JP 2006251322 A JP2006251322 A JP 2006251322A JP 2005067295 A JP2005067295 A JP 2005067295A JP 2005067295 A JP2005067295 A JP 2005067295A JP 2006251322 A JP2006251322 A JP 2006251322A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
crystal display
picture element
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005067295A
Other languages
Japanese (ja)
Inventor
Masahiro Yoshida
昌弘 吉田
Junichi Morinaga
潤一 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005067295A priority Critical patent/JP2006251322A/en
Publication of JP2006251322A publication Critical patent/JP2006251322A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To secure a sufficient aperture ratio even in a high-definition liquid crystal panel whose pixel size is small. <P>SOLUTION: An RGB picture element portion is uses as one pixel portion and a display region is composed of three kinds of picture element shapes; and a 1st TFT 25a is connected between a 1st picture element electrode 24a and a signal line 21, a 2nd TFT 25b is connected between a 2nd picture element electrode 24b and the signal line 21, and a 3rd TFT 25c and a 4th TFT 25d are connected in series between a 3rd picture element electrode 24c and the signal line 21. Then 1/3 of picture element portions constituting a display screen are each equipped with two switching elements, and the display region is constituted on a liquid crystal display panel of A pixels×B pixels with wiring lines of A signal lines and B×2 scanning lines. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、小型・高精細で絵素サイズが比較的小さい液晶表示装置および、これを表示部に用いた例えばデジタルカメラおよびビデオカメラや携帯電話装置などのモバイル機器の電子情報機器に関する。   The present invention relates to a small-sized and high-definition liquid crystal display device having a relatively small picture element size, and to an electronic information device such as a digital camera, a video camera, and a mobile phone device using the liquid crystal display device as a display unit.

従来の液晶表示装置は、一対の基板間に液晶層が挟持された液晶パネルを有しており、一方のTFT基板上に形成された絵素電極と、他方の対向基板に形成された対向電極との間に表示電圧を印加することによって、両電極間に挟まれた液晶部分(絵素)の光学特性が変調されて、文字・図形などが表示画面上に表示される。   A conventional liquid crystal display device has a liquid crystal panel in which a liquid crystal layer is sandwiched between a pair of substrates, a pixel electrode formed on one TFT substrate, and a counter electrode formed on the other counter substrate. By applying a display voltage between them, the optical characteristics of the liquid crystal part (picture element) sandwiched between the two electrodes are modulated, and characters, figures, etc. are displayed on the display screen.

図10は、従来の液晶表示装置における絵素形状を説明するための要部平面図であり、図11は図10のA−A’線断面図であり、図12は図10の液晶表示装置における1画素部分の等価回路図である。   FIG. 10 is a plan view of a main part for explaining a picture element shape in a conventional liquid crystal display device, FIG. 11 is a cross-sectional view taken along line AA ′ of FIG. 10, and FIG. 12 is a liquid crystal display device of FIG. 2 is an equivalent circuit diagram of one pixel portion in FIG.

図10において、従来の液晶表示装置10の液晶パネルを構成するTFT基板は、絶縁性基板上に複数の信号線(ソースバスライン)1および複数の走査線(ゲートバスライン)2が互いに交差してマトリクス状に配置されており、さらに、必要に応じてゲートバスライン2毎にこれと平行にCs(補助容量)バスライン3が設けられている。   In FIG. 10, in the TFT substrate constituting the liquid crystal panel of the conventional liquid crystal display device 10, a plurality of signal lines (source bus lines) 1 and a plurality of scanning lines (gate bus lines) 2 cross each other on an insulating substrate. Furthermore, a Cs (auxiliary capacitor) bus line 3 is provided in parallel with each gate bus line 2 as necessary.

ソースバスライン1とゲートバスライン2とで囲まれた絵素領域毎に、絵素電極4と、この絵素電極4を選択駆動するスイッチング素子としてのTFT5とが設けられている。   For each picture element region surrounded by the source bus line 1 and the gate bus line 2, a picture element electrode 4 and a TFT 5 as a switching element for selectively driving the picture element electrode 4 are provided.

TFT基板には、図11に示すように、絶縁性基板11上にゲート絶縁膜12が設けられ、その上に絵素電極4さらにソースバスライン1が設けられて、そのソースバスライン1を覆うように保護膜13が設けられている。   As shown in FIG. 11, the TFT substrate is provided with a gate insulating film 12 on an insulating substrate 11, on which a pixel electrode 4 and a source bus line 1 are provided to cover the source bus line 1. Thus, a protective film 13 is provided.

対向基板には、絶縁性基板14上に例えばRGBの着色層15が設けられ、その上にBM(ブラックマトリクス)16が設けられている。   In the counter substrate, for example, an RGB colored layer 15 is provided on an insulating substrate 14, and a BM (black matrix) 16 is provided thereon.

TFT基板と対向基板は、所定の間隔を空けて対向配置されており、両基板の間隙に液晶層17が封入されている。   The TFT substrate and the counter substrate are arranged to face each other with a predetermined interval, and a liquid crystal layer 17 is sealed in a gap between the two substrates.

絵素電極4は、図12に示すように、例えばRGBの3色に対応して三つの絵素電極4a、4bおよび4cが一つ画素部(RGB3ドット(絵素)=1画素)として繰り返しマトリクス状に配置されている。例えばA画素×B画素の液晶パネルにおいて、3本のソースバスラインと1本のゲートバスラインを1組として、ソースバスラインがA×3本、ゲートバスラインがB本設けられている。   As shown in FIG. 12, the pixel electrode 4 has, for example, three pixel electrodes 4a, 4b and 4c corresponding to three colors of RGB as one pixel portion (RGB 3 dots (picture element) = 1 pixel). They are arranged in a matrix. For example, in a liquid crystal panel of A pixel × B pixel, three source bus lines and one gate bus line are provided as one set, and A × 3 source bus lines and B gate bus lines are provided.

第1絵素部(絵素1)では、第1TFT5aのゲートがゲートバスライン2に接続され、そのソースが第1ソースバスライン1aに接続され、そのドレインが絵素電極4aに接続されている。また、絵素電極4aと対向電極との間に液晶容量Clcが形成され、これと並列にCsバスライン3と絵素電極4aとの間に補助容量Ccsが形成されている。   In the first picture element portion (picture element 1), the gate of the first TFT 5a is connected to the gate bus line 2, its source is connected to the first source bus line 1a, and its drain is connected to the picture element electrode 4a. . Further, a liquid crystal capacitor Clc is formed between the pixel electrode 4a and the counter electrode, and an auxiliary capacitor Ccs is formed in parallel with the Cs bus line 3 and the pixel electrode 4a.

第2絵素部(絵素2)では、第2TFT5bのゲートがゲートバスライン2に接続され、そのソースが第2ソースバスライン1bに接続され、そのドレインが絵素電極4bに接続されている。絵素電極4bと対向電極との間に液晶容量Clcが形成され、これと並列にCsバスライン3と絵素電極4bとの間に補助容量Ccsが形成されている。   In the second picture element portion (picture element 2), the gate of the second TFT 5b is connected to the gate bus line 2, its source is connected to the second source bus line 1b, and its drain is connected to the picture element electrode 4b. . A liquid crystal capacitor Clc is formed between the pixel electrode 4b and the counter electrode, and an auxiliary capacitor Ccs is formed in parallel with the Cs bus line 3 and the pixel electrode 4b.

第3絵素部(絵素3)では、第3TFT5cのゲートがゲートバスライン2に接続され、そのソースが第3ソースバスライン1cに接続され、そのドレインが絵素電極4cに接続されている。絵素電極4cと対向電極との間には液晶容量Clcが形成され、これと並列にCsバスライン3と絵素電極4cとの間に補助容量Ccsが形成されている。   In the third picture element portion (picture element 3), the gate of the third TFT 5c is connected to the gate bus line 2, its source is connected to the third source bus line 1c, and its drain is connected to the picture element electrode 4c. . A liquid crystal capacitor Clc is formed between the pixel electrode 4c and the counter electrode, and an auxiliary capacitor Ccs is formed in parallel with the Cs bus line 3 and the pixel electrode 4c.

図13は、従来の液晶表示装置の動作を説明するための信号波形図である。   FIG. 13 is a signal waveform diagram for explaining the operation of the conventional liquid crystal display device.

図13に示すように、ゲートバスライン2にTFT5をオン状態とさせるハイレベル電圧(ON電圧)が印加されている期間に同時に、第1絵素部には第1ソースバスライン1aに印加されている映像信号電圧aが書き込まれ、第2絵素部には第2ソースバスライン1bに印加されている映像信号電圧bが書き込まれ、第3絵素部には第3ソースバスライン1cに印加されている映像信号電圧cが書き込まれる。   As shown in FIG. 13, the first picture element portion is simultaneously applied to the first source bus line 1a while a high level voltage (ON voltage) for turning on the TFT 5 is applied to the gate bus line 2. The video signal voltage a applied to the second source bus line 1b is written to the second picture element portion, and the third source bus line 1c is written to the third picture element portion. The applied video signal voltage c is written.

近年、従来の液晶表示装置において、液晶パネルの高精細化および高開口率化が望まれている。しかしながら、デジタルカメラおよびビデオカメラや携帯電話装置などのモバイル機器に搭載されるような小型液晶パネルでは、1ドット(絵素)のサイズが小さくなり、充分な開口率を確保することができないという問題がある。   In recent years, in conventional liquid crystal display devices, high definition and high aperture ratio of liquid crystal panels are desired. However, in a small liquid crystal panel mounted on a mobile device such as a digital camera, a video camera, or a mobile phone device, the size of one dot (picture element) becomes small, and a sufficient aperture ratio cannot be secured. There is.

上記従来の液晶表示装置では、例えば図14(a)に示すように、表示画面対角1.9インチサイズのVGA(640画素×480画素)液晶パネルを一例として考えると、ソースバスライン1の640×3=1920本と、ゲートバスライン2の480本とがマトリクス状に交差され、これらの各交差部近傍にTFT5などのスイッチング素子が配置される構成となる。この場合には、図14(b)に示すように、1ドットのサイズが20μm×60μmとなっている。   In the conventional liquid crystal display device, for example, as shown in FIG. 14A, a VGA (640 pixels × 480 pixels) liquid crystal panel having a display screen diagonal size of 1.9 inches is considered as an example. 640 × 3 = 1920 and 480 gate bus lines 2 intersect in a matrix, and a switching element such as TFT 5 is arranged in the vicinity of each intersection. In this case, as shown in FIG. 14B, the size of one dot is 20 μm × 60 μm.

ここで、図10に示すように、例えばソースバスライン1の幅4μm、ソース−絵素電極4間のギャップ=3μm、貼り合わせマージン(絵素電極4−BM間の距離)=5μmとすると、BM開口部=0μmとなり、開口部を全く確保することができなくなる。   Here, as shown in FIG. 10, for example, if the width of the source bus line 1 is 4 μm, the gap between the source and the pixel electrode 4 is 3 μm, and the bonding margin (distance between the pixel electrode 4 and BM) is 5 μm. BM opening = 0 μm, and the opening cannot be secured at all.

そこで、例えば特許文献1には、ゲートバスライン2の本数を倍にして、ソースバスライン1の本数を半減(VGAの場合、ゲートバスライン2=960本、ソースバスライン1=960本)させ、ソースバスライン1の左右に設けた各絵素電極4にソースバスライン1を接続することにより、高い開口率を確保した液晶表示装置が開示されている。
特開平11−352520号公報
Therefore, for example, in Patent Document 1, the number of gate bus lines 2 is doubled, and the number of source bus lines 1 is halved (in the case of VGA, gate bus lines 2 = 960 lines and source bus lines 1 = 960 lines). A liquid crystal display device is disclosed in which a high aperture ratio is secured by connecting the source bus line 1 to each pixel electrode 4 provided on the left and right of the source bus line 1.
JP-A-11-352520

上述したように、従来の液晶表示装置では、A画素×B画素の液晶パネルにおいて、ソースバスライン1がA×3本、ゲートバスライン2がB本設けられているため、小型液晶パネルにおいて、1ドット(絵素)のサイズが小さくなり、前述したように充分な開口率を確保することがで困難であるという問題がある。   As described above, in the conventional liquid crystal display device, since the A pixel × B pixel liquid crystal panel is provided with A × 3 source bus lines 1 and B gate bus lines 2, There is a problem that the size of one dot (picture element) is reduced, and it is difficult to secure a sufficient aperture ratio as described above.

特許文献1では、A画素×B画素の液晶パネルにおいて、ソースバスラインがA×2本、ゲートバスラインがB×2本設けられているため、従来の液晶表示装置よりも1ドット(絵素)のサイズを多少大きくできるが、小型液晶パネルでは、これで開口率が充分であるとは言えないという問題がある。   In Patent Document 1, in the liquid crystal panel of A pixel × B pixel, A × 2 source bus lines and B × 2 gate bus lines are provided, so that one dot (picture element) is provided as compared with a conventional liquid crystal display device. ) Can be made somewhat larger, but there is a problem that a small liquid crystal panel cannot be said to have a sufficient aperture ratio.

本発明は、上記従来の問題を解決するもので、1絵素サイズが比較的小さい高精細液晶パネルにおいても、より充分な開口率を確保することができる液晶表示装置および、これを用いた例えばデジタルカメラおよびビデオカメラや携帯電話装置などのモバイル機器の電子情報機器を提供することを目的とする。   The present invention solves the above-described conventional problems, and a liquid crystal display device capable of ensuring a sufficient aperture ratio even in a high-definition liquid crystal panel having a relatively small size of one picture element, and for example using the same An object of the present invention is to provide electronic information devices such as digital cameras, video cameras, and mobile phone devices.

本発明の液晶表示装置は、複数の信号線と複数の走査線とが互いに交差してマトリクス状に配置され、該信号線と該走査線の交差部毎に設けられた絵素領域に、絵素電極と、当該走査線からの走査信号で選択されて当該信号線からの画像信号により該絵素電極を駆動可能とするスイッチング素子とを有する液晶表示装置において、当該走査線として少なくとも第1および第2走査線が設けられ、該絵素領域毎に、該絵素電極として少なくとも第1〜第3絵素電極が設けられ、該スイッチング素子は、当該信号線から該少なくとも第1〜第3絵素電極にそれぞれ各表示電圧を供給可能としており、そのことにより上記目的が達成される。   In the liquid crystal display device of the present invention, a plurality of signal lines and a plurality of scanning lines intersect with each other and are arranged in a matrix, and a picture element region provided at each intersection of the signal lines and the scanning lines has a picture. In a liquid crystal display device having an element electrode and a switching element selected by a scanning signal from the scanning line and capable of driving the pixel electrode by an image signal from the signal line, at least first and A second scanning line is provided, and at least first to third picture element electrodes are provided as the picture element electrodes for each picture element region, and the switching element is connected to the at least first to third pictures from the signal line. Each display voltage can be supplied to each element electrode, thereby achieving the above object.

また、好ましくは、本発明の液晶表示装置において、前記信号線と前記走査線の交差部毎に設けられた絵素領域に、前記スイッチング素子として第1〜第4スイッチング素子が設けられ、前記第1絵素電極と該信号線の間に、前記第1走査線の走査信号により選択される該第1スイッチング素子が接続され、前記第2絵素電極と該信号線の間に、前記第2走査線の走査信号により選択される該第2スイッチング素子が接続され、前記第3絵素電極と該信号線の間に、該第1走査線の走査信号により選択される該第3スイッチング素子と、該第2走査線の走査信号により選択される該第4スイッチング素子とが直列接続されて設けられている。   Preferably, in the liquid crystal display device of the present invention, first to fourth switching elements are provided as the switching elements in a pixel region provided at each intersection of the signal line and the scanning line, and the first The first switching element selected by the scanning signal of the first scanning line is connected between one pixel electrode and the signal line, and the second switching element is connected between the second pixel electrode and the signal line. The second switching element selected by the scanning signal of the scanning line is connected, and the third switching element selected by the scanning signal of the first scanning line is connected between the third pixel electrode and the signal line. The fourth switching element selected by the scanning signal of the second scanning line is provided in series connection.

さらに、好ましくは、本発明の液晶表示装置における信号線には、前記各表示電圧が時分割に供給されている。   Further preferably, the display voltages are supplied in time division to the signal lines in the liquid crystal display device of the present invention.

さらに、好ましくは、本発明の液晶表示装置における第1〜第3絵素電極は、前記第1走査線および前記第2走査線の延在方向に沿って配置されている。   Further preferably, the first to third picture element electrodes in the liquid crystal display device of the present invention are arranged along the extending direction of the first scanning line and the second scanning line.

さらに、好ましくは、本発明の液晶表示装置における第1〜第3絵素電極は、前記信号線と前記走査線で囲まれた領域内に配置されている。   More preferably, the first to third picture element electrodes in the liquid crystal display device of the present invention are arranged in a region surrounded by the signal lines and the scanning lines.

さらに、好ましくは、本発明の液晶表示装置における第1〜第3絵素電極は、前記信号線によって前記延在方向に振り分けられている。   Further preferably, the first to third picture element electrodes in the liquid crystal display device of the present invention are distributed in the extending direction by the signal lines.

さらに、好ましくは、本発明の液晶表示装置における第1〜第3絵素電極は、3種類の色の絵素部に対応している。   Further preferably, the first to third picture element electrodes in the liquid crystal display device of the present invention correspond to picture element portions of three kinds of colors.

さらに、好ましくは、本発明の液晶表示装置における3種類の色は3原色R,G,Bである。   Further preferably, the three kinds of colors in the liquid crystal display device of the present invention are the three primary colors R, G and B.

さらに、好ましくは、本発明の液晶表示装置における第1〜第3絵素電極は、絵素電極形状が同一かまたは異なっている。   Further preferably, the first to third pixel electrodes in the liquid crystal display device of the present invention have the same or different pixel electrode shapes.

さらに、好ましくは、本発明の液晶表示装置において、前記第1走査線のみに駆動電圧が印加される第1期間と、前記第2走査線のみに駆動電圧が印加される第2期間と、該第1走査線および該第2走査線の両方に駆動電圧が印加される第3期間とが、該第3期間、該第1期間および該第2期間の順、または、該第3期間、該第2期間および該第1期間の順で繰り返す走査線駆動回路を更に有する。   Further preferably, in the liquid crystal display device of the present invention, a first period in which a driving voltage is applied only to the first scanning line, a second period in which a driving voltage is applied only to the second scanning line, A third period in which a drive voltage is applied to both the first scan line and the second scan line, the third period, the order of the first period and the second period, or the third period, A scan line driver circuit that repeats in the order of the second period and the first period is further included.

さらに、好ましくは、本発明の液晶表示装置における第3期間の長さが他の期間よりも長く設定されている。   Further, preferably, the length of the third period in the liquid crystal display device of the present invention is set longer than the other periods.

さらに、好ましくは、本発明の液晶表示装置における第1〜第4スイッチング素子は、前記信号線の電位に対する前記絵素電極への到達電位差が表示に現れない程度の高充電可能なトランジスタとする。   Furthermore, it is preferable that the first to fourth switching elements in the liquid crystal display device of the present invention be transistors that can be charged to such a high degree that a difference in potential to reach the pixel electrode with respect to the potential of the signal line does not appear on the display.

さらに、好ましくは、本発明の液晶表示装置における第3および第4スイッチング素子は、前記信号線の電位に対する前記絵素電極への到達電位差が表示に現れない程度の高充電可能なトランジスタとする。   Furthermore, it is preferable that the third and fourth switching elements in the liquid crystal display device of the present invention be transistors that can be charged to such a high degree that a difference in potential to reach the pixel electrode with respect to the potential of the signal line does not appear on the display.

さらに、好ましくは、本発明の液晶表示装置における第1〜第4スイッチング素子はトランジスタで構成され、前記一対の走査線のうちの一方の走査線を超えて配線クロス部で前記絵素電極に接続されるトランジスタにおいてそのゲートに駆動電圧が印加される期間が、その他のトランジスタに駆動電圧が印加される期間よりも長く設定されている。   Further preferably, in the liquid crystal display device of the present invention, the first to fourth switching elements are constituted by transistors, and are connected to the picture element electrodes at a wiring cross portion beyond one scanning line of the pair of scanning lines. The period during which the drive voltage is applied to the gate of each transistor is set longer than the period during which the drive voltage is applied to the other transistors.

さらに、好ましくは、本発明の液晶表示装置における第1〜第4スイッチング素子は各トランジスタで構成され、該各トランジスタのうちの少なくとも、前記一対の走査線のうちの一方の走査線を超えて配線クロス部で前記絵素電極と接続されるトランジスタは、前記信号線の電位に対する該絵素電極への到達電位差が表示に現れない程度の高充電可能なトランジスタとする。   Still preferably, in the liquid crystal display device of the present invention, the first to fourth switching elements are each constituted by a transistor, and the wiring extends beyond at least one scanning line of the pair of scanning lines. The transistor connected to the pixel electrode at the cross portion is a transistor that can be charged to such a high degree that a difference in potential to reach the pixel electrode with respect to the potential of the signal line does not appear in the display.

さらに、好ましくは、本発明の液晶表示装置における配線クロス部は、前記他方のトランジスタを介して絵素電極に接続される配線に比べてその幅サイズが小さく設定されている。   Further preferably, the width of the wiring cross portion in the liquid crystal display device of the present invention is set smaller than that of the wiring connected to the pixel electrode through the other transistor.

さらに、好ましくは、本発明の液晶表示装置における第1走査線および第2走査線の少なくとも一方と前記第1〜第3絵素電極とが絶縁膜を介して補助容量を構成している。   Further preferably, in the liquid crystal display device of the present invention, at least one of the first scanning line and the second scanning line and the first to third pixel electrodes constitute an auxiliary capacitor via an insulating film.

さらに、好ましくは、本発明の液晶表示装置において、前記走査線に平行に補助容量線が設けられ、前記第1〜第3絵素電極と該補助容量線とが絶縁膜を介して補助容量を構成している。   Further preferably, in the liquid crystal display device of the present invention, an auxiliary capacitance line is provided in parallel with the scanning line, and the first to third pixel electrodes and the auxiliary capacitance line have an auxiliary capacitance via an insulating film. It is composed.

さらに、好ましくは、本発明の液晶表示装置における第1〜第3絵素電極と前記走査線および/または前記補助容量線との間の該絵素電極毎の各補助容量の大きさを同一または異ならせている。   Further preferably, the size of each auxiliary capacitance for each pixel electrode between the first to third pixel electrodes and the scanning line and / or the auxiliary capacitance line in the liquid crystal display device of the present invention is the same or It is different.

さらに、好ましくは、本発明の液晶表示装置におけるスイッチング素子は四つのトランジスタで構成され、ゲート信号の電圧変化による前記第1〜第3絵素電極の各電位変動が均一になるように、前記補助容量をゲート−絵素電極間の寄生容量の大きさに応じて変化させる。   Furthermore, it is preferable that the switching element in the liquid crystal display device of the present invention is composed of four transistors, and the auxiliary element is arranged so that the potential fluctuations of the first to third pixel electrodes due to the voltage change of the gate signal are uniform. The capacitance is changed according to the size of the parasitic capacitance between the gate and the pixel electrode.

さらに、好ましくは、本発明の液晶表示装置における第1、第2および第4スイッチング素子に延びる前記信号線からの分岐部を一または二箇所設ける。   Further, preferably, one or two branches from the signal line extending to the first, second and fourth switching elements are provided in the liquid crystal display device of the present invention.

さらに、好ましくは、本発明の液晶表示装置における第1〜第3絵素電極の面積およびその開口部面積を同一または異ならせている。   Further, preferably, the areas of the first to third pixel electrodes and the area of the opening in the liquid crystal display device of the present invention are the same or different.

さらに、好ましくは、本発明の液晶表示装置における絵素電極として、前記第1〜第3絵素電極を含む4以上の絵素部が設けられている。   Further preferably, four or more picture element portions including the first to third picture element electrodes are provided as picture element electrodes in the liquid crystal display device of the present invention.

本発明の電子情報機器は、本発明の上記液晶表示装置が表示部に用いられており、そのことにより上記目的が達成される。   In the electronic information device of the present invention, the liquid crystal display device of the present invention is used for a display portion, and thereby the above object is achieved.

上記構成により、以下に、本発明の作用について説明する。   The operation of the present invention will be described below with the above configuration.

本発明にあっては、例えばRGB絵素=1画素部の絵素領域毎に、絵素電極として少なくとも第1〜第3絵素電極が設けられ、スイッチング素子は、信号線から少なくとも第1〜第3絵素電極にそれぞれ各表示電圧を供給可能としている。   In the present invention, for example, at least first to third picture element electrodes are provided as picture element electrodes for each picture element region of RGB picture elements = 1 pixel portion, and the switching elements are at least first to first from the signal lines. Each display voltage can be supplied to the third pixel electrode.

例えば、第1絵素電極と信号線との間に第1スイッチング素子が接続され、第2絵素電極と信号線との間に第2スイッチング素子が接続され、第3絵素電極と信号線との間に第3スイッチング素子と第4スイッチング素子が直列接続される。   For example, a first switching element is connected between the first picture element electrode and the signal line, a second switching element is connected between the second picture element electrode and the signal line, and the third picture element electrode and the signal line. The third switching element and the fourth switching element are connected in series.

このように、A画素×B画素の液晶表示パネルに対して、信号線(ソースバスライン)本数=A、走査線(ゲートバスライン)本数=B×2という配線本数で表示領域が構成される。例えばVGAの場合には、ソースバスライン本数=640本、ゲートバスライン本数=960本となる。   As described above, the display area is configured with the number of signal lines (source bus lines) = A and the number of scanning lines (gate bus lines) = B × 2 for the A pixel × B pixel liquid crystal display panel. . For example, in the case of VGA, the number of source bus lines = 640 and the number of gate bus lines = 960.

走査線本数は図10に示した従来の液晶表示装置に比べて2倍になるが、信号線本数が従来の液晶表示装置の1/3となる。また、特許文献1に開示されている従来の液晶表示装置に比べて、走査線本数は同じであり、信号線本数を特許文献1よりも2/3に削減することが可能となる。これにより、横方向に信号線で占められていた領域を表示領域に充てることが可能となって、配線幅や配線間隔などのプロセスマージンを削ることなく、また、構成膜を増加させることもなく、必要な開口部をより確保して高開口率化を図ることが可能となる。さらに、信号線および走査線のトータル配線数も削減されるため、ドライバICも含めた製造歩留まりの向上および狭額縁化をも図ることが可能となる。   The number of scanning lines is twice that of the conventional liquid crystal display device shown in FIG. 10, but the number of signal lines is 1/3 that of the conventional liquid crystal display device. Further, the number of scanning lines is the same as that of the conventional liquid crystal display device disclosed in Patent Document 1, and the number of signal lines can be reduced to 2/3 that of Patent Document 1. This makes it possible to fill the display area with the area occupied by the signal lines in the horizontal direction, without reducing the process margin such as the wiring width and the wiring interval, and without increasing the number of constituent films. Therefore, it is possible to secure a necessary opening and increase the aperture ratio. Furthermore, since the total number of signal lines and scanning lines is reduced, it is possible to improve the manufacturing yield including the driver IC and to reduce the frame.

以上のように、本発明によれば、従来の液晶表示装置に比べて信号線本数を大幅に削減して、信号線で占められていた一方向(例えば横方向)の領域を表示領域に充てることにより、配線幅や配線間隔などのプロセスマージンを削ることなく、また、構成膜を増加させることもなく、必要な開口部をより確保して高開口率化を図ることができる。さらに、信号線および走査線のトータル配線数を削減することにより、ドライバICも含めた製造歩留まりの向上および狭額縁化を図ることができる。   As described above, according to the present invention, the number of signal lines is greatly reduced as compared with the conventional liquid crystal display device, and the area in one direction (for example, the horizontal direction) occupied by the signal lines is used as the display area. As a result, it is possible to secure a necessary opening and increase the aperture ratio without reducing the process margin such as the wiring width and the wiring interval and without increasing the number of constituent films. Further, by reducing the total number of signal lines and scanning lines, it is possible to improve the manufacturing yield including the driver IC and to narrow the frame.

以下に、本発明の液晶表示装置の実施形態1〜5について、図面を参照しながら説明する。
(実施形態1)
図1は、本発明の実施形態1に係る液晶表示装置における絵素形状を説明するための要部平面図であり、図2は、図1のA−A’線断面図であり、図3は図1の液晶表示装置における1画素部分の等価回路図である。なお、図10〜図12と同様の作用効果を奏する部材には同一の符号を付している。
Embodiments 1 to 5 of the liquid crystal display device of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 is a main part plan view for explaining a picture element shape in a liquid crystal display device according to Embodiment 1 of the present invention. FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. FIG. 2 is an equivalent circuit diagram of one pixel portion in the liquid crystal display device of FIG. 1. In addition, the same code | symbol is attached | subjected to the member which show | plays the effect similar to FIGS.

図1において、本実施形態1の液晶表示装置20の液晶パネルを構成するTFT側基板は、絶縁性基板上に複数の信号線(ソースバスライン)21と複数の走査線(ゲートバスライン)22とが互いに交差(直交)してマトリクス状に配置されており、さらに、必要に応じてゲートバスライン22と平行にCs(補助容量)バスラインライン3が設けられている。   In FIG. 1, the TFT side substrate constituting the liquid crystal panel of the liquid crystal display device 20 of Embodiment 1 has a plurality of signal lines (source bus lines) 21 and a plurality of scanning lines (gate bus lines) 22 on an insulating substrate. Are crossed (orthogonal) with each other and arranged in a matrix, and a Cs (auxiliary capacitor) bus line line 3 is provided in parallel with the gate bus line 22 as necessary.

これらのソースバスライン21とゲートバスライン22とで囲まれた絵素領域には、絵素電極24とこの絵素電極24を選択駆動するスイッチング素子としてのTFT25とが設けられている。このようにして、本実施形態1の液晶表示装置20のTFT基板が構成されている。   In the picture element region surrounded by the source bus line 21 and the gate bus line 22, a picture element electrode 24 and a TFT 25 as a switching element for selectively driving the picture element electrode 24 are provided. In this way, the TFT substrate of the liquid crystal display device 20 of Embodiment 1 is configured.

このTFT基板は、図2に示すように、絶縁性基板11上にゲート絶縁膜12が設けられ、その上に絵素電極24さらにソースバスライン21がこの順に設けられて、そのソースバスライン21を覆うように保護膜26が設けられている。   As shown in FIG. 2, in this TFT substrate, a gate insulating film 12 is provided on an insulating substrate 11, a pixel electrode 24 and a source bus line 21 are provided in this order on the gate insulating film 12. A protective film 26 is provided so as to cover the surface.

対向基板は、絶縁性基板14上に例えばRGBの着色層15が設けられ、その上にBM(ブラックマトリクス)16が設けられている。   As the counter substrate, for example, an RGB colored layer 15 is provided on an insulating substrate 14, and a BM (black matrix) 16 is provided thereon.

TFT基板と対向基板とは、所定の間隔を空けて対向配置されており、両基板の間隙に液晶層17が封入されている。   The TFT substrate and the counter substrate are arranged to face each other with a predetermined interval, and a liquid crystal layer 17 is sealed in a gap between the two substrates.

絵素電極4は、図3に示すように、例えばRGBの3原色に対応して3種類の絵素電極24a、24bおよび24cが1画素部(RGB3ドット(絵素)=1画素)として、互いに隣接して平行なゲートバスライン22(第1ゲートバスライン22aおよび第2ゲートバスライン22b)の延在方向(左右方向)に沿って隣接し、繰り返し並んで配置されている。これらの絵素電極24a、24bおよび24cは、ソースバスライン21とゲートバスライン22で囲まれた絵素領域内に配置されている。A画素×B画素の液晶パネルにおいて、1本のソースバスライン21と、2本のゲートバスライン22aおよび22bを1組として、ソースバスライン21がA本、ゲートバスライン22がB×2本設けられている。   As shown in FIG. 3, the pixel electrode 4 has three pixel electrodes 24a, 24b and 24c corresponding to, for example, the three primary colors of RGB as one pixel portion (RGB 3 dots (picture element) = 1 pixel). The gate bus lines 22 (the first gate bus line 22a and the second gate bus line 22b) that are adjacent and parallel to each other are adjacent to each other along the extending direction (left-right direction) and are repeatedly arranged side by side. These picture element electrodes 24 a, 24 b and 24 c are arranged in a picture element region surrounded by the source bus line 21 and the gate bus line 22. In a liquid crystal panel of A pixel × B pixel, one source bus line 21 and two gate bus lines 22a and 22b are made into one set, the source bus line 21 is A, and the gate bus line 22 is B × 2. Is provided.

第1絵素部(絵素1)では、第1TFT25aのゲートが第1ゲートバスライン22aに接続され、そのソースがソースバスライン21に接続され、そのドレインが絵素電極24aに接続されている。また、この絵素電極24aと対向電極との間に液晶容量Clcが形成され、これと並列にCsバスライン3と絵素電極24aとの間に補助容量Ccsが形成されている。   In the first picture element portion (picture element 1), the gate of the first TFT 25a is connected to the first gate bus line 22a, its source is connected to the source bus line 21, and its drain is connected to the picture element electrode 24a. . Further, a liquid crystal capacitor Clc is formed between the pixel electrode 24a and the counter electrode, and an auxiliary capacitor Ccs is formed in parallel with the Cs bus line 3 and the pixel electrode 24a.

第2絵素部(絵素2)では、第2TFT25bのゲートが第2ゲートバスライン22bに接続され、そのソースがソースバスライン21に接続され、そのドレインが絵素電極24bに接続されている。また、この絵素電極24bと対向電極との間に液晶容量Clcが形成され、これと並列にCsバスライン3と絵素電極24bとの間に補助容量Ccsが形成されている。   In the second picture element section (picture element 2), the gate of the second TFT 25b is connected to the second gate bus line 22b, its source is connected to the source bus line 21, and its drain is connected to the picture element electrode 24b. . Further, a liquid crystal capacitor Clc is formed between the pixel electrode 24b and the counter electrode, and an auxiliary capacitor Ccs is formed in parallel with the Cs bus line 3 and the pixel electrode 24b.

第3絵素部(絵素3)では、第3TFT25cおよび第4TFT25dが直列に接続され、第3TFT25cのゲートが第1ゲートバスライン22aに接続され、第4TFT25dのゲートが第2ゲートバスライン22bに接続され、第4TFT25dのソースがソースバスライン21に接続され、第4TFT25dのドレインが第3TFT25cのソースに接続され、第3TFT25cのドレインが絵素電極24cに接続されている。また、絵素電極24cと対向電極との間には挟持された液晶によって液晶容量Clcが形成され、これと並列にCsバスライン3と絵素電極24cとの間に設けられた絶縁膜によって補助容量Ccsが形成されている。   In the third picture element portion (picture element 3), the third TFT 25c and the fourth TFT 25d are connected in series, the gate of the third TFT 25c is connected to the first gate bus line 22a, and the gate of the fourth TFT 25d is connected to the second gate bus line 22b. The source of the fourth TFT 25d is connected to the source bus line 21, the drain of the fourth TFT 25d is connected to the source of the third TFT 25c, and the drain of the third TFT 25c is connected to the pixel electrode 24c. A liquid crystal capacitor Clc is formed by liquid crystal sandwiched between the pixel electrode 24c and the counter electrode, and is assisted by an insulating film provided in parallel between the Cs bus line 3 and the pixel electrode 24c. A capacitor Ccs is formed.

本実施形態1の液晶表示装置20において、例えば図4(a)に示すように、表示画面対角1.9インチサイズのVGA(640画素×480画素)液晶パネルを一例として考えると、ソースバスライン21が640本、ゲートバスライン22が480本×2=960がマトリクス状に交差され、これらの各交差部近傍にTFT25などのスイッチング素子が配置される構成となっている。この場合には、図4(b)に示すように、1ドットのサイズが20μm×60μmとなる。   In the liquid crystal display device 20 of the first embodiment, for example, as shown in FIG. 4A, a VGA (640 pixels × 480 pixels) liquid crystal panel having a display screen diagonal size of 1.9 inches is considered as an example. 640 lines 21 and 480 gate bus lines 22 × 2 = 960 intersect each other in a matrix, and switching elements such as TFTs 25 are arranged in the vicinity of these intersections. In this case, as shown in FIG. 4B, the size of one dot is 20 μm × 60 μm.

ここで、図1に示すように、例えばソースバスライン21の幅4μm、ソース−絵素電極24間のギャップ=3μm、貼り合わせマージン(絵素電極24−BM間の距離)=5μmとすると、BM開口部=4μmとなり、図10に示す従来の液晶表示装置10の場合に比べて、開口部を広げることが可能となる。   Here, as shown in FIG. 1, for example, if the width of the source bus line 21 is 4 μm, the gap between the source and the pixel electrode 24 is 3 μm, and the bonding margin (distance between the pixel electrode 24 and BM) is 5 μm. BM opening = 4 μm, which makes it possible to widen the opening as compared with the case of the conventional liquid crystal display device 10 shown in FIG.

図5は、本実施形態1の液晶表示装置の動作を説明するための信号波形図である。   FIG. 5 is a signal waveform diagram for explaining the operation of the liquid crystal display device according to the first embodiment.

図5において、ソースバスライン21には、第3絵素部に対応する信号電圧(表示電圧)c、第1絵素部に対応する信号電圧(表示電圧)aおよび第2絵素部に対応する信号電圧(表示電圧)bがこの順で時分割で印加される。   In FIG. 5, the source bus line 21 corresponds to a signal voltage (display voltage) c corresponding to the third picture element part, a signal voltage (display voltage) a corresponding to the first picture element part, and a second picture element part. The signal voltage (display voltage) b to be applied is applied in time division in this order.

まず、第1ゲートバスライン22aおよび第2ゲートバスライン22bにTFT25をオン状態とさせるハイレベル電圧(ON電圧)が印加されている期間に、第3絵素部に第3TFT25cおよび第4TFT25dを介してソースバスライン21に印加されている映像信号電圧cが書き込まれる。   First, during a period in which a high level voltage (ON voltage) for turning on the TFT 25 is applied to the first gate bus line 22a and the second gate bus line 22b, the third TFT 25c and the fourth TFT 25d are connected to the third picture element portion. Thus, the video signal voltage c applied to the source bus line 21 is written.

次に、第1ゲートバスライン22aにON電圧が印加されている期間に、第1絵素部に第1TFT25aを介してソースバスライン21に印加されている映像信号電圧aが書き込まれる。   Next, during the period when the ON voltage is applied to the first gate bus line 22a, the video signal voltage a applied to the source bus line 21 via the first TFT 25a is written in the first picture element portion.

その後、第2ゲートバスライン22bにON電圧が印加されている期間に、第2絵素部に第2TFT25bを介してソースバスライン21に印加されている映像信号電圧bが書き込まれる。   Thereafter, during the period when the ON voltage is applied to the second gate bus line 22b, the video signal voltage b applied to the source bus line 21 via the second TFT 25b is written in the second picture element portion.

このようにして、各絵素部への書き込みは、第3絵素部→第1絵素部→第2絵素部で行われる。即ち、第1ゲートバスライン22aのみに駆動電圧(ハイレベル電圧)が印加される第1期間と、第2ゲートバスライン22bのみに駆動電圧(ハイレベル電圧)が印加される第2期間と、第1ゲートバスライン22aおよび第2ゲートバスライン22bの両方に駆動電圧(ハイレベル電圧)が印加される第3期間とが、第3期間、第1期間および第2期間の順で繰り返す走査線駆動回路を有している。なお、これよりも表示品位は劣るが第3絵素部→第2絵素部→第1絵素部の順で各絵素部への書き込みを行ってもよい。即ち、第3期間、第1期間および第2期間の順で繰り返す走査線駆動回路を有していてもよい。   In this way, writing to each picture element part is performed in the third picture element part → first picture element part → second picture element part. That is, a first period in which a driving voltage (high level voltage) is applied only to the first gate bus line 22a, a second period in which a driving voltage (high level voltage) is applied only to the second gate bus line 22b, A scanning line in which a third period in which a drive voltage (high level voltage) is applied to both the first gate bus line 22a and the second gate bus line 22b is repeated in the order of the third period, the first period, and the second period. It has a drive circuit. Although the display quality is inferior to this, writing to each picture element part may be performed in the order of the third picture element part → the second picture element part → the first picture element part. That is, a scan line driver circuit that repeats in the order of the third period, the first period, and the second period may be included.

ところで、図3に示す第1絵素部〜第3絵素部のうち、第3絵素部では、二つのTFT25cおよび25dを介してソースバスライン21と絵素電極24cとが電気的に接続されるようになっている。   By the way, in the first picture element part to the third picture element part shown in FIG. 3, in the third picture element part, the source bus line 21 and the picture element electrode 24c are electrically connected via the two TFTs 25c and 25d. It has come to be.

例えば、第1絵素部および第2絵素部において、絵素電極24a,24bへの到達電位が信号線電位の99.5%であるようなTFT25a,25bを用いた場合、同じTFT25a,25bを、TFT25c,25dとして第3絵素部に二つ配置した場合、到達電位は99.5%以下となる。この場合、RGB絵素部を有する液晶パネルにおいて白・黒・グレーを表示させても、特定の色味にシフトして表示されることになる。   For example, when the TFTs 25a and 25b in which the potential reached to the picture element electrodes 24a and 24b is 99.5% of the signal line potential in the first picture element part and the second picture element part, the same TFTs 25a and 25b are used. Are disposed in the third picture element portion as TFTs 25c and 25d, the ultimate potential is 99.5% or less. In this case, even when white / black / gray is displayed on the liquid crystal panel having the RGB picture element portion, the display is shifted to a specific color.

これを回避する方法としては、次の(1)〜(5)の方法がある。   As methods for avoiding this, there are the following methods (1) to (5).

(1)図5において第3絵素部に信号電圧cが書き込まれる期間を他の期間よりも長くする方法、即ち、前述した第3期間の長さが他の期間よりも長く設定する方法、
(2)第1絵素部〜第3絵素部に、信号線電位(ソースバスライン21の電位)に対する各絵素電極24a,24bおよび24cへの到達電位差が表示に現れない程度の高充電が可能な能力(例えばサイズ)のTFTを配置する方法、即ち、第1〜第4TFT25a〜25dは、ソースバスライン21の電位に対する各絵素電極24a,24bおよび24cへの到達電位差が表示に現れない程度の高充電可能なトランジスタサイズとする方法、
(3)第3絵素部にのみ、高充電が可能な能力(例えばサイズ)のTFTを配置する方法、即ち、第3TFT25cおよび第4TFT25dは、ソースバスライン21の電位に対する絵素電極24cへの到達電位差が表示に現れない程度の高充電可能なトランジスタサイズとする方法などが考えられる。
(1) A method in which the period during which the signal voltage c is written in the third picture element portion in FIG. 5 is made longer than the other periods, that is, a method in which the length of the third period is set longer than the other periods,
(2) High charge to the extent that the potential difference to the pixel electrodes 24a, 24b and 24c with respect to the signal line potential (the potential of the source bus line 21) does not appear in the display in the first to third pixel portions In the method of arranging TFTs having a capacity (for example, size) capable of, that is, the first to fourth TFTs 25a to 25d, a difference in potentials reached to the pixel electrodes 24a, 24b and 24c with respect to the potential of the source bus line 21 appears in the display. A method to make the transistor size as high as possible,
(3) A method of disposing a TFT capable of high charge (for example, size) only in the third picture element portion, that is, the third TFT 25c and the fourth TFT 25d are connected to the picture element electrode 24c with respect to the potential of the source bus line 21. A method of setting the transistor size so as to allow high charge so that the potential difference does not appear on the display is conceivable.

また、第2絵素部についても、図1に示すように、第2TFT25bが第1ゲートバスライン22aを超えて配線クロス部Aで絵素電極24bと接続され、その配線クロス部Aが第1ゲートバスライン22aに対して容量成分となるため、第1絵素部と同じ到達電位を確保するために、上記(1)〜(3)のような回避方法を採用するか、または、(4)クロス部Aのサイズを小さくする必要がある。   As for the second picture element portion, as shown in FIG. 1, the second TFT 25b is connected to the picture element electrode 24b at the wiring cross portion A beyond the first gate bus line 22a, and the wiring cross portion A is first. Since it becomes a capacitive component with respect to the gate bus line 22a, in order to ensure the same arrival potential as that of the first picture element portion, an avoidance method such as the above (1) to (3) is adopted, or (4 It is necessary to reduce the size of the cross part A.

即ち、第1ゲートバスライン22aを超えて配線クロス部Aで絵素電極24bに接続される第2TFT24bにおいてそのゲートに走査信号のハイレベル電圧が印加される期間が、第1TFT24aのゲートに走査信号のハイレベル電圧が印加される期間よりも長く設定する。   That is, the period during which the high level voltage of the scanning signal is applied to the gate of the second TFT 24b connected to the pixel electrode 24b at the wiring cross portion A beyond the first gate bus line 22a is the scanning signal to the gate of the first TFT 24a. Is set longer than the period during which the high level voltage is applied.

また、第1ゲートバスライン22aを超えて配線クロス部Aで絵素電極24bに接続される第2TFT24bは、ソースバスライン21の電位に対する各絵素電極24a,24bへの到達電位差が表示に現れない程度の高充電可能なトランジスタサイズとする。   In addition, the second TFT 24b connected to the pixel electrode 24b at the wiring cross portion A beyond the first gate bus line 22a shows a difference in potential reached to the pixel electrodes 24a and 24b with respect to the potential of the source bus line 21 in the display. The transistor size is as high as possible.

さらに、配線クロス部Aは、第1TFT24aを介して絵素電極24aに接続される配線に比べてその幅サイズを小さく設定する。   Furthermore, the width of the wiring cross portion A is set smaller than that of the wiring connected to the picture element electrode 24a via the first TFT 24a.

ここで、上記(3)の方法を用いると、ゲート−絵素電極間の寄生容量Cgdが他の絵素部と異なり、ゲート信号の電圧変化による絵素電極の電位変動が異なるものとなる。その差が大きいと、特定絵素部のみがフリッカーなどの表示不良となる。   Here, when the method (3) is used, the parasitic capacitance Cgd between the gate and the pixel electrode is different from the other pixel parts, and the potential fluctuation of the pixel electrode due to the voltage change of the gate signal is different. If the difference is large, only the specific picture element portion has a display defect such as flicker.

これを回避するためには、(5)補助容量Ccsの大きさや絵素容量Clcの大きさをゲート−絵素電極間の寄生容量Cgdの大きさに応じて変化させるなどの方法が考えられる。   In order to avoid this, (5) a method of changing the size of the auxiliary capacitance Ccs and the size of the pixel capacitance Clc in accordance with the size of the parasitic capacitance Cgd between the gate and the pixel electrode can be considered.

即ち、ゲート信号の電圧変化による絵素電極24a,24bおよび24cの各電位変動が均一になるように、補助容量Ccsの大きさおよび/または絵素容量Clcの大きさをゲート−絵素電極間の寄生容量Cgdの大きさに応じて変化させる。   That is, the size of the auxiliary capacitance Ccs and / or the size of the pixel capacitance Clc is set between the gate and the pixel electrode so that each potential variation of the pixel electrodes 24a, 24b and 24c due to the voltage change of the gate signal becomes uniform. The parasitic capacitance Cgd is changed according to the magnitude of the parasitic capacitance Cgd.

なお、図1では、Csバスライン3を設けて絵素電極24との間の絶縁膜により補助容量を構成したが、補助容量を設けない構成も可能である。
(実施形態2)
上記実施形態1では、Csバスライン3と絵素電極24との間の絶縁膜を設けて補助容量を形成したが、本実施形態2では、この代わりに、ゲートバスライン22と絵素電極24との間に絶縁膜を設けて補助容量を形成する場合について説明する。
In FIG. 1, the auxiliary capacitor is configured by the insulating film between the pixel electrode 24 and the Cs bus line 3, but a configuration without the auxiliary capacitor is also possible.
(Embodiment 2)
In the first embodiment, an auxiliary film is formed by providing an insulating film between the Cs bus line 3 and the pixel electrode 24. However, in the second embodiment, the gate bus line 22 and the pixel electrode 24 are used instead. A case where an auxiliary capacitor is formed by providing an insulating film between the two will be described.

図6は、本発明の実施形態2に係る液晶表示装置における絵素形状を説明するための平面図である。   FIG. 6 is a plan view for explaining a picture element shape in the liquid crystal display device according to Embodiment 2 of the present invention.

図6において、液晶表示装置20Aは、上記実施形態1のようにCsバスライン3が設けられておらず、この代わりに、隣接する絵素部の幅広の第2ゲートバスライン22cと三つの絵素電極24Aとが絶縁膜を介して一部重畳されて補助容量が構成されている。さらに、ゲートバスライン22cの幅寸法を調整することにより絵素電極24Aとゲートバスライン22cとの重畳面積を異ならせることによって、補助容量の大きさを適宜異ならせて調整することができる。   In FIG. 6, the liquid crystal display device 20A is not provided with the Cs bus line 3 as in the first embodiment. Instead, the wide second gate bus line 22c of the adjacent picture element portion and three pictures. The auxiliary electrode is configured by partially overlapping the element electrode 24A via an insulating film. Furthermore, by adjusting the width dimension of the gate bus line 22c to make the overlapping area of the picture element electrode 24A and the gate bus line 22c different, the size of the auxiliary capacitance can be adjusted appropriately.

なお、Csバスライン3と絵素電極24とによる補助容量と共に、第2ゲートバスライン22cと三つの絵素電極24Aによる補助容量を設けてもよい。
(実施形態3)
上記実施形態1では、TFT25へ延びるソースバスライン21からの分岐部を2箇所設けたが、本実施形態3では、TFT25へ延びるソースバスライン21からの分岐部(1箇所)が三つの絵素部で共有される場合について説明する。
In addition to the auxiliary capacitance by the Cs bus line 3 and the pixel electrode 24, an auxiliary capacitance by the second gate bus line 22c and the three pixel electrodes 24A may be provided.
(Embodiment 3)
In the first embodiment, two branch portions from the source bus line 21 extending to the TFT 25 are provided. However, in the third embodiment, the branch portion (one location) extending from the source bus line 21 to the TFT 25 has three picture elements. A case where the information is shared by the departments will be described.

図7は、本発明の実施形態3に係る液晶表示装置における絵素形状を説明するための平面図である。   FIG. 7 is a plan view for explaining a picture element shape in the liquid crystal display device according to the third embodiment of the present invention.

図7において、液晶表示装置20Bは、TFT25a、25bおよび25dに延びるソースバスライン21の分岐部が共用されている。
(実施形態4)
上記実施形態1では、第1絵素部〜第3絵素部の開口部面積および絵素電極面積を同じにしているが、本実施形態4では、これらは異なっていてもよい。
In FIG. 7, the liquid crystal display device 20B shares the branch portion of the source bus line 21 extending to the TFTs 25a, 25b, and 25d.
(Embodiment 4)
In the first embodiment, the opening area and the pixel electrode area of the first to third pixel parts are the same, but in the fourth embodiment, they may be different.

図8は、本発明の実施形態4に係る液晶表示装置における絵素形状を説明するための平面図である。   FIG. 8 is a plan view for explaining a picture element shape in a liquid crystal display device according to Embodiment 4 of the present invention.

図8において、液晶表示装置20Cは、第1絵素部〜第3絵素部で、絵素電極24a〜24cの面積および開口部の面積がそれぞれ異なっている。これによって、それぞれの絵素部で所望の表示状態を設定することができる。
(実施形態5)
上記実施形態1では、TFT25へ延びるソースバスライン21の分岐部をソースバスライン21に対して一方側(右側)延びるように設けたが、本実施形態5ではソースバスライン21の両側(二方側、左右側)に延びるように設ける場合について説明する。
In FIG. 8, the liquid crystal display device 20 </ b> C is different from the first pixel unit to the third pixel unit in the area of the pixel electrodes 24 a to 24 c and the area of the opening. Thus, a desired display state can be set in each picture element unit.
(Embodiment 5)
In the first embodiment, the branch portion of the source bus line 21 extending to the TFT 25 is provided so as to extend on one side (right side) with respect to the source bus line 21, but in the fifth embodiment, both sides (two sides) of the source bus line 21 are provided. The case where it is provided so as to extend to the right and left sides) will be described.

図9は、本発明の実施形態5に係る液晶表示装置における絵素形状を説明するための平面図である。   FIG. 9 is a plan view for explaining a picture element shape in a liquid crystal display device according to Embodiment 5 of the present invention.

図9において、液晶表示装置20Dは、左側から第1絵素部、ソースバスライン21を介して第2絵素部、第3絵素部の順で配置されており、第2絵素部の第2TFT25bおよび第3絵素部の第4TFT25dに延びる分岐部はソースバスライン21に対して右側に延びるように設けられ、第1絵素部の第1TFT25aに延びる分岐部は同一のソースバスライン21に対して左側に延びるように設けられている。したがって、第1絵素部と第2絵素部の間にソースバスライン21を挟んで、第2絵素部の右側に第3絵素部が配置されている。即ち、第1〜第3絵素電極24a、24bおよび24cは、ソースバスライン21によってその延在方向に振り分けられている。   In FIG. 9, the liquid crystal display device 20 </ b> D is arranged from the left side in order of the first picture element part, the second picture element part, and the third picture element part via the source bus line 21. A branch portion extending to the second TFT 25b and the fourth TFT 25d of the third picture element portion is provided to extend to the right side with respect to the source bus line 21, and a branch portion extending to the first TFT 25a of the first picture element portion is the same source bus line 21. Are provided so as to extend to the left side. Therefore, the third picture element part is arranged on the right side of the second picture element part with the source bus line 21 sandwiched between the first picture element part and the second picture element part. That is, the first to third picture element electrodes 24 a, 24 b and 24 c are distributed in the extending direction by the source bus line 21.

以上により、上記実施形態1〜5によれば、三原色のRGB絵素部(第1〜第3絵素電極24a、24bおよび24c)を1画素部として、表示領域が三つの絵素形状で構成され、第1絵素電極24aと信号線21との間に第1TFT25aが接続され、第2絵素電極24bと信号線21との間に第2TFT25bが接続され、第3絵素電極24cと信号線21との間に第3TFT25cと第4TFT25dとが直列接続されている。表示画面を構成する絵素部のうちの1/3に二つのスイッチング素子(第3TFT25cと第4TFT25d)を備えることによって、A画素×B画素の液晶表示パネルに対して、信号線本数=A、走査線本数=B×2という配線本数で表示領域を構成することができる。従来は、信号線(ソースバスライン21)で占められていた領域を表示領域に充てることが可能となり、配線幅や配線間隔などのプロセスマージンを削ることなく、構成膜を増加させることもなく、開口部を確保して高開口率化を図ることができる。信号線(ソースバスライン21)および走査線(第1ゲートバスライン22aおよび第2ゲートバスライン22bまたは22c)のトータル配線数も削減されるため、ドライバICも含めた製造歩留まり向上および狭額縁化を図ることができる。これによって、1絵素部のサイズが小さい高精細液晶パネルであっても、充分な開口率を確保することが可能な液晶表示装置を得ることができる。   As described above, according to the first to fifth embodiments, the three primary color RGB picture element parts (first to third picture element electrodes 24a, 24b, and 24c) are used as one pixel part, and the display area is configured with three picture element shapes. The first TFT 25a is connected between the first picture element electrode 24a and the signal line 21, the second TFT 25b is connected between the second picture element electrode 24b and the signal line 21, and the third picture element electrode 24c and the signal line are connected. Between the line 21, the third TFT 25 c and the fourth TFT 25 d are connected in series. By providing two switching elements (third TFT 25c and fourth TFT 25d) in one third of the picture element parts constituting the display screen, the number of signal lines = A, for the liquid crystal display panel of A pixel × B pixel, The display area can be configured with the number of lines of scanning lines = B × 2. Conventionally, the area occupied by the signal line (source bus line 21) can be used as a display area, without reducing the process margin such as the wiring width and the wiring interval, and without increasing the number of constituent films. An opening can be secured and a high aperture ratio can be achieved. Since the total number of signal lines (source bus line 21) and scanning lines (first gate bus line 22a and second gate bus line 22b or 22c) is also reduced, the manufacturing yield including driver ICs is improved and the frame is narrowed. Can be achieved. Accordingly, a liquid crystal display device capable of ensuring a sufficient aperture ratio can be obtained even with a high-definition liquid crystal panel having a small size of one picture element portion.

なお、上記実施形態1〜5では、絵素電極は第1〜第3絵素電極24a〜24cとしたが、これに限らず、第1〜第3絵素電極24a〜24cを含む4以上の絵素部が設けられていてもよい。   In the first to fifth embodiments, the picture element electrodes are the first to third picture element electrodes 24a to 24c. However, the picture element electrodes are not limited to this, and four or more including the first to third picture element electrodes 24a to 24c. A picture element unit may be provided.

例えば、絵素電極として、6絵素部=RGB×2が1単位の構成例のように4以上の絵素部が設けられている。   For example, four or more picture element parts are provided as picture element electrodes as in a configuration example in which six picture element parts = RGB × 2 is one unit.

以上のように、本発明の好ましい実施形態1〜5を用いて本発明を例示してきたが、本発明は、この実施形態1〜5に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜5の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。   As mentioned above, although this invention has been illustrated using preferable Embodiment 1-5 of this invention, this invention should not be limited and limited to this Embodiment 1-5. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range based on the description of the present invention and the common general technical knowledge from the description of specific preferred embodiments 1 to 5 of the present invention. Patents, patent applications, and documents cited herein should be incorporated by reference in their entirety, as if the contents themselves were specifically described herein. Understood.

本発明は、小型・高精細で絵素サイズが比較的小さい液晶表示装置および、これを用いた例えばデジタルカメラおよびビデオカメラや携帯電話装置などのモバイル機器である電子情報機器の分野において、従来の液晶表示装置に比べて信号線本数を削減して、信号線で占められていた絵素領域を表示領域に充てることにより、配線幅や配線間隔などのプロセスマージンを削ることなく、また、構成膜を増加させることなく、開口部を確保して高開口率化を図ることができる。さらに、信号線および走査線のトータル配線数を削減することにより、ドライバICも含めた製造歩留まり向上および狭額縁化を図ることができる。   The present invention is a conventional liquid crystal display device having a small size, high definition, and a relatively small picture element size, and a conventional electronic information device that is a mobile device such as a digital camera, a video camera, and a mobile phone device using the same. By reducing the number of signal lines compared to the liquid crystal display device and allocating the pixel area occupied by the signal lines to the display area, the process margins such as the wiring width and wiring interval are not reduced, and the constituent film Without increasing the aperture, it is possible to secure an opening and increase the aperture ratio. Furthermore, by reducing the total number of signal lines and scanning lines, it is possible to improve the manufacturing yield including the driver IC and reduce the frame.

本発明の実施形態1に係る液晶表示装置における絵素形状を説明するための要部平面図である。It is a principal part top view for demonstrating the picture element shape in the liquid crystal display device which concerns on Embodiment 1 of this invention. 図1のA−A’線断面図である。FIG. 2 is a cross-sectional view taken along line A-A ′ of FIG. 1. 図1の液晶表示装置における1画素部分の等価回路図である。FIG. 2 is an equivalent circuit diagram of one pixel portion in the liquid crystal display device of FIG. 1. (a)および(b)は、図1の液晶表示装置における液晶パネルの構成例を示す図である。(A) And (b) is a figure which shows the structural example of the liquid crystal panel in the liquid crystal display device of FIG. 図1の液晶表示装置の動作を説明するための信号波形図である。It is a signal waveform diagram for demonstrating operation | movement of the liquid crystal display device of FIG. 本発明の実施形態2に係る液晶表示装置における絵素形状を説明するための平面図である。It is a top view for demonstrating the picture element shape in the liquid crystal display device which concerns on Embodiment 2 of this invention. 本発明の実施形態3に係る液晶表示装置における絵素形状を説明するための平面図である。It is a top view for demonstrating the pixel shape in the liquid crystal display device which concerns on Embodiment 3 of this invention. 本発明の実施形態4に係る液晶表示装置における絵素形状を説明するための平面図である。It is a top view for demonstrating the pixel shape in the liquid crystal display device which concerns on Embodiment 4 of this invention. 本発明の実施形態5に係る液晶表示装置における絵素形状を説明するための平面図である。It is a top view for demonstrating the pixel shape in the liquid crystal display device which concerns on Embodiment 5 of this invention. 従来の液晶表示装置における絵素形状を説明するための要部平面図である。It is a principal part top view for demonstrating the picture element shape in the conventional liquid crystal display device. 図10のA−A’線断面図である。It is A-A 'line sectional drawing of FIG. 図10の液晶表示装置における1画素部分の等価回路図である。FIG. 11 is an equivalent circuit diagram of one pixel portion in the liquid crystal display device of FIG. 10. 従来の液晶表示装置の動作を説明するための信号波形図である。It is a signal waveform diagram for demonstrating operation | movement of the conventional liquid crystal display device. 従来の液晶表示装置における液晶パネルの構成例を示す図であって、(a)はこの液晶パネルの大きさを示す画面図、(b)は、(a)のA部を拡大した拡大平面図である。It is a figure which shows the structural example of the liquid crystal panel in the conventional liquid crystal display device, (a) is a screen figure which shows the magnitude | size of this liquid crystal panel, (b) is an enlarged plan view which expanded the A section of (a). It is.

符号の説明Explanation of symbols

20,20A,20B,20C,20D 液晶表示装置
21 ソースバスライン
22 ゲートバスライン
22a 第1ゲートバスライン
22b 第2ゲートバスライン
22c 第3ゲートバスライン
3 Csバスライン
24 絵素電極
24a 第1絵素電極
24b 第2絵素電極
24c 第3絵素電極
25 TFT
25a 第1TFT
25b 第2TFT
25c 第3TFT
25d 第4TFT
20, 20A, 20B, 20C, 20D Liquid crystal display device 21 Source bus line 22 Gate bus line 22a First gate bus line 22b Second gate bus line 22c Third gate bus line 3 Cs bus line 24 Picture element electrode 24a First picture Element electrode 24b Second picture element electrode 24c Third picture element electrode 25 TFT
25a 1st TFT
25b 2nd TFT
25c 3rd TFT
25d 4th TFT

Claims (24)

複数の信号線と複数の走査線とが互いに交差してマトリクス状に配置され、
該信号線と該走査線の交差部毎に設けられた絵素領域に、絵素電極と、当該走査線からの走査信号で選択されて当該信号線からの画像信号により該絵素電極を駆動可能とするスイッチング素子とを有する液晶表示装置において、
当該走査線として少なくとも第1および第2走査線が設けられ、
該絵素領域毎に、該絵素電極として少なくとも第1〜第3絵素電極が設けられ、該スイッチング素子は、当該信号線から該少なくとも第1〜第3絵素電極にそれぞれ各表示電圧を供給可能とする液晶表示装置。
A plurality of signal lines and a plurality of scanning lines intersect with each other and are arranged in a matrix,
In the pixel area provided at each intersection of the signal line and the scanning line, the pixel electrode is selected by the scanning signal from the scanning line and the pixel electrode is driven by the image signal from the signal line. In a liquid crystal display device having a switching element to enable,
At least first and second scanning lines are provided as the scanning lines,
For each pixel region, at least first to third pixel electrodes are provided as the pixel electrodes, and the switching element applies each display voltage from the signal line to the at least first to third pixel electrodes. A liquid crystal display device that can be supplied.
前記信号線と前記走査線の交差部毎に設けられた絵素領域に、前記スイッチング素子として第1〜第4スイッチング素子が設けられ、
前記第1絵素電極と該信号線の間に、前記第1走査線の走査信号により選択される該第1スイッチング素子が接続され、
前記第2絵素電極と該信号線の間に、前記第2走査線の走査信号により選択される該第2スイッチング素子が接続され、
前記第3絵素電極と該信号線の間に、該第1走査線の走査信号により選択される該第3スイッチング素子と、該第2走査線の走査信号により選択される該第4スイッチング素子とが直列接続されて設けられている請求項1に記載の液晶表示装置。
First to fourth switching elements are provided as the switching elements in the pixel regions provided at each intersection of the signal lines and the scanning lines,
The first switching element selected by a scanning signal of the first scanning line is connected between the first pixel electrode and the signal line,
The second switching element selected by the scanning signal of the second scanning line is connected between the second pixel electrode and the signal line,
The third switching element selected by the scanning signal of the first scanning line and the fourth switching element selected by the scanning signal of the second scanning line between the third pixel electrode and the signal line The liquid crystal display device according to claim 1, wherein the two are connected in series.
前記信号線には、前記各表示電圧が時分割に供給されている請求項1または2に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein each display voltage is supplied to the signal line in a time-sharing manner. 前記第1〜第3絵素電極は、前記第1走査線および前記第2走査線の延在方向に沿って配置されている請求項1または2に記載の液晶表示装置。   3. The liquid crystal display device according to claim 1, wherein the first to third picture element electrodes are arranged along an extending direction of the first scanning line and the second scanning line. 前記第1〜第3絵素電極は、前記信号線と前記走査線で囲まれた領域内に配置されている請求項1,2および4のいずれかに記載の液晶表示装置。   5. The liquid crystal display device according to claim 1, wherein the first to third picture element electrodes are arranged in a region surrounded by the signal lines and the scanning lines. 前記第1〜第3絵素電極は、前記信号線によって前記延在方向に振り分けられている請求項1,2および4のいずれかに記載の液晶表示装置。   5. The liquid crystal display device according to claim 1, wherein the first to third picture element electrodes are distributed in the extending direction by the signal lines. 前記第1〜第3絵素電極は、3種類の色の絵素部に対応している請求項1,2および4〜6のいずれかに記載の液晶表示装置。   7. The liquid crystal display device according to claim 1, wherein the first to third picture element electrodes correspond to picture element portions of three kinds of colors. 前記3種類の色は3原色R,G,Bである請求項7に記載の液晶表示装置。   The liquid crystal display device according to claim 7, wherein the three kinds of colors are three primary colors R, G, and B. 前記第1〜第3絵素電極は、絵素電極形状が同一かまたは異なっている請求項1,2および4〜7のいずれかに記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the first to third pixel electrodes have the same or different pixel electrode shapes. 前記第1走査線のみに駆動電圧が印加される第1期間と、前記第2走査線のみに駆動電圧が印加される第2期間と、該第1走査線および該第2走査線の両方に駆動電圧が印加される第3期間とが、該第3期間、該第1期間および該第2期間の順、または、該第3期間、該第2期間および該第1期間の順で繰り返す走査線駆動回路を更に有する請求項1または2に記載の液晶表示装置。   A first period in which a drive voltage is applied only to the first scan line, a second period in which a drive voltage is applied only to the second scan line, and both the first scan line and the second scan line Scanning in which the third period in which the drive voltage is applied is repeated in the order of the third period, the first period, and the second period, or the order of the third period, the second period, and the first period. The liquid crystal display device according to claim 1, further comprising a line drive circuit. 前記第3期間の長さが他の期間よりも長く設定されている請求項10に記載の液晶表示装置。   The liquid crystal display device according to claim 10, wherein a length of the third period is set longer than other periods. 前記第1〜第4スイッチング素子は、前記信号線の電位に対する前記絵素電極への到達電位差が表示に現れない程度の高充電可能なトランジスタとする請求項2に記載の液晶表示装置。   3. The liquid crystal display device according to claim 2, wherein the first to fourth switching elements are transistors capable of being charged to a high degree so that a difference in potential reached to the pixel electrode with respect to the potential of the signal line does not appear in display. 前記第3および第4スイッチング素子は、前記信号線の電位に対する前記絵素電極への到達電位差が表示に現れない程度の高充電可能なトランジスタとする請求項2に記載の液晶表示装置。   3. The liquid crystal display device according to claim 2, wherein the third and fourth switching elements are transistors capable of being charged to a high degree such that a difference in potential reached to the pixel electrode with respect to the potential of the signal line does not appear in display. 前記第1〜第4スイッチング素子はトランジスタで構成され、前記一対の走査線のうちの一方の走査線を超えて配線クロス部で前記絵素電極に接続されるトランジスタにおいてそのゲートに駆動電圧が印加される期間が、その他のトランジスタに駆動電圧が印加される期間よりも長く設定されている請求項2に記載の液晶表示装置。   The first to fourth switching elements are composed of transistors, and a driving voltage is applied to the gate of a transistor that is connected to the pixel electrode at a wiring crossing section across one scanning line of the pair of scanning lines. The liquid crystal display device according to claim 2, wherein the period for which the driving voltage is applied is set longer than the period for which the driving voltage is applied to the other transistors. 前記第1〜第4スイッチング素子は各トランジスタで構成され、該各トランジスタのうちの少なくとも、前記一対の走査線のうちの一方の走査線を超えて配線クロス部で前記絵素電極と接続されるトランジスタは、前記信号線の電位に対する該絵素電極への到達電位差が表示に現れない程度の高充電可能なトランジスタとする請求項2に記載の液晶表示装置。   The first to fourth switching elements are constituted by transistors, and are connected to the picture element electrodes at a wiring cross portion beyond at least one scanning line of the pair of scanning lines. 3. The liquid crystal display device according to claim 2, wherein the transistor is a transistor that can be charged to such a high degree that a difference in potential reached to the pixel electrode with respect to the potential of the signal line does not appear on the display. 前記配線クロス部は、前記他方のトランジスタを介して絵素電極に接続される配線に比べてその幅サイズが小さく設定されている請求項14または15に記載の液晶表示装置。   The liquid crystal display device according to claim 14, wherein the wiring cross portion is set to have a width size smaller than a wiring connected to a pixel electrode through the other transistor. 前記第1走査線および第2走査線の少なくとも一方と前記第1〜第3絵素電極とが絶縁膜を介して補助容量を構成している請求項1または2に記載の液晶表示装置。   3. The liquid crystal display device according to claim 1, wherein at least one of the first scanning line and the second scanning line and the first to third pixel electrodes constitute an auxiliary capacitor through an insulating film. 前記走査線に平行に補助容量線が設けられ、前記第1〜第3絵素電極と該補助容量線とが絶縁膜を介して補助容量を構成している請求項1または2に記載の液晶表示装置。   The liquid crystal according to claim 1, wherein an auxiliary capacitance line is provided in parallel to the scanning line, and the first to third pixel electrodes and the auxiliary capacitance line constitute an auxiliary capacitance via an insulating film. Display device. 前記第1〜第3絵素電極と前記走査線または前記補助容量線との間の該絵素電極毎の各補助容量の大きさを同一または異ならせている請求項17または18に記載の液晶表示装置。   The liquid crystal according to claim 17 or 18, wherein the size of each auxiliary capacitance for each pixel electrode between the first to third pixel electrodes and the scanning line or the auxiliary capacitance line is the same or different. Display device. 前記スイッチング素子は四つのトランジスタで構成され、ゲート信号の電圧変化による前記第1〜第3絵素電極の各電位変動が均一になるように、前記補助容量をゲート−絵素電極間の寄生容量の大きさに応じて変化させる請求項17〜19のいずれかに記載の液晶表示装置。   The switching element is composed of four transistors, and the auxiliary capacitance is a parasitic capacitance between the gate and the pixel electrode so that each potential variation of the first to third pixel electrodes due to a voltage change of the gate signal becomes uniform. The liquid crystal display device according to claim 17, wherein the liquid crystal display device is changed according to the size of the liquid crystal display device. 前記第1、第2および第4スイッチング素子に延びる前記信号線からの分岐部を一または二箇所設ける請求項2に記載の液晶表示装置。   The liquid crystal display device according to claim 2, wherein one or two branch portions from the signal line extending to the first, second, and fourth switching elements are provided. 前記第1〜第3絵素電極の面積およびその開口部面積を同一または異ならせている請求項1または2に記載の液晶表示装置。   3. The liquid crystal display device according to claim 1, wherein an area of each of the first to third pixel electrodes and an area of the opening thereof are the same or different. 前記絵素電極として、前記第1〜第3絵素電極を含む4以上の絵素部が設けられている請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein four or more picture element portions including the first to third picture element electrodes are provided as the picture element electrodes. 請求項1〜23のいずれかに記載の液晶表示装置が表示部に用いられている電子情報機器。   24. An electronic information device in which the liquid crystal display device according to claim 1 is used for a display unit.
JP2005067295A 2005-03-10 2005-03-10 Liquid crystal display device and electronic information apparatus Withdrawn JP2006251322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005067295A JP2006251322A (en) 2005-03-10 2005-03-10 Liquid crystal display device and electronic information apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005067295A JP2006251322A (en) 2005-03-10 2005-03-10 Liquid crystal display device and electronic information apparatus

Publications (1)

Publication Number Publication Date
JP2006251322A true JP2006251322A (en) 2006-09-21

Family

ID=37091905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005067295A Withdrawn JP2006251322A (en) 2005-03-10 2005-03-10 Liquid crystal display device and electronic information apparatus

Country Status (1)

Country Link
JP (1) JP2006251322A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009051050A1 (en) * 2007-10-19 2009-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving thereof
JP2009098234A (en) * 2007-10-15 2009-05-07 Sony Corp Liquid crystal display device
EP2085959A1 (en) 2008-02-04 2009-08-05 Sony Corporation Display apparatus and driving method thereof
EP2131348A2 (en) 2008-06-02 2009-12-09 Sony Corporation Display apparatus, driving methods and electronic instruments
US8848000B2 (en) 2010-01-28 2014-09-30 Sony Corporation Display device, method of driving the display device, and electronic device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009098234A (en) * 2007-10-15 2009-05-07 Sony Corp Liquid crystal display device
WO2009051050A1 (en) * 2007-10-19 2009-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving thereof
JP2009116324A (en) * 2007-10-19 2009-05-28 Semiconductor Energy Lab Co Ltd Display device and driving method thereof, and electronic equipment using the same
US8217877B2 (en) 2007-10-19 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and electronic device using the display device
TWI471638B (en) * 2007-10-19 2015-02-01 Semiconductor Energy Lab Display device, driving method thereof, and electronic device using the display device
KR101563692B1 (en) 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for driving thereof
EP2085959A1 (en) 2008-02-04 2009-08-05 Sony Corporation Display apparatus and driving method thereof
US8199077B2 (en) 2008-02-04 2012-06-12 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
EP2131348A2 (en) 2008-06-02 2009-12-09 Sony Corporation Display apparatus, driving methods and electronic instruments
US8593445B2 (en) 2008-06-02 2013-11-26 Sony Corporation Display apparatus, driving methods and electronic instruments
US8848000B2 (en) 2010-01-28 2014-09-30 Sony Corporation Display device, method of driving the display device, and electronic device

Similar Documents

Publication Publication Date Title
US8471981B2 (en) Display apparatus and display set having the same
US20090102824A1 (en) Active matrix substrate and display device using the same
KR100704817B1 (en) Liquid crystal panel and liquid crystal display device
JP5024110B2 (en) Electro-optical device and electronic apparatus
JP5380765B2 (en) Driving circuit and display device
US20170255074A1 (en) Active matrix substrate and display panel
US10146091B2 (en) Display apparatus
JP2007086791A (en) Liquid crystal panel, method for driving the same, and liquid crystal display apparatus using the same
US9377657B2 (en) Liquid crystal display device
US20170255049A1 (en) Active matrix substrate, and display panel
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US20080284708A1 (en) Liquid Crystal Display Device
JP2007322626A (en) Display device
JP5199638B2 (en) Liquid crystal display
JP2013167773A (en) Liquid crystal display device
JP2009031674A (en) Liquid crystal display
US20160104448A1 (en) Display apparatus
JP2006251322A (en) Liquid crystal display device and electronic information apparatus
US10558099B2 (en) Counter substrate, display panel, and display apparatus
JP2009244287A (en) Liquid crystal display and method of driving liquid crystal display
JP2009282109A (en) Display element
JP5398897B2 (en) Liquid crystal display
JP2011164236A (en) Display device
KR20110066749A (en) Liquid crystal display device
JP2010139776A (en) Liquid crystal display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513