JP5119434B2 - 磁性半導体薄膜及び磁性半導体薄膜の製造方法 - Google Patents

Description

本発明は、磁性半導体に関するものであり、特に、室温において強磁性を有するＩＩ−ＩＶ−Ｖ_２族の磁性半導体薄膜及び磁性半導体薄膜の製造方法に関するものである。

スピントロニクスとは、固体中における電子の電荷の自由度を利用するエレクトロニクスに対して、固体中における電子の電荷及びスピンの自由度を利用する技術のことである。スピントロニクスを用いることにより、エレクトロニクスでは実現できなかった機能や性能を有するデバイスを実現することができる。スピントロニクスにおいて、磁性半導体材料により半導体中における電子の電荷及びスピンを制御する技術を特に半導体スピントロニクスと言う。

半導体スピントロニクスを用いたデバイスは、次世代の高機能半導体デバイスとして有望である。半導体スピントロニクスを用いたデバイスを実現するためには、室温において強磁性を示す磁性半導体材料が必要となる。つまり、強磁性転移温度（Ｔｃ）が３００Ｋ程度である磁性半導体材料が必要となる。

磁性半導体材料である希薄磁性半導体材料は、化合物半導体の結晶格子内の原子を、磁性を有する遷移金属元素などの原子で置換した磁性半導体材料である。希薄磁性半導体材料は、添加した遷移金属元素又は組成に応じた磁気特性を示すため、強磁性を有する磁性半導体材料となり得る。

希薄磁性半導体材料としては、ＩＩ−ＶＩ族希薄磁性半導体材料やＩＩＩ−Ｖ族希薄磁性半導体材料などがある。

ＩＩ−ＶＩ族希薄半導体材料を用いた希薄磁性半導体材料としては、遷移金属元素の１つであるＭｎを添加したＺｎＳ（ＺｎＳ：Ｍｎ）などがある。ＺｎＳ：Ｍｎは、磁性を得ることはできるが、Ｔｃが２Ｋ程度と極低温であり、室温において磁性を示さない。

ＩＩＩ−Ｖ族希薄磁性半導体材料を用いた希薄磁性半導体材料としては、Ｍｎを添加したＩｎＡｓ（ＩｎＭｎＡｓ）、Ｍｎを添加したＧａＡｓ（ＧａＭｎＡｓ）、Ｍｎを添加したＧａＮ（ＧａＭｎＮ）などがある。ＩｎＭｎＡｓ、ＧａＭｎＡｓ、ＧａＭｎＮなどのＩＩＩ―Ｖ族半導体材料は、従来の半導体プロセス技術と整合性に優れている。しかしながら、ＩｎＭｎＡｓは、Ｔｃが１０Ｋ程度と極低温であり、室温において強磁性を示さない。また、ＧａＭｎＡｓは、Ｔｃが１５０Ｋ付近と比較的高い温度であるが、室温において強磁性を示さない。さらに、ＧａＭｎＮは、Ｔｃが３０―９００Ｋであり、室温において強磁性を示すものもあるが、製造方法や組成によるバラツキが大きい。このようなＴｃのバラツキは、ＧａＭｎＮ自体が、非磁性であるＧａＮと磁性であるＭｎＮに分離するからであると考えられており、実用化における課題となっている。

したがって、希薄磁性半導体材料のＴｃを向上させ、Ｔｃのバラツキを抑える必要がある。

III−Ｖ族希薄磁性半導体材料のＴｃを向上させる方法として、磁性元素及び非磁性元素を同時に添加する方法が提案されている。（例えば、特許文献１）
特開２００４−６３８３２号公報

従来技術において、ＩＩ−ＶＩ族希薄磁性半導体材料やＩＩＩ−Ｖ族希薄磁性半導体材料を用いた希薄磁性半導体材料は、材料の組成や製造方法により、Ｔｃを室温付近に近づけることはできるが、希薄磁性半導体材料自体の分離などによるＴｃのバラツキが大きかった。また、希薄磁性半導体材料の形態が薄膜ではなく、バルクである場合は、デバイスが製造しにくかった。さらに、希薄磁性半導体材料の形態が薄膜であっても、基板と希薄磁性半導体薄膜との格子整合がとれていない場合は、電子散乱が生じるためにデバイスとして動作させることができなかった。

ＩＩＩ−Ｖ族希薄磁性半導体材料のＴｃを向上させる方法である磁性元素及び非磁性元素を同時に添加する方法は、いかなるＩＩＩ−Ｖ族希薄磁性半導体材料においてもＴｃを向上させることができるが、熱処理を行う必要があった。また、ＧａＭｎＡｓ系における最高のＴｃは１７０Ｋ程度であった。

したがって、いずれの方法においても、半導体プロセスの整合性に優れており、基板と磁性半導体薄膜とが格子整合し、Ｔｃが３００Ｋ付近でバラツキが少ない希薄磁性半導体材料を得ることが困難であった。結局、半導体スピントロニクスを用いたデバイスを室温において動作させることが困難であった。

また、このようなＩＩＩ−Ｖ族希薄磁性半導体材料のＩＩＩ族元素をＩＩ族及びＩＶ族の元素で置換した希薄磁性半導体材料として、ＩＩ−ＩＶ−Ｖ_２族希薄磁性半導体材料がある。ＩＩ−ＩＶ−Ｖ_２族希薄磁性半導体材料は、上記の問題を解決できる可能性をもつ。

そこで、本発明は上記問題点に着目し、半導体プロセスの整合性に優れており、基板と磁性半導体薄膜とが格子整合し、Ｔｃが３００Ｋ付近でバラツキが少ないＩＩ−ＩＶ−Ｖ_２族の磁性半導体薄膜及び磁性半導体薄膜の製造方法を提供することを目的とする。

本発明の請求項１記載の磁性半導体薄膜の製造方法は、加熱した基板上に緩衝層を形成した後に、該緩衝層上に磁性半導体層として遷移金属元素を添加したＺｎＳｎＡｓ_２をエピタキシャル成長させる磁性半導体薄膜の製造方法において、前記基板であるＳｉ又はＧａＡｓと、前記緩衝層である前記基板から順に形成されたＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ _２ と、前記磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ _２ とが格子整合するように形成することを特徴とする。

本発明の請求項２記載の磁性半導体薄膜の製造方法は、請求項１において、前記基板の加熱温度が、２５０から３５０℃であることを特徴とする。

本発明の請求項３記載の磁性半導体薄膜の製造方法は、請求項１において、前記遷移金属元素が、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであることを特徴とする。

本発明の請求項６記載の磁性半導体薄膜は、基板上に緩衝層と、磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２とを順に形成した磁性半導体薄膜において、前記基板であるＳｉ又はＧａＡｓと、前記緩衝層である前記基板から順に形成されたＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ _２ と、前記磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ _２ とが格子整合していることを特徴とする。

本発明の請求項５記載の磁性半導体薄膜は、請求項４において、前記遷移金属元素が、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであることを特徴とする。

本発明の請求項６記載のトンネル磁気抵抗素子は、請求項４又は５において、磁性半導体薄膜を備えたことを特徴とする。

本発明の請求項７記載の記録素子は、請求項４又は５において、磁性半導体薄膜を備えたことを特徴とする。

本発明の請求項８記載の発光素子は、請求項４又は５において、磁性半導体薄膜を備えたことを特徴とする。

本発明の請求項９記載のトランジスタは、請求項４又は５において、磁性半導体薄膜を備えたことを特徴とする。

本発明の請求項１０記載のスピン偏極素子は、請求項４又は５において、磁性半導体薄膜を備えたことを特徴とする。

本発明の請求項１によれば、加熱した基板上に緩衝層を形成した後に、該緩衝層上に磁性半導体層として遷移金属元素を添加したＺｎＳｎＡｓ２をエピタキシャル成長させることにより、基板と磁性半導体薄膜とが格子整合し、Ｔｃが３００Ｋ付近でバラツキが少ないＩＩ−ＩＶ−Ｖ２族希薄磁性半導体材料であるＺｎＳｎＡｓ_２磁性半導体薄膜を提供することができる。また、本発明の磁性半導体薄膜を用いることにより、室温においても動作可能な半導体スピントロニクスデバイスとしてトンネル磁気抵抗素子、記録素子、発光素子、トランジスタ、スピン偏極素子などを提供することができる。また、前記基板がＳｉ又はＧａＡｓからなり、Ｓｉ又はＧａＡｓ上に形成する前記緩衝層がＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ _２ の順に形成されることにより、室温において強磁性を有する磁性半導体薄膜として遷移金属元素を添加したＺｎＳｎＡｓ _２ をＳｉ基板又はＧａＡｓ基板上にエピタキシャル成長させることができる磁性半導体薄膜の製造方法を提供することができる。また、Ｓｉ基板又はＧａＡｓ基板を用いることにより、従来の半導体プロセスとの整合性に優れた磁性半導体薄膜の製造方法を提供することができる。

本発明の請求項２によれば、前記基板の加熱温度が、２５０から３５０℃であることにより、ＺｎＳｎＡｓ_２へ添加する遷移金属元素の添加量を増加させることができる。また、上記加熱温度においても、ＺｎＳｎＡｓ_２をエピタキシャル成長させることができる磁性半導体薄膜の製造方法を提供することができる。

本発明の請求項３によれば、前記遷移金属元素が、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであることにより、遷移金属元素に応じた磁気特性を有する遷移金属元素を添加したＺｎＳｎＡｓ_２を形成することができる磁性半導体薄膜の製造方法を提供することができる。

本発明の請求項４によれば、基板上に緩衝層と、磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２とを順に形成したことにより、基板と、緩衝層と、磁性半導体層とが格子整合した磁性半導体薄膜を提供することができる。また、室温において強磁性を有する磁性半導体薄膜を提供することができる。

本発明の請求項５によれば、前記遷移金属元素が、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであることにより、遷移金属元素に応じた磁気特性を有する磁性半導体薄膜を提供することができる。

本発明の請求項６によれば、磁性半導体薄膜を備えたことにより、室温においても動作可能な半導体スピントロニクスを用いたトンネル磁気抵抗素子を提供することができる。

本発明の請求項７によれば、磁性半導体薄膜を備えたことにより、室温においても動作可能な半導体スピントロニクスを用いた記録素子を提供することができる。

本発明の請求項８によれば、磁性半導体薄膜を備えたことにより、室温においても動作可能な半導体スピントロニクスを用いた発光素子を提供することができる。

本発明の請求項９によれば、磁性半導体薄膜を備えたことにより、室温においても動作可能な半導体スピントロニクスを用いたトランジスタを提供することができる。

本発明の請求項１０によれば、磁性半導体薄膜を備えたことにより、室温においても動作可能な半導体スピントロニクスを用いたスピン偏極素子を提供することができる。

本発明の磁性半導体薄膜の製造方法は、加熱した基板上に緩衝層を形成した後に、該緩衝層上に磁性半導体層として遷移金属元素を添加したＺｎＳｎＡｓ_２をエピタキシャル成長させることを特徴とするものである。

本発明に用いる薄膜形成方法としては、薄膜のエピタキシャル成長が可能な薄膜形成方法であれば特定のものに限定されないが、分子線エピタキシー（ＭＢＥ）法、有機金属化学気相成長（ＭＯＣＶＤ）法であるのが好ましい。いずれの薄膜形成方法においても磁性半導体薄膜のエピタキシャル成長が可能であるが、ＭＢＥ法により磁性半導体薄膜を形成することにより、より精密に設計した磁性半導体薄膜を形成することができる。また、緩衝層となるＺｎＳｎＡｓ_２と、磁性半導体薄膜又は磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２とに含まれるＡｓを安全に用いることができる。一方、ＭＯＣＶＤ法により磁性半導体薄膜を形成することにより、磁性半導体薄膜の形成時間を短縮することができるだけでなく、大量生産を行うことができる。

本発明に用いる基板としては、半導体プロセスに用いることのできる基板であれば特定のものに限定されないが、ＩｎＰ、Ｓｉ、ＧａＡｓのいずれかを含む基板であるのが好ましい。ＩｎＰ、Ｓｉ、ＧａＡｓのいずれかを含む基板を用いることにより、基板上に形成する緩衝層上に磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ_２をエピタキシャル成長させることが可能な磁性半導体薄膜の製造方法が提供できる。また、ＩｎＰ基板を用いた場合は、緩衝層の構成を簡単にすることができ、より省資源な磁性半導体薄膜の製造方法を提供することができる。さらに、特にＳｉ基板又はＧａＡｓ基板を用いた場合は、従来の半導体プロセスとの整合性に優れた磁性半導体薄膜の製造方法を提供することができる。

本発明の基板加熱温度としては、磁性半導体薄膜又は磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２を形成できる温度であれば特定のものに限定されないが、２５０から３５０℃であるのが好ましい。基板加熱温度を２５０から３５０℃程度にすることにより、ＺｎＳｎＡｓ_２へ添加する遷移金属元素の添加量を増加させることができる。また、上記加熱温度においても、ＺｎＳｎＡｓ_２をエピタキシャル成長させることができる磁性半導体薄膜の製造方法を提供することができる。

本発明に用いる緩衝層としては、基板と、緩衝層と、磁性半導体となる遷移金属元素を添加したＺｎＳｎＡｓ_２とが格子整合する緩衝層であれば特定のものに限定されないが、ＩｎＧａＡｓ、ＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２のいずれかを含む緩衝層であるのが好ましい。ＩｎＧａＡｓ、ＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２のいずれかを含む緩衝層を用いることにより、ＩｎＰ、Ｓｉ、ＧａＡｓのいずれかを含む基板においても、磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２をエピタキシャル成長させることができる磁性半導体薄膜の製造方法を提供することができる。

また、基板がＩｎＰからなる場合は、ＩｎＰ上に形成する前記緩衝層がＺｎＳｎＡｓ_２からなるのが好ましい。ＩｎＰ上に形成する前記緩衝層がＺｎＳｎＡｓ_２からなることにより、室温において強磁性を有する磁性半導体薄膜として遷移金属元素を添加したＺｎＳｎＡｓ_２をＩｎＰ基板上にエピタキシャル成長させることができる磁性半導体薄膜の製造方法を提供することができる。

さらに、基板がＳｉ又はＧａＡｓからなる場合は、Ｓｉ又はＧａＡｓ上に形成する前記緩衝層がＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２の順に形成されるのが好ましい。Ｓｉ又はＧａＡｓ上に形成する前記緩衝層がＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２の順に形成されることにより、室温において強磁性を有する磁性半導体薄膜として遷移金属元素を添加したＺｎＳｎＡｓ_２をＳｉ基板又はＧａＡｓ基板上にエピタキシャル成長させることができる磁性半導体薄膜の製造方法を提供することができる。また、Ｓｉ基板又はＧａＡｓ基板を用いることにより、従来の半導体プロセスとの整合性に優れた磁性半導体薄膜の製造方法を提供することができる。

本発明に用いる磁性半導体層としては、室温において強磁性を有する磁性半導体層であれば特定のものに限定されないが、遷移金属元素を添加したＺｎＳｎＡｓ_２であるのが好ましい。遷移金属元素を添加したＺｎＳｎＡｓ_２を磁性半導体層とすることにより、室温において強磁性を有する磁性半導体薄膜が得られる。

本発明に用いる遷移金属元素としては、磁性を有する元素であれば特定のものに限定されないが、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであるのが好ましい。遷移金属元素として、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒを用いることにより、遷移金属元素に応じた磁気特性を有する遷移金属元素を添加したＺｎＳｎＡｓ_２を形成することができる磁性半導体薄膜の製造方法を提供することができる。また、特に、遷移金属元素としてＭｎを用いた場合は、（ＺｎＭｎＳｎ）Ａｓ_２を比較的低温な２５０から３５０℃程度で成長させることができる。

本発明に用いるエピタキシャル成長は、薄膜結晶成長技術のひとつであり、基板上に結晶を成長させる際に、基板の結晶面に揃えて結晶を配列する成長のことである。エピタキシャル成長を用いることにより、基板と、緩衝層と、磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２とを格子整合させることができる。

本発明の磁性半導体薄膜は、遷移金属元素を添加したＺｎＳｎＡｓ_２からなることを特徴とするものである。

また、本発明の磁性半導体薄膜は、基板上に緩衝層と、磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２とを順に形成したことを特徴とするものである。

本発明の基板としては、半導体プロセスに用いることのできる基板であれば特定のものに限定されないが、ＩｎＰ、Ｓｉ、ＧａＡｓのいずれかを含む基板であるのが好ましい。

ＩｎＰ、Ｓｉ、ＧａＡｓのいずれかを含む基板を用いることにより、基板と、緩衝層と、磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ_２とが格子整合した磁性半導体薄膜を提供することができる。また、ＩｎＰ基板を用いた場合は、緩衝層の構成が簡単でかつ、より省資源な磁性半導体薄膜を提供することができる。さらに、特にＳｉ基板又はＧａＡｓ基板を用いた場合は、従来の半導体プロセスとの整合性に優れた磁性半導体薄膜を提供することができる。

本発明の緩衝層としては、基板と、緩衝層と、磁性半導体となる遷移金属元素を添加したＺｎＳｎＡｓ_２とが格子整合する緩衝層であれば特定のものに限定されないが、ＩｎＧａＡｓ、ＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２のいずれかを含む緩衝層であるのが好ましい。ＩｎＧａＡｓ、ＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２のいずれかを含む緩衝層を用いることにより、ＩｎＰ、Ｓｉ、ＧａＡｓのいずれかを含む基板においても、基板と、緩衝層と、磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ_２とが格子整合した磁性半導体薄膜を提供することができる。

また、基板がＩｎＰからなる場合は、ＩｎＰ上に形成する前記緩衝層がＺｎＳｎＡｓ_２からなるのが好ましい。ＩｎＰ上に形成する前記緩衝層がＺｎＳｎＡｓ_２からなることにより、基板であるＩｎＰと、緩衝層であるＺｎＳｎＡｓ_２と、磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ_２とが格子整合した磁性半導体薄膜を提供することができる。また、室温において強磁性を有する磁性半導体薄膜を提供することができる。

さらに、基板がＳｉ又はＧａＡｓからなる場合は、Ｓｉ又はＧａＡｓ上に形成する前記緩衝層がＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２の順に形成されるのが好ましい。Ｓｉ又はＧａＡｓ上に形成する前記緩衝層がＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２の順に形成されることにより、基板であるＳｉ又はＧａＡｓと、緩衝層である基板から順に形成されたＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２と、磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ_２とが格子整合した磁性半導体薄膜を提供することができる。また、室温において強磁性を有する磁性半導体薄膜を提供することができる。

本発明の遷移金属元素としては、磁性を有する元素であれば特定のものに限定されないが、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであるのが好ましい。遷移金属元素として、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒを用いることにより、遷移金属元素に応じた磁気特性を有する磁性半導体薄膜を提供することができる。

本発明の磁性半導体薄膜を用いることにより、室温においても動作可能な半導体スピントロニクスデバイスとしてトンネル磁気抵抗素子、記録素子、発光素子、トランジスタ、スピン偏極素子などを提供することができる。

以下、具体的な実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。

本実施例では、ＭＢＥ法により、加熱したＩｎＰ基板上に緩衝層としてＺｎＳｎＡｓ_２薄膜を成長させた後に、該緩衝層上に磁性半導体層として遷移金属の１つであるＭｎを添加した（ＺｎＭｎＳｎ）Ａｓ_２薄膜をエピタキシャル成長させた。

以下、本発明の実施例１について図１から図７を参照して説明する。

図１は、ＭＢＥ法により、加熱したＩｎＰ基板上に緩衝層としてＺｎＳｎＡｓ_２薄膜を成長させた後に、該緩衝層上に磁性半導体層として（ＺｎＭｎＳｎ）Ａｓ_２薄膜をエピタキシャル成長させるための形成条件及びタイミングチャートの一例となるグラフを示す。グラフの横軸は時間であり、縦軸は基板加熱温度である。

まず、ＭＢＥ装置の薄膜形成室内にＩｎＰ基板及び薄膜を形成するための原料であるＺｎ、Ｓｎ、Ａｓ、Ｍｎを配置した。基板及び原料を配置した後に、薄膜形成室内の背圧を１０^−５Ｐａ（１０^−８Ｔｏｒｒ）以下になるまで十分に排気した。

薄膜形成室内が十分に排気された後に、基板表面のデガスを行い、洗浄した。本実施例における基板表面のデガスを行うための基板加熱温度は、３００℃であった。

基板表面を洗浄した後に、Ａｓ分子線源のシャッターを開け、基板側のメインシャッターを開けることにより、基板にＡｓ分子線ビームを照射した。また、基板加熱温度を５１０℃まで昇温し、基板加熱温度５１０℃、基板加熱保持時間５分間の条件下で熱処理（アニール）を行った。熱処理後、メインシャッターを閉じ、Ａｓ分子線源のシャッターを閉じることにより、Ａｓ分子線ビームの照射を止めた。また、基板加熱温度を３００℃まで降温した。

基板加熱温度が３００℃となった時点で、Ｓｎ分子源のシャッターを開け、メインシャッターを開けた。この状態で１０秒間、基板にＳｎ分子線ビームを照射した後、メインシャッターを閉じた。さらに、Ｚｎ分子線源のシャッターを開け、Ａｓ分子線源のシャッターを開けた後に、メインシャッターを開けた。この状態で５分間、基板にＺｎ分子線ビーム、Ｓｎ分子線ビーム及びＡｓ分子線ビームを照射し、ＩｎＰ基板上に緩衝層としてＺｎＳｎＡｓ_２薄膜をエピタキシャル成長させた。

その後、Ｍｎ分子線源のシャッターを開けることにより、緩衝層となるＺｎＳｎＡｓ_２薄膜にＺｎ分子線ビーム、Ｓｎ分子線ビーム、Ａｓ分子線ビームに加えて、Ｍｎ分子線ビームを照射した。この状態で８５分間保持し、ＩｎＰ基板上に成長した緩衝層であるＺｎＳｎＡｓ_２薄膜上に磁性半導体層としてＭｎを添加したＺｎＳｎＡｓ_２（（ＺｎＭｎＳｎ）Ａｓ_２）薄膜をエピタキシャル成長させた。

上記の手順で磁性半導体薄膜を成長させたことにより、ＩｎＰ基板上に緩衝層としてＺｎＳｎＡｓ_２薄膜を１５ｎｍ、磁性半導体層としてＭｎを約０．５ａｔ．％添加した（ＺｎＭｎＳｎ）Ａｓ_２薄膜を２５０ｎｍ成長させた。

なお、各分子線源のシャッター及び基板側のメインシャッターの開閉するタイミングや開放する時間、基板加熱温度、基板加熱時間などの各種成長条件は、得ようとする薄膜の材料及び組成に応じて選択してもよい。また、緩衝層の膜厚は、基板と緩衝層との格子不整合から生じた貫通転位を限りなく少なくできる膜厚であれば特定のものに限定されないが、数１０ｎｍから数μｍ程度が好ましい。これにより、貫通転位をなくし、エピタキシャル成長させることができる。さらに、ＺｎＳｎＡｓ_２に添加する遷移金属元素の添加量は、室温において強磁性を有する程度であれば特定のものに限定されないが、０．０１から数ａｔ．％程度であるのが好ましい。ＺｎＳｎＡｓ_２に添加する遷移金属元素の添加量を変化させることによって、遷移金属を添加したＺｎＳｎＡｓ_２の磁気特性を変化させることができる。

図２は、上記の手順により形成した磁性半導体薄膜の模式図を示す。上記の手順で磁性半導体薄膜を成長させたことにより、ＩｎＰ基板から順に、緩衝層となるＺｎＳｎＡｓ_２薄膜、磁性半導体層となる（ＺｎＭｎＳｎ）Ａｓ_２薄膜が形成されている。

このようにして形成された磁性半導体薄膜を電子プローブマイクロアナライザー（ＥＰＭＡ）、Ｘ線回折（ＸＲＤ）法、反射高速電子線回折（ＲＨＥＥＤ）法、超伝導量子干渉磁束計（ＳＱＵＩＤ）により評価した。

図３は、緩衝層及び磁性半導体層の成長時の基板温度に対するＺｎ、Ｓｎ、Ａｓそれぞれの組成比を示すグラフである。グラフの横軸は基板温度であり、縦軸はＺｎ、Ｓｎ、Ａｓそれぞれの組成比（ａｔ．％）である。グラフより、基板温度の変化にともない、Ｚｎ、Ｓｎ、Ａｓそれぞれの組成が変化することが確認された。この結果は、ＺｎＳｎＡｓ_２の成長時の基板温度により、ＺｎＳｎＡｓ_２の組成比を制御できることを示す。また、ＺｎＳｎＡｓ_２の組成比を制御することにより、ＺｎＳｎＡｓ_２の格子定数が制御できることを示す。

図４は、ＩｎＰ基板上の緩衝層であるＺｎＳｎＡｓ_２薄膜のＸＲＤパターンを示すグラフである。グラフの横軸は回折角２θであり、縦軸は回折強度である。グラフより、基板であるＩｎＰの回折ピークは６３．３３６２°であり、緩衝層であるＺｎＳｎＡｓ_２の回折ピークは、６２．９７８°であることを確認した。このことより、基板であるＩｎＰと得られた緩衝層であるＺｎＳｎＡｓ_２の回折ピークが非常に近く、回折ピークの回折角より算出された格子定数が近いことを確認した。

図５は、ＭＢＥ装置において、緩衝層となるＺｎＳｎＡｓ_２上に磁性半導体層となる（ＺｎＭｎＳｎ）Ａｓ_２を各成長時間で成長させたときのＲＨＥＥＤパターンである。
を示す図である。［１，１，０］はＩｎＰ基板の［１，１，０］方位から観測したＲＨＥＥＤパターンを示し、［１，−１，０］はＩｎＰ基板の［１，−１，０］方位から観測したＲＨＥＥＤパターンを示す。また、（ａ）から（ｆ）は、ＺｎＳｎＡｓ_２上での（ＺｎＭｎＳｎ）Ａｓ_２の成長過程を示すＲＨＥＥＤパターンを示す。（ａ）はＺｎＳｎＡｓ_２、（ｂ）はＺｎＳｎＡｓ_２上に（ＺｎＭｎＳｎ）Ａｓ_２を１０秒間成長、（ｃ）はＺｎＳｎＡｓ_２上に（ＺｎＭｎＳｎ）Ａｓ_２を１分間成長、（ｄ）はＺｎＳｎＡｓ_２上に（ＺｎＭｎＳｎ）Ａｓ_２を２分間成長、（ｅ）はＺｎＳｎＡｓ_２上に（ＺｎＭｎＳｎ）Ａｓ_２を１２分間成長、（ｆ）はＺｎＳｎＡｓ_２上に（ＺｎＭｎＳｎ）Ａｓ_２を成長後、２分間放置した際のＲＨＥＥＤパターンである。

ＲＨＥＥＤパターンより、ＺｎＳｎＡｓ_２上での（ＺｎＭｎＳｎ）Ａｓ_２は、（ａ）や（ｂ）などの成長初期段階においては、３次元的な成長を示すスポットが観測された。一方、（ｃ）から（ｅ）のように、成長時間が１分間から１２分間以上になるにしたがって、２次元的成長を示すストリークが観測された。さらに、（ｆ）においても２次元的成長を示すストリークは観測されたままであった。これらのことより、ＺｎＳｎＡｓ_２上に成長させた（ＺｎＭｎＳｎ）Ａｓ_２は、エピタキシャル成長をしていることを確認した。また、基板であるＩｎＰと、緩衝層であるＺｎＳｎＡｓ_２薄膜と、磁性半導体層である（ＺｎＭｎＳｎ）Ａｓ_２薄膜とは、それぞれ格子整合していることを確認した。

さらに、これらの傾向は、［１，１，０］及び［１，−１，０］のどちらの結晶方位から観測した場合においても同様であった。よって、本実施例によるエピタキシャル成長は、面内のどちらの方位においても格子整合していると言える。

図６は、ＩｎＰ基板上に成長させた緩衝層であるＺｎＳｎＡｓ_２薄膜及び該緩衝層上に成長させた磁性半導体層である（ＺｎＭｎＳｎ）Ａｓ_２薄膜のＸＲＤパターンを示すグラフである。グラフの横軸は回折角２θであり、縦軸は回折強度である。グラフより、緩衝層であるＺｎＳｎＡｓ_２の回折ピークは６２．８９６４°であり、磁性半導体層である（ＺｎＭｎＳｎ）Ａｓ_２の回折ピークは、６２．９８２５°であることが確認された。このことより、緩衝層であるＺｎＳｎＡｓ_２と磁性半導体層である（ＺｎＭｎＳｎ）Ａｓ_２の回折ピークは極めて近く、回折ピークの回折角より算出された格子定数も極めて近いことを確認した。したがって、ＺｎＳｎＡｓ_２にＭｎを添加しても、格子定数はほとんど変化せず、エピタキシャル成長をさせることができることを確認した。

図７は、ＳＱＵＩＤにより測定した磁性半導体層である（ＺｎＭｎＳｎ）Ａｓ_２の温度に対する残留磁化を示すグラフである。グラフの横軸は温度、縦軸は残留磁化である。また、このグラフは、基板による反磁性の効果を除去したデータを用いたグラフである。低温領域から室温領域までの残留磁化を測定した結果、強磁性転移温度Ｔｃが３００Ｋ以上であることが確認された。このことより、本実施例で形成した磁性半導体薄膜は、室温においても強磁性を有する磁性半導体薄膜であることを確認した。

以上のような基板と磁性半導体薄膜とが格子整合し、Ｔｃが３００Ｋ付近でバラツキが少ない（ＺｎＭｎＳｎ）Ａｓ_２の磁性半導体薄膜を用いることにより、室温においても動作可能な半導体スピントロニクスデバイスを得ることができる。半導体スピントロニクスデバイスとしてトンネル磁気抵抗素子、記録素子、発光素子、トランジスタ、スピン偏極素子などがある。

トンネル磁気抵抗素子は、本実施例の磁性半導体層間に絶縁層を挟むことによって形成することができる。

記録素子は、従来の磁気記録素子における金属部を本実施例の磁性半導体層に置き換えることによって形成することができる。

発光素子は、本実施例の磁性半導体層を含むｐｎ接合によって形成することができる。
トランジスタは、従来の電界効果トランジスタ（ＦＥＴ）におけるソース部を本実施例の磁性半導体層に置き換えることによって形成することができる。

スピン偏極素子は、本実施例の磁性半導体層間に少なくとも非磁性体を挟むことによって形成することができる。

本発明における磁性半導体薄膜の製造方法の第２実施例について図８又は図９に示す。本実施例では、図８又は図９に示すように基板としてＳｉ又はＧａＡｓ、緩衝層としてＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２を用いた磁性半導体薄膜を製造する。

図８は、基板としてＳｉ、緩衝層としてＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２を用いた場合の磁性半導体薄膜の積層例を示す。また、図９は、基板としてＧａＡｓ、緩衝層としてＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ_２を用いた場合の磁性半導体薄膜の積層例を示す。

以下は、図８に示す基板としてＳｉを用いた磁性半導体薄膜の製造方法を説明するが、基板をＧａＡｓに変更することにより、図９に示す磁性半導体薄膜の製造も可能である。
まず、ＭＢＥ装置の薄膜形成室内にＳｉ基板及び薄膜を形成するための原料であるＡｌ、Ｓｂ、Ｇａ、Ｚｎ、Ｓｎ、Ａｓ、Ｍｎを配置した。基板及び原料を配置した後に、薄膜形成室内の背圧を１０^−５Ｐａ（１０^−８Ｔｏｒｒ）以下になるまで十分に排気した。

薄膜形成室内が十分に排気された後に、基板を加熱することにより基板表面のデガスを行い、洗浄した。

基板表面の洗浄を行った後に、Ａｌ分子線源、Ｓｂ分子線源及びメインシャッターを開けた。これにより、基板にＡｌ分子線ビーム及びＳｂ分子線ビームを照射し、ＡｌＳｂ薄膜を成長させた。

ＡｌＳｂ薄膜を成長させた後に、Ａｌ分子線源のシャッターを閉じ、Ｇａ分子線源及びＡｓ分子線源のシャッターを開けた。これにより、ＡｌＳｂ薄膜上にＧａ分子線ビーム、Ａｓ分子線ビーム及びＳｂ分子線ビームを照射し、ＡｌＳｂ薄膜上にＧａＡｓＳｂ薄膜を成長させた。

ＧａＡｓＳｂ薄膜を成長させた後に、Ｇａ分子線源及びＳｂ分子線源のシャッターを閉じ、Ｚｎ分子線源及びＳｎ分子線源のシャッターを開けた。これにより、ＡｌＳｂ薄膜上のＧａＡｓＳｂ薄膜にＺｎ分子線ビーム、Ｓｎ分子線ビーム及びＡｓ分子線ビームを照射し、ＺｎＳｎＡｓ_２薄膜をエピタキシャル成長させた。

さらに、Ｍｎ分子線源のシャッターを開け、Ｍｎ分子線ビームも照射することにより、（ＺｎＭｎＳｎ）Ａｓ_２薄膜をエピタキシャル成長させた。

この基板及び緩衝層以外の構成及び製造方法については上記第１実施例と略同様である。

なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明が適用可能な薄膜、半導体、半導体スピントロニクスデバイス又はこれらを用いた回路等は特に限定されるものではない。

本発明の磁性半導体薄膜の製造方法の実施例１による緩衝層及び磁性半導体層の結晶成長に関するタイミングチャートの一例を示す図である。 本発明の磁性半導体薄膜の製造方法の実施例１によるＩｎＰ基板を用いた場合の緩衝層及び磁性半導体層の積層例を示す模式図である。 本発明の磁性半導体薄膜の製造方法の実施例１による緩衝層及び磁性半導体層の成長時の基板温度に対するＺｎ、Ｓｎ、Ａｓそれぞれの組成比を示すグラフである。 本発明の磁性半導体薄膜の製造方法の実施例１による緩衝層となるＺｎＳｎＡｓ_２のＸＲＤパターンを示す図である。 本発明の磁性半導体薄膜の製造方法の実施例１による緩衝層となるＺｎＳｎＡｓ_２上に磁性半導体層となる（ＺｎＭｎＳｎ）Ａｓ_２を各成長時間で成長させたときのＲＨＥＥＤパターンを示す図である。 本発明の磁性半導体薄膜の製造方法の実施例１による緩衝層となるＺｎＳｎＡｓ２薄膜及び磁性半導体層となる（ＺｎＭｎＳｎ）Ａｓ_２のＸＲＤパターンを示す図である。 本発明の磁性半導体薄膜の製造方法の実施例１による（ＺｎＭｎＳｎ）Ａｓ_２の温度に対する残留磁化を示すグラフである。 本発明の磁性半導体薄膜の製造方法の実施例２によるＳｉ基板を用いた場合の緩衝層及び磁性半導体層の積層例を示す模式図である。 本発明の磁性半導体薄膜の製造方法の実施例２によるＧａＡｓ基板を用いた場合の緩衝層及び磁性半導体層の積層例を示す模式図である。

Claims (10)

1. 加熱した基板上に緩衝層を形成した後に、該緩衝層上に磁性半導体層として遷移金属元素を添加したＺｎＳｎＡｓ_２をエピタキシャル成長させる磁性半導体薄膜の製造方法において、前記基板であるＳｉ又はＧａＡｓと、前記緩衝層である前記基板から順に形成されたＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ _２ と、前記磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ _２ とが格子整合するように形成することを特徴とする磁性半導体薄膜の製造方法。
2. 前記基板の加熱温度が、２５０から３５０℃であることを特徴とする請求項１記載の磁性半導体薄膜の製造方法。
3. 前記遷移金属元素が、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであることを特徴とする請求項１記載の磁性半導体薄膜の製造方法。
4. 基板上に緩衝層と、磁性半導体層となる遷移金属元素を添加したＺｎＳｎＡｓ_２とを順に形成した磁性半導体薄膜において、前記基板であるＳｉ又はＧａＡｓと、前記緩衝層である前記基板から順に形成されたＡｌＳｂ、ＧａＡｓＳｂ、ＺｎＳｎＡｓ _２ と、前記磁性半導体層である遷移金属元素を添加したＺｎＳｎＡｓ _２ とが格子整合していることを特徴とする磁性半導体薄膜。
5. 前記遷移金属元素が、Ｆｅ、Ｃｏ、Ｖ、Ｍｎ、Ｎｉ又はＣｒであることを特徴とする請求項４記載の磁性半導体薄膜。
6. 請求項４又は５に記載の磁性半導体薄膜を備えたことを特徴とするトンネル磁気抵抗素子。
7. 請求項４又は５に記載の磁性半導体薄膜を備えたことを特徴とする記録素子。
8. 請求項４又は５に記載の磁性半導体薄膜を備えたことを特徴とする発光素子。
9. 請求項４又は５に記載の磁性半導体薄膜を備えたことを特徴とするトランジスタ。
10. 請求項４又は５に記載の磁性半導体薄膜を備えたことを特徴とするスピン偏極素子。