KR101388523B1 - 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법 - Google Patents

격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101388523B1
KR101388523B1 KR1020130018424A KR20130018424A KR101388523B1 KR 101388523 B1 KR101388523 B1 KR 101388523B1 KR 1020130018424 A KR1020130018424 A KR 1020130018424A KR 20130018424 A KR20130018424 A KR 20130018424A KR 101388523 B1 KR101388523 B1 KR 101388523B1
Authority
KR
South Korea
Prior art keywords
layer
alassb
substrate
alas
forming
Prior art date
Application number
KR1020130018424A
Other languages
English (en)
Inventor
송진동
이은혜
배민환
최원준
한일기
오현지
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020130018424A priority Critical patent/KR101388523B1/ko
Application granted granted Critical
Publication of KR101388523B1 publication Critical patent/KR101388523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Si 기판 상에 AlAsSb층을 형성하는 단계, 상기 AlAsSb층 상에 AlAs층을 형성하는 단계 및 상기 AlAs층 상에 GaAs층을 형성하는 단계를 포함하는 Sb계열의 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법 및 이 제조방법을 이용하여 제조된 화합물 반도체 기판이 개시된다.

Description

격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법{COMPOUND SEMICONDUCTOR SUBSTRATE USING LATTICE MISMATCHING REDUCING LAYER AND MANUFACTURING METHOD THEREOF}
본 발명은 화합물 반도체 기판의 제조방법에 관한 것으로, 보다 상세하게는 Sb 계열 격자 부정합 해소층을 이용하여 Si 기판 상에 GaAs층이 형성된 기판을 제작하는 방법에 대한 것이다.
Si 기판은 현재 다양한 산업공정에서 사용되고 있으며, GaAs, InP 등의 기판들에 비해 저가이기 때문에 Si 기판 위에 다양한 종류의 물질을 형성하는 방법 및 장치에 대한 연구가 활발히 진행되고 있다. 특히, Si 기판 위에 GaAs와 같은 3-5족 반도체를 형성하는 것은 3-5족 고효율 광전 소자 및 초고속 전자 소자 공정의 비용 절감에 도움을 주기 때문에 산업적으로 큰 가치가 있다. 이에 대하여 저가의 Si 기판 위에 고품질 GaAs 층을 형성하기 위한 연구가 진행되고 있다.
하지만, Si 기판 상에 GaAs 층을 형성할 때, 두 물질은 서로 다른 극성을 가지고 있으며, 두 물질 간의 격자 부정합 (~4.1%) 및 열팽창 계수 (55%) 차이로 인하여 고품질 GaAs 층을 형성하는 것이 쉽지 않다. [R. D. Dupuis and C. J. Pizone, J. Cryst. Growth 93, 435 (1988) 참조] 이러한 문제들을 해결하기 위한 가장 단순한 해결 방법은 두 층 사이의 격자 부정합 차이를 미리 해소해 주는 것이다. 이러한 관점에서 Si 기판 위에 형성된 AlSb 물질은 ~13 % 이상의 큰 격자 부정합을 갖기 때문에 대부분의 격자 부정합을 미리 해소하기 때문에 상부 층의 박막질 향상에 도움을 줄 수 있다. 최근에는 Si 위에 GaSb 물질을 형성할 때 초기층으로 AlSb를 형성하여 박막질을 향상시킨 연구결과가 보고되었다. [Y. K. Noh, M. D. Kim, J. E. Oh, and W. C. Yang, J. Korean Phys. Soc. 57, 173 (2010); K. Akahane, N. Yamamoto, S. Gozu and N. Ohtani, J. Cryst. Growth 264, 21 (2004)].
그러나, AlSb 층 위에 GaAs 층을 바로 형성할 때, Sb와 As의 교환 효과가 두 물질의 계면에 영향을 주어 GaAs 박막층의 질을 저하시키는 문제점이 야기되고 있다.
위와 같은 문제점을 해결하기 위해, Sb와 As의 교환이 적용된 Sb 계열의 격자 부정합 해소층을 이용하여 Si 기판 상에 GaAs 층이 형성된 화합물 반도체 기판이 요구된다.
본 발명의 일 실시예에 따른 Sb계열의 격자 부정합 해소층을 이용한 화합물 반도체 기판은 Si 기판 상에 형성된 AlAsSb층, 상기 AlAsSb층 상에 형성된 AlAs층 및 상기 AlAs층 상에 형성된 GaAs층을 포함한다.
또한, 상기 Si 기판 상에 형성된 AlSb층을 더 포함하되, 상기 AlAsSb층은 상기 AlSb층 상에 형성된 것을 특징으로 할 수 있다.
또한, 상기 AlAsSb층은, 복수의 AlAsxSb1 -x층을 포함하되, 상기 복수의 AlAsxSb1 -x층 각각은 각 층에서 서로 다른 x값을 가지며, 상기 x의 범위는 0이상, 1미만인 것을 특징으로 할 수 있다.
또한, 상기 복수의 AlAsxSb1 -x층 각각에 대한 x 값은 각 층의 높이가 높아질수록 증가하는 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 Sb계열의 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법은 Si 기판 상에 AlAsSb층을 형성하는 단계, 상기 AlAsSb층 상에 AlAs층을 형성하는 단계 및 상기 AlAs층 상에 GaAs층을 형성하는 단계를 포함한다.
또한, 상기 Si기판 상에 AlAsSb층을 형성하는 단계는, 상기 Si기판 상에 AlSb층을 형성하는 단계 및 상기 AlSb층 상에 상기 AlAsSb층을 형성하는 단계를 포함할 수 있다.
또한, 상기 AlSb층 상에 상기 AlAsSb층을 형성하는 단계는, 상기 AlSb층 상에 As를 주입하여 상기 AlAsSb층을 형성하되, 주입되는 As의 양을 조절하여, 상기 AlAsSb층을 스텝형태로 형성하는 것을 특징으로 할 수 있다.
또한, 상기 Si기판 상에 AlAsSb층을 형성하는 단계는, 500℃ 내지 600℃에서 수행되는 것을 특징으로 할 수 있다.
또한, 스텝형태로 형성된 상기 AlAsSb층은, 복수의 AlAsxSb1 -x층을 포함하되, 상기 복수의 AlAsxSb1-x층 각각은 서로 다른 x값을 가지며, 상기 x의 범위는 0이상, 1미만인 것을 특징으로 할 수 있다.
또한, 상기 주입되는 As의 양을 증가함에 따라, 상기 복수의 AlAsxSb1 -x층 각각에 대한 x 값은 각 층의 높이가 높아질수록 증가하는 것을 특징으로 할 수 있다.
본 발명의 일 측면에 따르면GaAs/Ge보다 저렴하게 고품질 태양전지에 응용될 수 있는 Si상에 GaAs가 형성된 화합물 반도체 기판을 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 Sb계열 격자 부정합 해소층을 이용한 화합물 반도체 기판의 단면도이다.
도 2는 Si기판상에 GaAs층을 형성한 화합물 반도체 기판의 단면도이다.
도3은 본 발명의 다른 일 실시예에 따른 반도체 화합물 기판의 단면도이다.
도4는 본 발명의 일 실시예에 따른 Sb계열 격자 부정합 해소층을 이용한 화합물 반도체 기판의 제조방법의 순서도이다.
도5는 본 발명의 일 실시예에 따른 제조방법에 따라 제조된 화합물 반도체(GaAs) 기판의 표면 AFM(Atomic Force Microscopy) 이미지이다.
이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.
도 1은 본 발명의 일 실시예에 따른 Sb계열 격자 부정합 해소층을 이용한 화합물 반도체 기판의 단면도이다. 도1을 참조하면, 본 발명의 일 실시예에 따른 Sb계열 격자 부정합 해소층을 이용한 화합물 반도체 기판(100)은 Si기판(10) 상에 형성된 AlAsSb층(20), AlAsSb층(20) 상에 형성된 AlAs층(30) 및 AlAs층(30) 상에 형성된 GaAs층(40)을 포함한다.
다른 일 실시예에서, 화합물 반도체 기판(100)은 AlSb층을 더 포함할 수 있고, 상기 AlSb층은 상기 Si기판(10)과 AlAsSb층(20) 사이에 형성될 수 있다.
여기서, AlAsSb층(20)은 Si기판(10)상에 AlSb층을 형성하고, As를 주입하여 형성될 수 있다. 또는 As와 Sb를 함께 주입하여, AlAsSb층(20)에서 As와 Sb의 비율을 다르게 조절할 수도 있다.
0.54nm 격자상수의 Si 및 0.61nm 격자상수의 AlSb 계열 화합물 반도체는 대략 13%에 가까운 격자 부정합을 보이기 때문에, Si 기판 상에 0.61nm 격자상수 물질을 성상시키면 SK 모드가 아닌 VW 모드로 나노 구조를 형성한다. 이 때, 대부분 디펙트(defect)를 흡수하여 Si 상에 직접 InP 또는 GaAs 층을 형성하는 것보다 고품질의 기판을 형성할 수 있다.
일 실시예에서, 격자 부정합을 해소하기 위하여 Si기판(10)과 화합물 반도체(GaAs)층(40) 사이에 격자 부정합 해소층(20, 30)이 이용된다.
도 2는 Si기판상에 GaAs층을 형성한 화합물 반도체 기판의 단면도이다. AlAsSb층(20)은 복수의 AlAsxSb1 -x층을 포함할 수 있다. 즉, As와 Sb의 구성비를 서로 달리하여 구성된 각각의 AlAsSb 층이 step 으로 증착될 수 있다. 여기서 상기 x의 범위는 0이상, 1미만이 될 수 있다.
도2를 참조하면, AlAsSb층(20)은 AlAsaSb1 -a층(21), AlAsbSb1 -b층(22), AlAscSb1-c층(23)을 포함하며, Si기판(10) 상에 AlAsaSb1 -a층(21), AlAsbSb1 -b층(22), AlAscSb1 -c층(23)이 순차적으로 형성된다. 여기서 각 a, b, c는 서로 다른 값을 가질 수 있다. 또한, 주입되는 As양을 늘리거나 Sb의 주입을 차단함으로써 각 a, b, c의 크기는 위에 형성된 층일수록 더 큰 값을 가질 수 있다. 즉, b는 a보다 크고, c는 b보다 클 것이다.
이와 같은 As의 주입방식으로 AlAsSb층(20) 상에 형성된 AlAs층(30)이 형성될 수 있다.
도2에서는 복수의 AlAsxSb1 -x층을 세개로 나타내었지만, 이러한 숫자는 예시적인 것이고, 하나 이상의 층이 적용될 수 있다. 본 발명의 화합물 반도체 기판은 상기 x값이 0인 경우 AlSb층이 형성될 수 있다. AlSb층은 AlAsSb 보다 Si기판과의 격자 부정합 차이가 크기 때문에 상기 Si 기판상에 형성되어 스트레인을 해소는데 도움을 줄 수 있다
도3은 본 발명의 다른 일 실시예에 따른 반도체 화합물 기판의 단면도이다. 도3을 참조하면, AlAsxSb1 -x층에 있어서, x가 0 인 경우를 포함하는 화합물 반도체 기판의 단면도가 나타난다. 이에 따라서, x가 0인 경우, AlSb층(24)이 더 형성될 수 있다. 또한, AlAsSb층(20)에 있어서 As와 Sb의 구성비를 달리하여, 각층의 높이가 높아질수록 점차적으로 As의 비중이 높아지도록 증착될 수 있다. 즉, As의 비중이 높아질 수록 상기 x값이 증가한다.
도4는 본 발명의 일 실시예에 따른 Sb계열 격자 부정합 해소층을 이용한 화합물 반도체 기판의 제조방법의 순서도이다. 본 발명의 일 실시예에 따른 화합물 반도체 기판의 제조방법은 Si 기판 상에 AlAsSb층을 형성하는 단계(S10) 및 상기 AlAsSb층 상에 AlAs층을 형성하는 단계(S20), 및 AlAs층 상에GaAs층을 형성하는 단계(S30)를 포함할 수 있다.
상기 Si기판 상에 AlAsSb층을 형성하는 단계(S10)는 상기 Si기판 상에 AlSb층을 형성하는 단계 및 상기 AlSb층 상에 상기 AlAsSb층을 형성하는 단계를 포함할 수 있다.
또한, Si 기판 상에 AlAsSb층을 형성하는 단계(S10)에 있어서, 우선 Si기판상의 산화막을 제거할 수 있다. 구체적으로, MBE 챔버를 이용하여 대략 750°C 내지 850°C에서 Si기판(100)의 산화막을 제거할 수 있고 바람직하게는 800°C에서 산화막을 제거할 수 있다. 또한, 본 명세서에서 설명된 각각의 반도체 층은 MBE장치를 이용하여 형성될 수 있다.
그리고 500°C 내지 650°C 에서 상기 산화막이 제거된 Si기판 상에 AlSb층을 형성하고(바람직하게는 530°C에서 형성)할 수 있다. 상기 AlSb층은 MBE에서 약 10분동안 성장시킬 수 있다.
그 후, AlSb층 상에 상기 AlAsSb층을 형성하는 단계는 주입되는 As의 양을 조절하여, AlAsSb층을 스텝형태로 형성할 수 있다. 예컨대, 주입되는 As의 양을 소정의 시간간격 및 플럭스를 조절하여 각 층마다 상이한 As/Sb 비율을 갖게 할 수 있다.
상기 AlAsSb층은 복수의 AlAsxSb1 -x층을 포함할 수 있으며, 상기 복수의 AlAsxSb1-x층 각각은 서로 다른 x값을 가지며, 상기 x의 범위는 0이상, 1미만일 수 있다. 상기 x값은 주입되는 As의 양에 따라서 조절될 수 있다.
또한, 주입되는 As의 양이 점차증가함에 따라서, 복수의 AlAsxSb1 -x층 각각은 그 아래의 층보다 더 큰 x 값을 가지게 되며, 각각 120nm의 두께를 가질수도 있다.
일 실험에 있어서, As의 플럭스의 양을 10분 간격으로 3x10-7, 5x10-7, 1x10-6, 2x10-6, 3x10-6 Torr로 조절하여, 복수의 AlAsxSb1 -x층을 형성할 수 있다. 위와 같은 간격으로 As의 플럭스 양을 조절하고, 플럭스의 양이 3x10-6 Torr가 될 때, Sb주입을 멈추고 AlAs를 성장하여 상부에 5nm 두께의 GaAs층을 형성할 수 있다.
즉, 주입되는 Sb플럭스(flux)를 일정하게 유지한 상태에서, As플럭스를 증가시키다가 As플럭스가3x10-6 Torr가 될 때, Sb주입을 멈추어 Sb가 포함되지 않은 AlAs층을 형성할 수 있다.
본 발명에 있어서, Sb 계열 물질은 As와 치환되는 특성을 갖기 때문에, AlAsSb층은 희생층으로 사용되었다. 그리고 Sb가 포함되지 않은 AlAs층이 상에 GaAs층이 형성되어 얇고 계면의 질이 우수한 화합물 반도체 기판이 제조될 수 있다.
도5는 본 발명의 일 실시예에 따른 제조방법에 따라 제조된 화합물 반도체(GaAs) 기판 표면의 AFM(atomic force microscopy) 이미지이다. 도5를 참조하면, 표면 RMS 거칠기는 1.7nm이고 두께가 5nm로 측정되어 고품질의 GaAs박막이 형성되었다.
본 명세서에 설명된 본발명의 일 실시예들에 대한 예시적인 실험은 Riber 사의 Compact 21E 모델로 이온 게터 펌프(ion getter pump) 및 크라이어제닉 펌프(cryogenic pump)를 주 펌프로 사용하고 액체 질소 충전 후 대기시 진공은 ~10-10torr 대역이다. 또한, 기판의 회전수는 7rpm을 이용하였다. 또한 본 발명의 실시예에서 Si는 n-Si(100)을 사용하였다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

Claims (10)

  1. Si 기판 상에 형성되고, 복수의 AlAsxSb1-x층을 포함하는 AlAsSb층;
    상기 AlAsSb층 상에 형성된 AlAs층; 및
    상기 AlAs층 상에 형성된 GaAs층을 포함하되,
    상기 복수의 AlAsxSb1-x층 각각은 각 층에서 서로 다른 x값을 가지며, 상기 x의 범위는 0이상, 1미만이고, x 값은 각 층의 높이가 높아질수록 증가하는 것을 특징으로 하는 Sb계열의 격자 부정합 해소층을 이용한 화합물 반도체 기판.
  2. 제1항에 있어서,
    상기 Si 기판 상에 형성된 AlSb층을 더 포함하되,
    상기 AlAsSb층은 상기 AlSb층 상에 형성된 것을 특징으로 하는 Sb계열의 격자 부정합 해소층을 이용한 화합물 반도체 기판.
  3. 삭제
  4. 삭제
  5. Si 기판 상에 AlAsSb층을 형성하는 단계;
    상기 AlAsSb층 상에 AlAs층을 형성하는 단계; 및
    상기 AlAs층 상에 GaAs층을 형성하는 단계를 포함하되,
    상기 Si기판 상에 AlAsSb층을 형성하는 단계는, 상기 Si기판 상에 AlSb층을 형성하는 단계; 및 상기 AlSb층 상에 상기 AlAsSb층을 형성하는 단계를 포함하고,
    상기 AlSb층 상에 상기 AlAsSb층을 형성하는 단계는,
    상기 AlSb층 상에 As를 주입하여 상기 AlAsSb층을 형성하되, 주입되는 As의 양을 10분 간격으로 3x10-7, 5x10-7, 1x10-6, 2x10-6, 3x10-6 Torr로 조절하여, 상기 AlAsSb층을 스텝형태로 형성하고, 스텝형태로 형성된 상기 AlAsSb층은, 복수의 AlAsxSb1-x층을 포함하되, 상기 복수의 AlAsxSb1-x층 각각은 서로 다른 x값을 가지며, 상기 x의 범위는 0 이상, 1 미만이고, 상기 복수의 AlAsxSb1-x층 각각에 대한 x 값은 각 층의 높이가 높아질수록 증가하는 것을 특징으로 하는 Sb계열의 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법.
  6. 삭제
  7. 삭제
  8. 제5항에 있어서,
    상기 Si기판 상에 AlAsSb층을 형성하는 단계는,
    500℃ 내지 600℃에서 수행되는 것을 특징으로 하는 Sb계열의 격자 부정합 해소층을 이용한 화합물 반도체 기판 제조방법.
  9. 삭제
  10. 삭제
KR1020130018424A 2013-02-21 2013-02-21 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법 KR101388523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130018424A KR101388523B1 (ko) 2013-02-21 2013-02-21 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018424A KR101388523B1 (ko) 2013-02-21 2013-02-21 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101388523B1 true KR101388523B1 (ko) 2014-04-24

Family

ID=50658536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018424A KR101388523B1 (ko) 2013-02-21 2013-02-21 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101388523B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040073568A (ko) * 2002-01-15 2004-08-19 아사히 가세이 덴시 가부시끼가이샤 화합물 반도체 적층 구조체, 홀 소자 및 홀 소자의 제조방법
JP2007081103A (ja) 2005-09-14 2007-03-29 Fujitsu Ltd 半導体装置
JP2008060474A (ja) 2006-09-01 2008-03-13 Nagaoka Univ Of Technology 磁性半導体薄膜及び磁性半導体薄膜の製造方法
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なＧｅＳｉＳｎベースの化合物、テンプレート、及び半導体構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040073568A (ko) * 2002-01-15 2004-08-19 아사히 가세이 덴시 가부시끼가이샤 화합물 반도체 적층 구조체, 홀 소자 및 홀 소자의 제조방법
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なＧｅＳｉＳｎベースの化合物、テンプレート、及び半導体構造
JP2007081103A (ja) 2005-09-14 2007-03-29 Fujitsu Ltd 半導体装置
JP2008060474A (ja) 2006-09-01 2008-03-13 Nagaoka Univ Of Technology 磁性半導体薄膜及び磁性半導体薄膜の製造方法

Similar Documents

Publication Publication Date Title
TWI511315B (zh) Semiconductor laminates, semiconductor devices, and the like
Ye et al. Germanium epitaxy on silicon
JP5922219B2 (ja) 単結晶スズ含有半導体材料を成長させる方法
CN102162137A (zh) 一种高质量应变的Ge/SiGe超晶格结构及其制备方法
Lee et al. Reduction of threading dislocation density in Ge/Si using a heavily As-doped Ge seed layer
US9831361B2 (en) Method of fabricating nanocone texture on glass and transparent conductors
Moret et al. Atomic Layer Deposition of zinc oxide for solar cell applications
CN103633123B (zh) 一种纳米线衬底结构及其制备方法
CN103848997A (zh) 一种pvdf基有机铁电聚合物超晶格制备方法
TW201705471A (zh) 高度不匹配之iii-v cmos通道材料於矽基板上的mocvd生長
JP7109062B2 (ja) 量子ドットシート、これを用いた光電子デバイス、及び量子ドットシートの作製方法
KR100921693B1 (ko) Ｉｎ(Ａｓ)Ｓｂ 반도체의 격자 부정합 기판상 제조방법 및이를 이용한 반도체 소자
Semenova et al. Epitaxial growth of Quantum Dots on InP for device applications operating in the 1.55 µm wavelength range
KR101388523B1 (ko) 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법
CN103794694A (zh) 具有拉伸应变的硅基锗薄膜及其制备方法
KR102098209B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JPWO2011090040A1 (ja) エピタキシャル結晶基板の製造方法
US9525030B2 (en) Semiconductor device and method for growing semiconductor crystal
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO
KR101351987B1 (ko) 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법
Yagi et al. Stacked structure of self‐organized cubic InN nano‐dots grown by molecular beam epitaxy
JP6130774B2 (ja) 半導体素子とその作製方法
CN105332048A (zh) 一种氧化锌基合金半导体材料及其制备方法
KR100520744B1 (ko) 덮개층 형성과정에 온도의 변화를 주는 방법을 이용한자발형성 양자점의 수직 적층방법
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190415

Year of fee payment: 6