JP5117031B2 - HEMT operating normally off - Google Patents
HEMT operating normally off Download PDFInfo
- Publication number
- JP5117031B2 JP5117031B2 JP2006287862A JP2006287862A JP5117031B2 JP 5117031 B2 JP5117031 B2 JP 5117031B2 JP 2006287862 A JP2006287862 A JP 2006287862A JP 2006287862 A JP2006287862 A JP 2006287862A JP 5117031 B2 JP5117031 B2 JP 5117031B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- hemt
- insulating film
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、ノーマリオフで動作するHEMT(High Electron Mobility Transistor)に関する。 The present invention relates to a HEMT (High Electron Mobility Transistor) that operates normally off.
バンドギャップの幅が異なる半導体層を積層したヘテロ構造を有するHEMTが知られている。通常のHEMTは、一対の主電極(例えば、ドレイン電極とソース電極)の間に電流のオン・オフを制御するためのゲート構造を備えている。ゲート構造は、第1半導体層と、その第1半導体層上に形成されているとともに第1半導体層よりもバンドギャップの幅が広い第2半導体層と、その第2半導体層上に形成されているゲート絶縁膜と、そのゲート絶縁膜上に形成されているゲート電極を備えている。第1半導体層と第2半導体層がヘテロ界面を構成しており、ヘテロ界面は一対の主電極間に亘って伸びている。 HEMTs having a heterostructure in which semiconductor layers having different band gap widths are stacked are known. A normal HEMT includes a gate structure for controlling on / off of current between a pair of main electrodes (for example, a drain electrode and a source electrode). The gate structure is formed on the first semiconductor layer, the second semiconductor layer formed on the first semiconductor layer and having a wider band gap than the first semiconductor layer, and on the second semiconductor layer. And a gate electrode formed on the gate insulating film. The first semiconductor layer and the second semiconductor layer constitute a hetero interface, and the hetero interface extends between the pair of main electrodes.
例えば、第1半導体層及び第2半導体層の材料に窒化物半導体を利用したHEMTが開発されている。窒化物半導体の絶縁破壊電界および飽和電子密度等が大きいので、窒化物半導体を利用したHEMTは高耐圧で大電流を制御できるものと期待されている。特許文献1には、窒化物半導体を利用したHEMTが開示されている。 For example, HEMTs using nitride semiconductors as materials for the first semiconductor layer and the second semiconductor layer have been developed. Since nitride semiconductors have a large dielectric breakdown electric field and saturated electron density, HEMTs using nitride semiconductors are expected to be capable of controlling a large current with a high breakdown voltage. Patent Document 1 discloses a HEMT using a nitride semiconductor.
通常、窒化物半導体を利用したHEMTでは、ゲート電極に電圧を印加していないときに、第1半導体層と第2半導体層のヘテロ界面に2次元電子ガス層が発生している。ゲート電極に負の電圧を印加すると、空乏層がヘテロ界面にまで伸び、2次元電子ガス層が消失する。したがって、窒化物半導体を利用したHEMTは、ノーマリオンで動作する。 Usually, in a HEMT using a nitride semiconductor, a two-dimensional electron gas layer is generated at the heterointerface between the first semiconductor layer and the second semiconductor layer when no voltage is applied to the gate electrode. When a negative voltage is applied to the gate electrode, the depletion layer extends to the heterointerface and the two-dimensional electron gas layer disappears. Therefore, HEMTs using nitride semiconductors operate normally.
安全で使い易いノーマリオフで動作するHEMTの開発も進められている。例えば、第1半導体層と第2半導体層の間に発生するピエゾ効果を低減することによってノーマリオフを実現する技術や、pn接合のビルトイン電圧によって第1半導体層と第2半導体層のヘテロ界面に空乏層を形成してノーマリオフを実現する技術や、第2半導体層に正の電荷を導入してノーマリオフを実現する技術などが知られている。ノーマリオフで動作するHEMTでは、ゲート電極に電圧を印加していないときには第1半導体層と第2半導体層のヘテロ界面に2次元電子ガス層が発生しておらず、ゲート電極に正の電圧を印加したときには第1半導体層と第2半導体層のヘテロ界面に2次元電子ガス層が発生する。 Development of a safe and easy-to-use normally-off HEMT is also underway. For example, a technique for realizing normally-off by reducing the piezo effect generated between the first semiconductor layer and the second semiconductor layer, or a depletion at the heterointerface between the first semiconductor layer and the second semiconductor layer by a built-in voltage of the pn junction A technique for realizing normally-off by forming a layer and a technique for realizing normally-off by introducing a positive charge into a second semiconductor layer are known. In HEMTs operating normally off, when no voltage is applied to the gate electrode, a two-dimensional electron gas layer is not generated at the heterointerface between the first semiconductor layer and the second semiconductor layer, and a positive voltage is applied to the gate electrode. In this case, a two-dimensional electron gas layer is generated at the heterointerface between the first semiconductor layer and the second semiconductor layer.
しかしながら、これらの技術で得られたノーマリオフで動作するHEMTを詳細に検討してみると、以下のような現象が生じていることが分かってきた。従来のノーマリオフで動作するHEMTでは、ゲート電極に印加する電圧を0Vから増加していくと、第1半導体層と第2半導体層のヘテロ界面に2次元電子ガス層が発生するのに先立って、第2半導体層とゲート絶縁膜の界面に反転層が発生することが分かってきた。第2半導体層とゲート絶縁膜の界面に反転層が先に発生してしまうと、第1半導体層と第2半導体層のヘテロ界面にゲート電圧の作用を及ぼすことが困難になってしまう。このため、第2半導体層とゲート絶縁膜の界面に反転層が発生した後は、ゲート電圧を増加させても2次元電子ガス層のキャリア密度を濃くすることができず、HEMTの長所であるオン抵抗が小さいという特性を実際には得ることができなかった。 However, a detailed study of HEMTs operating with normally-off obtained by these techniques has revealed that the following phenomenon has occurred. In a conventional HEMT that operates normally off, when the voltage applied to the gate electrode is increased from 0 V, a two-dimensional electron gas layer is generated at the heterointerface between the first semiconductor layer and the second semiconductor layer. It has been found that an inversion layer is generated at the interface between the second semiconductor layer and the gate insulating film. If an inversion layer is first generated at the interface between the second semiconductor layer and the gate insulating film, it becomes difficult to exert a gate voltage action on the heterointerface between the first semiconductor layer and the second semiconductor layer. For this reason, after the inversion layer is generated at the interface between the second semiconductor layer and the gate insulating film, the carrier density of the two-dimensional electron gas layer cannot be increased even if the gate voltage is increased, which is an advantage of HEMT. The characteristic that the on-resistance is small could not be actually obtained.
本発明は、上記現象を初めて見出したことから創作された。上記現象を回避するように構成されたHEMTは、HEMTの本来の特性である低いオン抵抗を得ることができ、極めて有用な結果を提供することができる。 The present invention was created from the first discovery of the above phenomenon. The HEMT configured to avoid the above phenomenon can obtain a low on-resistance, which is an original characteristic of the HEMT, and can provide a very useful result.
即ち、本明細書で開示されるHEMTは、第1半導体層と、その第1半導体層上の少なくとも一部に形成されているとともに第1半導体層よりもバンドギャップの幅が広い第2半導体層と、その第2半導体層上の少なくとも一部に形成されているゲート絶縁膜と、そのゲート絶縁膜上の少なくとも一部に形成されているゲート電極を備えている。本明細書で開示されるHEMTでは、ゲート電極に電圧を印加していないときは、第1半導体層と第2半導体層の界面に2次元電子ガス層が発生していない。本明細書で開示されるHEMTでは、ゲート電極に印加する正の電圧を増加していくと、第2半導体層とゲート絶縁膜の界面に反転層が発生するのに先立って、第1半導体層と第2半導体層の界面に2次元電子ガス層が発生することを特徴としている。
反転層が発生するのに先立って2次元電子ガス層を発生させるためには、例えば第2半導体層の厚みを薄く調整することで実現させることができる。本発明は、本発明者らによって初めて見出された現象を利用することを特徴としており、この現象に係る知見が得られれば、本発明を具現化するHEMTは様々な形態であり得る。
上記のHEMTによると、ゲート電極に正の電圧を印加したときに、ゲート電圧の作用を第1半導体層と第2半導体層のヘテロ界面に十分に及ぼすことができる。このため、第1半導体層と第2半導体層のヘテロ界面のキャリア密度を濃くすることができる。上記のHEMTは、オン抵抗が小さいという特性を得ることができる。
That is, the HEMT disclosed in the present specification includes a first semiconductor layer and a second semiconductor layer that is formed on at least a part of the first semiconductor layer and has a wider band gap than the first semiconductor layer. And a gate insulating film formed on at least a part of the second semiconductor layer, and a gate electrode formed on at least a part of the gate insulating film. In the HEMT disclosed in this specification, when a voltage is not applied to the gate electrode, a two-dimensional electron gas layer is not generated at the interface between the first semiconductor layer and the second semiconductor layer. In the HEMT disclosed in this specification, when the positive voltage applied to the gate electrode is increased, the first semiconductor layer is formed before the inversion layer is generated at the interface between the second semiconductor layer and the gate insulating film. A two-dimensional electron gas layer is generated at the interface between the first semiconductor layer and the second semiconductor layer.
In order to generate the two-dimensional electron gas layer prior to the generation of the inversion layer, it can be realized, for example, by adjusting the thickness of the second semiconductor layer to be thin. The present invention is characterized by utilizing a phenomenon first discovered by the present inventors. If knowledge relating to this phenomenon is obtained, the HEMT that embodies the present invention can take various forms.
According to the above HEMT, when a positive voltage is applied to the gate electrode, the gate voltage can sufficiently affect the heterointerface between the first semiconductor layer and the second semiconductor layer. For this reason, the carrier density at the heterointerface between the first semiconductor layer and the second semiconductor layer can be increased. The above-mentioned HEMT can obtain the characteristic that the on-resistance is small.
本明細書で開示される1つのHEMTでは、ゲート電極に正の電圧を印加したときに、第2半導体層とゲート絶縁膜の界面に発生するキャリア密度が1×1018cm-3以下であり、第1半導体層と第2半導体層の界面に発生する2次元電子ガス層のキャリア密度が1×1019cm-3以上となる状態が存在する。
第2半導体層とゲート絶縁膜の界面に発生するキャリア密度が1×1018cm-3以下であると、反転層が形成されていないと評価することができる。キャリア密度が1×1018cm-3以下であると、ゲート電圧の作用が第2半導体層とゲート絶縁膜の界面で阻害されることなく、第1半導体層と第2半導体層のヘテロ界面にまで十分に及ぶことができる。
さらに、2次元電子ガス層のキャリア密度が1×1019cm-3以上であると、従来のノーマリオンで動作するHEMTと遜色のないキャリア密度を達成していると評価できる。したがって、上記のHEMTによると、従来のノーマリオンで動作するHEMTと同程度のオン抵抗を達成しながら、ノーマリオフで動作することができ、実用上において極めて有用である。
In one HEMT disclosed in this specification, when a positive voltage is applied to the gate electrode, the carrier density generated at the interface between the second semiconductor layer and the gate insulating film is 1 × 10 18 cm −3 or less. , that exists a state in which the carrier density of the first semiconductor layer and the 2-dimensional electron gas layer generated at the interface of the second semiconductor layer is 1 × 10 19 cm -3 or more.
If the density of carriers generated at the interface between the second semiconductor layer and the gate insulating film is 1 × 10 18 cm −3 or less, it can be evaluated that the inversion layer is not formed. When the carrier density is 1 × 10 18 cm −3 or less, the gate voltage action is not hindered at the interface between the second semiconductor layer and the gate insulating film, but at the hetero interface between the first semiconductor layer and the second semiconductor layer. Can range up to.
Furthermore, when the carrier density of the two-dimensional electron gas layer is 1 × 10 19 cm −3 or more, it can be evaluated that a carrier density comparable to that of a HEMT operating with a conventional normally-on is achieved. Therefore, according to the above-described HEMT, it is possible to operate with normally-off while achieving on-resistance comparable to that of a conventional HEMT that operates with normally-on, which is extremely useful in practice.
本明細書で開示される他の1つのHEMTでは、ゲート電極に10Vの電圧を印加したときに、第2半導体層とゲート絶縁膜の界面に発生するキャリア密度が1×1018cm-3以下である。
通常、ゲート電極に印加される制御電圧は、0Vと10Vの間で変動させることが多く、その制御電圧に基づいて半導体装置のオン・オフを制御することが多い。したがって、ゲート電極に10Vの電圧を印加したときに、第2半導体層とゲート絶縁膜の界面に発生するキャリア密度が1×1018cm-3以下であれば、ゲート電圧の作用が第2半導体層とゲート絶縁膜の界面で阻害されることなく、第1半導体層と第2半導体層のヘテロ界面にまで十分に及ぶことができ、低いオン抵抗を得ることができる。
In another HEMT disclosed in this specification, when a voltage of 10 V is applied to the gate electrode, the carrier density generated at the interface between the second semiconductor layer and the gate insulating film is 1 × 10 18 cm −3 or less. der Ru.
Usually, the control voltage applied to the gate electrode is often varied between 0 V and 10 V, and on / off of the semiconductor device is often controlled based on the control voltage. Therefore, when a carrier density generated at the interface between the second semiconductor layer and the gate insulating film when a voltage of 10 V is applied to the gate electrode is 1 × 10 18 cm −3 or less, the gate voltage acts as the second semiconductor. Without being hindered at the interface between the layer and the gate insulating film, it can sufficiently reach the heterointerface between the first semiconductor layer and the second semiconductor layer, and low on-resistance can be obtained.
本明細書で開示されるHEMTでは、第1半導体層及び第2半導体層の材料が、窒化物半導体である。
窒化物半導体を利用すると、高耐圧で大電流を制御できるHEMTを得ることができる。
In HEMT disclosed herein, the material of the first semiconductor layer and the second semiconductor layer, Ru nitride semiconductor der.
By using a nitride semiconductor, a HEMT capable of controlling a large current with a high breakdown voltage can be obtained.
本明細書で開示されるHEMTは、少なくともゲート電極に対向している範囲の第1半導体層の裏面に接するとともにp型の不純物を含む第3半導体層をさらに備えていることが好ましい。さらに、第1半導体層が窒化ガリウムであり、第2半導体層が窒化ガリウム・アルミニウムであり、第3半導体層が窒化ガリウムであり、ゲート絶縁膜が酸化シリコン又は窒化シリコンであり、ゲート電極が多結晶シリコン、アルミニウム、ニッケル、チタン、タングステン、モリブテン、金、白金、又はそれらのシリサイトからなる一層もしくは二層以上の積層膜であることが好ましい。本明細書で開示されるHEMTはさらに、第2半導体層の厚みが20nm以下であることが好ましい。この形態のHEMTでは、第1半導体層と第2半導体層のヘテロ界面に発生する2次元電子ガス層のキャリア密度が1×1019cm-3以上となる状態が存在することが確認されている。
さらに、第2半導体層の厚みが10nm以下であることが好ましい。この場合、第2半導体層とゲート絶縁膜の界面に発生するキャリア密度が1×1018cm-3以下であり、第1半導体層と第2半導体層のヘテロ界面に発生する2次元電子ガス層のキャリア密度が1×1019cm-3以上となる状態が存在することが確認されている。
The HEMT disclosed in this specification preferably further includes a third semiconductor layer in contact with at least the back surface of the first semiconductor layer in a range facing the gate electrode and containing a p-type impurity. Furthermore, the first semiconductor layer is gallium nitride, the second semiconductor layer is gallium nitride / aluminum, the third semiconductor layer is gallium nitride, the gate insulating film is silicon oxide or silicon nitride, and the gate electrode has a large number of gate electrodes. It is preferably a laminated film of one or more layers made of crystalline silicon, aluminum, nickel, titanium, tungsten, molybdenum, gold, platinum, or silicite thereof. In the HEMT disclosed in the present specification, the thickness of the second semiconductor layer is preferably 20 nm or less. In this form of HEMT, it has been confirmed that the carrier density of the two-dimensional electron gas layer generated at the heterointerface between the first semiconductor layer and the second semiconductor layer is 1 × 10 19 cm −3 or more. .
Furthermore, the thickness of the second semiconductor layer is preferably 10 nm or less. In this case, the carrier density generated at the interface between the second semiconductor layer and the gate insulating film is 1 × 10 18 cm −3 or less, and the two-dimensional electron gas layer generated at the heterointerface between the first semiconductor layer and the second semiconductor layer. It has been confirmed that a carrier density of 1 × 10 19 cm −3 or more exists.
本明細書で開示されるHEMTによると、ノーマリオフで動作するとともに低いオン抵抗の特性を得ることができる。 According to the HEMT disclosed in this specification, it is possible to obtain a low on-resistance characteristic while operating normally off.
本発明の好ましい特徴を列記する。
(第1特徴) 窒化物半導体は、一般式がAlXGaYIn1-X-YN(ただし、0≦X≦1、0≦Y≦1、0≦1-X-Y≦1)で表される。
(第2特徴) HEMTは、第1半導体層と第2半導体層の界面に対向するp型の第3半導体層を備えていることが好ましい。第3半導体層は、第1半導体層と第2半導体層の界面に第1半導体層を介して対向しているのが好ましい。
Preferred features of the invention are listed.
(First Feature) A nitride semiconductor is represented by a general formula of Al X Ga Y In 1-XY N (where 0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ 1-XY ≦ 1).
(Second Feature) The HEMT preferably includes a p-type third semiconductor layer facing the interface between the first semiconductor layer and the second semiconductor layer. The third semiconductor layer is preferably opposed to the interface between the first semiconductor layer and the second semiconductor layer via the first semiconductor layer.
図面を参照して以下に実施例を詳細に説明する。
図1に、窒化物半導体を用いたHEMT10の要部断面図を模式的に示す。図1に示すHEMT10は、本発明の技術を説明するために必要とされる基本的な構成要素を基本的な形態で具現化したものである。本発明の技術は、この他の様々な形態のHEMTにも適用することが可能であり、例えば本出願人が既に出願済みの特開2004−260140号公報などのHEMTに適用することが可能である。
HEMT10は、窒化ガリウムの第1半導体層24と、その第1半導体層24上に形成されている窒化ガリウム・アルミニウムの第2半導体層26と、その第2半導体層26上の一部に形成されているゲート絶縁膜34と、そのゲート絶縁膜34上に形成されているゲート電極36を備えている。第2半導体層36上にはドレイン電極32とソース電極38も形成されており、ドレイン電極32とソース電極38はゲート絶縁膜34及びゲート電極36によって隔てられている。HEMT10はさらに、第1半導体層24の裏面に接している窒化ガリウムの第3半導体層22を備えている。
Embodiments will be described in detail below with reference to the drawings.
FIG. 1 schematically shows a cross-sectional view of a main part of a
The
第1半導体層24は、不純物を実質的に含まない真性のi型であり、その不純物濃度は1×1013cm-3である。第1半導体層24の厚みは、約2μmである。第1半導体層24は、図示しないサファイア等の半導体基板の表面から結晶成長技術を利用して得ることができる。
第2半導体層26は、不純物を実質的に含んでいなくてもよく、n型の不純物を含んでいてもよい。第2半導体層26のバンドギャップの幅は、第1半導体層24のバンドギャップの幅よりも広い。後述するが、第2半導体層26の厚み26Tは極めて薄く調整されている。第2半導体層26は、第1半導体層24の表面から結晶成長技術を利用して得ることができる。
ゲート絶縁膜34の材料には、酸化シリコンが用いられている。これに代えて、窒化シリコンを用いてもよい。ゲート絶縁膜の厚みは、約0.1μmである。
ゲート電極36の材料には、多結晶シリコンが用いられている。これに代えて、アルミニウム、ニッケル、チタン、タングステン、モリブテン、金、白金、又はそれらのシリサイトからなる単層膜を用いてもよい。あるいは、多結晶シリコン、アルミニウム、ニッケル、チタン、タングステン、モリブテン、金、白金、又はそれらのシリサイトからなる二層以上の積層膜を用いてもよい。
ドレイン電極32とソース電極38の材料には、チタンとアルミニウムの積層膜が用いられており、第2半導体層26とオーミック接触している。
第3半導体層22は、不純物としてマグネシウムを含んでおり、p型の導電型を有している。第3半導体層22の不純物濃度は、約1×1019cm-3である。第3半導体層22の厚みは、約3μmである。第3半導体層22は、図示しないサファイア等の半導体基板の表面から結晶成長技術を利用して得ることができる。あるいは、第3半導体層22は、第1半導体層24の裏面にマグネシウムをイオン導入することによって形成してもよい。
The
The
Silicon oxide is used as the material of the
Polycrystalline silicon is used as the material of the gate electrode 36. Instead of this, a single layer film made of aluminum, nickel, titanium, tungsten, molybdenum, gold, platinum, or silicite thereof may be used. Alternatively, a laminated film including two or more layers made of polycrystalline silicon, aluminum, nickel, titanium, tungsten, molybdenum, gold, platinum, or silicite thereof may be used.
The material of the
The
次に、HEMT10の動作を説明する。HEMT10では、第1半導体層24の裏面に第3半導体層22が接しているので、第1半導体層24と第3半導体層22の接合面のビルトイン電圧に基づいて第1半導体層24内に空乏層が形成される。空乏層は、第1半導体層24の表面にまで伸展している。このため、HEMT10では、ゲート電極36に電圧を印加していないときは、第1半導体層24と第2半導体層26のヘテロ界面25のうちの第2半導体層26側が空乏化しており、2次元電子ガス層(2DEG)が発生していない。したがって、HEMT10では、ゲート電極36に電圧を印加していないときは、ドレイン電極32とソース電極38の間の2次元電子ガス層(2DEG)の一部が遮断されるので、ドレイン電極32とソース電極38の間に電流が流れることができない。HEMT10は、ノーマリオフで動作することができる。
Next, the operation of the
次に、ゲート電極36に正のゲート電圧を印加すると、第1半導体層24と第2半導体層26のヘテロ界面25のうちの第2半導体層26側に2次元電子ガス層(2DEG)が発生する。これにより、ドレイン電極32とソース電極38の間の2次元電子ガス層(2DEG)が連続するので、ドレイン電極32とソース電極38の間に電流が流れることができる。
Next, when a positive gate voltage is applied to the gate electrode 36, a two-dimensional electron gas layer (2DEG) is generated on the
ここで、HEMT10の特徴を説明する。HEMT10では、ゲート電極36に印加する電圧を0Vから増加していくと、第2半導体層26とゲート絶縁膜34の界面27に反転層が発生するのに先立って、第1半導体層24と第2半導体層26のヘテロ界面25に2次元電子ガス層(2DEG)が発生することを特徴としている。この現象は、第2半導体層26の厚み26Tを薄く形成することによって実現されている。
Here, the features of the
図2に、第2半導体層26の厚み26Tを5nm〜50nmの範囲で変えたときのゲート電圧と2次元電子ガス層(2DEG)のピークキャリア密度の関係を示す。図3に、ゲート電圧が30Vのときの第2半導体層26の厚み26Tと2次元電子ガス層(2DEG)のピークキャリア密度の関係を示す。なお、これらの結果は、TCAD(シノプシス社MEDICI)のシミュレーション用ソフトを利用して得られた結果である。
図2及び図3に示すように、第2半導体層26の厚み26Tが薄くなるほど、2次元電子ガス層(2DEG)のピークキャリア密度が濃くなることが分かる。特に、図2に示すように、第2半導体層26の厚み26Tが20nm以下であると、2次元電子ガス層(2DEG)のピークキャリア密度が1×1019cm-3以上となる状態が存在していることが確認された。ここで、2次元電子ガス層(2DEG)のピークキャリア密度が1×1019cm-3以上という数値は、従来のノーマリオンで動作するHEMTと遜色のないキャリア密度を達成していることを意味する。従来のノーマリオンで動作するHEMTでは、シートキャリア密度が1×1013cm-2を実現したとする報告がある(信学技報ED2003-149参照)。2次元電子ガス層(2DEG)の厚みは一般的に約10nmであるとされているので、従来のノーマリオンで動作するHEMTのキャリア密度は約1×1019cm-3であると評価できる。即ち、本実施例のHEMT10は、従来のノーマリオンで動作するHEMTと遜色のないキャリア密度を達成しながら、ノーマリオフで動作することができる。
FIG. 2 shows the relationship between the gate voltage and the peak carrier density of the two-dimensional electron gas layer (2DEG) when the
As shown in FIGS. 2 and 3, it can be seen that the peak carrier density of the two-dimensional electron gas layer (2DEG) increases as the
図2及び図3に示すように、第2半導体層26の厚み26Tが薄くなるほど、2次元電子ガス層(2DEG)のピークキャリア密度が濃くなる現象は、第2半導体層26とゲート絶縁膜34の界面27に誘起されるキャリア密度が軽減されていることが理由である。このことは、図4の結果から説明することができる。図4に、第2半導体層26の厚み26Tを5nm〜50nmの範囲で変えたときのゲート電圧と界面27に誘起されるキャリア密度の関係を示す。
図4に示すように、第2半導体層26の厚み26Tが薄くなるほど、界面27に誘起されるキャリア密度が薄くなることが分かる。なお、第2半導体層26の厚み26Tが5nmの場合は、界面27に誘起されるキャリア密度が1×1016cm-3以下であり、図面上に表れていない。ここで、図4に示すa〜eの変局点は、図2に示すa〜eの変局点に対応している。図4に示すa〜eの変局点は、キャリア密度が1×1018〜0.5×1019cm-3の範囲に存在している。即ち、界面27に誘起されるキャリア密度が1×1018〜0.5×1019cm-3の範囲に達すると、図2に示すように2次元電子ガス層(2DEG)のピークキャリア密度の増加が抑制されることが分かる。
As shown in FIGS. 2 and 3, the phenomenon that the peak carrier density of the two-dimensional electron gas layer (2DEG) increases as the
As shown in FIG. 4, it can be seen that the carrier density induced at the
これは、第2半導体層26とゲート絶縁膜34の界面27に誘起されるキャリア密度が1×1018〜0.5×1019cm-3の範囲に達すると、ゲート電圧の作用が界面27に誘起されるキャリアによって妨げられ、第1半導体層24と第2半導体層26のヘテロ界面25にまで及ばなくなるからである。換言すると、第2半導体層26とゲート絶縁膜34の界面27に誘起されるキャリア密度が1×1018以下であれば、ゲート電圧の作用が第2半導体層26とゲート絶縁膜34の界面27で阻害されることなく、第1半導体層24と第2半導体層26のヘテロ界面25にまで十分に及ぶことができ、2次元電子ガス層(2DEG)のピークキャリア密度を増加させることができる。
This is because when the carrier density induced at the
通常、ゲート電極36に印加されるゲート電圧は、0Vと10Vの間で変動させることが多く、そのゲート電圧に基づいてHEMTのオン・オフを制御することが多い。したがって、ゲート電極36に10Vの電圧を印加したときに、第2半導体層26とゲート絶縁膜34の界面27に発生するキャリア密度が1×1018cm-3以下であれば、ヘテロ界面25にゲート電圧の作用を十分に及ぼすことができ、低いオン抵抗を得ることができる。図4に示すように、第2半導体層26の厚み26Tが20nm以下であれば、ゲート電極36に10Vの電圧を印加したときに、界面27に発生するキャリア密度を1×1018cm-3以下にすることができることが確認された。
Usually, the gate voltage applied to the gate electrode 36 is often changed between 0V and 10V, and on / off of the HEMT is often controlled based on the gate voltage. Accordingly, when the carrier density generated at the
さらに、図2と図4に示すように、第2半導体層26の厚み26Tが10nm以下であれば、第2半導体層26とゲート絶縁膜34の界面27に発生するキャリア密度が1×1018cm-3以下であり、第1半導体層24と第2半導体層26のヘテロ界面25に発生する2次元電子ガス層(2DEG)のキャリア密度が1×1019cm-3以上となる状態が存在していることが確認された。この状態で動作させると、HEMT10は極めて低いオン抵抗を示すことができる。
Further, as shown in FIGS. 2 and 4, when the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
22:第3半導体層
24:第1半導体層
26:第2半導体層
32:ドレイン電極
34:ゲート絶縁膜
36:ゲート電極
38:ソース電極
22: third semiconductor layer 24: first semiconductor layer 26: second semiconductor layer 32: drain electrode 34: gate insulating film 36: gate electrode 38: source electrode
Claims (4)
その第1半導体層上の少なくとも一部に形成されているとともに第1半導体層よりもバンドギャップの幅が広い窒化物半導体の第2半導体層と、
その第2半導体層上の少なくとも一部に形成されているゲート絶縁膜と、
そのゲート絶縁膜上の少なくとも一部に形成されているゲート電極を備えており、
ゲート電極に電圧を印加していないときは、第1半導体層と第2半導体層の界面に2次元電子ガス層が発生しておらず、
ゲート電極に正の電圧を印加したときに、第2半導体層とゲート絶縁膜の界面に発生するキャリア密度が1×10 18 cm -3 以下であり、第1半導体層と第2半導体層の界面に発生する2次元電子ガス層のキャリア密度が1×10 19 cm -3 以上となる状態が存在することを特徴するHEMT。 A first semiconductor layer of nitride semiconductor ;
A nitride semiconductor second semiconductor layer formed on at least a portion of the first semiconductor layer and having a wider band gap than the first semiconductor layer;
A gate insulating film formed on at least part of the second semiconductor layer;
A gate electrode formed on at least a part of the gate insulating film;
When no voltage is applied to the gate electrode, a two-dimensional electron gas layer is not generated at the interface between the first semiconductor layer and the second semiconductor layer,
When a positive voltage is applied to the gate electrode, the carrier density generated at the interface between the second semiconductor layer and the gate insulating film is 1 × 10 18 cm −3 or less, and the interface between the first semiconductor layer and the second semiconductor layer HEMT is characterized in that there is a state in which the carrier density of the two-dimensional electron gas layer generated at 1 is 10 × 10 19 cm −3 or more .
その第1半導体層上の少なくとも一部に形成されているとともに第1半導体層よりもバンドギャップの幅が広い窒化物半導体の第2半導体層と、
その第2半導体層上の少なくとも一部に形成されているゲート絶縁膜と、
そのゲート絶縁膜上の少なくとも一部に形成されているゲート電極を備えており、
ゲート電極に電圧を印加していないときは、第1半導体層と第2半導体層の界面に2次元電子ガス層が発生しておらず、
ゲート電極に10Vの電圧を印加したときに、第2半導体層とゲート絶縁膜の界面に発生するキャリア密度が1×10 18 cm -3 以下であることを特徴とするHEMT。 A first semiconductor layer of nitride semiconductor ;
A nitride semiconductor second semiconductor layer formed on at least a portion of the first semiconductor layer and having a wider band gap than the first semiconductor layer;
A gate insulating film formed on at least part of the second semiconductor layer;
A gate electrode formed on at least a part of the gate insulating film;
When no voltage is applied to the gate electrode, a two-dimensional electron gas layer is not generated at the interface between the first semiconductor layer and the second semiconductor layer,
A HEMT, wherein a carrier density generated at the interface between the second semiconductor layer and the gate insulating film when a voltage of 10 V is applied to the gate electrode is 1 × 10 18 cm −3 or less .
第1半導体層は、窒化ガリウムであり、
第2半導体層は、窒化ガリウム・アルミニウムであり、
第3半導体層は、窒化ガリウムであり、
ゲート絶縁膜は、酸化シリコン又は窒化シリコンであり、
ゲート電極は、多結晶シリコン、アルミニウム、ニッケル、チタン、タングステン、モリブテン、金、白金、又はそれらのシリサイトからなる一層もしくは二層以上の積層膜であり、
第2半導体層の厚みが20nm以下であることを特徴とする請求項1又は2のHEMT。 A third semiconductor layer that is in contact with at least the back surface of the first semiconductor layer in a range facing the gate electrode and includes a p-type impurity;
The first semiconductor layer is gallium nitride,
The second semiconductor layer is gallium nitride / aluminum,
The third semiconductor layer is gallium nitride,
The gate insulating film is silicon oxide or silicon nitride,
The gate electrode is a laminated film of one or more layers made of polycrystalline silicon, aluminum, nickel, titanium, tungsten, molybdenum, gold, platinum, or silicite thereof.
The HEMT according to claim 1 or 2 , wherein the thickness of the second semiconductor layer is 20 nm or less.
The HEMT according to claim 3 , wherein the thickness of the second semiconductor layer is 10 nm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006287862A JP5117031B2 (en) | 2006-10-23 | 2006-10-23 | HEMT operating normally off |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006287862A JP5117031B2 (en) | 2006-10-23 | 2006-10-23 | HEMT operating normally off |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008108789A JP2008108789A (en) | 2008-05-08 |
JP5117031B2 true JP5117031B2 (en) | 2013-01-09 |
Family
ID=39441915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006287862A Expired - Fee Related JP5117031B2 (en) | 2006-10-23 | 2006-10-23 | HEMT operating normally off |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5117031B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010021232A (en) * | 2008-07-09 | 2010-01-28 | Chubu Electric Power Co Inc | Semiconductor device and manufacturing method thereof |
EP2662884B1 (en) | 2012-05-09 | 2015-04-01 | Nxp B.V. | Group 13 nitride semiconductor device and method of its manufacture |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222414A (en) * | 2005-01-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus |
JP4940557B2 (en) * | 2005-02-08 | 2012-05-30 | 日本電気株式会社 | Field effect transistor and manufacturing method thereof |
-
2006
- 2006-10-23 JP JP2006287862A patent/JP5117031B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008108789A (en) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9837519B2 (en) | Semiconductor device | |
JP6660975B2 (en) | High electron mobility transistor | |
JP6174874B2 (en) | Semiconductor device | |
TWI578530B (en) | Semiconductor device and manufacturing method thereof | |
JP5487615B2 (en) | Field effect semiconductor device and manufacturing method thereof | |
TW577127B (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same | |
JP2010103425A (en) | Nitride semiconductor device | |
JP2017073506A (en) | Nitride semiconductor device and method for manufacturing the same | |
JP5534661B2 (en) | Semiconductor device | |
JP2009004743A (en) | Field-effect semiconductor device | |
JP2011029247A (en) | Nitride semiconductor device and method of manufacturing the same | |
JP2012156332A (en) | Semiconductor element | |
JP2008192701A (en) | GaN-BASED SEMICONDUCTOR ELEMENT | |
US20150263155A1 (en) | Semiconductor device | |
JP2010050280A (en) | Nitride semiconductor device | |
JP2019169551A (en) | Nitride semiconductor device | |
JP2008243881A (en) | Semiconductor device and its manufacturing method | |
JPWO2010016564A1 (en) | Semiconductor device | |
JP5707463B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5048382B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011082445A (en) | Semiconductor device and method of manufacturing the same | |
JP6639260B2 (en) | Semiconductor device | |
JP2011066464A (en) | Field effect transistor | |
JP5117031B2 (en) | HEMT operating normally off | |
JP2011151176A (en) | High electron mobility transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5117031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |