JP5107936B2 - 複合キャップによりシリサイド形成を改善するためのエア・ブレーク - Google Patents
複合キャップによりシリサイド形成を改善するためのエア・ブレーク Download PDFInfo
- Publication number
- JP5107936B2 JP5107936B2 JP2008549025A JP2008549025A JP5107936B2 JP 5107936 B2 JP5107936 B2 JP 5107936B2 JP 2008549025 A JP2008549025 A JP 2008549025A JP 2008549025 A JP2008549025 A JP 2008549025A JP 5107936 B2 JP5107936 B2 JP 5107936B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- protective layer
- forming
- gate conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021332 silicide Inorganic materials 0.000 title claims description 102
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 101
- 230000015572 biosynthetic process Effects 0.000 title description 51
- 239000002131 composite material Substances 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 162
- 229910052751 metal Inorganic materials 0.000 claims description 115
- 239000002184 metal Substances 0.000 claims description 115
- 229910052710 silicon Inorganic materials 0.000 claims description 67
- 239000010703 silicon Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 46
- 239000011241 protective layer Substances 0.000 claims description 46
- 239000004020 conductor Substances 0.000 claims description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 239000012212 insulator Substances 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 20
- 239000000356 contaminant Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 17
- 125000006850 spacer group Chemical group 0.000 description 17
- 239000011800 void material Substances 0.000 description 10
- 229910017052 cobalt Inorganic materials 0.000 description 9
- 239000010941 cobalt Substances 0.000 description 9
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 208000012868 Overgrowth Diseases 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明の実施形態は、添付の図面を参照して、例証として以下でより詳細に説明する。
103,503:浅いトレンチ分離領域(絶縁体)
106、506:シリコン・ソース/ドレイン拡散区域
110、510:ゲート導体(ポリシコン・ゲート導体)
112、512:側壁スペーサ(絶縁体)
114、514:第1金属層
116、516:保護キャップ層
115:厚い逆応力層
118:シリサイド領域
120:不均一な接合部
131:ボイド
132:シリサイド
133:シリコン過成長
500:n−FET
515:第2金属層
517:汚染物質(酸素及び/又は水蒸気)
518:シリサイド領域(引張り応力含有シリサイド領域)
521:第1金属層の厚さ
522:保護キャップ層の厚さ
523:組合せの厚さ(スタックの厚さ)
525:保護キャップ層の上面
540:空気
550:シリコン−絶縁体接合部
Claims (10)
- 自己整合型シリサイド形成の方法であって、
n型電界効果トランジスタのポリシリコン・ゲート導体を含むシリコン・ボディの上に第1の金属層を形成するステップと、
前記第1金属層の上に保護層を形成するステップと、
前記保護層の内部または該保護層上に汚染物質を導入するために、該保護層の上面を一定時間空気に曝すステップと、
前記保護層の前記上面の上に第2の金属層を形成するステップと、
アニールを実行して前記シリコン・ボディの上に引張り応力含有シリサイド領域を形成するステップと
を含み、
前記引張り応力含有シリサイド領域が前記ポリシリコン・ゲート導体を圧縮して前記トランジスタの性能を最適化する方法。 - 前記保護層を空気に前記曝すステップは、前記汚染物質の導入により、前記アニールを前記実行するステップ中に、前記保護層及び前記第2金属層によって前記第1金属層に及ぼされる機械的応力を引張り応力へ変化させる、請求項1に記載の方法。
- 自己整合型シリサイド形成の方法であって、
n型電界効果トランジスタのポリシリコン・ゲート導体を含むシリコン・ボディの上に金属層を形成するステップと、
前記金属層の上に窒化チタン層を形成するステップと、
前記窒化チタン層の内部または該窒化チタン層上に汚染物質を導入するために、該窒化チタン層の上面を一定時間空気に曝すステップと、
前記窒化チタン層の前記上面の上にニッケル層を形成するステップと、
アニールを実行して前記シリコン・ボディの上に引張り応力含有シリサイド領域を形成するステップと
を含み、
前記引張り応力含有シリサイド領域が前記ポリシリコン・ゲート導体を圧縮して前記トランジスタの性能を最適化する方法。 - 前記窒化チタン層を空気に前記曝すステップは、前記汚染物質の導入により、前記アニールを前記実行するステップ中に、前記窒化チタン層及び前記ニッケル層によって前記金属層に及ぼされる機械的応力を引張り応力へ変化させる、請求項3に記載の方法。
- 自己整合型シリサイド形成の方法であって、
n型電界効果トランジスタのポリシリコン・ゲート導体を含むシリコン・ボディ及び隣接する絶縁体の上に第1の金属層を形成するステップと、
前記第1金属層の上に保護層を形成するステップと、
前記保護層の内部または該保護層上に汚染物質を導入するために、該保護層の上面を一定時間空気に曝すステップと、
前記保護層の前記上面の上に第2の金属層を形成するステップであって、前記第1金属層、前記保護層及び前記第2金属層は、前記シリコン・ボディと前記隣接する絶縁体との間の不均一な接合部に蓄積される機械的エネルギーを最小にするように予め選択された組合せの厚さで形成される、ステップと、
アニールを実行して前記シリコン・ボディの上に引張り応力含有シリサイド領域を形成するステップと
を含み、
前記引張り応力含有シリサイド領域が前記ポリシリコン・ゲート導体を圧縮して前記トランジスタの性能を最適化する方法。 - 前記保護層を空気に前記曝すステップは、前記汚染物質の導入により、前記アニールを前記実行するステップ中に、前記保護層及び前記第2金属層によって前記第1金属層に及ぼされる機械的応力を引張り応力へ変化させる、請求項5に記載の方法。
- n型電界効果トランジスタのポリシリコン・ゲート導体を含むシリコン・ボディの上にシリサイド領域を備える構造体であって、
前記シリコン・ボディの上の第1の金属層と、
前記第1金属層の上の保護層であって、一定時間空気に曝すことにより汚染物質が導入され汚染された上面を有する保護層と、
前記汚染された上面に付着された第2の金属層と、
前記シリサイド領域として、前記第2の金属層を形成した後にアニールを実行することにより前記シリコン・ボディの上に形成された、前記ポリシリコン・ゲート導体を圧縮して前記トランジスタの性能を最適化する引張り応力含有シリサイド領域とを含む、構造体。 - 前記汚染された上面は、前記汚染物質の導入により、前記アニール中に前記保護層及び前記第2金属層によって前記第1金属層に及ぼされる機械的応力を引張り応力へ変化させる、請求項7に記載の構造体。
- n型電界効果トランジスタのポリシリコン・ゲート導体を含み、絶縁体に隣接するシリコン・ボディの上にシリサイド領域を備える構造体であって、
前記シリコン・ボディ及び前記絶縁体の上の第1の金属層と、
前記第1金属層の上の保護層であって、一定時間空気に曝すことにより汚染物質が導入され汚染された上面を有する保護層と、
前記汚染された上面に付着された第2の金属層と、
前記シリサイド領域として、前記第2の金属層を形成した後にアニールを実行することにより前記シリコン・ボディの上に形成された、前記ポリシリコン・ゲート導体を圧縮して前記トランジスタの性能を最適化する引張り応力含有シリサイド領域と
を含み、
前記第1の金属層と前記保護層と前記第2の金属層を組み合わせた層の厚さが、前記シリコン・ボディと前記絶縁体の間の不均一な接合部において前記組み合わせた層内に蓄積される機械的エネルギーを最小にするようにあらかじめ選択される、構造体。 - 前記汚染された上面は、前記汚染物質の導入により、前記アニール中に前記保護層及び前記第2金属層によって前記第1金属層に及ぼされる機械的応力を引張り応力へ変化させる、請求項9に記載の構造体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/306,719 | 2006-01-09 | ||
US11/306,719 US7417290B2 (en) | 2006-01-09 | 2006-01-09 | Air break for improved silicide formation with composite caps |
PCT/EP2007/050175 WO2007080165A1 (en) | 2006-01-09 | 2007-01-09 | Air break for improved silicide formation with composite caps |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009522797A JP2009522797A (ja) | 2009-06-11 |
JP5107936B2 true JP5107936B2 (ja) | 2012-12-26 |
Family
ID=37905631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549025A Expired - Fee Related JP5107936B2 (ja) | 2006-01-09 | 2007-01-09 | 複合キャップによりシリサイド形成を改善するためのエア・ブレーク |
Country Status (6)
Country | Link |
---|---|
US (2) | US7417290B2 (ja) |
EP (1) | EP1974371B1 (ja) |
JP (1) | JP5107936B2 (ja) |
CN (1) | CN101361172B (ja) |
TW (1) | TWI378512B (ja) |
WO (1) | WO2007080165A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8741773B2 (en) * | 2010-01-08 | 2014-06-03 | International Business Machines Corporation | Nickel-silicide formation with differential Pt composition |
US9881894B2 (en) | 2012-03-08 | 2018-01-30 | STATS ChipPAC Pte. Ltd. | Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration |
US11127830B2 (en) | 2019-01-17 | 2021-09-21 | Micron Technology, Inc. | Apparatus with multidielectric spacers on conductive regions of stack structures, and related methods |
EP4376054A1 (fr) * | 2022-11-23 | 2024-05-29 | EM Microelectronic-Marin SA | Procédé de réalisation d'un circuit intégré pour pallier des défauts ou des dislocations |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5766997A (en) | 1909-11-30 | 1998-06-16 | Nkk Corporation | Method of forming floating gate type non-volatile semiconductor memory device having silicided source and drain regions |
SE7601702L (sv) | 1975-04-18 | 1976-10-19 | Stauffer Chemical Co | Forfarande for pletering av metaller |
US4673968A (en) * | 1985-07-02 | 1987-06-16 | Siemens Aktiengesellschaft | Integrated MOS transistors having a gate metallization composed of tantalum or niobium or their silicides |
US5672543A (en) | 1996-04-29 | 1997-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Volcano defect-free tungsten plug |
US5879532A (en) | 1997-07-09 | 1999-03-09 | Masco Corporation Of Indiana | Process for applying protective and decorative coating on an article |
JP3221480B2 (ja) | 1997-08-22 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3221381B2 (ja) | 1997-11-21 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
US5869379A (en) | 1997-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Method of forming air gap spacer for high performance MOSFETS' |
US6471848B1 (en) | 1998-02-17 | 2002-10-29 | Canon Kabushiki Kaisha | Electrodeposition method of forming an oxide film |
JP2000082811A (ja) * | 1998-06-22 | 2000-03-21 | Seiko Epson Corp | チタンシリサイド膜を備えた半導体装置及びその製造方法 |
US6355580B1 (en) | 1998-09-03 | 2002-03-12 | Micron Technology, Inc. | Ion-assisted oxidation methods and the resulting structures |
JP2000101075A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | 電界効果型トランジスタの製造方法 |
US6500759B1 (en) * | 1998-10-05 | 2002-12-31 | Seiko Epson Corporation | Protective layer having compression stress on titanium layer in method of making a semiconductor device |
US6136705A (en) | 1998-10-22 | 2000-10-24 | National Semiconductor Corporation | Self-aligned dual thickness cobalt silicide layer formation process |
US6150259A (en) * | 1998-11-13 | 2000-11-21 | United Microelectronics Corp. | Method for forming a metal plug |
JP2000156356A (ja) * | 1998-11-20 | 2000-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
US6135705A (en) | 1999-03-26 | 2000-10-24 | Salwasser Manufacturing Company, Inc. | Product stacking method and apparatus |
JP3394927B2 (ja) * | 1999-06-29 | 2003-04-07 | 沖電気工業株式会社 | 金属シリサイド層の形成方法 |
US6322211B1 (en) | 2000-11-10 | 2001-11-27 | Cabot Safety Intermediate Corporation | Temple adjustment device |
US6388327B1 (en) | 2001-01-09 | 2002-05-14 | International Business Machines Corporation | Capping layer for improved silicide formation in narrow semiconductor structures |
JP2003037083A (ja) * | 2001-07-25 | 2003-02-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004235426A (ja) * | 2003-01-30 | 2004-08-19 | Seiko Epson Corp | シリサイド膜の形成方法および半導体装置の製造方法 |
KR100487656B1 (ko) | 2003-08-12 | 2005-05-03 | 삼성전자주식회사 | 반도체 기판과 ″l″형 스페이서 사이에 에어 갭을구비하는 반도체 소자 및 그 제조 방법 |
US20050156208A1 (en) | 2003-09-30 | 2005-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device having multiple silicide types and a method for its fabrication |
DE10361635B4 (de) * | 2003-12-30 | 2010-05-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement |
US7129169B2 (en) | 2004-05-12 | 2006-10-31 | International Business Machines Corporation | Method for controlling voiding and bridging in silicide formation |
JP4058022B2 (ja) * | 2004-05-25 | 2008-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
US20060163671A1 (en) * | 2005-01-27 | 2006-07-27 | International Business Machines Corporation | Silicide cap structure and process for reduced stress and improved gate sheet resistance |
JP2006332511A (ja) * | 2005-05-30 | 2006-12-07 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2006
- 2006-01-09 US US11/306,719 patent/US7417290B2/en not_active Expired - Fee Related
-
2007
- 2007-01-09 EP EP07703725.7A patent/EP1974371B1/en not_active Not-in-force
- 2007-01-09 JP JP2008549025A patent/JP5107936B2/ja not_active Expired - Fee Related
- 2007-01-09 WO PCT/EP2007/050175 patent/WO2007080165A1/en active Application Filing
- 2007-01-09 TW TW096100779A patent/TWI378512B/zh not_active IP Right Cessation
- 2007-01-09 CN CN2007800014746A patent/CN101361172B/zh not_active Expired - Fee Related
-
2008
- 2008-04-04 US US12/062,592 patent/US7659199B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2007080165A1 (en) | 2007-07-19 |
US20080220604A1 (en) | 2008-09-11 |
TWI378512B (en) | 2012-12-01 |
US20070161240A1 (en) | 2007-07-12 |
US7417290B2 (en) | 2008-08-26 |
CN101361172A (zh) | 2009-02-04 |
EP1974371B1 (en) | 2014-05-21 |
TW200741891A (en) | 2007-11-01 |
CN101361172B (zh) | 2010-06-30 |
EP1974371A1 (en) | 2008-10-01 |
US7659199B2 (en) | 2010-02-09 |
JP2009522797A (ja) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8557669B2 (en) | MOSFET device with localized stressor | |
US6882025B2 (en) | Strained-channel transistor and methods of manufacture | |
US6855990B2 (en) | Strained-channel multiple-gate transistor | |
US6759695B2 (en) | Integrated circuit metal oxide semiconductor transistor | |
JP5179200B2 (ja) | 高性能cmos技術のための低コストの歪みsoi基板 | |
US7858421B2 (en) | Method of forming metal-oxide-semiconductor transistor | |
US20080286916A1 (en) | Methods of stressing transistor channel with replaced gate | |
US20050054164A1 (en) | Strained silicon MOSFETs having reduced diffusion of n-type dopants | |
US20040173815A1 (en) | Strained-channel transistor structure with lattice-mismatched zone | |
US20050042849A1 (en) | Reacted conductive gate electrodes | |
WO2003050871A1 (en) | Mos semiconductor device | |
JP2009043916A (ja) | 半導体装置及びその製造方法 | |
US20100203690A1 (en) | Mosfet having a channel region with enhanced stress and method of forming same | |
US20090065807A1 (en) | Semiconductor device and fabrication method for the same | |
KR101339998B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2007281038A (ja) | 半導体装置 | |
JP5107936B2 (ja) | 複合キャップによりシリサイド形成を改善するためのエア・ブレーク | |
JP4558841B2 (ja) | 簡単化されたデュアル応力ライナ構成を用いる向上した性能をもつ半導体構造体 | |
EP3671826B1 (fr) | Procédé amélioré de fabrication d'un circuit intégré comportant un transistor nmos et un transistor pmos | |
US20100096695A1 (en) | High stress film | |
JP2010109050A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |