JP5107121B2 - Data transfer apparatus, initialization method thereof, and image forming apparatus - Google Patents

Data transfer apparatus, initialization method thereof, and image forming apparatus Download PDF

Info

Publication number
JP5107121B2
JP5107121B2 JP2008096237A JP2008096237A JP5107121B2 JP 5107121 B2 JP5107121 B2 JP 5107121B2 JP 2008096237 A JP2008096237 A JP 2008096237A JP 2008096237 A JP2008096237 A JP 2008096237A JP 5107121 B2 JP5107121 B2 JP 5107121B2
Authority
JP
Japan
Prior art keywords
network interface
data transfer
power
initialization
transfer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008096237A
Other languages
Japanese (ja)
Other versions
JP2009251738A (en
Inventor
英行 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008096237A priority Critical patent/JP5107121B2/en
Publication of JP2009251738A publication Critical patent/JP2009251738A/en
Application granted granted Critical
Publication of JP5107121B2 publication Critical patent/JP5107121B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Description

本発明は、プリンタ、デジタル複合機等の画像形成装置、並びにそのネットワークインタフェースであるデータ転送装置及びその初期化方法に関する。   The present invention relates to an image forming apparatus such as a printer or a digital multifunction peripheral, a data transfer apparatus that is a network interface thereof, and an initialization method thereof.

近年、画像形成装置に対する省電力化の要望が高くなっており、この要望に応じた画像形成装置として、例えばデータ転送が行われない期間はスリープモードへ移行し、データ転送が検知された場合にスリープモードを解除することにより省電力化を図ることができるプリンタがある。   In recent years, there has been a growing demand for power saving for image forming apparatuses, and as an image forming apparatus that meets this demand, for example, when data transfer is not performed, the mode shifts to a sleep mode and data transfer is detected. Some printers can save power by canceling the sleep mode.

例えば特許文献１には、ＵＳＢ（Universal Serial Bus）インタフェースのような直接外部装置と接続可能なインタフェースと、ＬＡＮ（Local Area Network）インタフェースのようなネットワークを介して外部装置と接続可能なインタフェースとを備えたデータ転送装置において、ＵＳＢコネクタに外部装置が未接続の場合に、ＵＳＢインタフェースのＰＨＹ（物理層ブロック）をサスペンド状態にし、内部のＰＬＬ（Phase-Locked Loop）回路の動作を停止させることで、消費電力を低減させるようにしたデータ転送装置、及びそれを備えた画像形成装置が開示されている。   For example, Patent Document 1 discloses an interface that can be directly connected to an external device such as a USB (Universal Serial Bus) interface and an interface that can be connected to an external device via a network such as a LAN (Local Area Network) interface. In the provided data transfer device, when an external device is not connected to the USB connector, the PHY (physical layer block) of the USB interface is suspended, and the operation of the internal PLL (Phase-Locked Loop) circuit is stopped. A data transfer apparatus that reduces power consumption and an image forming apparatus including the same are disclosed.

このデータ転送装置では有線ネットワーク（有線ＬＡＮ）を使用する場合、データ転送装置の電源状態（オン／オフ）に関わらず、データ転送装置のネットワークケーブルがハブ等に接続されているため、データ送装置の電源がオン状態の時は、ネットワークインタフェースは利用可能状態になっている。   In this data transfer device, when a wired network (wired LAN) is used, the network cable of the data transfer device is connected to a hub or the like regardless of the power state (ON / OFF) of the data transfer device. The network interface is in an available state when is powered on.

このデータ転送装置は、電源がオンになったとき、ネットワークインタフェース以外の部分、及びネットワークインタフェースを初期化してから使用する必要があり、通常、初期化が完了する迄には時間がかかる。従って、データ転送装置の電源がオンになった直後にネットワークインタフェースが使用可能な状態（リンクアップ状態）になっても、ネットワークインタフェースの初期化が完了しないと、ネットワークインタフェースを利用できない。つまり、電源オン開始時からネットワークインタフェースの初期化前迄の時間は、ネットワークインタフェースが使用不可能でも問題がない。   When the power is turned on, this data transfer apparatus needs to be used after initializing the parts other than the network interface and the network interface, and it usually takes time to complete the initialization. Therefore, even if the network interface becomes usable (link up state) immediately after the data transfer apparatus is turned on, the network interface cannot be used unless the initialization of the network interface is completed. That is, there is no problem even if the network interface cannot be used from the start of power-on to the time before the initialization of the network interface.

しかしながら、ネットワークインタフェースにネットワークケーブルが接続されていると、電源オン開始時からネットワークインタフェースの初期化前迄の期間でも、ネットワークインタフェースが使用可能な状態（リンクアップ状態）となるため、ネットワークインタフェースに電力が供給されることで、無駄な電力を消費してしまうという問題がある。
特開２００７−５２７１５号公報 However, if a network cable is connected to the network interface, the network interface can be used (link up state) even during the period from when the power is turned on until before initialization of the network interface. There is a problem that wasteful power is consumed by supplying the power.
JP 2007-52715 A

本発明は、このような問題を解決するためになされたものであり、その目的は、ネットワークインタフェースを備えたデータ転送装置において、ネットワークインタフェースが初期化されるまでに消費される無駄な電力を低減することである。   The present invention has been made to solve such a problem, and its object is to reduce wasteful power consumed until the network interface is initialized in a data transfer apparatus having the network interface. It is to be.

本発明のデータ転送装置は、ネットワークインタフェースと、電源がオンになったときネットワークインタフェース以外の部分を初期化する手段と、その初期化終了後にネットワークインタフェースを初期化する手段とを有するデータ転送装置であって、ネットワークインタフェース以外の部分の初期化終了後、前記ネットワークインタフェースの初期化前に、前記ネットワークインタフェースに対する前記電源からの電力供給を開始する制御手段を有することを特徴とするデータ転送装置である。 The data transfer apparatus of the present invention is a data transfer apparatus having a network interface, means for initializing a portion other than the network interface when the power is turned on, and means for initializing the network interface after the initialization is completed. A data transfer apparatus comprising: a control unit that starts power supply from the power source to the network interface after initialization of a part other than the network interface and before initialization of the network interface. The

本発明によれば、ネットワークインタフェースを備えたデータ転送装置において、ネットワークインタフェースが初期化されるまでに消費される無駄な電力を低減することができる。   ADVANTAGE OF THE INVENTION According to this invention, in the data transfer apparatus provided with the network interface, the useless electric power consumed until a network interface is initialized can be reduced.

以下、本発明の実施形態について図面を参照しながら説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態の画像形成装置であるプリンタのブロック図である。このプリンタは、コントローラボード１と、プロッタ２と、それらに電力を供給する主電源３を備えており、コントローラボード１に接続されたネットワークから入力される印刷データに基づいて、プロッタ２により、印刷用紙などの印刷媒体に画像を形成することができる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a block diagram of a printer which is an image forming apparatus according to a first embodiment of the present invention. The printer includes a controller board 1, a plotter 2, and a main power supply 3 that supplies power to the controller board 1, and printing is performed by the plotter 2 based on print data input from a network connected to the controller board 1. An image can be formed on a printing medium such as paper.

コントローラボード１は、メインＣＰＵ（Central Processing Unit）４と、メインＣＰＵ４に接続された第１のＡＳＩＣ（Application Specific Integrated Circuit）５と、第１のＡＳＩＣ５にＰＣＩ(Peripheral Component Interconnect)バスを介して接続された第２のＡＳＩＣ６と、第１のＡＳＩＣ５に接続された第１のＲＯＭ（Read Only Memory）７及びメモリ８とを備えている。ＰＣＩバスにはプロッタ２が接続されている。なお、ＰＣＩバスに代えてＰＣＩ−Expressバスを用いてもよい。   The controller board 1 is connected to a main CPU (Central Processing Unit) 4, a first ASIC (Application Specific Integrated Circuit) 5 connected to the main CPU 4, and a first ASIC 5 via a PCI (Peripheral Component Interconnect) bus. And a first ROM (Read Only Memory) 7 and a memory 8 connected to the first ASIC 5. A plotter 2 is connected to the PCI bus. Note that a PCI-Express bus may be used instead of the PCI bus.

また、コントローラボード１は、それぞれが第２のＡＳＩＣ６に接続された操作部（オペレーションパネル）９及びイーサネット（登録商標）ＰＨＹ（物理層ブロック）１０と、第１のクロック生成部と、リセット制御部１２と、イーサネット（登録商標）ＰＨＹ（以下、ＰＨＹと略称する）１０に接続された第２のＲＯＭ１３と、第２のクロック生成部１４と、第２のＡＳＩＣ６の制御により、第２のクロック生成部１４の出力のＰＨＹ１０に対する供給を開始したり、停止したりするクロック制御部１５とを備えている。   The controller board 1 includes an operation unit (operation panel) 9 and an Ethernet (registered trademark) PHY (physical layer block) 10, a first clock generation unit, and a reset control unit, each of which is connected to the second ASIC 6. 12, the second ROM 13 connected to the Ethernet (registered trademark) PHY (hereinafter abbreviated as PHY) 10, the second clock generation unit 14, and the second ASIC 6 to control the second clock generation. And a clock control unit 15 for starting or stopping the supply of the output of the unit 14 to the PHY 10.

第２のＡＳＩＣ６は、このＡＳＩＣ６全体の制御を行う制御部２１と、ＰＣＩバスに接続されたＰＣＩインタフェース２２と、それぞれがＰＣＩインタフェース２２に接続されたシステムインタフェース２３、アービタ２４、及び操作部インタフェース２５とを備えている。操作部インタフェース２５には操作部９が接続されている。   The second ASIC 6 includes a control unit 21 that controls the entire ASIC 6, a PCI interface 22 connected to the PCI bus, a system interface 23, an arbiter 24, and an operation unit interface 25 each connected to the PCI interface 22. And. The operation unit 9 is connected to the operation unit interface 25.

また、第２のＡＳＩＣ６は、ＰＨＹ１０に接続されたＭＡＣ（メディアアクセス制御）ブロック２６と、それぞれがＭＡＣブロック２６に接続されたＤＭＡＣ_ｔｘ（送信用ダイレクトメモリアクセスコントローラ）２７及びＤＭＡＣ_ｒｘ（受信用ダイレクトメモリアクセスコントローラ）２８とを備えている。   The second ASIC 6 includes a MAC (Media Access Control) block 26 connected to the PHY 10, a DMAC_tx (direct memory access controller for transmission) 27 and a DMAC_rx (direct memory access for reception) respectively connected to the MAC block 26. Controller) 28.

ＤＭＡＣ_ｔｘ２７及びＤＭＡＣ_ｒｘ２８は、第２のＡＳＩＣ６内のＰＣＩインタフェース２２とＭＡＣブロック２６との間のデータ転送を制御し、アービタ２４がそれらのＤＭＡＣの調停を行う。   The DMAC_tx 27 and the DMAC_rx 28 control data transfer between the PCI interface 22 and the MAC block 26 in the second ASIC 6, and the arbiter 24 arbitrates those DMACs.

メモリ８はＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）からなる。第１のＲＯＭ７にはプログラムが格納されており、第２のＲＯＭ１３には、ユニークなハードウェアアドレスであるＭＡＣアドレスが格納されている。   The memory 8 is composed of a DDR-SDRAM (Double-Data-Rate Synchronous Dynamic Random Access Memory). The first ROM 7 stores a program, and the second ROM 13 stores a MAC address that is a unique hardware address.

第１のクロック生成部１１はコントローラボード１上の所定の回路にクロックを供給し、リセット制御部１２はコントローラボード１上の所定の回路にリセット信号を供給する。   The first clock generation unit 11 supplies a clock to a predetermined circuit on the controller board 1, and the reset control unit 12 supplies a reset signal to the predetermined circuit on the controller board 1.

ＰＣＩインタフェース２２は、第２のＡＳＩＣ６をＰＣＩバスに接続するためのインタフェースである。システムインタフェース２３は、クロック制御部１５に対してＰＨＹ_ＥＮ信号を供給する。クロック制御部１５は、ＰＨＹ_ＥＮ信号に応じて、ＰＨＹ１０に対する第２のクロック生成部１４からのクロックの供給を制御する。即ちＰＨＹ_ＥＮ信号がオフの時はクロックを供給せず、オンの時はクロックを供給する。   The PCI interface 22 is an interface for connecting the second ASIC 6 to the PCI bus. The system interface 23 supplies a PHY_EN signal to the clock control unit 15. The clock control unit 15 controls the supply of the clock from the second clock generation unit 14 to the PHY 10 according to the PHY_EN signal. That is, no clock is supplied when the PHY_EN signal is off, and a clock is supplied when the PHY_EN signal is on.

また、システムインタフェース２３は、ＭＡＣブロック２６、ＤＭＡＣ_ｔｘ２７及びＤＭＡＣ_ｒｘ２８からの割込要求（ＩＮＴ）を受け付け、それらの制御を行う。   Further, the system interface 23 receives an interrupt request (INT) from the MAC block 26, the DMAC_tx 27, and the DMAC_rx 28, and controls them.

この画像形成装置のコントローラボード１の初期化処理について、図２のフローチャートを参照しながら説明する。
主電源３がオンになると、主電源３からＰＷ_ＣＮＴ経由でコントローラボート１に電力が供給されるとともに、ＰＷ_ＰＬＴ経由でプロッタ２に電力が供給される（ステップＳ１）。 The initialization process of the controller board 1 of this image forming apparatus will be described with reference to the flowchart of FIG.
When the main power supply 3 is turned on, power is supplied from the main power supply 3 to the controller boat 1 via PW_CNT, and power is supplied to the plotter 2 via PW_PLT (step S1).

コントローラボード１上のリセット制御部１２はパワーオンリセットを生成して、コントローラボード１上の部品にリセット信号を供給する（ステップＳ２）。   The reset control unit 12 on the controller board 1 generates a power-on reset and supplies a reset signal to components on the controller board 1 (step S2).

第２のＡＳＩＣ６もパワーオンリセットによりリセット信号が供給されるので、システムインタフェース２３から出力されるＰＨＹ_ＥＮ信号はオフ（インアクティブ）になる（ステップＳ３）。従って、クロック制御部１５は、第２のクロック生成部１４の出力がＰＨＹ１０に供給しない。このため、ＰＨＹ１０の消費電力を削減することができる。   Since the second ASIC 6 is also supplied with a reset signal by a power-on reset, the PHY_EN signal output from the system interface 23 is turned off (inactive) (step S3). Therefore, the clock control unit 15 does not supply the output of the second clock generation unit 14 to the PHY 10. For this reason, the power consumption of PHY10 can be reduced.

リセット制御部１２によりパワーオンリセットが解除されると、メインＣＰＵ４は第１のＲＯＭ７からブートローダのプログラムを読み込んで実行し、第１のＲＯＭ７上のブートローダでないプログラムをメモリ８に読み込む。メモリ８上に読み込まれたプログラムがメインＣＰＵ４により実行されることで、ネットワークインタフェース（ＭＡＣブロック２６とＰＨＹ１０）以外が初期化される（ステップＳ４）。   When the power-on reset is canceled by the reset control unit 12, the main CPU 4 reads and executes a boot loader program from the first ROM 7, and loads a non-boot loader program on the first ROM 7 into the memory 8. By executing the program read on the memory 8 by the main CPU 4, the parts other than the network interface (MAC block 26 and PHY 10) are initialized (step S4).

初期化終了後、メインＣＰＵ４はＰＨＹ_ＥＮ信号をオン（アクティブ）にする（ステップＳ４）。この結果、クロック制御部１５は、第２のクロック生成部１４の出力をＰＨＹ１０に供給する（ステップＳ５）。   After completion of initialization, the main CPU 4 turns on (actives) the PHY_EN signal (step S4). As a result, the clock control unit 15 supplies the output of the second clock generation unit 14 to the PHY 10 (step S5).

ＰＨＹ１０に対するクロックの供給が開始されたら、メインＣＰＵ４は、ＭＡＣブロック２６及びＰＨＹ１０を初期化してネットワーク動作を可能にする。   When the supply of the clock to the PHY 10 is started, the main CPU 4 initializes the MAC block 26 and the PHY 10 to enable network operation.

本発明の第１の実施形態によれば、電源がオンになってからネットワークインタフェース（ＭＡＣブロック２６及びＰＨＹ１０）以外の部分の初期化が終了するまでは、ＰＨＹ１０にクロックを供給しないので、ネットワークインタフェースが初期化される前の無駄な消費電力を削減することができる。   According to the first embodiment of the present invention, the clock is not supplied to the PHY 10 until the initialization of the parts other than the network interface (the MAC block 26 and the PHY 10) is completed after the power is turned on. It is possible to reduce useless power consumption before the initialization.

［第２の実施形態］
図３は、本発明の第２の実施形態の画像形成装置であるプリンタのブロック図である。この図において、図１と同一又は対応部分には図１と同一の参照符号が付されている。 [Second Embodiment]
FIG. 3 is a block diagram of a printer which is an image forming apparatus according to the second embodiment of the present invention. In this figure, the same reference numerals as those in FIG.

本実施形態では、第１の実施形態のクロック制御部１５を除去して第２のクロック生成部１４の出力をそのままＰＨＹ１０に供給するように構成するとともに、第２のＡＳＩＣ６内に付加したリセット制御部２９が、システムインタフェース２３から出力されるＮＥＴ_ＥＮ信号に応じて、ＰＨＹ１０に対するリセット及びリセット解除を行うようにしたものであり、それ以外は第１の実施形態と同じである。ここで、ＮＥＴ_ＥＮ信号がオフの時はリセット状態とし、オンの時はリセットを解除する。   In the present embodiment, the clock control unit 15 of the first embodiment is removed and the output of the second clock generation unit 14 is supplied to the PHY 10 as it is, and the reset control added in the second ASIC 6 The unit 29 is configured to reset and release the PHY 10 in response to the NET_EN signal output from the system interface 23. The rest is the same as in the first embodiment. Here, the reset state is set when the NET_EN signal is off, and the reset is canceled when the NET_EN signal is on.

この画像形成装置のコントローラボード１の初期化処理について、図４のフローチャートを参照しながら説明する。この図のステップＳ１１、Ｓ１２は、それぞれ図２のステップＳ１、Ｓ２と同じである。   The initialization process of the controller board 1 of this image forming apparatus will be described with reference to the flowchart of FIG. Steps S11 and S12 in this figure are the same as steps S1 and S2 in FIG. 2, respectively.

ステップＳ１２のパワーのオンリセットにより第２のＡＳＩＣ６にもリセット信号が供給されるので、システムインタフェース２３から出力されるＮＥＴ_ＥＮ信号はオフ（インアクティブ）になる（ステップＳ１３）。   Since the reset signal is also supplied to the second ASIC 6 by the power on reset in step S12, the NET_EN signal output from the system interface 23 is turned off (inactive) (step S13).

このため、リセット制御部２９の出力であるＮ_ＲＳＴ_ＮＥＴ信号がリセット状態となる（ステップＳ１４）。従って、ＭＡＣブロック２６及びＰＨＹ１０がリセット状態になることにより、それらのブロックの消費電力を削減することができる。   For this reason, the N_RST_NET signal, which is the output of the reset control unit 29, is reset (step S14). Therefore, when the MAC block 26 and the PHY 10 are reset, the power consumption of these blocks can be reduced.

次のステップＳ１５は図１のステップＳ４と同じである。このステップＳ１５による初期化処理の終了後、メインＣＰＵ４は、システムインタフェース２３から出力されるＮＥＴ＿ＥＮ信号をオン（アクティブ）にする（ステップＳ１６）。従って、リセット制御部２９はＭＡＣブロック２４及びＰＨＹ１０のリセットを解除する（ステップＳ１７）。   The next step S15 is the same as step S4 in FIG. After completion of the initialization process in step S15, the main CPU 4 turns on (actives) the NET_EN signal output from the system interface 23 (step S16). Accordingly, the reset control unit 29 releases the reset of the MAC block 24 and the PHY 10 (step S17).

ＭＡＣブロック２６及びＰＨＹ１０のリセットが解除されたら、メインＣＰＵ４は、それらのブロックを初期化してネットワーク動作を可能にする（ステップＳ１８）。   When the reset of the MAC block 26 and the PHY 10 is released, the main CPU 4 initializes these blocks and enables network operation (step S18).

本発明の第２の実施形態によれば、電源がオンになったときにネットワークインタフェース（ＭＡＣブロック２６及びＰＨＹ１０）をリセットし、ネットワークインタフェース以外の部分の初期化が終了した後にネットワークインタフェースのリセットを解除するので、ネットワークインタフェースが初期化される前の無駄な消費電力を削減することができる。   According to the second embodiment of the present invention, the network interface (MAC block 26 and PHY 10) is reset when the power is turned on, and the initialization of the part other than the network interface is completed. Since it cancels | releases, the useless power consumption before a network interface is initialized can be reduced.

［第３の実施形態］
図５は、本発明の第３の実施形態の画像形成装置であるプリンタのブロック図である。この図において、図１と同一又は対応部分には図１と同一の参照符号が付されている。 [Third Embodiment]
FIG. 5 is a block diagram of a printer which is an image forming apparatus according to the third embodiment of the present invention. In this figure, the same reference numerals as those in FIG.

本実施形態では、第１の実施形態のクロック制御部１５を除去して第２のクロック生成部１４の出力をそのままＰＨＹ１０に供給するように構成するとともに、コントローラボード１の外部に付加したスイッチ３０が、第１のＡＳＩＣ５から出力されるＰＯＮ_ＰＨＹ信号に応じて、ＰＨＹ１０に対する主電源３からの電力供給のオン／オフを行うようにしたものであり、それ以外は第１の実施形態と同じである。ここで、ＰＯＮ_ＰＨＹ信号がオフの時はスイッチ３０をオフにすることで電力を供給せず、ＰＯＮ_ＰＨＹ信号がオンの時はスイッチ３０をオンにすることで電力を供給する。   In the present embodiment, the clock control unit 15 of the first embodiment is removed and the output of the second clock generation unit 14 is supplied to the PHY 10 as it is, and the switch 30 added outside the controller board 1 is configured. However, according to the PON_PHY signal output from the first ASIC 5, the power supply from the main power supply 3 to the PHY 10 is turned on / off, and the rest is the same as in the first embodiment. . Here, when the PON_PHY signal is off, power is not supplied by turning off the switch 30, and when the PON_PHY signal is on, power is supplied by turning on the switch 30.

この画像形成装置のコントローラボード１の初期化処理について、図６のフローチャートを参照しながら説明する。この図のステップＳ２１、Ｓ２２は、それぞれ図２のステップＳ１、Ｓ２と同じである。   The initialization process of the controller board 1 of this image forming apparatus will be described with reference to the flowchart of FIG. Steps S21 and S22 in this figure are the same as steps S1 and S2 in FIG. 2, respectively.

ステップＳ２２のパワーのオンリセットにより第１のＡＳＩＣ５にもリセット信号が供給されるので、第１のＡＳＩＣ５から出力されるＰＯＮ_ＰＨＹ信号はオフとなる（ステップＳ２３）。   Since the reset signal is also supplied to the first ASIC 5 by the power on-reset in step S22, the PON_PHY signal output from the first ASIC 5 is turned off (step S23).

これにより、スイッチ３０がオフとなるため（ステップＳ２４）、ＰＨＹ１０には、主電源３からの電力が供給されない（ステップＳ２５）。従って、ＰＨＹ１０の消費電力を削減することができる。   Thereby, since the switch 30 is turned off (step S24), power from the main power supply 3 is not supplied to the PHY 10 (step S25). Therefore, the power consumption of the PHY 10 can be reduced.

次のステップＳ２５は図１のステップＳ４と同じである。このステップＳ２５による初期化処理の終了後、メインＣＰＵ４は第１のＡＳＩＣ５から出力されるＰＯＮ_ＰＨＹ信号をオン（アクティブ）にする（ステップＳ２６）。これにより、スイッチ３０がオンとなるため（ステップＳ２７）、ＰＨＹ１０には主電源３からの電力が供給されるようになる。   The next step S25 is the same as step S4 in FIG. After completion of the initialization process in step S25, the main CPU 4 turns on (actives) the PON_PHY signal output from the first ASIC 5 (step S26). As a result, the switch 30 is turned on (step S27), so that power from the main power supply 3 is supplied to the PHY 10.

ＰＨＹ１０に主電源３からの電力が供給されたら、メインＣＰＵ４は、ＭＡＣブロック２６及びＰＨＹ１０を初期化してネットワーク動作を可能にする（ステップＳ２８）。   When the power from the main power supply 3 is supplied to the PHY 10, the main CPU 4 initializes the MAC block 26 and the PHY 10 to enable network operation (step S28).

本発明の第３の実施形態によれば、電源がオンになったとき、ネットワークインタフェース（ＭＡＣブロック２６及びＰＨＹ１０）以外の部分の初期化が終了した後に、ＰＨＹ１０に電力を供給するので、ネットワークインタフェースが初期化される前の無駄な消費電力を削減することができる。   According to the third embodiment of the present invention, when the power is turned on, power is supplied to the PHY 10 after initialization of parts other than the network interfaces (the MAC block 26 and the PHY 10) is completed. It is possible to reduce useless power consumption before the initialization.

本発明の第１の実施形態の画像形成装置であるプリンタのブロック図である。1 is a block diagram of a printer that is an image forming apparatus according to a first embodiment of the present invention. 本発明の第１の実施形態の画像形成装置におけるコントローラボードの初期化処理のフローチャートである。3 is a flowchart of controller board initialization processing in the image forming apparatus according to the first exemplary embodiment of the present invention. 本発明の第２の実施形態の画像形成装置であるプリンタのブロック図である。FIG. 5 is a block diagram of a printer that is an image forming apparatus according to a second embodiment of the present invention. 本発明の第２の実施形態の画像形成装置におけるコントローラボードの初期化処理のフローチャートである。10 is a flowchart of initialization processing of a controller board in the image forming apparatus according to the second exemplary embodiment of the present invention. 本発明の第３の実施形態の画像形成装置であるプリンタのブロック図である。FIG. 9 is a block diagram of a printer that is an image forming apparatus according to a third embodiment of the present invention. 本発明の第２の実施形態の画像形成装置におけるコントローラボードの初期化処理のフローチャートである。10 is a flowchart of initialization processing of a controller board in the image forming apparatus according to the second exemplary embodiment of the present invention.

符号の説明Explanation of symbols

１・・・コントローラボード、２・・・プロッタ、３・・・主電源、４・・・メインＣＰＵ、５・・・第１のＡＳＩＣ、１０・・・ＰＨＹ、１４・・・第２のクロック生成部、１５・・・クロック制御部、２６・・・ＭＡＣブロック、２９・・・リセット制御部、３０・・・スイッチ。   DESCRIPTION OF SYMBOLS 1 ... Controller board, 2 ... Plotter, 3 ... Main power supply, 4 ... Main CPU, 5 ... 1st ASIC, 10 ... PHY, 14 ... 2nd clock Generation unit, 15... Clock control unit, 26... MAC block, 29... Reset control unit, 30.

Claims (10)

ネットワークインタフェースと、電源がオンになったときネットワークインタフェース以外の部分を初期化する手段と、その初期化終了後にネットワークインタフェースを初期化する手段とを有するデータ転送装置であって、
ネットワークインタフェース以外の部分の初期化終了後、前記ネットワークインタフェースの初期化前に、前記ネットワークインタフェースに対する前記電源からの電力供給を開始する制御手段を有することを特徴とするデータ転送装置。 A data transfer apparatus having a network interface, means for initializing a part other than the network interface when the power is turned on, and means for initializing the network interface after the initialization is completed,
A data transfer apparatus comprising: control means for starting power supply from the power supply to the network interface after initialization of a portion other than the network interface and before initialization of the network interface. 請求項１に記載されたデータ転送装置において、
ネットワークインタフェースは、物理層ブロック及びメディアアクセス制御ブロックを有し、制御手段は、物理層ブロックに対する電力供給を行うことを特徴とするデータ転送装置。 The data transfer device according to claim 1, wherein
The network interface has a physical layer block and a media access control block, and the control means supplies power to the physical layer block . 請求項１に記載されたデータ転送装置において、
前記制御手段は、前記電源がオンになったとき前記ネットワークインタフェースに対するクロックの供給を停止し、ネットワークインタフェース以外の部分の初期化終了後、前記ネットワークインタフェースの初期化前に、前記ネットワークインタフェースに対するクロックの供給を開始することを特徴とするデータ転送装置。 The data transfer device according to claim 1, wherein
The control means stops supplying the clock to the network interface when the power is turned on, and after the initialization of the part other than the network interface is completed, before the initialization of the network interface, the clock of the clock to the network interface is stopped. A data transfer apparatus characterized by starting supply . 請求項３に記載されたデータ転送装置において、
ネットワークインタフェースは、物理層ブロック及びメディアアクセス制御ブロックを有し、制御手段は、物理層ブロックに対するクロックの供給及び供給停止を行うことを特徴とするデータ転送装置。 In the data transfer device according to claim 3 ,
The network interface includes a physical layer block and a media access control block, and the control means supplies and stops supplying a clock to the physical layer block. 請求項１に記載されたデータ転送装置において、
前記制御手段は、前記電源がオンになったとき前記ネットワークインタフェースをリセットし、ネットワークインタフェース以外の部分の初期化終了後、前記ネットワークインタフェースの初期化前に、前記ネットワークインタフェースのリセットを解除することを特徴とするデータ転送装置。 The data transfer device according to claim 1 , wherein
The control means resets the network interface when the power is turned on, and cancels the reset of the network interface after initialization of a part other than the network interface and before initialization of the network interface. A data transfer device. 請求項５に記載されたデータ転送装置において、
ネットワークインタフェースは、物理層ブロック及びメディアアクセス制御ブロックを有し、制御手段は、物理層ブロック及びメディアアクセス制御ブロックのリセット及びリセット解除を行うことを特徴とするデータ転送装置。 The data transfer device according to claim 5 , wherein
The network interface includes a physical layer block and a media access control block, and the control unit resets and cancels the reset of the physical layer block and the media access control block . ネットワークインタフェースを有するデータ転送装置の初期化方法において、
電源がオンになったときネットワークインタフェース以外の部分を初期化する第１工程と、該第１工程の後に前記ネットワークインタフェースに対する前記電源からの電力供給を開始する第２工程と、該第２工程の後に前記ネットワークインタフェースを初期化する第３工程とを有することを特徴とするデータ転送装置の初期化方法。 In an initialization method for a data transfer device having a network interface,
A first step of initializing a part other than the network interface when the power is turned on; a second step of starting power supply from the power source to the network interface after the first step; and And a third step of initializing the network interface later . A method for initializing a data transfer apparatus. 請求項７に記載されたデータ転送装置の初期化方法において、
電源がオンになったとき、前記第１工程の前にネットワークインタフェースに対するクロックの供給を停止する第４工程と、前記第３工程の前に前記ネットワークインタフェースに対するクロックの供給を開始する第５工程とを有することを特徴とするデータ転送装置の初期化方法。 In the initialization method of the data transfer device according to claim 7 ,
A fourth step of stopping the supply of the clock to the network interface before the first step when the power is turned on; a fifth step of starting the supply of the clock to the network interface before the third step; A method for initializing a data transfer apparatus, comprising: 請求項７に記載されたデータ転送装置の初期化方法において、
電源がオンになったとき、前記第１工程の前にネットワークインタフェースをリセットする第６工程と、前記第３工程の前に前記ネットワークインタフェースのリセットを解除する第７工程とを有することを特徴とするデータ転送装置の初期化方法。 In the initialization method of the data transfer device according to claim 7,
A sixth step of resetting the network interface before the first step when the power is turned on, and a seventh step of releasing the reset of the network interface before the third step, Method for initializing the data transfer device. 請求項１〜６のいずれかに記載されたデータ転送装置と、そのデータ転送装置に入力される印刷データに基づいて印刷媒体に画像を形成する画像形成手段とを有することを特徴とする画像形成装置。   7. An image forming apparatus comprising: the data transfer device according to claim 1; and image forming means for forming an image on a print medium based on print data input to the data transfer device. apparatus.
JP2008096237A 2008-04-02 2008-04-02 Data transfer apparatus, initialization method thereof, and image forming apparatus Expired - Fee Related JP5107121B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008096237A JP5107121B2 (en) 2008-04-02 2008-04-02 Data transfer apparatus, initialization method thereof, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008096237A JP5107121B2 (en) 2008-04-02 2008-04-02 Data transfer apparatus, initialization method thereof, and image forming apparatus

Publications (2)

Publication Number Publication Date
JP2009251738A JP2009251738A (en) 2009-10-29
JP5107121B2 true JP5107121B2 (en) 2012-12-26

Family

ID=41312421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008096237A Expired - Fee Related JP5107121B2 (en) 2008-04-02 2008-04-02 Data transfer apparatus, initialization method thereof, and image forming apparatus

Country Status (1)

Country Link
JP (1) JP5107121B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129316A (en) * 1987-11-16 1989-05-22 Nec Home Electron Ltd Reset device
JPH0588786A (en) * 1991-09-25 1993-04-09 Nec Corp System for resetting transfer device
JP2002312071A (en) * 2001-04-10 2002-10-25 Mitsubishi Electric Corp Reset circuit and reset method
JP2004110718A (en) * 2002-09-20 2004-04-08 Matsushita Electric Ind Co Ltd Reset method of semiconductor integrated circuit device and semiconductor integrated circuit device
JP2005309767A (en) * 2004-04-21 2005-11-04 Sony Ericsson Mobilecommunications Japan Inc Power controller, electronic equipment, and mobile telephone terminal

Also Published As

Publication number Publication date
JP2009251738A (en) 2009-10-29

Similar Documents

Publication Publication Date Title
US12124313B2 (en) Information processing apparatus, control method therefor, and storage medium
US8786886B2 (en) Image forming apparatus, method for controlling image forming apparatus, and program
JP5939890B2 (en) Information processing apparatus, information processing apparatus control method, and program
US10165143B2 (en) Information processing apparatus and method of controlling launch thereof
JP2010194811A (en) Printing device controller and printing device
JP2016012339A (en) Information processor, printer and control method
JP2012155534A (en) Electronic device, and method and program of the same
US20130047019A1 (en) Data processing apparatus and control method therefor
JP6849484B2 (en) Information processing device, control method of information processing device, and program
JP5107121B2 (en) Data transfer apparatus, initialization method thereof, and image forming apparatus
JP6702790B2 (en) Information processing apparatus having network interface having proxy response function
JP2011059426A (en) Image forming apparatus
US10168764B2 (en) Electronic device that ensures reduced power consumption and high speed switching of power modes and recording medium
JP6590722B2 (en) Electronic device, control method thereof, and program
US11036668B2 (en) Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof
JP5840586B2 (en) Power saving system and image forming apparatus
JP2007264978A (en) Information processor and method for starting the same
JP2011079176A (en) Controller for image processor
JP6537358B2 (en) IMAGE FORMING APPARATUS, CONTROL METHOD THEREOF, AND PROGRAM
JP4716167B2 (en) Data processing method, data processing apparatus, and image forming apparatus
JP2015148978A (en) Information processor and control method for information processor
JP2006018388A (en) Information processor, storage device and power management method
JP2011022973A (en) Information processing device, image processing system and program
JP4649926B2 (en) Data processing device
JP2016115075A (en) Processing system and method for controlling processing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Ref document number: 5107121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees