JP2015148978A - Information processor and control method for information processor - Google Patents

Information processor and control method for information processor Download PDF

Info

Publication number
JP2015148978A
JP2015148978A JP2014022029A JP2014022029A JP2015148978A JP 2015148978 A JP2015148978 A JP 2015148978A JP 2014022029 A JP2014022029 A JP 2014022029A JP 2014022029 A JP2014022029 A JP 2014022029A JP 2015148978 A JP2015148978 A JP 2015148978A
Authority
JP
Japan
Prior art keywords
processor
power
unit
power saving
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014022029A
Other languages
Japanese (ja)
Inventor
原 健二
Kenji Hara
健二 原
Original Assignee
キヤノン株式会社
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン株式会社, Canon Inc filed Critical キヤノン株式会社
Priority to JP2014022029A priority Critical patent/JP2015148978A/en
Publication of JP2015148978A publication Critical patent/JP2015148978A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To improve power saving effects by dynamically switching restoration processing in a core including a plurality of processors in accordance with restoration factors when an information processor is restored from a suspend mode.SOLUTION: In an information processor including a first processor and a second processor for starting an operation by reset being released by the first processor, a plurality of restoration factors causing a shift from a power saving state where power supply to the first processor and the second processor is stopped to a standby state where power is supplied to the first processor and the second processor are detected, and the detected restoration factors are held, and the supply of power to the first processor and the second processor is instructed, and the first processor to which power has been supplied acquires the held restoration factors, and determines whether to disclose the reset of the second processor in accordance with the acquired restoration factors.

Description

本発明は、画情報処理装置、情報処理装置の制御方法に関するものである。   The present invention relates to an image information processing apparatus and a method for controlling the information processing apparatus.
近年の画像形成装置や情報処理装置は、使用していない時の消費電力を下げ、かつ、現在の動作状態と同様な動作状態で復帰可能なように、実行中のプログラムなどの動作を休止した状態とするサスペンドと呼ばれる機能(サスペンドモード)を有するものがある。   Recent image forming apparatuses and information processing apparatuses have suspended operations such as running programs so that power consumption when not in use can be reduced and the operation state can be restored in the same operation state as the current operation state. Some have a function (suspend mode) called suspend.
また、ユーザが使用するための操作、及び、ネットワークからの印刷ジョブ等の要求により、直前の終了時点での動作状態で起動、すなわち終了時点直前の状態に復帰するレジュームと呼ばれる機能を有するものもある。   Also, there is a function called resume that starts in the operation state immediately before the end point, that is, returns to the state immediately before the end point, in response to an operation to be used by the user and a print job request from the network. is there.
上記サスペンド機能によれば、メモリと電源制御部以外の通電を切るため非常に高い省電力特性を持つ反面、多くのハードウエアの電源を落としてしまうため、その終了・再開処理に時間がかかる。この問題を解決する例として、特許文献1等が発案されている。
近年は発熱などの問題より、CPUクロックを向上させるのではなく、コア数を増やすことによりCPU性能を上げる取り組みがなされている。
According to the suspend function, power is turned off except for the memory and the power supply control unit. However, while the power saving characteristic is very high, a lot of hardware is turned off, so that the end / restart process takes time. As an example for solving this problem, Patent Document 1 and the like have been proposed.
In recent years, due to problems such as heat generation, efforts have been made to increase CPU performance by increasing the number of cores rather than improving the CPU clock.
複数のコアを有するシステムはマルチコアと呼ばれるが、同一形態のコアを同一CPUパッケージ内に有するシンメトリカルな構成、また、異なる形態のコアを用途別に組み合わせたヘテロジニアスな構成が存在する。
このように複数のコアを有するレジュームを行う場合、一般的には第一のCPUコアが動作し、他のコアを起動していく形態が取られる。
したがって、複数のCPUを次々起動させていくためにレジュームにある程度の時間がかかってしまうことになる。
A system having a plurality of cores is called a multi-core, but there are a symmetric configuration in which cores having the same form are included in the same CPU package, and a heterogeneous structure in which cores having different forms are combined according to use.
When resuming with a plurality of cores is performed as described above, generally, the first CPU core operates and the other cores are activated.
Therefore, it takes some time to resume in order to start up a plurality of CPUs one after another.
特開2002−99436号公報JP 2002-99436 A 特開2000−20492号公報JP 2000-20492 A
例えば画像形成装置がサスペンドモード中に、WakeOnLan機能を使用して印刷ジョブを受け取る場合、レジューム後に印刷を行うためレジュームに要する数秒の時間はさほど問題にならない。   For example, when the image forming apparatus receives a print job using the WakeOnLan function while the image forming apparatus is in the suspend mode, the time required for the resume is not a problem because printing is performed after the resume.
しかし、サーバ機能、つまり、クライアントから問い合わせなどのネットワークパケットを受信し、応答等のサービスを継続的に行いながら、サスペンド・レジュームを繰り返すような動作を行う場合を想定する。この場合、レジューム〜ネットワークパケット処理〜サスペンドにかかる処理時間が長いと、ほとんどサスペンド状態でいることができず、高い省電力性能を持つサスペンドの利点が得られなくなる、という問題がある。   However, it is assumed that a server function, that is, an operation that receives a network packet such as an inquiry from a client and repeats suspend / resume while continuously performing a service such as a response. In this case, if the processing time required for resuming, network packet processing, and suspending is long, there is a problem that the suspended state cannot be obtained and the advantage of suspending with high power saving performance cannot be obtained.
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、サスペンドモードから復帰した際に、復帰要因に応じて複数のプロセッサを含むコア内での復帰処理を動的に切り換えることで省電力効果を向上できる仕組みを提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to dynamically perform a return process in a core including a plurality of processors according to a return factor when returning from a suspend mode. It is to provide a mechanism that can improve the power saving effect by switching to.
上記目的を達成する本発明の画像形成装置は以下に示す構成を備える。
情報処理装置であって、第1プロセッサと、前記第1プロセッサによってリセットが解除されることによって動作を開始する第2プロセッサと、前記第1プロセッサおよび前記第2プロセッサへの電力供給を制御する電源制御手段と、を備え、前記電源制御手段は、前記第1プロセッサおよび前記第2プロセッサへの電力供給が停止される省電力状態から前記第1プロセッサおよび前記第2プロセッサへ電力が供給されるスタンバイ状態に移行させる複数の復帰要因を検知すると共に、当該検知した復帰要因を保持し、前記電源制御手段は、前記復帰要因を検知した場合に、前記第1プロセッサおよび前記第2プロセッサに電力が供給されるよう指示し、前記電力が供給された前記第1プロセッサは、前記電源制御手段に保持された前記復帰要因を取得し、当該取得した前記復帰要因に応じて、前記第2プロセッサのリセットを開示するか否かを決定する、ことを特徴とする。
The image forming apparatus of the present invention that achieves the above object has the following configuration.
An information processing apparatus, which is a first processor, a second processor that starts operation when a reset is released by the first processor, and a power source that controls power supply to the first processor and the second processor Control means, wherein the power supply control means is in a standby state in which power is supplied to the first processor and the second processor from a power saving state in which power supply to the first processor and the second processor is stopped. A plurality of return factors to be shifted to the state are detected, and the detected return factors are held, and the power supply control unit supplies power to the first processor and the second processor when the return factor is detected. The first processor to which the power is supplied is stored in the power control means. Get the cause, in response to the return factor that the acquired, determines whether to disclose the resetting of the second processor, characterized in that.
本発明によれば、サスペンドモードから復帰した際に、復帰要因に応じて複数のCPU部を含むコア内での復帰処理を動的に切り換えることで省電力効果を向上できる。行うことが可能となる。   According to the present invention, when returning from the suspend mode, the power saving effect can be improved by dynamically switching the return processing in the core including the plurality of CPU units according to the return factor. Can be done.
画像形成装置の概略構成を示す図である。1 is a diagram illustrating a schematic configuration of an image forming apparatus. 図1におけるMFPコントローラ部の概略構成を示す図である。FIG. 2 is a diagram illustrating a schematic configuration of an MFP controller unit in FIG. 1. 画像形成装置における省電力レベルの種類を説明する図である。FIG. 4 is a diagram for explaining types of power saving levels in the image forming apparatus. 画像形成装置の電源状態を説明するタイミングチャートである。6 is a timing chart illustrating a power state of the image forming apparatus. 画像形成装置の制御方法を説明するフローチャートである。3 is a flowchart illustrating a method for controlling the image forming apparatus. 画像形成装置の電源状態を説明するタイミングチャートである。6 is a timing chart illustrating a power state of the image forming apparatus. 画像形成装置の電源状態を説明するタイミングチャートである。6 is a timing chart illustrating a power state of the image forming apparatus.
次に本発明を実施するための最良の形態について図面を参照して説明する。
<システム構成の説明>
〔第1実施形態〕
図1は、本実施形態を示す情報処理装置の概略構成を示す図である。本実施形態では情報処理装置としての画像形成装置(MFP)100は、コピー機能、プリンタ機能、スキャナ機能等の複合機能を備えている。なお、本実施形態に示す画像形成装置は、詳細は後述するが第1の電力状態よりも低い第2の電力状態に遷移可能に構成されている。
Next, the best mode for carrying out the present invention will be described with reference to the drawings.
<Description of system configuration>
[First Embodiment]
FIG. 1 is a diagram illustrating a schematic configuration of an information processing apparatus according to the present embodiment. In the present embodiment, an image forming apparatus (MFP) 100 serving as an information processing apparatus has composite functions such as a copy function, a printer function, and a scanner function. Note that the image forming apparatus shown in the present embodiment is configured to be capable of transitioning to a second power state lower than the first power state, details of which will be described later.
図1において、MFPコントローラ部12は、MFP全体の制御を行なう。プリンタ部13は例えば電子写真方式に従って画像処理を行う。スキャナ部11は原稿から光学的に画像を読み取りデジタル画像に変換する。   In FIG. 1, an MFP controller unit 12 controls the entire MFP. The printer unit 13 performs image processing according to, for example, an electrophotographic method. The scanner unit 11 optically reads an image from a document and converts it into a digital image.
また、電源部10は各制御部に対して電源を供給する。操作部15は本装置の操作を行なう。電源スイッチ部14は、ユーザにより電源のオンオフ操作が可能であり、画像形成装置100の電源状態を制御する。   The power supply unit 10 supplies power to each control unit. The operation unit 15 operates this apparatus. The power switch unit 14 can be turned on and off by the user, and controls the power state of the image forming apparatus 100.
上述した構成により、コピー機能、プリンタ機能、スキャナ機能等を有するMFPが構成される。なお、プリンタ部13はシート状の記録媒体(例えば、記録紙)の両面に画像処理を可能なものであればその記録方式は電子写真方式に限定されるものではなく、他の記録方式、例えば、インクジェット方式や熱転写方式などを用いても良い。   With the above-described configuration, an MFP having a copy function, a printer function, a scanner function, and the like is configured. The printer unit 13 is not limited to the electrophotographic method as long as it can perform image processing on both sides of a sheet-like recording medium (for example, recording paper), and other recording methods such as An ink jet method or a thermal transfer method may be used.
図2は、図1におけるMFPコントローラ部12の概略構成を示す図である。
なお、以下の説明では、既出の符号の説明については省略している。
図2において、電源制御部23は、電源スイッチ部14と、操作部15上に配置された節電ボタン29が操作されたことを第1のCPU部27に割り込みとして通知する機能を備える。また、電源制御部23は、省電力レベル移行時に各部電源を遮断し、省電力レベル復帰時に各部電源を供給するといった制御を行う。本実施形態では、CPU(プロセッサ)が2コアで構成される場合を示すが、本発明の適用は2コアに限定されるものではない。また、本実施形態では、省電力状態で外部からの接続要求を受け付けるインタフェースとして、通信インタフェースと、USBインタフェースとを備える。また、操作部15には、電力状態を省電力状態へ移行(遷移)させるボタンとして節電ボタン29を備える。
FET20は、電源系Bへの電力供給をオンオフするためのスイッチである。FET37は、電源系Cへの電力供給をオンオフするためのスイッチである。
FIG. 2 is a diagram showing a schematic configuration of the MFP controller unit 12 in FIG.
In the following description, the description of the above-described symbols is omitted.
In FIG. 2, the power control unit 23 has a function of notifying the first CPU unit 27 as an interrupt that the power switch unit 14 and the power saving button 29 disposed on the operation unit 15 have been operated. In addition, the power control unit 23 performs control such that the power of each unit is shut off when the power saving level is shifted and the power of each unit is supplied when the power saving level is restored. Although the present embodiment shows a case where the CPU (processor) is configured with two cores, the application of the present invention is not limited to two cores. In the present embodiment, a communication interface and a USB interface are provided as interfaces that accept connection requests from the outside in a power saving state. Further, the operation unit 15 includes a power saving button 29 as a button for shifting (transitioning) the power state to the power saving state.
The FET 20 is a switch for turning on / off the power supply to the power supply system B. The FET 37 is a switch for turning on / off the power supply to the power supply system C.
第1のCPU部27は画像形成装置100全体の制御を行う制御部である。メモリ部35は、DDR−SDRAM等の揮発性メモリである。また、操作部15内にLCDパネル・テンキー30を有し、ユーザによる操作が可能である。
ネットワーク部24は、画像形成装置100の外部I/Fの一つであり、非図示の外部PC等からネットワーク経由でプリント要求を受け付けることが可能である。USB部31もMFPの外部I/Fの一つであり、非図示の外部PC等からネットワーク経由でプリント要求を受け付けることが可能である。
The first CPU unit 27 is a control unit that controls the entire image forming apparatus 100. The memory unit 35 is a volatile memory such as a DDR-SDRAM. In addition, the operation unit 15 has an LCD panel / keypad 30 and can be operated by the user.
The network unit 24 is one of the external I / Fs of the image forming apparatus 100, and can accept a print request from a non-illustrated external PC or the like via a network. The USB unit 31 is also one of the external I / Fs of the MFP, and can accept print requests from an external PC (not shown) via a network.
HDD部26は外部記憶装置であり、例えばハードディスク(HDD)である。第2のCPU部32は画像処理部28及び、プリンタ部13、スキャナ部11と通信を行う役割を担う。例えば画像複写ジョブを行う場合、以下の画像読み取り動作と画像出力動作を並行で実行する。以下は、第1のCPU部27,第2のCPU部32とによる画像読み取り時の動作を説明する。   The HDD unit 26 is an external storage device, for example, a hard disk (HDD). The second CPU unit 32 plays a role of communicating with the image processing unit 28, the printer unit 13, and the scanner unit 11. For example, when an image copying job is performed, the following image reading operation and image output operation are executed in parallel. In the following, an operation at the time of image reading by the first CPU unit 27 and the second CPU unit 32 will be described.
〔画像読み取り時の動作〕
まず、第1のCPU部27が第2のCPU部32に画像読み取り要求を出すと、第2のCPU部32が色空間変換等の画像処理設定を画像処理部28に行う。次いで、第2のCPU部32がスキャナ部11に画像読み取り要求を出すと、スキャナ部11から読み込んだ画像データは画像処理部28で圧縮されてメモリ部35に書き出される。次に、第2のCPU部32が第1のCPU部27に画像読み取り完了を通知すると、第1のCPU部27がDMA41を用いて、画像データをHDD部26に転送・記録する。
[Operation when scanning images]
First, when the first CPU unit 27 issues an image reading request to the second CPU unit 32, the second CPU unit 32 performs image processing settings such as color space conversion in the image processing unit 28. Next, when the second CPU unit 32 issues an image reading request to the scanner unit 11, the image data read from the scanner unit 11 is compressed by the image processing unit 28 and written to the memory unit 35. Next, when the second CPU unit 32 notifies the first CPU unit 27 of the completion of image reading, the first CPU unit 27 uses the DMA 41 to transfer and record image data to the HDD unit 26.
〔画像出力時の動作〕
以下は、第1のCPU部27と第2のCPU部32とによる画像出力時の動作の動作を説明する。
まず、第1のCPU部27がDMA41を用いて、メモリ部35に画像データを転送すると、第1のCPU部27が第2のCPU部32に画像出力要求を出す。次に、第2のCPU部32が色空間変換等の画像処理設定を画像処理部28に行う。次に、第2のCPU部32がプリンタ部13に画像出力要求を出すと、画像処理部28がプリンタ部13の同期信号に応じてメモリ部35からデータを取り出していくと、プリンタ部13から画像データが印刷される。
[Operation when outputting images]
Hereinafter, operations of the first CPU unit 27 and the second CPU unit 32 when outputting an image will be described.
First, when the first CPU unit 27 transfers image data to the memory unit 35 using the DMA 41, the first CPU unit 27 issues an image output request to the second CPU unit 32. Next, the second CPU unit 32 performs image processing settings such as color space conversion in the image processing unit 28. Next, when the second CPU unit 32 issues an image output request to the printer unit 13, the image processing unit 28 extracts data from the memory unit 35 in accordance with the synchronization signal of the printer unit 13. Image data is printed.
次に、MFPコントローラ部12の電源系統について説明する。なお、本実施形態では、消費電力が通常状態よりも低く、起動時間が高速な状態として、メモリにデータを保持するサスペンド方式を適用した場合を示すが、他の方式、例えば、ハイバネーション方式等を用いてもよい。
このように、画像形成装置100は、電源スイッチ部14のオフ操作が検知されると、オフ操作が検知されたときの第1状態を保存する。そして、画像形成装置100は、次に電源スイッチのオン操作が検知されたときに第1状態に復帰可能な第2状態に画像形成装置100の状態を移行させる。従って、本実施形態において、第1状態は通常状態、第2状態はサスペンド状態となっている。また、サスペンド状態における画像形成装置100の消費電力量は、通常状態における画像形成装置100の消費電力量より小さいことは上述した通りである。
Next, the power supply system of the MFP controller unit 12 will be described. In this embodiment, the power consumption is lower than the normal state and the startup time is fast, and a suspend method for holding data in the memory is applied. However, other methods such as a hibernation method are used. It may be used.
As described above, when the off operation of the power switch unit 14 is detected, the image forming apparatus 100 stores the first state when the off operation is detected. Then, the image forming apparatus 100 shifts the state of the image forming apparatus 100 to the second state that can return to the first state when the power switch on operation is detected next. Accordingly, in the present embodiment, the first state is a normal state and the second state is a suspended state. Further, as described above, the power consumption of the image forming apparatus 100 in the suspended state is smaller than the power consumption of the image forming apparatus 100 in the normal state.
電源系Bは、第1のCPU部27、第2のCPU部32、メモリ部35、HDD部26、リセット制御部33などに電源を供給する。なお電源系Bの電源遮断/供給の制御は、電源制御部23から出力される制御信号を介してFET20を制御することで実現する。   The power supply system B supplies power to the first CPU unit 27, the second CPU unit 32, the memory unit 35, the HDD unit 26, the reset control unit 33, and the like. Note that control of power supply cutoff / supply of the power supply system B is realized by controlling the FET 20 via a control signal output from the power supply control unit 23.
電源系Cは、画像処理部28、プリンタ部13、スキャナ部11などに電源を供給する。なお電源系Cの電源遮断/供給の制御は、電源制御部23から出力される制御信号を介してFET37を制御することで実現する。なお、第1のCPU部27、第2のCPU部32はバス36にて接続されている。   The power supply system C supplies power to the image processing unit 28, the printer unit 13, the scanner unit 11, and the like. Note that control of power supply cutoff / supply of the power supply system C is realized by controlling the FET 37 via a control signal output from the power supply control unit 23. The first CPU unit 27 and the second CPU unit 32 are connected by a bus 36.
図3は、本実施形態を示す画像形成装置における省電力レベルの種類を説明する図である。
図3において、45は省電力レベル「0」の省電力状態であり、電源系AがON、電源系BがOFF、電源系CがONの状態である。この状態はアイドル状態であり、プリンタ部やスキャナ部を用いてスキャン動作、プリント動作を行う事が可能な電力状態である。47は省電力レベル「1」の省電力状態であり、電源系AがON、電源系BがON、電源系CがOFFの状態である。
FIG. 3 is a diagram for explaining the types of power saving levels in the image forming apparatus according to the present embodiment.
In FIG. 3, reference numeral 45 denotes a power saving state at a power saving level “0”, where the power supply system A is ON, the power supply system B is OFF, and the power supply system C is ON. This state is an idle state, and is a power state in which a scanning operation and a printing operation can be performed using the printer unit and the scanner unit. Reference numeral 47 denotes a power saving state of a power saving level “1”, in which the power supply system A is ON, the power supply system B is ON, and the power supply system C is OFF.
この省電力状態はプリンタ部13、スキャナ部11に通電を行わないため、スキャンジョブ、プリントジョブ等を実行する事ができない。しかし、MFPコントローラ部12が画像データを生成しない処理、例えばネットワーク処理等を行うことが可能な状態である。48は省電力レベル「2」の省電力状態であり、電源系AがON、電源系BがOFF、電源系CがOFFの状態である。   In this power saving state, since the printer unit 13 and the scanner unit 11 are not energized, a scan job, a print job, or the like cannot be executed. However, the MFP controller unit 12 can perform processing that does not generate image data, such as network processing. Reference numeral 48 denotes a power saving state of a power saving level “2”, in which the power supply system A is ON, the power supply system B is OFF, and the power supply system C is OFF.
この省電力レベル2は、MFPコントローラ部12を制御する第1のCPU部27,第2のCPU部32が全て動作を停止するため、とても少ない電力状態である。しかし、画像形成装置自体はオフ状態ではないため、外部からのネットワーク受信による応答や、ジョブ等の投入時に、本省電力状態を解除(省電力レベル1もしくは、省電力レベル「0」)して外部への応答を行わなければならない。電源系Aにそのための仕組みが入っているため、以下でそれを説明する。   The power saving level 2 is a very low power state because the first CPU unit 27 and the second CPU unit 32 that control the MFP controller unit 12 all stop operating. However, since the image forming apparatus itself is not in the off state, the power saving state is canceled (power saving level 1 or power saving level “0”) when a response is received from an external network reception or when a job is input. Must respond to. Since the power supply system A has a mechanism for that purpose, it will be described below.
この省電力レベル2の省電力状態48は、第1のCPU部27、第2のCPU部32の通電がオフされている状態であり、第1のCPU部27の主記憶メモリであるメモリ部35はセルフリフレッシュモードで値を保持している。この状態はいわゆる一般的にはサスペンド状態と呼ばれる状態であり、レジューム指示が来るまで第1のCPU部27の電源を確実に切る事が可能な状態となる。このサスペンド状態は、電源系A内で、いくつかのサスペンド状態を自ら解除するためのトリガを持っている。   The power saving state 48 at the power saving level 2 is a state in which the power supply to the first CPU unit 27 and the second CPU unit 32 is turned off, and the memory unit that is the main storage memory of the first CPU unit 27 35 holds a value in the self-refresh mode. This state is a so-called suspend state in general, and the first CPU 27 can be reliably turned off until a resume instruction is received. This suspended state has a trigger for releasing several suspended states by itself in the power supply system A.
図2に示す画像形成装置において、サスペンド状態であっても、ネットワーク部24は通電を継続し、外部からネットワークパケットが来た事を検知すると、信号線40を介してネットワーク起床の要求を電源制御部23に通知を行う。同様に、USB部31はPCから印刷ジョブが来る事を検知すると、信号線39を用いてUSB部起床の要求を電源制御部23に通知を行う。
また、操作部15は節電ボタン29の検知部のみを通電させ、節電ボタン29が押下されたことを、節電ボタン起床の要求を信号線38を用いて電源制御部23に通知を行う。
これらの起床条件のいずれかが発生すると、電源制御部23はその条件に基づいて実行される後述する制御によりサスペンドから起床する。
In the image forming apparatus shown in FIG. 2, even when the network unit 24 is in the suspended state, the network unit 24 continues to be energized. A notification is sent to the unit 23. Similarly, when the USB unit 31 detects that a print job is coming from the PC, it uses the signal line 39 to notify the power supply control unit 23 of a request to wake up the USB unit.
Further, the operation unit 15 energizes only the detection unit of the power saving button 29, and notifies the power control unit 23 of the request for waking up the power saving button using the signal line 38 that the power saving button 29 is pressed.
When any one of these wake-up conditions occurs, the power supply control unit 23 wakes up from the suspend by the control that will be described later executed based on the conditions.
その際に、サスペンドから起床する要求要因となった起床条件、つまり、ネットワーク起床、USB部起床、節電ボタン起床、のいずれかを内部レジスタにラッチ保存するようにしている。同時に、起床要因に応じてFET20、FET37のスイッチをONにすることで、電源系Bもしくは、電源系C、もしくはこれら両方の電源が入り、省電力レベルを上げる事が可能である。   At that time, any one of the wake-up conditions, that is, the wake-up condition, that is, the wake-up of the network, the wake-up of the USB unit, and the wake-up of the power saving button is latched and stored in the internal register. At the same time, by turning on the FET 20 and the FET 37 according to the wake-up factor, the power supply system B and / or the power supply system C can be turned on and the power saving level can be increased.
電源制御部23は、電源供給状態を制御してサスペンドから第1のCPU部27を復帰させるが、複数の要因の中で、第1のCPU部27はどうして自分が起きたのかを知る事ができない。そのため、電源制御部23は起床要因が何であったかを保持しておく仕組みが必要となる。そのため、電源制御部23は起床要因レジスタに、起床要因をラッチ保存しておく。第1のCPU部27はレジュームが完了した後に電源制御部23のレジスタをリードすることで、自分がサスペンドからスタンバイ状態に抜けた要因を知る事が可能となる。   The power control unit 23 controls the power supply state to restore the first CPU unit 27 from the suspend, but the first CPU unit 27 can know why it occurred among a plurality of factors. Can not. For this reason, the power supply control unit 23 needs a mechanism for holding what was the cause of the wake-up. Therefore, the power control unit 23 latches and saves the wake-up factor in the wake-up factor register. The first CPU 27 can read the register of the power control unit 23 after the resume is completed, so that it can know the cause of the suspension from the suspend state to the standby state.
図4は、図2に示した画像形成装置の電源供給状態を説明するタイミングチャートである。本例は、サスペンド状態から、節電ボタン29を押下してアイドル状態に遷移し、再度、節電ボタン29押下することでサスペンド状態に戻す際の各デバイスの状態例である。
図4において、省電力レベル「2」に対応する省電力状態48から、省電力レベル「0」の省電力状態45に復帰し、再度省電力レベル「2」の省電力状態48へ戻る場合のフローとなる。
FIG. 4 is a timing chart for explaining a power supply state of the image forming apparatus shown in FIG. This example is a state example of each device when the power saving button 29 is pressed to transition to the idle state from the suspend state and then returned to the suspend state by pressing the power saving button 29 again.
In FIG. 4, when returning from the power saving state 48 corresponding to the power saving level “2” to the power saving state 45 of the power saving level “0” and returning to the power saving state 48 of the power saving level “2” again. It becomes a flow.
タイミング49で、ユーザが操作部15に設けられる節電ボタン29を押下すると、電源制御部23は電源系Bの電源をONにして第1のCPU部27にレジューム依頼を出す。第1のCPU部27はレジューム処理を行いサスペンド状態から解除を行う。同時に電源制御部23は電源系Cの電源をONにする。節電ボタン29はユーザが目前にいるため、スキャナ部11の電源をオンにして、すぐに動作可能な状態とするためである。   When the user presses the power saving button 29 provided on the operation unit 15 at timing 49, the power supply control unit 23 turns on the power supply of the power supply system B and issues a resume request to the first CPU unit 27. The first CPU unit 27 performs the resume process and cancels the suspended state. At the same time, the power supply control unit 23 turns on the power supply of the power supply system C. Since the power saving button 29 is in front of the user, the power of the scanner unit 11 is turned on so that the user can immediately operate.
第2のCPU部32、メモリ部35、DMA41、メモリ部35は電源系Bに連動して電源が入る。メモリ部35は、セルフリフレッシュモードから通常モードへ戻り、第1のCPU部27がアクセス可能な状態となる。第2のCPU部32はリセット制御部33により起動時はリセットとなるように制御されるため、リセット状態が継続する。   The second CPU unit 32, the memory unit 35, the DMA 41, and the memory unit 35 are powered on in conjunction with the power supply system B. The memory unit 35 returns from the self-refresh mode to the normal mode, and the first CPU unit 27 becomes accessible. Since the second CPU unit 32 is controlled by the reset control unit 33 to be reset at the time of activation, the reset state continues.
タイミング50で、第1のCPU部27がレジューム処理を完了すると、DMA41を使用して、第2のCPU部32のブートコード(制御プログラム)を第2のCPU部32のリセットベクタの存在するメモリ部35へ転送を行う。DMA41は第1のCPU部27と並行してメモリ転送を行う事が可能なモジュールであるため、第1のCPU部27はこれと並行して処理を継続する。
タイミング51で第1のCPU部27がサスペンド状態からレジュームを行った復帰要因を電源制御部23から取得する。今回は、節電ボタン29押下(タイミング49)によることを、第1のCPU部27はここで知る事が可能であり、第1のCPU部27は画像形成装置100全てを起こす処理を決定する。
When the first CPU unit 27 completes the resume process at timing 50, the DMA 41 is used to transfer the boot code (control program) of the second CPU unit 32 to the memory in which the reset vector of the second CPU unit 32 exists. Transfer to the unit 35. Since the DMA 41 is a module capable of performing memory transfer in parallel with the first CPU unit 27, the first CPU unit 27 continues processing in parallel with this.
The recovery factor from which the first CPU unit 27 resumed from the suspended state at timing 51 is acquired from the power supply control unit 23. This time, the first CPU unit 27 can know that the power saving button 29 has been pressed (timing 49), and the first CPU unit 27 determines a process for causing the entire image forming apparatus 100 to wake up.
プリンタ部13およびスキャナ部11を利用するには、第2のCPU部32を動作させる必要があるため、第2のCPU部32を起動させるが、タイミング52で、先に転送した第2のCPU部32のファームウエアの転送が完了したのを所定時間待ち合わせる。その後、タイミング53で第1のCPU部27はリセット制御部33に対して、経路34を用いて第2のCPU部32のリセット解除要求を出す。リセット制御部33は第1のCPU部27の要求に応じて第2のCPU部32のリセット信号を解除(開示)する。   In order to use the printer unit 13 and the scanner unit 11, it is necessary to operate the second CPU unit 32, so the second CPU unit 32 is activated, but at the timing 52, the second CPU transferred earlier. It waits for a predetermined time until the transfer of the firmware of the unit 32 is completed. Thereafter, at timing 53, the first CPU unit 27 issues a reset release request for the second CPU unit 32 to the reset control unit 33 using the path 34. The reset control unit 33 cancels (discloses) the reset signal of the second CPU unit 32 in response to a request from the first CPU unit 27.
第2のCPU部32のリセットが解除されると、第2のCPU部32が起動し画像処理部28、プリンタ部13、スキャナ部11と接続が完了して使用可能な状態となる。これと並行して第1のCPU部27は操作部15の表示54を行うことでアイドル状態へと遷移する。この状態は操作部15が使用可能で、全てのジョブが実行可能な状態となる。   When the reset of the second CPU unit 32 is released, the second CPU unit 32 is activated, and the connection with the image processing unit 28, the printer unit 13, and the scanner unit 11 is completed and the device is ready for use. In parallel with this, the first CPU section 27 makes a transition to the idle state by displaying 54 on the operation section 15. In this state, the operation unit 15 can be used, and all jobs can be executed.
次にこの状態からサスペンド状態になるまでの説明を行う。
タイミング55で、ユーザが画像形成装置の節電ボタン29を押下すると、電源制御部23経由で第1のCPU部27が節電要求を受け取る。56で第1のCPU部27は第2のCPU部32に対して終了処理を依頼する。第2のCPU部32が終了処理を行っている間、第1のCPU部27は並行で終了処理を行い、第2のCPU部32の終了処理を待ち合わせてからサスペンド処理を実行する。サスペンド完了を電源制御部23に通知すると、電源制御部23が電源系Bと電源系Cの電源をオフすることで画像形成装置は省電力状態に対応するサスペンド状態に遷移する。
Next, description will be made from this state to the suspended state.
When the user presses the power saving button 29 of the image forming apparatus at timing 55, the first CPU unit 27 receives a power saving request via the power control unit 23. In 56, the first CPU unit 27 requests the second CPU unit 32 to finish the process. While the second CPU unit 32 is performing the termination process, the first CPU unit 27 performs the termination process in parallel, and waits for the termination process of the second CPU unit 32 before executing the suspend process. When the power supply control unit 23 is notified of the completion of the suspend, the power supply control unit 23 turns off the power supply of the power supply system B and the power supply system C, so that the image forming apparatus transitions to a suspend state corresponding to the power saving state.
ここで、画像形成装置100を制御する第1のCPU部27及び第2のCPU部32をオフする、省電力レベルが「2」の省電力状態48のような深い省電力レベルを用いる場合がある。この場合、深い省電力レベルの状態から復帰する際に、オフされているハードウエアに対する初期化処理が必要である。また、その深い省電力レベルの状態に入る場合に、オンされているハードウエアに対する終了処理が必要となる。この場合は、復帰処理、終了処理共に、順次処理を行わなければならないため、どんなにチューニングを行ったとしても、かならず数秒の時間がかかってしまう。   Here, there is a case where a deep power saving level such as a power saving state 48 in which the power saving level is “2” is used to turn off the first CPU unit 27 and the second CPU unit 32 that control the image forming apparatus 100. is there. In this case, when returning from the deep power saving level state, initialization processing for the hardware that is turned off is required. Further, when entering the state of the deep power saving level, it is necessary to finish the turned-on hardware. In this case, both the return process and the end process must be performed sequentially, so it takes a few seconds no matter how much tuning is performed.
例えば、ネットワーク部24では処理しきれないが、第1のCPU部27だけが動作すれば処理できるような、インテリジェントな応答を要するパケット、例えばSNMPプロトコル等による高度な問い合わせなどが発生する。このよう状態が発生した時に、パケット処理に必要なCPUだけをレジューム処理することで、できるだけ短い時間でサスペンド状態に戻れるための方法を提示する。つまり、省電力レベル「1」の省電力状態47を用いて、省電力レベル「2」から、省電力レベル「1」でネットワーク処理を行い、短い時間で省電力レベル「2」に戻る。また、省電力レベル「2」から、省電力レベル「1」でネットワーク処理を行い、処理内容に応じて、省電力レベル「0」に移行する。以下、省電力状態の推移について説明する。   For example, a packet that requires an intelligent response, such as an advanced inquiry using the SNMP protocol, which cannot be processed by the network unit 24 but can be processed only by the first CPU unit 27, is generated. When such a situation occurs, a method for returning to the suspended state in the shortest possible time by resuming only the CPU necessary for packet processing is presented. That is, using the power saving state 47 of the power saving level “1”, network processing is performed from the power saving level “2” to the power saving level “1”, and the power saving level “2” is returned in a short time. Further, network processing is performed from the power saving level “2” to the power saving level “1”, and the processing shifts to the power saving level “0” according to the processing content. Hereinafter, the transition of the power saving state will be described.
図4は、図2に示した画像形成装置の電源状態を説明するタイミングチャートである。 図5は、本実施形態を示す画像形成装置の制御方法を説明するフローチャートである。本例は、省電力レベル「2」から、省電力レベル「1」でネットワーク処理を行い、処理内容に応じて、省電力レベル「0」に移行する処理例である。本例は、省電力レベルが「2」から「1」に推移する状態でネットワーク処理を行い、短い時間で省電力レベルを「2」に戻す処理例である。なお、(a)は、メイン処理に対応し、(b)は、(a)のS67の詳細処理に対応する。各ステップは、第1のCPU部27がメモリ部35から読み出す制御プログラムを実行することで実現される。また、第2のCPU部32による処理は、図5の(b)において、メモリ部35から読み出す制御プログラムを実行することで実現される。   FIG. 4 is a timing chart for explaining the power supply state of the image forming apparatus shown in FIG. FIG. 5 is a flowchart illustrating a method for controlling the image forming apparatus according to the present exemplary embodiment. In this example, the network processing is performed from the power saving level “2” to the power saving level “1”, and the processing shifts to the power saving level “0” according to the processing content. In this example, network processing is performed in a state where the power saving level changes from “2” to “1”, and the power saving level is returned to “2” in a short time. (A) corresponds to the main process, and (b) corresponds to the detailed process of S67 of (a). Each step is realized by the first CPU unit 27 executing a control program read from the memory unit 35. Further, the processing by the second CPU section 32 is realized by executing a control program read from the memory section 35 in FIG.
図6において、タイミング57において、ネットワーク受信前の省電力状態48は省電力レベルが「2」である。
ネットワーク受信するタイミング57に入ると、信号線40を介して電源制御部23に通知される。電源制御部23はネットワーク受信による起床を決定し、電源系Bの電源をONにして、第1のCPU部27にレジューム要求を出す。
In FIG. 6, at the timing 57, the power saving state 48 before the network reception has the power saving level “2”.
When the network reception timing 57 is entered, the power supply control unit 23 is notified via the signal line 40. The power supply control unit 23 determines a wake-up by network reception, turns on the power supply of the power supply system B, and issues a resume request to the first CPU unit 27.
S58で、第1のCPU部27は、サスペンド復帰判定のループから抜ける。なお、本例では、説明上ループによるウエイトしているが、実際には、第1のCPU部27はオフであるため、電源投入後リセットが解除され自発的にブートを行い、その後、電源制御部23を参照する事でサスペンドによる起床であることを決定する。
S59で、第1のCPU部27は、レジューム処理完了後、通常動作を行えるようになるが、すぐに、S60にて第2のCPU部32のプログラムをメモリ部35へDMA41転送を要求する。
In S58, the first CPU unit 27 exits the suspend return determination loop. In this example, the process waits due to a loop. However, since the first CPU unit 27 is actually off, the reset is released after the power is turned on, and the boot is performed spontaneously. By referring to the unit 23, it is determined that the user wakes up by suspending.
In S59, the first CPU unit 27 can perform a normal operation after completing the resume process, but immediately requests the DMA 41 transfer of the program in the second CPU unit 32 to the memory unit 35 in S60.
第2のCPU部32のプログラムを置く場所は、HDD部26でも、メモリ部35でも構わない。メモリ部35は電源系Bにあるため、値を保持することが可能であるため、あらかじめメモリ部35に第2のCPU部32のプログラムを置いておく事により、ストレージ装置の起動を待つ事なくDMA転送61を掛ける事が可能となる。この要求はDMA41が第1のCPU部27と並行に動作する。   The place where the program of the second CPU part 32 is placed may be the HDD part 26 or the memory part 35. Since the memory unit 35 is in the power supply system B, it is possible to hold the value. Therefore, by placing the program for the second CPU unit 32 in the memory unit 35 in advance, it is possible to wait for the storage apparatus to start up. The DMA transfer 61 can be applied. For this request, the DMA 41 operates in parallel with the first CPU unit 27.
S62で、第1のCPU部27は、電源制御部23にラッチ保存された起床要因レジスタをリードして、サスペンドから抜けた起床要因を取得する。その結果、図2に示したネットワーク起床40という事がわかり、ハード構成よりネットワーク部24の要求による復帰である事が判るため、S63の判断はYesとなる。   In S62, the first CPU unit 27 reads the wake-up factor register latched and stored in the power supply control unit 23, and acquires the wake-up factor that has left the suspend state. As a result, the network wake-up 40 shown in FIG. 2 is recognized, and the hardware configuration indicates that the network unit 24 is returned by a request. Therefore, the determination in S63 is Yes.
次に、S64にて、第1のCPU部27は、受信パケットの解析処理を行う。起床要因の種類がおおよそネットワークの場合はプロトコルに応じてパケットがソケットまで配信され、ソケットを受信したプログラムがそのパケットの内容(パターン)に応じて処理を行う。例えば、現在のエラー状態の問い合わせであったり、ジョブを投入可否の問い合わせであったり、さまざまな内容となる。   Next, in S64, the first CPU unit 27 performs an analysis process on the received packet. When the type of wake-up factor is approximately a network, the packet is distributed to the socket according to the protocol, and the program that has received the socket performs processing according to the content (pattern) of the packet. For example, there are various contents such as an inquiry about the current error state or an inquiry about whether or not a job can be submitted.
S65では、第1のCPU部27は、受信パケットがジョブか否かを判断する。ここでいうジョブとは、電源系Cを起床させる必要があるか否かであり、プリンタ部13、スキャナ部11、画像処理部28を使用するか否かを判断する。ここで、プリンタ部13を使用するものとしては、印刷要求、画像処理部28を使用するものとしては、画像を変換してサーバにネットワーク送信する等のジョブが該当する。なお、現説明においてはジョブではないため、Noとなり、S66で受信パケットの終了の完了を待つ。   In S65, the first CPU unit 27 determines whether or not the received packet is a job. Here, the job is whether or not the power supply system C needs to be woken up, and determines whether or not the printer unit 13, the scanner unit 11, and the image processing unit 28 are used. Here, the printer unit 13 uses a print request, and the image processing unit 28 uses a job such as converting an image and transmitting it to a server. Since it is not a job in the present description, it is No, and the completion of the end of the received packet is awaited in S66.
このパケット解析処理中、DMA41によるDMA転送61は完了しているが、第1のCPU部27がパケットを解析した結果、ジョブではないため第2のCPU部32を起床させる必要が無い。従って、第2のCPU部32はリセットのままである。この状態のまま、第1のCPU部27は、図5の(b)に示すS68以降のサスペンド処理を行う(S67)。   During this packet analysis process, the DMA transfer 61 by the DMA 41 is completed. However, as a result of analyzing the packet by the first CPU unit 27, it is not a job, so there is no need to wake up the second CPU unit 32. Therefore, the second CPU unit 32 remains reset. In this state, the first CPU unit 27 performs the suspend process after S68 shown in FIG. 5B (S67).
図5の(b)に示すS68において、第1のCPU部27は、S69で第2のCPU部32のリセット状態を確認する。現在の説明ではネットワークの非ジョブのパケット処理であったため第2のCPU部32のリセットを解除していない。従って、本S69の判断で、第1のCPU部27はNoと判断して、S70へ進む。S70で、第1のCPU部27はサスペンド処理を実行する。サスペンド処理は周辺ハードウエアの終了処理を行い、S71で、第1のCPU部27は、電源制御部23へサスペンド完了を通知して、図5の(b)に示す処理を終了する。
電源制御部23では、S73で第1のCPU部27の終了通知を得たため、電源系BをOFFにして電源系Aだけが電源が入った状態、つまり、省電力レベル2への移行が完了する。
In S68 shown in FIG. 5B, the first CPU unit 27 confirms the reset state of the second CPU unit 32 in S69. In the present description, since the non-job packet processing is performed on the network, the reset of the second CPU unit 32 is not released. Accordingly, the first CPU unit 27 determines No in the determination of S69 and proceeds to S70. In S70, the first CPU unit 27 executes the suspend process. In the suspend process, peripheral hardware end processing is performed, and in S71, the first CPU unit 27 notifies the power supply control unit 23 of the completion of suspend, and ends the process shown in FIG.
In the power supply control unit 23, since the end notification of the first CPU unit 27 is obtained in S73, the power supply system B is turned off and only the power supply system A is turned on, that is, the transition to the power saving level 2 is completed. To do.
この時の第2のCPU部32は、電源系Bの電源投入と共に電源がオンされ、メモリ部35に対して制御プログラムが転送されるが、リセット制御部33からリセット解除がなされぬまま、電源系Bのオフと共に電源が落ちる事になる。メモリ部35は電源系Bにあるため、転送されたプログラム自体も消える事になる。   At this time, the second CPU unit 32 is turned on when the power supply system B is turned on, and the control program is transferred to the memory unit 35. However, the reset control unit 33 does not release the reset, When the system B is turned off, the power is turned off. Since the memory unit 35 is in the power supply system B, the transferred program itself is also erased.
図4では節電ボタン29における省電力制御について説明したが、その時には第2のCPU部32を起動させていた。節電キーはユーザが画像形成装置100の前に来て、操作を開始しているため、画像形成に必要な電源系Cをできるだけ速く起動するように制御している。これに対し、図6に示した省電力レベル「2」の時にネットワークからパケットを受信しただけの動作の場合は、電源系Cを起床させずに、省電力レベル「1」の状態で、さらに、第2のCPU部32を起動させないように制御する。これにより、第2のCPU部32の起動処理、終了処理を行わなくても良いため、素早く省電力レベル「2」に対応する省電力状態48に戻す事が可能となる。   In FIG. 4, the power saving control in the power saving button 29 has been described. At that time, the second CPU unit 32 is activated. Since the user has come to the front of the image forming apparatus 100 and started the operation, the power saving key is controlled so that the power supply system C necessary for image formation is activated as quickly as possible. On the other hand, in the case of the operation of only receiving a packet from the network at the power saving level “2” shown in FIG. 6, the power supply system C is not woken up and the power saving level is “1”. The second CPU unit 32 is controlled not to be activated. Thereby, since it is not necessary to perform the start process and the end process of the second CPU section 32, it is possible to quickly return to the power saving state 48 corresponding to the power saving level “2”.
〔第2の省電力制御〕
次に、図5に示すフローチャートと、図7に示すタイミングチャートを参照して、ネットワークからジョブが来た時の動作について説明する。
省電力レベル「2」の省電力状態48でパケット受信を行い、受信パケットがジョブか否かを判断する所までは、図6における説明と同一であるため説明を省略する。
図5に示すS65にて、第1のCPU部27が受信パケットがジョブであると判断(Yes)した場合、本実施形態ではS72へ進む。
S72において、第1のCPU部27は、電源制御部23へ、電源系CをONさせる指示を行う。これを受けて、電源制御部23は、電源系Cの電源をONにし、電力レベル「1」から電力レベル「0」となる。
次に、S73では、第2のCPU部32に対するDMA転送が完了しているか判断し(図7ではすでに完了)、S74で、第1のCPU部27はリセット制御部33を用いて第2のCPU部32のリセットを解除する。
[Second power saving control]
Next, the operation when a job comes from the network will be described with reference to the flowchart shown in FIG. 5 and the timing chart shown in FIG.
Since the packet reception is performed in the power saving state 48 of the power saving level “2” and whether the received packet is a job or not is the same as the description in FIG.
In S65 shown in FIG. 5, when the first CPU unit 27 determines that the received packet is a job (Yes), the process proceeds to S72 in the present embodiment.
In S <b> 72, the first CPU unit 27 instructs the power supply control unit 23 to turn on the power supply system C. In response to this, the power supply control unit 23 turns on the power supply of the power supply system C and changes from the power level “1” to the power level “0”.
Next, in S73, it is determined whether or not the DMA transfer to the second CPU unit 32 has been completed (already completed in FIG. 7). In S74, the first CPU unit 27 uses the reset control unit 33 to perform the second transfer. The reset of the CPU unit 32 is released.
このようにジョブが有る事がわかり、省電力レベル「1」から省電力レベル「0」の省電力状態45に移行する時点から、DMA41を起動した場合、DMAの転送時間分だけ時間がかかってしまう。本実施形態では、パケットの処理と並行して第2のCPU部32のプログラムをロードしている。このため、省電力レベル「1」から省電力レベル「0」に移行すると決定してから、念の為DMA転送が完了していることを確認して、リセットを解除するだけで高速に省電力レベル「0」に移行することが可能となる。
第2のCPU部32のリセットが解除されると、S75で、第2のCPU部32は起動処理を行い、画像処理部28、プリンタ部13、スキャナ部11の初期化を行う。そして、S76で、第1のCPU部27は、第2のCPU部32の初期化処理の完了を待ってジョブを実行して、本処理を終了する。
Thus, it can be seen that there is a job, and when the DMA 41 is started from the time when the power saving level “1” is shifted to the power saving state 45 of the power saving level “0”, it takes time corresponding to the DMA transfer time. End up. In the present embodiment, the program of the second CPU unit 32 is loaded in parallel with packet processing. For this reason, after deciding to shift from the power saving level “1” to the power saving level “0”, it is confirmed that the DMA transfer has been completed just in case and the power saving can be achieved at high speed just by releasing the reset. It becomes possible to shift to level “0”.
When the reset of the second CPU unit 32 is cancelled, in S75, the second CPU unit 32 performs a startup process and initializes the image processing unit 28, the printer unit 13, and the scanner unit 11. In step S76, the first CPU unit 27 waits for the initialization process of the second CPU unit 32 to be completed, executes the job, and ends the process.
なお、S77、S78は、S69の第2のCPU部32が動作している場合に通るルートだが、第2のCPU部32が動作中の場合は、S77,S78に対応する終了処理を行う必要がある。なお、上述した第1の省電力制御では高速にサスペンドするために第2のCPU部32のリセットを解除しなかったためにこのルートを通らなかったが、本実施形態では後述するようにS77,S78が実行される。以下、その省電力制御について説明する。   Note that S77 and S78 are routes that pass when the second CPU unit 32 of S69 is operating, but when the second CPU unit 32 is operating, it is necessary to perform end processing corresponding to S77 and S78. There is. In the first power saving control described above, since the reset of the second CPU unit 32 was not canceled in order to suspend at high speed, this route was not passed. However, in this embodiment, as described later, S77 and S78. Is executed. Hereinafter, the power saving control will be described.
図4に示すアイドル状態からタイミング55で、ユーザが節電ボタン29を押下した場合、タイミング56で、すなわち、S69で、第1のCPU部27は、第2のCPU部32の動作判定を実行する。このアイドル状態では、第2のCPU部32が動作しているため、S77へ処理が移り、タイミング56で、第1のCPU部27は第2のCPU部32に終了処理を依頼する。その後、第1のCPU部27は終了処理を行い、S78にて第2のCPU部32の終了完了待ちを行う。図4中、第2のCPU部32のアクノリッジ信号Ackが来てから、S70で第1のCPU部27のサスペンド処理を実行する。
以上のように、第1のCPU部27が省電力状態48で発生する起床条件の種類を判断して、第1のCPU部27と第2のCPU部32のレジューム処理を切り換えることができる。
これにより、例えば省電力レベル「2」から起床要因によって、省電力レベル「0」に復帰するケースに省電力レベル1に復帰して、第2のCPU部32を起動させて、省電力レベル「0」へ素早く復帰させることが可能となった。同様に、省電力レベル1に復帰して、第2のCPU部32を起動させずに、省電力レベル2へ素早く戻るケースに、省電力レベル1に復帰して、第2のCPU部32を起動させて、省電力レベル「0」へ素早く復帰させることが可能となった。
本実施形態によれば、第1のCPU部が第2の電力状態(サスペンドモード)から復帰後、再度サスペンドモードに入るケースにおいて、起動させなかった第2のCPU部32の終了処理を省く事が可能となり、高速にサスペンドモードに戻る事が可能となる。
When the user presses the power saving button 29 at the timing 55 from the idle state shown in FIG. 4, at the timing 56, that is, at S <b> 69, the first CPU unit 27 performs the operation determination of the second CPU unit 32. . In this idle state, since the second CPU unit 32 is operating, the process proceeds to S77, and at timing 56, the first CPU unit 27 requests the second CPU unit 32 to finish the process. Thereafter, the first CPU unit 27 performs a termination process, and waits for the completion of the termination of the second CPU unit 32 in S78. In FIG. 4, after the acknowledge signal Ack of the second CPU section 32 is received, the suspend process of the first CPU section 27 is executed in S70.
As described above, it is possible to switch the resume processing of the first CPU unit 27 and the second CPU unit 32 by determining the type of the wake-up condition that occurs in the power saving state 48 by the first CPU unit 27.
As a result, for example, in the case of returning from the power saving level “2” to the power saving level “0” due to a wake-up factor, the power saving level 1 is restored, the second CPU unit 32 is activated, and the power saving level “ It became possible to return to "0" quickly. Similarly, in the case of returning to the power saving level 1 without returning to the power saving level 1 and quickly returning to the power saving level 2 without activating the second CPU section 32, the second CPU section 32 is changed to the power saving level 1. It can be activated and quickly returned to the power saving level “0”.
According to the present embodiment, in the case where the first CPU unit returns from the second power state (suspend mode) and then enters the suspend mode again, the termination process of the second CPU unit 32 that has not been activated is omitted. It becomes possible to return to the suspend mode at high speed.
本発明の各工程は、ネットワーク又は各種記憶媒体を介して取得したソフトウエア(プログラム)をパソコン(コンピュータ)等の処理装置(CPU、プロセッサ)にて実行することでも実現できる。   Each process of the present invention can also be realized by executing software (program) acquired via a network or various storage media by a processing device (CPU, processor) such as a personal computer (computer).
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形(各実施形態の有機的な組合せを含む)が可能であり、それらを本発明の範囲から除外するものではない。   The present invention is not limited to the above embodiment, and various modifications (including organic combinations of the embodiments) are possible based on the spirit of the present invention, and these are excluded from the scope of the present invention. is not.
10 電源部
12 MFPコントローラ部
14 電源スイッチ部
15 操作部
DESCRIPTION OF SYMBOLS 10 Power supply part 12 MFP controller part 14 Power switch part 15 Operation part

Claims (6)

  1. 情報処理装置であって、
    第1プロセッサと、
    前記第1プロセッサによってリセットが解除されることによって動作を開始する第2プロセッサと、
    前記第1プロセッサおよび前記第2プロセッサへの電力供給を制御する電源制御手段と、を備え、
    前記電源制御手段は、前記第1プロセッサおよび前記第2プロセッサへの電力供給が停止される省電力状態から前記第1プロセッサおよび前記第2プロセッサへ電力が供給されるスタンバイ状態に移行させる複数の復帰要因を検知すると共に、当該検知した復帰要因を保持し、
    前記電源制御手段は、前記復帰要因を検知した場合に、前記第1プロセッサおよび前記第2プロセッサに電力が供給されるよう指示し、
    前記電力が供給された前記第1プロセッサは、前記電源制御手段に保持された前記復帰要因を取得し、当該取得した前記復帰要因に応じて、前記第2プロセッサのリセットを開示するか否かを決定する、ことを特徴とする情報処理装置。
    An information processing apparatus,
    A first processor;
    A second processor that starts operation when reset is released by the first processor;
    Power control means for controlling power supply to the first processor and the second processor,
    The power control means is configured to perform a plurality of restorations for shifting from a power saving state in which power supply to the first processor and the second processor is stopped to a standby state in which power is supplied to the first processor and the second processor. Detect the cause and hold the detected return factor,
    The power control means instructs to supply power to the first processor and the second processor when the return factor is detected;
    The first processor to which the power is supplied acquires the return factor held in the power supply control unit, and determines whether or not to disclose the reset of the second processor according to the acquired return factor. An information processing apparatus characterized by determining.
  2. 外部装置から送信されるパケットを受信する受信手段をさらに備え、
    前記復帰要因が、前記受信手段が第1パターンのパケットを受信したことである場合には、前記第1プロセッサは、前記第2プロセッサのリセットを解除せず、
    前記復帰要因が、前記受信手段が第2パターンのパケットを受信したことである場合には、前記第1プロセッサは、前記第2プロセッサのリセットを解除する、ことを特徴とする請求項1に記載の情報処理装置。
    A receiving means for receiving a packet transmitted from an external device;
    If the return factor is that the receiving means has received a first pattern packet, the first processor does not release the reset of the second processor,
    The said 1st processor cancels | releases the reset of the said 2nd processor, when the said return factor is that the receiving means received the packet of the 2nd pattern, The said 2nd processor is characterized by the above-mentioned. Information processing device.
  3. 前記第1プロセッサが前記第1パターンのパケットを所定時間で処理できない場合には、前記第2プロセッサのリセットを解除する、ことを特徴とする請求項2に記載の情報処理装置。   The information processing apparatus according to claim 2, wherein when the first processor cannot process the packet of the first pattern within a predetermined time, the reset of the second processor is released.
  4. リセットが解除された前記第2プロセッサは、前記第2パターンのパケットを処理する、ことを特徴とする請求項2又は3に記載の情報処理装置。   The information processing apparatus according to claim 2, wherein the second processor whose reset is released processes the packet of the second pattern.
  5. 前記第1プロセッサは、前記第2プロセッサのリセットを開示するか決定する前に、前記第2プロセッサの制御プログラムをメモリ部にロードする、ことを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。   The said 1st processor loads the control program of a said 2nd processor to a memory part, before deciding whether to disclose the reset of the said 2nd processor, The any one of Claim 1 thru | or 4 characterized by the above-mentioned. The information processing apparatus described in 1.
  6. 第1プロセッサと、前記第1プロセッサによってリセットが解除されることによって動作を開始する第2プロセッサとを備える情報処理装置の制御方法であって、
    前記第1プロセッサおよび前記第2プロセッサへの電力供給を制御する電源制御工程と、を備え、
    前記電源制御工程は、前記第1プロセッサおよび前記第2プロセッサへの電力供給が停止される省電力状態から前記第1プロセッサおよび前記第2プロセッサへ電力が供給されるスタンバイ状態に移行させる複数の復帰要因を検知すると共に、当該検知した復帰要因を保持し、
    前記電源制御工程は、前記復帰要因を検知した場合に、前記第1プロセッサおよび前記第2プロセッサに電力が供給されるよう指示し、
    前記電力が供給された前記第1プロセッサは、前記電源制御工程に保持された前記復帰要因を取得し、当該取得した前記復帰要因に応じて、前記第2プロセッサのリセットを開示するか否かを決定する、ことを特徴とする情報処理装置の制御方法。
    A control method of an information processing apparatus comprising: a first processor; and a second processor that starts an operation when a reset is released by the first processor,
    A power control step for controlling power supply to the first processor and the second processor,
    The power control step includes a plurality of restorations for shifting from a power saving state in which power supply to the first processor and the second processor is stopped to a standby state in which power is supplied to the first processor and the second processor. Detect the cause and hold the detected return factor,
    The power control step instructs the first processor and the second processor to supply power when the return factor is detected;
    The first processor to which the power is supplied acquires the return factor held in the power control step, and determines whether to disclose the reset of the second processor according to the acquired return factor. A method for controlling an information processing apparatus, characterized by: determining.
JP2014022029A 2014-02-07 2014-02-07 Information processor and control method for information processor Pending JP2015148978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014022029A JP2015148978A (en) 2014-02-07 2014-02-07 Information processor and control method for information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014022029A JP2015148978A (en) 2014-02-07 2014-02-07 Information processor and control method for information processor

Publications (1)

Publication Number Publication Date
JP2015148978A true JP2015148978A (en) 2015-08-20

Family

ID=53892279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014022029A Pending JP2015148978A (en) 2014-02-07 2014-02-07 Information processor and control method for information processor

Country Status (1)

Country Link
JP (1) JP2015148978A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018144331A (en) * 2017-03-03 2018-09-20 キヤノン株式会社 Information processing device, method for controlling information processing device, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018144331A (en) * 2017-03-03 2018-09-20 キヤノン株式会社 Information processing device, method for controlling information processing device, and program

Similar Documents

Publication Publication Date Title
JP6029350B2 (en) Information processing apparatus, information processing apparatus control method, and program
US10165143B2 (en) Information processing apparatus and method of controlling launch thereof
JP6061495B2 (en) Image forming apparatus, image forming apparatus control method, and program
JP5885390B2 (en) Image forming apparatus, image forming apparatus control method and program
JP2017209869A (en) Information processing apparatus that determines level of electric power saving of processor according to return time reported from device connected to processor and electric power saving method for processor
JP5793011B2 (en) Printing apparatus, control method thereof, program, and storage medium
US8977875B2 (en) Power supplying control apparatus, management control apparatus, image processing apparatus, and computer readable storage medium
JP2017177573A (en) Information processing device provided with pci (peripheral component interconnect) device with connecting to pci bus and method for controlling information processing device
KR102268872B1 (en) Storage system, method of controlling same, information processing apparatus, and storage medium
JP5780769B2 (en) Data processing apparatus, control method and program thereof, and storage medium
JP6210753B2 (en) Information processing device
JP2015148978A (en) Information processor and control method for information processor
JP6108710B2 (en) Information processing apparatus, information processing apparatus control method, and program
JP2014026373A (en) Information processing device, control method for information processing device, and program
JP2012155534A (en) Electronic device, and method and program of the same
JP4870098B2 (en) Electronic device and control method of electronic device
JP6702790B2 (en) Information processing apparatus having network interface having proxy response function
JP2010111105A (en) Image forming apparatus, method for controlling image forming apparatus, program and computer-readable recording medium
JP6768425B2 (en) Information processing equipment, its control method, and programs
JP6338645B2 (en) Printing apparatus and printing apparatus control method
JP6398666B2 (en) Function control apparatus, information processing apparatus, image processing apparatus, and communication establishment method
JP2017078957A (en) Information processing apparatus, control method of information processing apparatus, and program
JP6238698B2 (en) Image forming apparatus, image forming apparatus control method, recording medium, and program
JP2017059051A (en) Information processing device and control method thereof, and program
JP2015180527A (en) Information processing apparatus, information processing apparatus control method, and program