JP5840586B2 - Power saving system and image forming apparatus - Google Patents

Power saving system and image forming apparatus Download PDF

Info

Publication number
JP5840586B2
JP5840586B2 JP2012211882A JP2012211882A JP5840586B2 JP 5840586 B2 JP5840586 B2 JP 5840586B2 JP 2012211882 A JP2012211882 A JP 2012211882A JP 2012211882 A JP2012211882 A JP 2012211882A JP 5840586 B2 JP5840586 B2 JP 5840586B2
Authority
JP
Japan
Prior art keywords
program
update
power saving
boot
saving system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012211882A
Other languages
Japanese (ja)
Other versions
JP2014067215A (en
Inventor
健一朗 新田
健一朗 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2012211882A priority Critical patent/JP5840586B2/en
Publication of JP2014067215A publication Critical patent/JP2014067215A/en
Application granted granted Critical
Publication of JP5840586B2 publication Critical patent/JP5840586B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Stored Programmes (AREA)
  • Facsimiles In General (AREA)

Description

本発明は、ブートプログラムを更新可能とする省電力システム及び画像形成装置に関する。   The present invention relates to a power saving system and an image forming apparatus that can update a boot program.

近年のデジタル複合機等の画像形成装置においては、省電力モードを備えることが多くなっている。このような画像形成装置は、その動作制御のために、画像処理を主に行うメインシステムの他、省電力モードでも動作を続ける省電力システムを備えている。   In recent years, image forming apparatuses such as digital multifunction peripherals are often provided with a power saving mode. In order to control the operation of such an image forming apparatus, the image forming apparatus includes a main system that mainly performs image processing and a power saving system that continues to operate even in a power saving mode.

省電力システムは、制御部としてのＣＰＵ、ＲＯＭ、ＲＡＭ等を備えて構成され、例えば省電力モード中の処理や通常モードへの復帰等の省電力モードの動作制御を行うようになっている。   The power saving system includes a CPU, ROM, RAM, and the like as a control unit, and performs operation control in the power saving mode such as processing in the power saving mode and return to the normal mode.

具体的には、省電力システムは、画像形成装置の電源投入によってＲＯＭ内等のブートプログラムが実行され、さらにＯＳ（Operating System）や他のプログラムを実行することで省電力モード時に動作制御を可能とする。   Specifically, in the power saving system, the boot program in the ROM and the like is executed when the image forming apparatus is turned on, and further, the operation can be controlled in the power saving mode by executing the OS (Operating System) and other programs. And

この省電力システムでは、仕様変更等に応じてブートプログラムの更新が必要になることもあるが、その更新には、専用の書き込み装置を用いる必要があった。   In this power saving system, it may be necessary to update the boot program in accordance with a specification change or the like, but it is necessary to use a dedicated writing device for the update.

これに対し、例えば特許文献１のように、メインシステム側から省電力システムのブートプログラムを更新するものがある。   On the other hand, as disclosed in Patent Document 1, for example, there is one that updates the boot program of the power saving system from the main system side.

しかし、上記技術では、省電力システムのリセット中にブートプログラムを更新する必要があり、処理が煩雑になるという問題があった。   However, the above technique has a problem that the boot program needs to be updated during the reset of the power saving system, and the processing becomes complicated.

特開２００７−２８６８５９号公報JP 2007-286859 A

発明が解決しようとする課題は、省電力システムのブートプログラムを更新する場合に処理が煩雑になる点である。   The problem to be solved by the invention is that the processing becomes complicated when the boot program of the power saving system is updated.

本発明は、省電力システムのブートプログラムを簡易に更新するために、ブートプログラムを実行しメインシステムから転送された動作プログラムによる動作制御を可能とする画像形成装置の省電力システムであって、前記ブートプログラムを保持するブート保持部と、前記メインシステムから転送された前記動作プログラム又は前記ブートプログラムの更新プログラム及びその識別情報を受信して保持するデータ保持部と、前記データ保持部内に前記識別情報がある場合に前記更新プログラムによるブートプログラムの更新を行い、前記識別情報がない場合に前記動作プログラムを実行する制御部とを備えたことを最も主要な特徴とする。   The present invention is a power saving system for an image forming apparatus that enables operation control by an operation program executed from a main system by executing the boot program in order to easily update the boot program of the power saving system, A boot holding unit that holds a boot program; a data holding unit that receives and holds the operation program transferred from the main system or the update program of the boot program and identification information thereof; and the identification information in the data holding unit And a control unit that updates the boot program by the update program when there is a program and executes the operation program when there is no identification information.

本発明によれば、ブートプログラムの更新処理と動作プログラムの実行処理とを大部分で共有化しながら識別情報の有無に応じて択一的に行わせることができる。このため、ブートプログラムを簡易に更新することができる。   According to the present invention, it is possible to selectively perform the boot program update process and the operation program execution process in accordance with the presence or absence of identification information while sharing the majority. For this reason, the boot program can be easily updated.

省電力システムを有する画像形成装置の構成を示す要部ブロック図である（実施例１）。1 is a block diagram of a main part illustrating a configuration of an image forming apparatus having a power saving system (Example 1); 図１の画像形成装置のＣＰＵの機能ブロック図である（実施例１）。FIG. 2 is a functional block diagram of a CPU of the image forming apparatus in FIG. 1 (Example 1). 図１の画像形成装置によるブートプログラムの更新処理を示すフローチャートである（実施例１）。3 is a flowchart illustrating a boot program update process by the image forming apparatus in FIG. 1 (first embodiment). 図１の画像形成装置によるブートプログラムの更新処理を示すシーケンス図である（実施例１）。FIG. 7 is a sequence diagram illustrating boot program update processing by the image forming apparatus in FIG. 1 (Example 1);

省電力システムのブートプログラムを簡易に更新するという目的を、省電力システムにおいて動作プログラム及び更新プログラムをメインシステムから受信して保持し、更新プログラムに対する識別情報の有無に応じて動作プログラムの実行又は更新プログラムによるブートプログラムの更新を行うことで実現した。   The purpose of easily updating the boot program of the power saving system is to receive and hold the operation program and the update program from the main system in the power saving system, and execute or update the operation program according to the presence or absence of identification information for the update program. This was realized by updating the boot program programmatically.

具体的には、ブートプログラムを保持するブート保持部と、メインシステムから転送された動作プログラム又はブートプログラムの更新プログラム及びその識別情報を受信して保持するデータ保持部と、データ保持部内に識別情報がある場合に更新プログラムによるブートプログラムの更新を行い、識別情報がない場合に動作プログラムを実行する制御部とを画像形成装置の省電力システムが備える。   Specifically, a boot holding unit that holds a boot program, a data holding unit that receives and holds an operation program transferred from the main system or an update program of the boot program, and identification information thereof, and identification information in the data holding unit The power saving system of the image forming apparatus includes a control unit that updates the boot program with the update program when there is an image and executes the operation program when there is no identification information.

以下、本発明の実施例について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１は、省電力システムを有する画像形成装置の要部ブロック図、図２は、図１の画像形成装置のＣＰＵの機能ブロック図である。   FIG. 1 is a principal block diagram of an image forming apparatus having a power saving system, and FIG. 2 is a functional block diagram of a CPU of the image forming apparatus of FIG.

図１の画像形成装置１は、例えば省電力モードを有するデジタル複合機からなり、メインシステム３と、省電力システム５とを動作制御のために備えている。   The image forming apparatus 1 shown in FIG. 1 includes a digital multi-function peripheral having a power saving mode, for example, and includes a main system 3 and a power saving system 5 for operation control.

メインシステム３は、画像形成装置１のシステム制御や画像処理制御を主に行うもので、ローカルバスコントローラー７、ＤＤＲ（Double-Data-Rate）コントローラー９、ＰＣＩｅ（Peripheral Component Interconnect Express）コントローラー１１、ＧＰＩＯ（General Purpose Input/Output）１３等が、メイン側制御部であるＣＰＵ（Central Processing Unit）１５にバス１７によって接続されている。   The main system 3 mainly performs system control and image processing control of the image forming apparatus 1, and includes a local bus controller 7, a DDR (Double-Data-Rate) controller 9, a PCIe (Peripheral Component Interconnect Express) controller 11, and a GPIO. (General Purpose Input / Output) 13 and the like are connected by a bus 17 to a CPU (Central Processing Unit) 15 which is a main control unit.

ローカルバスコントローラー７は、ＮＡＮＤ型及びＮＯＲ型のフラッシュメモリー１９，２１に対するデータの送受信を行う。フラッシュメモリー１９，２１は、プログラム等を記憶するメモリーである。   The local bus controller 7 transmits and receives data to and from the NAND type and NOR type flash memories 19 and 21. The flash memories 19 and 21 are memories for storing programs and the like.

本実施例では、このフラッシュメモリー１９，２１に、メインシステム３の各種プログラム等に加えて省電力システム５の動作制御のためのＯＳ（Operating System）や他のプログラム等の動作プログラムが記憶されている。   In this embodiment, in addition to the various programs of the main system 3 and the like, the flash memories 19 and 21 store operating programs such as an OS (Operating System) for controlling the operation of the power saving system 5 and other programs. Yes.

ＤＤＲコントローラー９は、ＲＡＭ（Random Access Memory）２３に対するデータの送受信を行うメモリーコントローラーである。ＲＡＭ２３は、例えばＤＤＲ２−ＳＤＲＡＭ等からなり、プログラムや各種データを一時的に記憶して作業領域等として用いられる。   The DDR controller 9 is a memory controller that transmits and receives data to and from a RAM (Random Access Memory) 23. The RAM 23 is composed of, for example, DDR2-SDRAM and the like, and temporarily stores programs and various data and is used as a work area or the like.

ＰＣＩｅコントローラー１１は、データ用インターフェースを構成し、ＰＣＩｅバス２５，２７を介して省電力システム５側及びＵＳＢホストコントローラー２９に接続されている。このＰＣＩｅコントローラー１１は、ＰＣＩｅバス２５，２７を介したデータの送受信やＰＣＩｅバス２５，２７による接続（リンク）の初期化等を行う。   The PCIe controller 11 constitutes a data interface and is connected to the power saving system 5 side and the USB host controller 29 via the PCIe buses 25 and 27. The PCIe controller 11 performs transmission / reception of data through the PCIe buses 25 and 27, initialization of connection (link) through the PCIe buses 25 and 27, and the like.

ＵＳＢホストコントローラー２９は、物理的な接続部であるＵＳＢホストＰｈｙ３１を制御し、接続された外部記憶媒体であるＵＳＢ３３に対してデータの送受信を行う。   The USB host controller 29 controls the USB host Phy 31 that is a physical connection unit, and transmits and receives data to and from the USB 33 that is a connected external storage medium.

本実施例では、ＵＳＢ３３にメインシステム３の更新プログラム（以下、システム更新プログラムと称する）が記憶され、このシステム更新プログラムは、ＵＳＢホストコントローラー２９からＰＣＩｅコントローラー１１を通じてＣＰＵ１５で実行させることができる。   In this embodiment, an update program for the main system 3 (hereinafter referred to as a system update program) is stored in the USB 33, and this system update program can be executed by the CPU 15 from the USB host controller 29 through the PCIe controller 11.

ＧＰＩＯ１３は、通知用インターフェースを構成し、バス３５を介して省電力システム５側に接続されている。このＧＰＩＯ１３は、後述する各種の通知用の信号を送受信する。   The GPIO 13 constitutes a notification interface and is connected to the power saving system 5 side via the bus 35. The GPIO 13 transmits and receives various notification signals to be described later.

ＣＰＵ１５は、プログラムを実行してシステム制御や画像処理制御等を行う演算装置である。本実施例では、フラッシュメモリー１９，２１内の動作プログラムを省電力システム５側に転送する制御を行う。加えて、本実施例のＣＰＵ１５は、ＵＳＢ３３内のシステム更新プログラムを実行し、メインシステムの更新処理と共に省電力システム５のブートプログラムの更新処理を行わせる制御を行う。   The CPU 15 is an arithmetic device that executes a program to perform system control, image processing control, and the like. In the present embodiment, control is performed to transfer the operation program in the flash memories 19 and 21 to the power saving system 5 side. In addition, the CPU 15 according to the present embodiment executes a system update program in the USB 33 and performs control to perform a boot program update process of the power saving system 5 together with a main system update process.

これら制御のために、ＣＰＵ１５は、図２のように、ＰＣＩｅ初期化部３７、システム更新部３９、データ転送部４１、識別情報送信部４３、及び通知送信部４５として機能する。   For these controls, the CPU 15 functions as a PCIe initialization unit 37, a system update unit 39, a data transfer unit 41, an identification information transmission unit 43, and a notification transmission unit 45 as shown in FIG.

ＰＣＩｅ初期化部３７は、ＰＣＩｅコントローラー１１により、ＰＣＩｅバス２７での接続に対するエンドポイントの初期化を行わせる。   The PCIe initialization unit 37 causes the PCIe controller 11 to initialize an endpoint for connection via the PCIe bus 27.

システム更新部３９は、メインシステム３の更新処理を行うもので、フラッシュメモリー１９，２１内のデータの更新等を行う。更新は、ローカルバスコントローラー７を通じて行われる。この更新処理では、操作パネルやプリントエンジンの更新処理も行われることになる。   The system update unit 39 performs update processing of the main system 3 and updates data in the flash memories 19 and 21. The update is performed through the local bus controller 7. In this update process, an update process of the operation panel and the print engine is also performed.

データ転送部４１は、省電力システム５に対し動作プログラム又はブートプログラムの更新プログラム（以下、ブート更新プログラムと称する）を転送する。転送は、後述する省電力システム５側からの接続確立通知に応じ、ＰＣＩｅコントローラー１１を通じて行われる。なお、ブート更新プログラムの場合は、次述する更新フラグの送信に応じて転送が行われる。   The data transfer unit 41 transfers an operation program or a boot program update program (hereinafter referred to as a boot update program) to the power saving system 5. The transfer is performed through the PCIe controller 11 in response to a connection establishment notification from the power saving system 5 described later. In the case of a boot update program, transfer is performed in response to transmission of an update flag described below.

本実施例のブート更新プログラムは、システム更新プログラムに含まれるが、フラッシュメモリー１９，２１等に保持させておいても良い。   The boot update program of this embodiment is included in the system update program, but may be held in the flash memories 19 and 21 or the like.

識別情報送信部４３は、接続確立通知に応じ、ブート更新プログラムの識別情報である更新フラグを省電力システム５側に転送する。   In response to the connection establishment notification, the identification information transmission unit 43 transfers an update flag, which is identification information of the boot update program, to the power saving system 5 side.

通知送信部４５は、ＰＣＩｅコントローラー１１の初期化が完了した通知（ＰＣＩｅ初期化完了通知）やＰＣＩｅコントローラー１１によるデータ（動作プログラム又はブート更新プログラム）の転送完了の通知（転送完了通知）を省電力システム５側に送信する。この通知は、ＧＰＩＯ１３を通じて行われる。   The notification transmitting unit 45 saves power on the notification of completion of initialization of the PCIe controller 11 (PCIe initialization completion notification) and the notification of completion of transfer of data (operation program or boot update program) by the PCIe controller 11 (transfer completion notification). Send to system 5 side. This notification is performed through the GPIO 13.

図１の省電力システム５は、ＳＰＩ（Serial Peripheral Interface）コントローラー４７、ＤＤＲコントローラー４９、ＰＣＩｅコントローラー５１、ＧＰＩＯ５３、ＥｔｈｅｒＮＥＴコントローラー５５等が、制御部であるＣＰＵ５７にバス５９によって接続されている。   In the power saving system 5 of FIG. 1, an SPI (Serial Peripheral Interface) controller 47, a DDR controller 49, a PCIe controller 51, a GPIO 53, an EtherNET controller 55, and the like are connected to a CPU 57 that is a control unit via a bus 59.

ＳＰＩコントローラー４７は、ＳＰＩフラッシュメモリー６１に対するデータの送受信を行う。ＳＰＩフラッシュメモリー６１は、省電力システム５のブートプログラムを記憶保持するメモリーであり、ブート保持部として機能する。   The SPI controller 47 transmits / receives data to / from the SPI flash memory 61. The SPI flash memory 61 is a memory that stores and holds a boot program of the power saving system 5 and functions as a boot holding unit.

ＤＤＲコントローラー４９は、メインシステム３側と同様、ＲＡＭ６３に対するデータの送受信を行うメモリーコントローラーであり、ＲＡＭ６３は、ＤＤＲ３−ＳＤＲＡＭ等からなる作業領域等としてのメモリーである。   Similar to the main system 3 side, the DDR controller 49 is a memory controller that transmits and receives data to and from the RAM 63, and the RAM 63 is a memory as a work area or the like made of DDR3-SDRAM or the like.

本実施例では、このＲＡＭ６３がデータ保持部として機能し、メインシステム３側から転送された動作プログラムやブート更新プログラム及びその更新フラグを保持する。   In this embodiment, the RAM 63 functions as a data holding unit, and holds the operation program, the boot update program, and the update flag transferred from the main system 3 side.

ＰＣＩｅコントローラー５１は、メインシステム３側と同様にデータ用インターフェースを構成し、ＰＣＩｅバス２７を介してメインシステム３側に接続されている。このＰＣＩｅコントローラー５１は、メインシステム３側のＰＣＩｅコントローラー１１との間でのデータの送受信やＰＣＩｅバス２７による接続（リンク）の初期化等を行う。   The PCIe controller 51 forms a data interface in the same manner as the main system 3 side, and is connected to the main system 3 side via the PCIe bus 27. The PCIe controller 51 performs data transmission / reception with the PCIe controller 11 on the main system 3 side, initialization of connection (link) by the PCIe bus 27, and the like.

本実施例においては、このＰＣＩｅコントローラー５１がメインシステム３側のＰＣＩｅコントローラー１１に対して接続（リンク）を確立する。すなわち、ＰＣＩｅコントローラー５１は、メインシステム３側のＰＣＩｅコントローラー１１をエンドポイントしたルートコンプレックスを構成する。   In this embodiment, the PCIe controller 51 establishes a connection (link) to the PCIe controller 11 on the main system 3 side. That is, the PCIe controller 51 constitutes a root complex that is the endpoint of the PCIe controller 11 on the main system 3 side.

ＧＰＩＯ５３は、通知用インターフェースを構成し、バス３５を介して省電力システム５側に接続されている。このＧＰＩＯ５３は、メインシステム３側のＧＰＩＯ１３との間で各種の通知用の信号を送受信する。   The GPIO 53 constitutes a notification interface and is connected to the power saving system 5 side via the bus 35. The GPIO 53 transmits and receives various notification signals to and from the GPIO 13 on the main system 3 side.

ＥｔｈｅｒＮＥＴコントローラー５５は、物理的な接続部であるＥＮＴＰｈｙ６５を制御する。具体的には、ＥＮＴＰｈｙ６５にＬＡＮ等のネットワークを介して接続された外部装置に対するデータの送受信を行う。   The EtherNET controller 55 controls the ENTPhy 65 that is a physical connection unit. Specifically, data is transmitted to and received from an external device connected to the ENTPhy 65 via a network such as a LAN.

ＣＰＵ５７は、プログラムを実行して上記省電力モードの制御やブートプログラムの更新制御等を行う演算装置である。   The CPU 57 is an arithmetic unit that executes a program to control the power saving mode and boot program update control.

本実施例のＣＰＵ５７は、ブートプログラムを実行し、メインシステム３から転送された動作プログラムによる省電力モードの動作制御を可能とする。   The CPU 57 of this embodiment executes a boot program and enables operation control in the power saving mode by the operation program transferred from the main system 3.

この際、ＲＡＭ６３内に更新フラグがある場合には、ＲＡＭ６３内のブート更新プログラムを実行し、更新フラグがない場合には、通常通りにＲＡＭ６３内の動作プログラムを実行する。   At this time, if there is an update flag in the RAM 63, the boot update program in the RAM 63 is executed, and if there is no update flag, the operation program in the RAM 63 is executed as usual.

このために、ＣＰＵ５７は、図２のように、データ処理部６７、接続確立部６９、識別情報判断部７１、及び通知送信部７３として機能する。   For this purpose, the CPU 57 functions as a data processing unit 67, a connection establishment unit 69, an identification information determination unit 71, and a notification transmission unit 73 as shown in FIG.

データ処理部６７は、ＲＡＭ６３内の動作プログラムの実行又はブート更新プログラムによるＲＡＭ６３内のブートプログラムの更新を行う。   The data processing unit 67 executes the operation program in the RAM 63 or updates the boot program in the RAM 63 by the boot update program.

接続確立部６９は、省電力システム５側からのＰＣＩｅ初期化完了通知に応じ、ＰＣＩｅコントローラー５１によってメインシステム３側のＰＣＩｅコントローラー５１との接続を確立する。これにより、メインシステム３側からの動作プログラム又はブート更新プログラム及びその更新フラグの受信してＲＡＭ６３内に保持させることができる。   The connection establishing unit 69 establishes a connection with the PCIe controller 51 on the main system 3 side by the PCIe controller 51 in response to the PCIe initialization completion notification from the power saving system 5 side. Thereby, the operation program or the boot update program and its update flag from the main system 3 side can be received and held in the RAM 63.

識別情報判断部７１は、省電力システム５側からの転送完了通知に応じ、ＲＡＭ６３内の更新フラグの有無を判断する。この更新フラグの有無に応じて、データ処理部６７が動作プログラムの実行又はブート更新プログラムによる更新を行うことになる。   The identification information determination unit 71 determines the presence or absence of an update flag in the RAM 63 in response to a transfer completion notification from the power saving system 5 side. Depending on the presence / absence of the update flag, the data processing unit 67 executes the operation program or updates the boot update program.

通知送信部７３は、ＰＣＩｅコントローラー５１による接続が確立した通知（接続確立通知）の他、ブート更新プログラムによる更新完了の通知（更新完了通知）、省電力システム５の初期化完了の通知（ＥＳＵ初期化完了通知）をメインシステム３側に送信する。この通知は、ＧＰＩＯ５３を通じて行われる。
［ブートプログラムの更新処理］
図３は、図１の画像形成装置によるブートプログラムの更新処理を示すフローチャート、図４は、同シーケンス図である。なお、本実施例では、ブートプログラムの更新処理と動作プログラムの実行処理とが択一的に行われるため、それらをまとめたブートプログラムの更新処理として説明する。 In addition to the notification that the connection by the PCIe controller 51 is established (connection establishment notification), the notification transmission unit 73 notifies the update completion by the boot update program (update completion notification), and the initialization completion notification of the power saving system 5 (ESU initial Notification of conversion completion) to the main system 3 side. This notification is made through the GPIO 53.
[Boot program update processing]
FIG. 3 is a flowchart showing boot program update processing by the image forming apparatus of FIG. 1, and FIG. 4 is a sequence diagram thereof. In the present embodiment, the boot program update process and the operation program execution process are alternatively performed, and therefore, description will be given as a boot program update process in which they are combined.

このブートプログラムの更新処理では、まずステップＳ１において「メイン側ＰＣＩｅ初期化」の処理が行われる（図４の１）。この処理では、メインシステム３において、ＰＣＩｅ初期化部３７がＰＣＩｅコントローラー１１によりエンドポイントの初期化を行う。これによりステップＳ２に移行する。   In this boot program update process, first, the "main-side PCIe initialization" process is performed in step S1 (1 in FIG. 4). In this process, in the main system 3, the PCIe initialization unit 37 initializes the endpoint by the PCIe controller 11. Thereby, the process proceeds to step S2.

ステップＳ２では、「ＰＣＩｅ初期化完了通知」の処理が行われる。すなわち、メインシステム３は、通知送信部４５がＧＰＩＯ１３からＰＣＩｅ初期化完了通知を省電力システム５側に送信する（図４の２）。   In step S2, processing of “PCIe initialization completion notification” is performed. That is, in the main system 3, the notification transmission unit 45 transmits a PCIe initialization completion notification from the GPIO 13 to the power saving system 5 side (2 in FIG. 4).

これにより、ステップＳ１での初期化の完了が省電力システム５側に通知されてステップＳ３へ移行する。   Thereby, the completion of the initialization in step S1 is notified to the power saving system 5 side, and the process proceeds to step S3.

ステップＳ３では、「ＰＣＩｅリンクアップ」の処理が行われる。ここでは、まず、省電力システム５側においてＧＰＩＯ５３からＰＣＩｅ初期化完了通知が受信される。これに応じ、省電力システム５の接続確立部６９がＰＣＩｅコントローラー５１からメインシステム３側に接続（リンク）を確立する（図４の３）。   In step S3, a “PCIe link up” process is performed. Here, first, a PCIe initialization completion notification is received from the GPIO 53 on the power saving system 5 side. In response to this, the connection establishment unit 69 of the power saving system 5 establishes a connection (link) from the PCIe controller 51 to the main system 3 side (3 in FIG. 4).

具体的には、省電力システム５のＰＣＩｅコントローラー５１がルートコンプレックスとなって、エンドポイントであるメインシステム３のＰＣＩｅコントローラー１１に対するリンクを行う。これによりステップＳ４へ移行する。   Specifically, the PCIe controller 51 of the power saving system 5 serves as a root complex and performs a link to the PCIe controller 11 of the main system 3 that is an end point. Thereby, the process proceeds to step S4.

ステップＳ４では、「接続確立通知」の処理が行われる。すなわち、省電力システム５は、通知送信部７３がＧＰＩＯ５３から接続確立通知をメインシステム３側に送信する（図４の４）。   In step S4, a “connection establishment notification” process is performed. That is, in the power saving system 5, the notification transmission unit 73 transmits a connection establishment notification from the GPIO 53 to the main system 3 side (4 in FIG. 4).

これにより、ステップＳ３でのリンクの確立がメインシステム３側に通知されてステップＳ５へ移行する。   Thereby, the establishment of the link in step S3 is notified to the main system 3 side, and the process proceeds to step S5.

ステップＳ５では、「ブート更新？」の処理が行われる。この処理では、メインシステム３側で省電力システム５のブートプログラムの更新を行うか否かを判断する（図４の５）。   In step S5, a “boot update?” Process is performed. In this process, it is determined whether or not to update the boot program of the power saving system 5 on the main system 3 side (5 in FIG. 4).

本実施例では、メインシステム３がシステム更新プログラムを実行していれば、省電力システム５のブートプログラムを更新するものと判断することができる。   In this embodiment, if the main system 3 is executing the system update program, it can be determined that the boot program of the power saving system 5 is updated.

ただし、本ステップの判断は、ユーザーによるブート更新指示入力の有無等によって行わせても良い。この場合の指示入力は、画像形成装置１の図示しない操作パネル等を通じて行うことができる。   However, the determination in this step may be made based on whether or not the user has input a boot update instruction. The instruction input in this case can be performed through an operation panel (not shown) of the image forming apparatus 1.

ブートプログラムの更新を行う場合はステップＳ６へ移行し（ＹＥＳ）、その更新を行わない場合はステップＳ７へ移行する（ＮＯ）。   When updating the boot program, the process proceeds to step S6 (YES), and when not updating, the process proceeds to step S7 (NO).

ステップＳ６では、「更新フラグの書き込み」が行われる。この処理では、メインシステム３の識別情報送信部４３がＰＣＩｅコントローラー１１によって省電力システム５に更新フラグを送信する（図４の６）。   In step S6, “write update flag” is performed. In this process, the identification information transmission unit 43 of the main system 3 transmits an update flag to the power saving system 5 by the PCIe controller 11 (6 in FIG. 4).

これにより、更新フラグが省電力システム５のＲＡＭ６３内に書き込まれてステップＳ７へ移行する。   Thereby, the update flag is written in the RAM 63 of the power saving system 5, and the process proceeds to step S7.

ステップＳ７では、「プログラム転送」が行われる。この処理では、メインシステム３のデータ転送部４１が動作プログラム又はブート更新プログラムを読み出して（図４の７）、省電力システム５側に転送する（図４の８）。   In step S7, “program transfer” is performed. In this process, the data transfer unit 41 of the main system 3 reads the operation program or the boot update program (7 in FIG. 4) and transfers it to the power saving system 5 side (8 in FIG. 4).

具体的には、ステップＳ５から本ステップへ移行した場合に動作プログラムを、ステップＳ６から本ステップへ移行した場合にブート更新プログラムを、それぞれ省電力システム５側に転送する。   Specifically, the operation program is transferred to the power saving system 5 side when the operation program is shifted from step S5 to this step, and the boot update program is transferred to the current step from step S6.

これにより、転送されたプログラムが省電力システム５のＲＡＭ６３内に書き込まれてステップＳ８へ移行する。   Thereby, the transferred program is written in the RAM 63 of the power saving system 5, and the process proceeds to step S8.

ステップＳ８では、「転送完了通知」の処理が行われる。すなわち、メインシステム３は、ステップＳ７でのプログラムの転送が完了すると、通知送信部４５により転送完了通知を省電力システム５側に送信する（図４の９）。これにより、ステップＳ９へ移行する。   In step S8, a “transfer completion notification” process is performed. That is, when the transfer of the program in step S7 is completed, the main system 3 transmits a transfer completion notification to the power saving system 5 side by the notification transmission unit 45 (9 in FIG. 4). Thereby, the process proceeds to step S9.

ステップＳ９では、「更新フラグあり？」の処理が行われる。ここでは、まず、省電力システム５側においてメインシステム３からの転送完了通知を受信する。これに応じて、省電力システム５の識別情報判断部７１がＲＡＭ６３内から更新フラグを読み出す（図４の１０）。   In step S9, an “update flag present?” Process is performed. Here, first, the power saving system 5 side receives a transfer completion notification from the main system 3. In response to this, the identification information determination unit 71 of the power saving system 5 reads the update flag from the RAM 63 (10 in FIG. 4).

更新フラグが読み出された場合は「更新フラグあり」としてステップＳ１０へ移行し、更新フラグを読み出せない場合は「更新フラグなし」としてステップＳ１１へ移行する。   If the update flag is read, the process proceeds to step S10 as “update flag present”, and if the update flag cannot be read, the process proceeds to step S11 as “no update flag”.

ステップＳ１０では、「ブート更新プログラムの書き込み」が行われる。すなわち、省電力システム５は、データ処理部６７がＲＡＭ６３内のブート更新プログラムをＳＰＩフラッシュメモリー６１内に書き込む（図４の１１）。   In step S10, “writing of the boot update program” is performed. That is, in the power saving system 5, the data processing unit 67 writes the boot update program in the RAM 63 into the SPI flash memory 61 (11 in FIG. 4).

これにより省電力システム５のブートプログラムの更新が行われてステップＳ１２へ移行する。   Thereby, the boot program of the power saving system 5 is updated, and the process proceeds to step S12.

ステップＳ１２では、「更新完了通知」の処理が行われる。この処理では、省電力システム５の通知送信部７３が更新完了通知をメインシステム３側に送信して（図４の１２）、ステップＳ１０でのブートプログラムの更新完了を通知する。   In step S12, an “update completion notification” process is performed. In this process, the notification transmission unit 73 of the power saving system 5 transmits an update completion notification to the main system 3 side (12 in FIG. 4) to notify the completion of the boot program update in step S10.

これにより本ブートプログラムの更新処理が終了し、それをメインシステム３側で認識することができる。   As a result, the update process of the boot program is completed and can be recognized on the main system 3 side.

一方、ステップＳ９からステップＳ１１へ移行した場合は、ステップＳ１１において「ＥＳＵ初期化」の処理が行われる。この処理では、省電力システム５のデータ処理部６７がシステムの初期化を行い（図４の１３）ステップＳ１３へ移行する。   On the other hand, when the process proceeds from step S9 to step S11, an “ESU initialization” process is performed in step S11. In this process, the data processing unit 67 of the power saving system 5 initializes the system (13 in FIG. 4) and proceeds to step S13.

ステップＳ１３では、「ＥＳＵ初期化完了通知」が行われる。この処理では、省電力システム５の通知送信部７３がＥＳＵ初期化完了通知をメインシステム３側に送信して（図４の１４）、ステップＳ１１での初期化の完了を通知する。   In step S13, “ESU initialization completion notification” is performed. In this process, the notification transmission unit 73 of the power saving system 5 transmits an ESU initialization completion notification to the main system 3 side (14 in FIG. 4) to notify the completion of initialization in step S11.

これにより本ブートプログラムの更新処理が終了することをメインシステム３側で認識する。こうしてステップＳ１４へ移行する。   As a result, the main system 3 recognizes that the update processing of this boot program is completed. Thus, the process proceeds to step S14.

ステップＳ１４では、「動作プログラムの実行」が行われる。この処理では、省電力システム５のデータ処理部６７がＲＡＭ６３内の動作プログラムを実行して（図４の１５）、省電力システム５が省電力モードでの動作制御が可能となる。
［実施例１の効果］
本実施例の省電力システム５は、ブートプログラムを実行しメインシステム３から転送された動作プログラムによる動作制御を行う画像形成装置１の省電力システム５であって、ブートプログラムを保持するＳＰＩフラッシュメモリー６１と、メインシステム３から転送された動作プログラム又はブートプログラムのブート更新プログラム及びその更新フラグを受信して保持するＲＡＭ６３と、ＲＡＭ６３内に更新フラグがある場合にブート更新プログラムによるブートプログラムの更新を行い、更新フラグがない場合に動作プログラムを実行するＣＰＵ５７とを備えている。 In step S14, “execution of the operation program” is performed. In this process, the data processing unit 67 of the power saving system 5 executes the operation program in the RAM 63 (15 in FIG. 4), and the power saving system 5 can control the operation in the power saving mode.
[Effect of Example 1]
The power saving system 5 of the present embodiment is a power saving system 5 of the image forming apparatus 1 that executes a boot program and performs operation control according to the operation program transferred from the main system 3, and includes an SPI flash memory that holds the boot program. 61, a RAM 63 that receives and holds a boot update program of the operation program or boot program transferred from the main system 3 and its update flag, and updates the boot program by the boot update program when there is an update flag in the RAM 63. And a CPU 57 that executes an operation program when there is no update flag.

従って、本実施例では、ブートプログラムの更新処理と動作プログラムの実行処理とを、メインシステム３から動作プログラム及びブート更新プログラムを転送することにより大部分で共有化しながら更新フラグの有無に応じて択一的に行わせることができる。   Therefore, in this embodiment, the boot program update process and the operation program execution process are selected according to the presence or absence of the update flag while sharing the operation program and the boot update program from the main system 3 for the most part. It can be done unilaterally.

このため、本実施例の省電力システム５は、省電力システム５のブートプログラムを簡易に更新することができる。   For this reason, the power saving system 5 of a present Example can update the boot program of the power saving system 5 easily.

また、ＣＰＵ５７は、動作プログラムの実行又はブート更新プログラムによる更新を、動作プログラム又はブート更新プログラムの転送完了通知をメインシステム３から受信して行う。   Further, the CPU 57 performs the execution of the operation program or the update by the boot update program by receiving the transfer completion notification of the operation program or the boot update program from the main system 3.

従って、本実施例の省電力システム５は、メインシステム３から動作プログラム及びブート更新プログラムを転送するように構成しても、動作プログラムの実行又はブート更新プログラムによる更新を確実に行わせることができる。   Therefore, even if the power saving system 5 of the present embodiment is configured to transfer the operation program and the boot update program from the main system 3, the operation program can be reliably executed or updated by the boot update program. .

本実施例の省電力システム５は、動作プログラム又は更新プログラムを受信するＰＣＩｅコントローラー５１と、転送完了通知を受信するＧＰＩＯ５３とを備えている。   The power saving system 5 of the present embodiment includes a PCIe controller 51 that receives an operation program or an update program, and a GPIO 53 that receives a transfer completion notification.

従って、ＰＣＩｅコントローラー５１を通じて動作プログラム又は更新プログラムの受信し、その完了のタイミングをＧＰＩＯ５３での転送完了通知の受信によって計ることができる。   Therefore, the operation program or the update program is received through the PCIe controller 51, and the completion timing can be measured by receiving the transfer completion notification in the GPIO 53.

このため、本実施例の省電力システム５では、動作プログラムの実行又はブート更新プログラムによる更新を、より確実に行わせることができる。   For this reason, in the power saving system 5 of a present Example, execution of an operation program or the update by a boot update program can be performed more reliably.

ＰＣＩｅコントローラー５１は、ブートプログラムの実行によってメインシステム３側への接続が確立され、ＣＰＵ５７は、ＧＰＩＯ５３を介して接続確立通知をメインシステム３側に送信して動作プログラム又は更新プログラムの受信を受け付ける。   The PCIe controller 51 establishes a connection to the main system 3 side by executing the boot program, and the CPU 57 transmits a connection establishment notification to the main system 3 side via the GPIO 53 and receives the operation program or the update program.

従って、本実施例の省電力システム５では、動作プログラム及びブート更新プログラムを受信できる段階になってから、それらをメインシステム３から転送させることができ、処理の円滑化及び確実化を図ることができる。   Therefore, in the power saving system 5 of the present embodiment, after the operation program and the boot update program can be received, they can be transferred from the main system 3, and the processing can be facilitated and ensured. it can.

本実施例の画像形成装置１は、省電力システム５及びメインシステム３を有し、メインシステム３がそのシステム更新処理時にブート更新プログラムの転送を行う。   The image forming apparatus 1 according to this embodiment includes a power saving system 5 and a main system 3, and the main system 3 transfers a boot update program during the system update process.

従って、本実施例では、メインシステム３の更新処理の一環として省電力システム５のブートプログラムの更新を行うことができる。   Therefore, in this embodiment, the boot program of the power saving system 5 can be updated as part of the update process of the main system 3.

１ 画像形成装置
３ メインシステム
５ 省電力システム
１１，５１ ＰＣＩｅコントローラー（データ用インターフェース）
１１，５３ ＧＰＩＯ（通知用インターフェース）
５７ ＣＰＵ（制御部）
６１ ＳＰＩフラッシュメモリー（ブート保持部）
６３ ＲＡＭ（データ保持部） DESCRIPTION OF SYMBOLS 1 Image forming apparatus 3 Main system 5 Power saving system 11, 51 PCIe controller (data interface)
11, 53 GPIO (notification interface)
57 CPU (control unit)
61 SPI flash memory (boot holding unit)
63 RAM (data holding unit)

Claims (5)

ブートプログラムを実行しメインシステムから転送された動作プログラムによる動作制御を可能とする画像形成装置の省電力システムであって、
前記ブートプログラムを保持するブート保持部と、
前記メインシステムから転送された前記動作プログラム又は前記ブートプログラムの更新プログラム及びその識別情報を受信して保持するデータ保持部と、
前記データ保持部内に前記識別情報がある場合に前記更新プログラムによるブートプログラムの更新を行い、前記識別情報がない場合に前記動作プログラムを実行する制御部と、
を備えたことを特徴とする省電力システム。 A power saving system of an image forming apparatus that enables operation control by an operation program executed by a boot program and transferred from a main system,
A boot holding unit for holding the boot program;
A data holding unit that receives and holds the operation program transferred from the main system or the update program of the boot program and its identification information;
A controller that updates the boot program with the update program when the identification information is present in the data holding unit, and executes the operation program when the identification information is not present;
A power saving system characterized by comprising: 請求項１記載の省電力システムであって、
前記制御部は、前記動作プログラムの実行又は更新プログラムによる更新を、前記動作プログラム又は前記更新プログラムの転送完了通知を前記メインシステムから受信して行う、
ことを特徴とする省電力システム。 The power saving system according to claim 1,
The control unit performs execution of the operation program or update by an update program by receiving a transfer completion notification of the operation program or the update program from the main system,
A power-saving system characterized by that. 請求項２記載の省電力システムであって、
前記動作プログラム又は更新プログラムを受信するデータ用インターフェースと、
前記転送完了通知を受信する通知用インターフェースと、
を備えたことを特徴とする省電力システム。 The power saving system according to claim 2,
A data interface for receiving the operation program or the update program;
A notification interface for receiving the transfer completion notification;
A power saving system characterized by comprising: 請求項３記載の省電力システムであって、
前記データ用インターフェースは、前記ブートプログラムの実行によって前記メインシステム側への接続が確立され、
前記制御部は、前記通知用インターフェースを介して前記接続の確立通知を前記メインシステム側に送信し、前記動作プログラム又は更新プログラムの受信を受け付ける、
ことを特徴とする省電力システム。 A power saving system according to claim 3,
The data interface is connected to the main system by executing the boot program,
The control unit transmits the connection establishment notification to the main system via the notification interface, and receives the operation program or the update program.
A power-saving system characterized by that. 請求項１〜４の何れか一項に記載の省電力システム及びメインシステムを有する画像形成装置であって、
前記メインシステムは、そのシステム更新処理時に前記更新プログラムの転送を行う、
ことを特徴とする画像形成装置。 An image forming apparatus comprising the power saving system according to any one of claims 1 to 4 and a main system,
The main system transfers the update program during the system update process.
An image forming apparatus.
JP2012211882A 2012-09-26 2012-09-26 Power saving system and image forming apparatus Expired - Fee Related JP5840586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012211882A JP5840586B2 (en) 2012-09-26 2012-09-26 Power saving system and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012211882A JP5840586B2 (en) 2012-09-26 2012-09-26 Power saving system and image forming apparatus

Publications (2)

Publication Number Publication Date
JP2014067215A JP2014067215A (en) 2014-04-17
JP5840586B2 true JP5840586B2 (en) 2016-01-06

Family

ID=50743554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012211882A Expired - Fee Related JP5840586B2 (en) 2012-09-26 2012-09-26 Power saving system and image forming apparatus

Country Status (1)

Country Link
JP (1) JP5840586B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11263001B2 (en) * 2017-03-24 2022-03-01 Hitachi Astemo, Ltd. Car onboard control device and program updating software
JP7380016B2 (en) * 2019-09-27 2023-11-15 株式会社デンソーウェーブ air conditioning controller

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286859A (en) * 2006-04-17 2007-11-01 Ricoh Co Ltd Control unit and image forming device
JP5326918B2 (en) * 2009-08-05 2013-10-30 株式会社リコー Electronic device, software update method, program, and recording medium
JP5742245B2 (en) * 2011-01-21 2015-07-01 村田機械株式会社 Image forming apparatus

Also Published As

Publication number Publication date
JP2014067215A (en) 2014-04-17

Similar Documents

Publication Publication Date Title
US11106474B2 (en) System, method, and apparatus for DVSEC for efficient peripheral management
KR101995623B1 (en) An apparatus, method, and system for a fast configuration mechanism
US9081909B2 (en) Electronic device and method for switching modes of thunderbolt connector thereof
US8724156B2 (en) Image forming apparatus and information processing apparatus
JP6094575B2 (en) I / O device sharing system and I / O device sharing method
JP2016041470A (en) Printer, control device of storage connected to the printer, control method and program of the printer
US10162549B2 (en) Integrated circuit chip and method therefor
JP5840586B2 (en) Power saving system and image forming apparatus
JP2021012598A (en) Information processing apparatus and control method
US9071718B2 (en) Information processing apparatus, image forming apparatus, non-transitory computer readable medium storing program, and information processing method
JP5058890B2 (en) Bus control device
JP2008158991A (en) Control system for nand type flash memory
JP5542787B2 (en) Image forming apparatus
JP6245056B2 (en) Information processing apparatus, power supply control program, and USB device
JP2015215684A (en) Information processing apparatus and information processing program
JP4791792B2 (en) Digital signal processor system and boot method thereof.
US20160094228A1 (en) Information processing apparatus and control method therefor
JP5468061B2 (en) Electronic device system and electronic device
JP2009093270A (en) Computer system and startup method therefor
CN110399322B (en) Data transmission method and ping-pong DMA framework
JP2009217336A (en) Computer system, network boot load system, and its boot load method
JP2011086990A (en) Information processing apparatus and image forming apparatus
JP2008204005A (en) Communication method for peripheral device, computer program, and peripheral device
JP2016115075A (en) Processing system and method for controlling processing system
JP5107121B2 (en) Data transfer apparatus, initialization method thereof, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151111

R150 Certificate of patent or registration of utility model

Ref document number: 5840586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees