JP5106447B2 - テストケース生成装置およびその生成方法、ならびにコンピュータプログラム - Google Patents
テストケース生成装置およびその生成方法、ならびにコンピュータプログラム Download PDFInfo
- Publication number
- JP5106447B2 JP5106447B2 JP2009056514A JP2009056514A JP5106447B2 JP 5106447 B2 JP5106447 B2 JP 5106447B2 JP 2009056514 A JP2009056514 A JP 2009056514A JP 2009056514 A JP2009056514 A JP 2009056514A JP 5106447 B2 JP5106447 B2 JP 5106447B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- transition
- event
- scenario
- test case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23027—Database with information on how to control or test different appliances
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23289—State logic control, finite state, tasks, machine, fsm
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
対象システムのテストケースを生成するテストケース生成装置であって、
それぞれの値の組により第1状態を表す複数の第1変数と、複数の遷移事象と、前記複数の遷移事象のそれぞれが発生するために前記複数の第1変数により満たされる必要のある事前条件と、前記複数の遷移事象のそれぞれが発生したときに実行する前記第1変数の更新式とを記述したシステム動作仕様記述を記憶する第1の記憶部と、
前記複数の遷移事象の発生に応じて、第2変数の値により表される複数の第2状態間の遷移を記述したシナリオ状態遷移系を記憶する第2の記憶部と、
前記システム動作仕様記述と前記シナリオ状態遷移系とを元に前記複数の遷移事象の発生に応じた前記第1状態間の遷移を記述したシステム状態遷移系を生成するシステム状態遷移系生成部と、
前記システム状態遷移系の各遷移を順次辿ることにより前記システム状態遷移系のすべての遷移を網羅する遷移事象系列であるテストケースを生成するテストケース生成部と、
前記テストケースを出力するテストケース出力部と、を備え、
前記システム状態遷移系生成部は、
データを一時的に格納するための第1および第2の一時記憶手段を有し、
前記複数の第1変数の初期値を定めた第1初期状態を生成し、
前記シナリオ状態遷移系における初期状態である第2初期状態を特定し、
前記第1初期状態と前記第2初期状態とにおいて発生可能な共通の遷移事象を検出し、
前記第1初期状態および前記第2初期状態をそれぞれ検出遷移事象により遷移させて遷移先の第1状態および遷移先の第2状態を求め、前記第1初期状態、前記検出遷移事象、遷移先の前記第1状態を一組として前記第1の一時記憶手段に格納し、
前記遷移先の第1および第2状態のペアである複合状態を前記第2の一時記憶手段に格納し、
(A)前記第2の一時記憶手段においてまだ選択されていない前記複合状態を選択し、
(B)選択した複合状態に含まれる第1および第2状態のそれぞれにおいて発生可能な共通の遷移事象を検出し、前記第1および第2状態をそれぞれ検出遷移事象により遷移させて遷移先の第1および第2状態を求め、前記選択した複合状態における遷移元の第1状態、前記検出遷移事象、求めた遷移先の第1の状態を一組として前記第1の一時記憶手段に格納し、
(C)(B)で求められた前記遷移先の第1および第2状態のペアである複合状態が前記第2の一時記憶手段に存在ないときは前記複合状態を前記第2の一時記憶手段に格納し、
(A)〜(C)を前記第2の一時記憶手段に含まれるすべての前記複合状態が選択済みになるまで繰り返し行い、繰り返し処理が終了した後、前記1の一時記憶手段における各前記組の集合である前記システム状態遷移系を取得する
ことを特徴とする。
コンピュータにおいて実行する、対象システムのテストケースを生成するテストケース生成方法であって、
それぞれの値の組により第1状態を表す複数の第1変数と、複数の遷移事象と、前記複数の遷移事象のそれぞれが発生するために前記複数の第1変数により満たされる必要のある事前条件と、前記複数の遷移事象のそれぞれが発生したときに実行する前記第1変数の更新式とを記述したシステム動作仕様記述を記憶する第1の記憶部と、
前記複数の遷移事象の発生に応じて、第2変数の値によって表される複数の第2状態間の遷移を記述したシナリオ状態遷移系を記憶する第2の記憶部と、にアクセスするステップと、
前記システム動作仕様記述と前記シナリオ状態遷移系とを元に前記複数の遷移事象の発生に応じた前記第1状態間の遷移を記述したシステム状態遷移系を生成するシステム状態遷移系生成ステップと、
前記システム状態遷移系の各遷移を順次辿ることにより前記システム状態遷移系のすべての遷移を網羅する遷移事象系列であるテストケースを生成するテストケース生成ステップと、
前記テストケースを出力するテストケース出力ステップと、を備え、
前記システム状態遷移系生成ステップは、
前記複数の第1変数の初期値を定めた第1初期状態を生成し、
前記シナリオ状態遷移系における初期状態である第2初期状態を特定し、
前記第1初期状態と前記第2初期状態とにおいて発生可能な共通の遷移事象を検出し、
前記第1初期状態および前記第2初期状態をそれぞれ検出遷移事象により遷移させて遷移先の第1状態および遷移先の第2状態を求め、前記第1初期状態、前記検出遷移事象、遷移先の前記第1状態を一組として第1の一時記憶手段に格納し、
前記遷移先の第1および第2状態のペアである複合状態を第2の一時記憶手段に格納し、
(A)前記第2の一時記憶手段においてまだ選択されていない前記複合状態を選択し、
(B)選択した複合状態に含まれる第1および第2状態のそれぞれにおいて発生可能な共通の遷移事象を検出し、前記第1および第2状態をそれぞれ検出遷移事象により遷移させて遷移先の第1および第2状態を求め、前記選択した複合状態における遷移元の第1状態、前記検出遷移事象、求めた遷移先の第1の状態を一組として前記第1の一時記憶手段に格納し、
(C)(B)で求められた前記遷移先の第1および第2状態のペアである複合状態が前記第2の一時記憶手段に存在しないときは前記複合状態を前記第2の一時記憶手段に格納し、
(A)〜(C)を前記第2の一時記憶手段に含まれるすべての前記複合状態が選択済みになるまで繰り返し行い、繰り返し処理が終了した後、前記1の一時記憶手段における各前記組の集合である前記システム状態遷移系を取得する
ことを特徴とする。
12:シナリオ情報(遷移事象順序記述および対応情報)
13:システム状態遷移系生成部
14:シナリオ状態遷移系生成部
15:シナリオ状態遷移系(事象制限DFA)
16:システム状態遷移系
17:遷移パス生成部
18:テストケース(遷移パス)
Claims (4)
- 対象システムのテストケースを生成するテストケース生成装置であって、
それぞれの値の組により第1状態を表す複数の第1変数と、複数の遷移事象と、前記複数の遷移事象のそれぞれが発生するために前記複数の第1変数により満たされる必要のある事前条件と、前記複数の遷移事象のそれぞれが発生したときに実行する前記第1変数の更新式とを記述したシステム動作仕様記述を記憶する第1の記憶部と、
前記複数の遷移事象の発生に応じて、第2変数の値により表される複数の第2状態間の遷移を記述したシナリオ状態遷移系を記憶する第2の記憶部と、
前記システム動作仕様記述と前記シナリオ状態遷移系とを元に前記複数の遷移事象の発生に応じた前記第1状態間の遷移を記述したシステム状態遷移系を生成するシステム状態遷移系生成部と、
前記システム状態遷移系の各遷移を順次辿ることにより前記システム状態遷移系のすべての遷移を網羅する遷移事象系列であるテストケースを生成するテストケース生成部と、
前記テストケースを出力するテストケース出力部と、を備え、
前記システム状態遷移系生成部は、
データを一時的に格納するための第1および第2の一時記憶手段を有し、
前記複数の第1変数の初期値を定めた第1初期状態を生成し、
前記シナリオ状態遷移系における初期状態である第2初期状態を特定し、
前記第1初期状態と前記第2初期状態とにおいて発生可能な共通の遷移事象を検出し、
前記第1初期状態および前記第2初期状態をそれぞれ検出遷移事象により遷移させて遷移先の第1状態および遷移先の第2状態を求め、前記第1初期状態、前記検出遷移事象、遷移先の前記第1状態を一組として前記第1の一時記憶手段に格納し、
前記遷移先の第1および第2状態のペアである複合状態を前記第2の一時記憶手段に格納し、
(A)前記第2の一時記憶手段においてまだ選択されていない前記複合状態を選択し、
(B)選択した複合状態に含まれる第1および第2状態のそれぞれにおいて発生可能な共通の遷移事象を検出し、前記第1および第2状態をそれぞれ検出遷移事象により遷移させて遷移先の第1および第2状態を求め、前記選択した複合状態における遷移元の第1状態、前記検出遷移事象、求めた遷移先の第1の状態を一組として前記第1の一時記憶手段に格納し、
(C)(B)で求められた前記遷移先の第1および第2状態のペアである複合状態が前記第2の一時記憶手段に存在ないときは前記複合状態を前記第2の一時記憶手段に格納し、
(A)〜(C)を前記第2の一時記憶手段に含まれるすべての前記複合状態が選択済みになるまで繰り返し行い、繰り返し処理が終了した後、前記1の一時記憶手段における各前記組の集合である前記システム状態遷移系を取得する
ことを特徴とするテストケース生成装置。 - 前記複数の遷移事象が生起する順序のシナリオを記述したシナリオ記述と、
前記遷移事象毎に前記遷移事象が生起可能な遷移元第2状態と、前記第2状態で前記遷移事象が生起したときの遷移先第2状態との対応を記述した対応情報と、を記憶する第3の記憶部と、
前記対応情報に基づき初期状態から前記シナリオ記述に従って遷移事象を発生させることにより前記シナリオ状態遷移系を生成するシナリオ状態遷移系生成部と
をさらに備えた請求項1に記載のテストケース生成装置。 - コンピュータにおいて、対象システムのテストケースを生成するテストケース生成方法であって、
それぞれの値の組により第1状態を表す複数の第1変数と、複数の遷移事象と、前記複数の遷移事象のそれぞれが発生するために前記複数の第1変数により満たされる必要のある事前条件と、前記複数の遷移事象のそれぞれが発生したときに実行する前記第1変数の更新式とを記述したシステム動作仕様記述を記憶する第1の記憶部と、
前記複数の遷移事象の発生に応じて、第2変数の値によって表される複数の第2状態間の遷移を記述したシナリオ状態遷移系を記憶する第2の記憶部と、にアクセスするステップと、
前記システム動作仕様記述と前記シナリオ状態遷移系とを元に前記複数の遷移事象の発生に応じた前記第1状態間の遷移を記述したシステム状態遷移系を生成するシステム状態遷移系生成ステップと、
前記システム状態遷移系の各遷移を順次辿ることにより前記システム状態遷移系のすべての遷移を網羅する遷移事象系列であるテストケースを生成するテストケース生成ステップと、
前記テストケースを出力するテストケース出力ステップと、を備え、
前記システム状態遷移系生成ステップは、
前記複数の第1変数の初期値を定めた第1初期状態を生成し、
前記シナリオ状態遷移系における初期状態である第2初期状態を特定し、
前記第1初期状態と前記第2初期状態とにおいて発生可能な共通の遷移事象を検出し、
前記第1初期状態および前記第2初期状態をそれぞれ検出遷移事象により遷移させて遷移先の第1状態および遷移先の第2状態を求め、前記第1初期状態、前記検出遷移事象、遷移先の前記第1状態を一組として第1の一時記憶手段に格納し、
前記遷移先の第1および第2状態のペアである複合状態を第2の一時記憶手段に格納し、
(A)前記第2の一時記憶手段においてまだ選択されていない前記複合状態を選択し、
(B)選択した複合状態に含まれる第1および第2状態のそれぞれにおいて発生可能な共通の遷移事象を検出し、前記第1および第2状態をそれぞれ検出遷移事象により遷移させて遷移先の第1および第2状態を求め、前記選択した複合状態における遷移元の第1状態、前記検出遷移事象、求めた遷移先の第1の状態を一組として前記第1の一時記憶手段に格納し、
(C)(B)で求められた前記遷移先の第1および第2状態のペアである複合状態が前記第2の一時記憶手段に存在しないときは前記複合状態を前記第2の一時記憶手段に格納し、
(A)〜(C)を前記第2の一時記憶手段に含まれるすべての前記複合状態が選択済みになるまで繰り返し行い、繰り返し処理が終了した後、前記1の一時記憶手段における各前記組の集合である前記システム状態遷移系を取得する
ことを特徴とするテストケース生成方法。 - 請求項3に記載の各ステップをコンピュータに実行させるためのコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056514A JP5106447B2 (ja) | 2009-03-10 | 2009-03-10 | テストケース生成装置およびその生成方法、ならびにコンピュータプログラム |
US12/719,945 US20100235685A1 (en) | 2009-03-10 | 2010-03-09 | Device and method for generating test case and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056514A JP5106447B2 (ja) | 2009-03-10 | 2009-03-10 | テストケース生成装置およびその生成方法、ならびにコンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010211481A JP2010211481A (ja) | 2010-09-24 |
JP5106447B2 true JP5106447B2 (ja) | 2012-12-26 |
Family
ID=42731673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009056514A Expired - Fee Related JP5106447B2 (ja) | 2009-03-10 | 2009-03-10 | テストケース生成装置およびその生成方法、ならびにコンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100235685A1 (ja) |
JP (1) | JP5106447B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5149225B2 (ja) * | 2009-03-16 | 2013-02-20 | 株式会社東芝 | テストケース生成装置およびテストケース生成方法 |
EP2574997B1 (de) * | 2011-09-29 | 2016-06-15 | Siemens Aktiengesellschaft | Verfahren zur Einstellung eines Betriebszustandes |
KR20140097927A (ko) * | 2013-01-30 | 2014-08-07 | 삼성전자주식회사 | 소프트웨어의 보안을 높이는 방법 |
US9892027B2 (en) * | 2014-07-09 | 2018-02-13 | Fujitsu Limited | Event-driven software testing |
US9619362B2 (en) * | 2014-11-18 | 2017-04-11 | Fujitsu Limited | Event sequence construction of event-driven software by combinational computations |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744228A (ja) * | 1993-07-26 | 1995-02-14 | Toshiba Corp | シーケンス制御システムのシミュレーション装置 |
US5394347A (en) * | 1993-07-29 | 1995-02-28 | Digital Equipment Corporation | Method and apparatus for generating tests for structures expressed as extended finite state machines |
JP3415310B2 (ja) * | 1994-01-26 | 2003-06-09 | 株式会社東芝 | テストケース作成装置 |
JPH10207727A (ja) * | 1997-01-23 | 1998-08-07 | Hitachi Ltd | テストプログラム自動生成システム |
US6647513B1 (en) * | 2000-05-25 | 2003-11-11 | International Business Machines Corporation | Coverage-based test generation for microprocessor verification |
US6505342B1 (en) * | 2000-05-31 | 2003-01-07 | Siemens Corporate Research, Inc. | System and method for functional testing of distributed, component-based software |
CA2355974C (en) * | 2001-08-24 | 2004-07-13 | Wayne Biao Liu | Space reduction in compositional state systems |
EP1503310A1 (en) * | 2003-08-01 | 2005-02-02 | Sap Ag | Computer-implemented method and system to support in developing a process specification for a collaborative process |
EP1548581A3 (en) * | 2003-12-19 | 2007-08-08 | Klockwork Corp. | Methods, apparatus and programs for system development |
JP2008071135A (ja) * | 2006-09-14 | 2008-03-27 | Nec Corp | 検証処理装置 |
JP5107131B2 (ja) * | 2008-04-28 | 2012-12-26 | 株式会社東芝 | テストケース生成装置およびその生成方法、ならびにテストケース生成のためのプログラム |
-
2009
- 2009-03-10 JP JP2009056514A patent/JP5106447B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-09 US US12/719,945 patent/US20100235685A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2010211481A (ja) | 2010-09-24 |
US20100235685A1 (en) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4047053B2 (ja) | 繰り返しを含む順序パターンを用いた検索装置および方法 | |
JP5106447B2 (ja) | テストケース生成装置およびその生成方法、ならびにコンピュータプログラム | |
Kessentini et al. | Automated metamodel/model co-evolution using a multi-objective optimization approach | |
JP5561135B2 (ja) | データ生成方法,プログラムおよび装置 | |
JP2006139427A (ja) | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 | |
JP5164920B2 (ja) | テストデータ生成方法及び装置及びプログラム | |
JP5164919B2 (ja) | テストデータ生成方法及び装置及びプログラム | |
US20180196738A1 (en) | Test input information search device and method | |
Lustig et al. | Synthesis from recursive-components libraries | |
JP5523526B2 (ja) | テストパス中に複数の参照アクセスをもつテスト用のデータ生成装置及び方法及びプログラム | |
JP5321286B2 (ja) | プログラムモデル検査方法、プログラムモデル検査プログラム | |
JP4804880B2 (ja) | ビジネスプロセステスト設計支援装置、ビジネスプロセス試験方法、及びコンピュータプログラム | |
JP2007172223A (ja) | リポジトリシステム、リポジトリシステムの管理方法、及びそのプログラム | |
JP5900197B2 (ja) | 経路条件選択装置、該プログラム、及び該方法 | |
JP2016115287A (ja) | テストケース生成プログラム、テストケース生成方法及びテストケース生成装置 | |
Seker | Component-based software modeling based on Shannon's information channels | |
JP2013161182A (ja) | テスト項目生成装置、テスト項目生成方法 | |
JP2013012082A (ja) | テストデータ生成プログラム、テストデータ生成方法、テストデータ生成装置 | |
JP2010244439A (ja) | チェックリスト生成装置、チェックリスト生成方法及びチェックリスト生成プログラム | |
JP5417359B2 (ja) | 文書評価支援システム、及び文書評価支援方法 | |
JP5009243B2 (ja) | 動作合成装置、動作合成方法、プログラム、記録媒体、および半導体集積回路の製造方法 | |
Vasilache | DePAT: a framework for specification-based automatic test generation | |
Dechsupa et al. | Compositional formal verification for business process models with heterogeneous notations using colored Petri Net | |
JP5523525B2 (ja) | テストパス中に更新アクセスを持つテスト用のデータ生成装置及び方法及びプログラム | |
JP2014056306A (ja) | Dbデータデバッグ支援装置及び方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |