JP2006139427A - データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 - Google Patents
データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 Download PDFInfo
- Publication number
- JP2006139427A JP2006139427A JP2004327110A JP2004327110A JP2006139427A JP 2006139427 A JP2006139427 A JP 2006139427A JP 2004327110 A JP2004327110 A JP 2004327110A JP 2004327110 A JP2004327110 A JP 2004327110A JP 2006139427 A JP2006139427 A JP 2006139427A
- Authority
- JP
- Japan
- Prior art keywords
- node
- subgraph
- data flow
- same
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Abstract
【解決手段】 ディジタル回路動作についてデータフローグラフ中、一または複数の条件分岐から一つの条件分岐を選択する条件分岐選択手段41と、選択された条件分岐に含まれる節点集合を選択する節点集合選択手段42と、選ばれた節点集合をいくつかのグループに分ける節点グループ化手段43と、分けられたグループのそれぞれをサブグラフとして、条件分岐選択手段41、節点集合選択手段42および節点グループ化手段43による各処理を一または複数の条件分岐に対して行って得られる複数のサブグラフを比較して同一サブグラフを検出するサブグラフ比較手段45とを有し、データフローグラフ中の各条件分岐に含まれる節点を一定法則でグループに分けてそれぞれをサブグラフとし、それらサブグラフを比較することにより同一サブグラフを検出する。
【選択図】 図3
Description
(実施形態1)
図3は、本発明のデータフローグラフの同一サブグラフ検出装置の実施形態1を含む高位合成装置の構成例を示すブロック図である。
(1)条件分岐の条件が「真」または「偽」のときに実行される真ブロックまたは偽ブロックの最終の出力側に位置する出力節点(最終の出力節点)を選択する。例えば図5の事例では、節点E,G,I,Kが選ばれる。
(2)それぞれの各最終の出力節点について、その節点の入力枝に繋がっている節点を、データフローグラフを上方向(上流側)に探索することにより求める。このとき、他の節点を経由してもよい。例えば図5の事例では、出力節点Eに繋がっている節点はA,B,C,Dである。また、出力節点Gに繋がっている節点はA,B,C,Fである。さらに、出力節点Iに繋がっている節点はHである。さらに、出力節点Kに繋がっている節点はJである。
(3)各節点について、その節点が共通に繋がっているかどうかで出力節点の集合を求める。節点が出力節点である場合には、自分自身に継っているものとする。例えば図5の事例では、節点A,B,Cは出力節点EとGに共通に繋がっている。また、節点D,Eは出力節点Eに継っている。さらに、節点F,Gは出力節点Gに継っている。さらに、節点H,Iは出力節点Iに継っている。さらに、節点J,Kは出力節点Kに継っている。
(4)繋がっている出力節点の集合が同じ節点を一つのグループとする。即ち、各最終の出力節点の組合わせ中で共通する節点グループを別の節点グループ(節点の組合せ)とする。例えば図5の事例では、節点A,B,Cのグループ、節点D,Eのグループ、節点F,Gのグループ、節点H,Iのグループ、節点J,Kのグループに分かれる。
(演算器Fの入力ビット数のセレクタの面積)×(入力数)
>(演算器Fの面積)+(演算器Fの出力ビット数のセレクタの面積)×(出力数)
の場合には、その演算は演算グループから外す方が好ましい。
(1)全入力が節点グループに属さない節点に繋がっている節点を集合Sとする。
(2)集合S中の一つの演算Fを表す節点について、
(演算器Fの入力ビット数のセレクタの面積)×(入力数)
>(演算器Fの面積)+(演算器Fの出力ビット数のセレクタの面積)×(出力数)
であれば、その節点を節点グループから外し、新たに全入力が節点グループに属さない節点に繋がっている節点が発生すれば集合Sに加える。
(3)集合Sから演算Fを削除する。
(4)集合Sが空になるまで上記(2)から(3)を繰り返す。
(1)各サブグラフを文字列で表す。
(2)各サブグラフを文字列をキーとしてソ−トする。
(3)隣合う文字列を比較して、等しい場合には同一サブグラフとして出力する。
(実施形態2)
上記実施形態1で説明した図4のフローチャートでは、ステップS2において、条件分岐に含まれる節点集合として、真ブロックおよび偽ブロック内の節点を選択したが、本実施形態2では、条件分岐の条件が「真」のときに実行される真ブロックからの出力と「偽」のときに実行される偽ブロックからの出力とを選択するセレクタ節点も節点集合に加える場合である。
(演算器の面積)>(セレクタの面積)×((演算器の入力数)−1)
の場合には面積が減少するので、図11および図12に示すようにサブグラフをコンパクト化するための変換が行われる。
2 データフローグラフ生成手段
3 データベース
4,4A データフローグラフの同一サブグラフ検出装置
41,41A 条件分岐選択手段
42,42A 節点集合選択手段
43,43A 節点グループ化手段
44,44A グラフコンパクト化手段
45 サブグラフ比較手段
5 同一サブグラフ検出結果格納部
10,10A 高位合成装置
Claims (25)
- ディジタル回路動作について、演算を示す複数の節点と、該節点に入出力するデータの流れを示す枝とで表されたデータフローグラフ中、一または複数の条件分岐から一つの条件分岐を選択する条件分岐選択手段と、
選択された条件分岐に含まれる節点集合を選択する節点集合選択手段と、
選ばれた節点集合をいくつかのグループに分ける節点グループ化手段と、
分けられたグループのそれぞれを各サブグラフとして、該条件分岐選択手段、該節点集合選択手段および該節点グループ化手段による各処理を該一または複数の条件分岐に対して行って得られる複数のサブグラフを比較して同一サブグラフを検出するサブグラフ比較手段とを有するデータフローグラフの同一サブグラフ検出装置。 - 前記節点グループ化手段により分けられたグループの入力部および出力部の少なくともいずれかを、回路占有面積に関してコンパクト化したサブグラフを出力するグラフコンパクト化手段を更に有する請求項1に記載のデータフローグラフの同一サブグラフ検出装置。
- 前記条件分岐選択手段は、前記条件分岐を所定または任意の順序で選択する請求項1に記載のデータフローグラフの同一サブグラフ検出装置。
- 前記節点集合選択手段は、前記条件分岐の条件が「真」のときに実行される真ブロックに含まれる節点と、「偽」のときに実行される偽ブロックに含まれる節点とを前記節点集合として選択する請求項1または2に記載のデータフローグラフの同一サブグラフ検出装置。
- 前記節点集合選択手段は、前記条件分岐の条件が「真」のときに実行される真ブロックからの出力と、「偽」のときに実行される偽ブロックからの出力とを選択するセレクタ節点を前記節点集合に加える請求項1または4に記載のデータフローグラフの同一サブグラフ検出装置。
- 前記節点グループ化手段は、前記条件分岐の条件が「真」または「偽」のときに実行される真ブロックまたは偽ブロックの出力を生成する各出力節点に対して、該真ブロックまたは該偽ブロックに含まれる各節点について、その出力が影響を及ぼす該各出力節点の組合せを求めて、該各出力節点の組合わせ中で共通する節点グループとそれ以外の該各出力節点毎の節点グループとにグループ分けする請求項1に記載のデータフローグラフの同一サブグラフ検出装置。
- 前記節点グループ化手段は、前記セレクタ節点を、前記条件分岐の条件が「真」または「偽」のときに実行される真ブロックまたは偽ブロックの出力を生成する各出力節点として、該真ブロックまたは該偽ブロックに含まれる各節点について、その出力が影響を及ぼす該各出力節点の組合せを求めて、該各出力節点の組合わせ中で共通する節点グループとそれ以外の該各出力節点毎の節点グループとにグループ分けする請求項5に記載のデータフローグラフの同一サブグラフ検出装置。
- 前記グラフコンパクト化手段は、
前記節点グループ化手段により分けられたグループの入力部にある各節点に着目して、
前記サブグラフを実行する回路の占有面積および、該回路を複数箇所で共有する場合に必要なセレクタの占有面積の合計と、
着目節点を該サブグラフから取り除いたサブグラフを実行する回路の占有面積、当該回路を複数箇所で共有する場合に必要なセレクタの占有面積および、取り除いた該着目節点を実行するために必要な演算器の占有面積の合計とを比較して、後者の合計が前者の合計よりも小さい場合に該サブグラフから該着目節点を取り除いて該入力部をコンパクト化する請求項2または6に記載のデータフローグラフの同一サブグラフ検出装置。 - 前記グラフコンパクト化手段は、
前記節点グループ化手段により分けられたグループの前記各出力節点が前記セレクタ節点で、かつ、該セレクタ節点の入力側に繋がっている複数の節点が全て同一演算種類である場合に、
該セレクタ節点の各入力側に同一演算種類の節点がそれぞれ接続されているサブグラフを実行する回路の占有面積と、
該同一演算種類の一つの節点の入力側に該セレクタ節点の出力が接続されている別のサブグラフを実行する回路の占有面積とを比較して、前者の占有面積が後者の占有面積よりも大きい場合に該同一電算種類の一つの節点の入力側に該セレクタ節点の出力が接続するようにサブグラフを変更する請求項7に記載のデータフローグラフの同一サブグラフ検出装置。 - 前記サブグラフ比較手段は、前記各サブグラフの形状に一対一対応させた文字列を作成してそれらの文字列を比較し、同一の文字列を検出することにより同一のサブグラフを検出する請求項1に記載のデータフローグラフの同一サブグラフ検出装置。
- 前記サブグラフ比較手段は、前記文字列をハッシュ関数に入力して得られるハッシュ値を比較し、同一ハッシュ値を検出することにより同一文字列を検出して同一のサブグラフを検出する請求項10に記載のデータフローグラフの同一サブグラフ検出装置。
- 請求項1〜11のいずれかに記載のデータフローグラフの同一サブグラフ検出装置を用いて生成したデータフローグラフに対して、スケジューリング処理およびアロケーション処理を行い、スケジューリング結果およびアロケーション結果に基づいてデータパスおよびコントローラを生成して回路図を自動設計する高位合成装置。
- ディジタル回路動作について、演算を示す複数の節点と、該節点に入出力するデータの流れを示す枝とで表されたデータフローグラフ中、一または複数の条件分岐から一つの条件分岐を選択する条件分岐選択ステップと、
選択された条件分岐に含まれる節点集合を選択する節点集合選択ステップと、
選択された節点集合をいくつかのグループに分ける節点グループ化ステップと、
分けられたグループのそれぞれを各サブグラフとして、該条件分岐選択ステップ、該節点集合選択ステップおよび該節点グループ化ステップを該一または複数の条件分岐に対して行って得られる複数のサブグラフを比較して同一サブグラフを検出するサブグラフ比較ステップとを有するデータフローグラフの同一サブグラフ検出方法。 - 前記節点グループ化ステップにより分けられたグループの入力部および出力部の少なくともいずれかを、回路占有面積に関してコンパクト化したサブグラフを出力するグラフコンパクト化ステップを更に有する請求項13に記載のデータフローグラフの同一サブグラフ検出方法。
- 前記条件分岐選択ステップは、前記条件分岐を所定または任意の順序で選択する請求項13に記載のデータフローグラフの同一サブグラフ検出方法。
- 前記節点集合選択ステップは、前記条件分岐の条件が「真」のときに実行される真ブロックに含まれる節点と、「偽」のときに実行される偽ブロックに含まれる節点とを前記節点集合として選択する請求項13または14に記載のデータフローグラフの同一サブグラフ検出方法。
- 前記節点集合選択ステップは、前記条件分岐の条件が「真」のときに実行される真ブロックからの出力と、「偽」のときに実行される偽ブロックからの出力とを選択するセレクタ節点を前記節点集合に加える請求項13または16に記載のデータフローグラフの同一サブグラフ検出方法。
- 前記節点グループ化ステップは、前記条件分岐の条件が「真」または「偽」のときに実行される真ブロックまたは偽ブロックの出力を生成する各出力節点に対して、該真ブロックまたは該偽ブロックに含まれる各節点について、その出力が影響を及ぼす該各出力節点の組合せを求めて、該各出力節点の組合わせ中で共通する節点グループとそれ以外の該各出力節点毎の節点グループとにグループ分けする請求項13に記載のデータフローグラフの同一サブグラフ検出方法。
- 前記節点グループ化ステップは、前記セレクタ節点を、前記条件分岐の条件が「真」または「偽」のときに実行される真ブロックまたは偽ブロックの出力を生成する各出力節点として、該真ブロックまたは該偽ブロックに含まれる各節点について、その出力が影響を及ぼす該各出力節点の組合せを求めて、該各出力節点の組合わせ中で共通する節点グループとそれ以外の該各出力節点毎の節点グループとにグループ分けする請求項17に記載のデータフローグラフの同一サブグラフ検出方法。
- 前記グラフコンパクト化ステップは、
前記節点グループ化ステップにより分けられたグループの入力部にある各節点に着目して、
前記サブグラフを実行する回路の占有面積および、該回路を複数箇所で共有する場合に必要なセレクタの占有面積の合計と、
着目節点を該サブグラフから取り除いたサブグラフを実行する回路の占有面積、当該回路を複数箇所で共有する場合に必要なセレクタの占有面積および、取り除いた該着目節点を実行するために必要な演算器の占有面積の合計とを比較して、後者の合計が前者の合計よりも小さい場合に該サブグラフから着目節点を取り除いて該入力部をコンパクト化する請求項14または18に記載のデータフローグラフの同一サブグラフ検出方法。 - 前記グラフコンパクト化ステップは、
前記節点グループ化ステップにより分けられたグループの前記出力節点が前記セレクタ節点で、かつ、該セレクタ節点の入力側に繋がっている複数の節点が全て同一演算種類である場合に、
該セレクタ節点の各入力側に同一演算種類の節点がそれぞれ接続されているサブグラフを実行する回路の占有面積と、
該同一演算種類の一つの節点の入力側に該セレクタ節点の出力が接続されている別のサブグラフを実行する回路の占有面積とを比較して、前者の占有面積が後者の占有面積よりも大きい場合に該同一演算種類の一つの節点の入力側に該セレクタ節点の出力が接続するようにサブグラフを変更する請求項19に記載のデータフローグラフの同一サブグラフ検出方法。 - 前記サブグラフ比較ステップは、前記各サブグラフの形状に一対一対応させた文字列を作成してそれらの文字列を比較し、同一の文字列を検出することにより同一のサブグラフを検出する請求項13に記載のデータフローグラフの同一サブグラフ検出方法。
- 前記サブグラフ比較ステップは、前記文字列をハッシュ関数に入力して得られるハッシュ値を比較し、同一ハッシュ値を検出することにより同一文字列を検出して同一のサブグラフを検出する請求項22に記載のデータフローグラフの同一サブグラフ検出方法。
- 請求項13〜23のいずれかに記載のデータフローグラフの同一サブグラフ検出方法をコンピュータに実行させるための各処理ステップが記述されたデータフローグラフの同一サブグラフ検出制御プログラム。
- 請求項24に記載のデータフローグラフの同一サブグラフ検出制御プログラムが記録されたコンピュータ読み取り可能な可読記録媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004327110A JP4165712B2 (ja) | 2004-11-10 | 2004-11-10 | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 |
PCT/JP2005/020387 WO2006051760A1 (ja) | 2004-11-10 | 2005-11-07 | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 |
US11/666,859 US7886252B2 (en) | 2004-11-10 | 2005-11-07 | Same subgraph detector for data flow graph, high-order combiner, same subgraph detecting method for data flow graph, same subgraph detection control program for data flow graph, and readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004327110A JP4165712B2 (ja) | 2004-11-10 | 2004-11-10 | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006139427A true JP2006139427A (ja) | 2006-06-01 |
JP4165712B2 JP4165712B2 (ja) | 2008-10-15 |
Family
ID=36336441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004327110A Expired - Fee Related JP4165712B2 (ja) | 2004-11-10 | 2004-11-10 | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7886252B2 (ja) |
JP (1) | JP4165712B2 (ja) |
WO (1) | WO2006051760A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010262359A (ja) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | 共通データフロー抽出システムおよび共通データフロー抽出方法 |
JP2013127751A (ja) * | 2011-12-19 | 2013-06-27 | Fujitsu Semiconductor Ltd | 集積回路最適化プログラム及び集積回路最適化装置 |
JP2015197883A (ja) * | 2014-04-03 | 2015-11-09 | 三菱電機株式会社 | 回路設計支援装置および回路設計支援プログラム |
JPWO2017033336A1 (ja) * | 2015-08-27 | 2017-10-12 | 三菱電機株式会社 | 回路設計支援装置および回路設計支援プログラム |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070283306A1 (en) * | 2006-05-30 | 2007-12-06 | Matthias Koefferlein | Layout cells, layout cell arrangement, method of generating a layout cell, method of generating a layout cell arrangement, computer program products |
US8234604B2 (en) * | 2008-09-02 | 2012-07-31 | International Business Machines Corporation | Co-optimization of embedded systems utilizing symbolic execution |
JP5287058B2 (ja) * | 2008-09-08 | 2013-09-11 | 富士通株式会社 | 検証支援プログラム、検証支援装置および検証支援方法 |
JP5458622B2 (ja) * | 2009-03-24 | 2014-04-02 | 日本電気株式会社 | 動作合成装置、動作合成方法、及び、プログラム |
US9405853B2 (en) * | 2013-06-17 | 2016-08-02 | Hewlett Packard Enterprise Development Lp | Reading object queries |
JP6255880B2 (ja) * | 2013-10-10 | 2018-01-10 | 株式会社ソシオネクスト | 高位合成用データ生成装置、高位合成装置、高位合成用データ生成方法及びプログラム |
US10642867B2 (en) * | 2017-09-15 | 2020-05-05 | Adobe Inc. | Clustering based on a directed graph |
EP3908947A1 (en) * | 2019-03-25 | 2021-11-17 | Aurora Labs Ltd | Generating and signing a line-of-code behavior and relation model |
US11151301B2 (en) * | 2019-06-05 | 2021-10-19 | SiFive, Inc. | Point-to-point module connection interface for integrated circuit generation |
CN110347884A (zh) * | 2019-07-12 | 2019-10-18 | 深圳众赢维融科技有限公司 | 用于处理异常用户子图的方法和装置 |
US11270051B1 (en) * | 2020-11-09 | 2022-03-08 | Xilinx, Inc. | Model-based design and partitioning for heterogeneous integrated circuits |
US11729080B2 (en) * | 2021-05-12 | 2023-08-15 | Vmware, Inc. | Agentless method to automatically detect low latency groups in containerized infrastructures |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666296A (en) * | 1991-12-31 | 1997-09-09 | Texas Instruments Incorporated | Method and means for translating a data-dependent program to a data flow graph with conditional expression |
JP3602697B2 (ja) | 1997-09-18 | 2004-12-15 | 株式会社東芝 | 論理回路設計支援システム |
JP3765923B2 (ja) * | 1998-02-26 | 2006-04-12 | シャープ株式会社 | ハードウェア合成方法およびハードウェア合成装置並びにハードウェア合成プログラムを記録した記録媒体 |
JP2001229169A (ja) | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 分木構造の相違点検出支援装置、方法及びその装置での処理をコンピュータに行なわせるためのプログラムを格納した記憶媒体 |
JP3722351B2 (ja) | 2000-02-18 | 2005-11-30 | シャープ株式会社 | 高位合成方法およびその実施に使用される記録媒体 |
US7565631B1 (en) * | 2004-07-02 | 2009-07-21 | Northwestern University | Method and system for translating software binaries and assembly code onto hardware |
US7472359B2 (en) * | 2004-12-03 | 2008-12-30 | University Of Massachusetts | Behavioral transformations for hardware synthesis and code optimization based on Taylor Expansion Diagrams |
-
2004
- 2004-11-10 JP JP2004327110A patent/JP4165712B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-07 WO PCT/JP2005/020387 patent/WO2006051760A1/ja active Application Filing
- 2005-11-07 US US11/666,859 patent/US7886252B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010262359A (ja) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | 共通データフロー抽出システムおよび共通データフロー抽出方法 |
JP2013127751A (ja) * | 2011-12-19 | 2013-06-27 | Fujitsu Semiconductor Ltd | 集積回路最適化プログラム及び集積回路最適化装置 |
JP2015197883A (ja) * | 2014-04-03 | 2015-11-09 | 三菱電機株式会社 | 回路設計支援装置および回路設計支援プログラム |
JPWO2017033336A1 (ja) * | 2015-08-27 | 2017-10-12 | 三菱電機株式会社 | 回路設計支援装置および回路設計支援プログラム |
US10192014B2 (en) | 2015-08-27 | 2019-01-29 | Mitsubishi Electric Corporation | Circuit design support apparatus and computer readable medium |
Also Published As
Publication number | Publication date |
---|---|
WO2006051760A1 (ja) | 2006-05-18 |
US20080040699A1 (en) | 2008-02-14 |
US7886252B2 (en) | 2011-02-08 |
JP4165712B2 (ja) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7886252B2 (en) | Same subgraph detector for data flow graph, high-order combiner, same subgraph detecting method for data flow graph, same subgraph detection control program for data flow graph, and readable recording medium | |
Drechsler | Formal verification of circuits | |
US20150339434A1 (en) | Virtual hierarchical layer propagation | |
CN101751333A (zh) | 用于支援程序解析的方法、及其计算机程序以及计算机系统 | |
CN111027703A (zh) | 一种量子线路查询的方法、装置、存储介质及电子装置 | |
JP2021082165A (ja) | 構造探索方法、構造探索プログラム、及び構造探索装置 | |
Mota et al. | A compact timed state space approach for the analysis of manufacturing systems: key algorithmic improvements | |
Jung et al. | Efficient operations between mdds and constraints | |
JP2009025973A (ja) | 動作合成装置、半導体集積回路の製造方法、動作合成方法、動作合成制御プログラムおよび可読記録媒体 | |
JP5555238B2 (ja) | ベイジアンネットワーク構造学習のための情報処理装置及びプログラム | |
JP7400833B2 (ja) | トポロジー設計装置、トポロジー設計方法、及びプログラム | |
JP2001209670A (ja) | 高位合成方法、および、高位合成方法の実施に使用される記録媒体 | |
JPWO2017204139A1 (ja) | データ処理装置、データ処理方法、およびプログラム記録媒体 | |
JP7151515B2 (ja) | ソート方法、ソートプログラム及びソート装置 | |
Ma et al. | Hardware-accelerated parallel genetic algorithm for fitness functions with variable execution times | |
JP2001209664A (ja) | 高位合成方法並びに高位合成方法の実施に使用される記録媒体 | |
JP3766119B2 (ja) | 回路シミュレーション方法及びその装置 | |
Phan | A Survey on the Stability of (Extended) Linear Sand Pile Model | |
Conte et al. | Listing acyclic subgraphs and subgraphs of bounded girth in directed graphs | |
Sinha et al. | Machine Learning-Based Hard/Soft Logic Trade-offs in VTR | |
Sharma et al. | PipeRoute: a pipelining-aware router for reconfigurable architectures | |
Murgai | Technology-dependent logic optimization | |
Mrena et al. | Experimental Survey of Algorithms for the Calculation of Node Traversal Probabilities in Multi-valued Decision Diagrams | |
Dahl et al. | IPRec and Isoblaze: Fuzzy Subcircuit Isomorphism for IP Detection in Physical Netlists | |
JP4470110B2 (ja) | 高位合成方法およびシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080723 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |