JP5104041B2 - 電源装置 - Google Patents

Description

この発明は電源装置、特にスイッチング電源装置に関する。

従来のスイッチング電源装置として、図１１に示すものがある。
これは、分圧抵抗１０および１１によって出力電圧Ｖ_OUTを検出し、誤差増幅器１３で分圧された電圧と基準電圧Ｖ_REFとを比較する。制御器１５は、誤差増幅器１３の出力誤差分に対応する信号をスイッチング素子１６に出力し、指令値に従った出力電圧となるように制御を行なうものである。

ところで、上記の回路では、負荷が変動した場合に出力電圧と指令値には偏差が生じ、図１２に示すように負荷が軽くなるに従って出力電圧が指令値よりも大きくなる。その結果、出力電圧が電解コンデンサ１７の耐圧以上にまで上昇し、電解コンデンサ１７が破壊するおそれがある。また、電解コンデンサ１７だけでなく、ダイオード１９およびスイッチング素子１６も高耐圧製品を使用する必要があるため、コスト高となり損失が増加するという問題がある。

次に、図１１を参照して、出力電圧の偏差ΔＶ_OUTの大きさについて考える。
誤差増幅器１３の反転入力端子の電圧は非反転入力端子の電圧と同じで、一定電圧Ｖ_REFとなっている。このため、抵抗１１に流れる電流Ｉ_R11は、（１）式のように一定になる。
Ｉ_R11＝Ｖ_REF／Ｒ₁₁…（１）
一方、抵抗１２に流れる電流Ｉ_R12は、（２）式のように誤差増幅器１３の出力ＶＡ_OUTに依存して変動する。
Ｉ_R12＝（Ｖ_REF−ＶＡ_OUT）／Ｒ₁₂…（２）

負荷変動に伴ってスイッチング素子１６のｄｕｔｙ（デューティ）比が変動するため、誤差増幅器１３の出力ＶＡ_OUTも変動する。例えば、無負荷時のｄｕｔｙは０、定格出力時のｄｕｔｙはＶ_OUT／Ｖ_INである。ＶＡ_OUTがΔＶＡ_OUTだけ変動したとすると、抵抗１２に流れる電流は（３）式に示すΔＩ_R12の分だけ変化する。
ΔＩ_R12＝ΔＶＡ_OUT／Ｒ₁₂…（３）

抵抗１１に流れる電流Ｉ_R11は一定であるので、抵抗１０に流れる電流Ｉ_R10の変化量ΔＩ_R10は、抵抗１２に流れる電流Ｉ_R12の変化量ΔＩ_R12に等しい。ゆえに、出力電圧の偏差ΔＶ_OUTは次の（４）式で表わされる。
ΔＶ_OUT＝Ｒ₁₀・ΔＩ_R10＝Ｒ₁₀・ΔＩ_R12＝ΔＶＡ_OUT・Ｒ₁₀／Ｒ₁₂…（４）

上記（４）式で示すように、抵抗１０の値を小さくするか、抵抗１２を大きくすることで誤差増幅器１３の利得が大きくなり、出力電圧の偏差ΔＶ_OUTが小さくなる。そのため、軽負荷時における出力電圧の大きさを抑えることができる。しかし、インダクタ１８の前にダイオード整流器を持つＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｎｔｒｏｌ：高調波抑制）回路の場合は、誤差増幅器１３の利得と入力電流の歪みとはトレードオフの関係にある。すなわち、誤差増幅器１３の利得を大きくして出力電圧の偏差ΔＶ_OUTを小さく抑えると、入力電流の歪みが大きくなり、系が不安定になるという問題がある。そこで、負荷の変動に応じて自動的に利得を調節するものとして、例えば特許文献１に記載のものがある。

特開２００５−０３９９７５号公報

上記特許文献１では、出力電流を検出し、その電流値に応じて誤差増幅器の利得を制御し、動作範囲全体にわたって利得を一定に保つことが記載されている。しかし、電流を検出するには直流成分も検出できるカレントトランスまたはシャント抵抗を使用しなければならないが、カレントトランスなどは抵抗などに比べて高価である。また、シャント抵抗を使用すると、シャント抵抗に大きな電流が流れるため、大きな損失が発生するという問題がある。

したがって、この発明の課題は、カレントトランスやシャント抵抗を用いることなく、出力電圧の変動を小さく抑え、小型，低コスト化を図ることにある。

このような課題を解決するため、請求項１の発明では、 出力電圧を出力電圧の正側に接続された第１抵抗と出力電圧の負側に接続された第２抵抗の中間点によって分圧した電圧値と指令値との差分に対応する信号を出力する誤差増幅器と、この誤差増幅器の出力信号をスイッチング素子に与え指令値に従う出力電圧となるように制御する制御器とを備えた電源装置において、
前記第２抵抗の抵抗値を前記出力電圧に応じて変更可能にしたことを特徴とする。

請求項１の発明においては、前記誤差増幅器の負帰還回路に接続された第３抵抗の抵抗値を、前記出力電圧に応じて変更可能にすることができ（請求項２の発明）、または、前記第１抵抗の抵抗値を、前記出力電圧に応じて変更可能にすることができる（請求項３の発明）。

さらに、前記第１抵抗または第２抵抗もしくは第３抵抗の少なくとも１つに対し、直列または並列にFETを接続することができる（請求項４の発明）、もしくは、前記第１抵抗または第２抵抗もしくは第３抵抗の少なくとも１つに代えて、FETを用いることができる（請求項５の発明）。請求項４または５の発明においては、前記FETのゲート電圧を、前記出力電圧に応じて変化させることができる（請求項６の発明）。

この発明によれば、出力電圧がしきい値以上になった場合は、誤差増幅器の利得を大きくすることにより、軽負荷時における出力電圧を低く抑えることができ、電解コンデンサの破壊を防止することができる。また、出力コンデンサに耐圧がより小さい電解コンデンサを使用することが可能になるため、体積を節約しコストを下げることができる。また、ダイオードやスイッチング素子も耐圧がより小さいものを使用できるため、コストを下げ損失を少なくすることができる。また、出力電圧がしきい値以下の場合は、誤差増幅器の利得が小さいので、入力電流の歪を小さく抑え、系の安定性を確保することが可能となる。さらに、直流成分の検出が可能なカレントトランスが不要なため、従来のものより安価であり、シャント抵抗も不要しないので損失を抑えることができる。

図１はこの発明の実施の形態を示す構成図である。
主回路はＦＥＴ（電界効果トランジスタ）に代表されるスイッチング素子１６、電解コンデンサ１７、インダクタ１８およびダイオード１９等から構成され、電解コンデンサ１７およびインダクタ１８は平滑回路として機能し、ダイオード１９は電解コンデンサ１７がスイッチング素子１６を介して放電するのを防止する。

制御回路は、出力電圧を検出するための分圧抵抗１０および１１、出力電圧と指令値とを比較する誤差増幅器１３、この誤差増幅器１３の負帰還回路に接続された抵抗１２、誤差増幅器１３の出力に対応する信号を出力する制御器１５等から構成され、スイッチング素子１６を制御するフィードバック制御を行なっている。抵抗１２は、抵抗４０，４１および抵抗４１と並列に接続されたスイッチ２２から構成されている。出力電圧Ｖ_OUTと、しきい値Ｖｓとを比較するコンパレータ２０は、出力電圧検出回路を形成している。

その作用について説明する。
いま、出力電圧Ｖ_OUTがしきい値Ｖｓよりも小さい場合は、スイッチ２２はＯＮ（オン）の状態であり、そのときの出力電圧の偏差ΔＶ_OUTは、（４）式から次の（５）式のように表わされる。なお、ΔＶＡ_OUTは誤差増幅器の出力の変動量を示す。
ΔＶ_OUT＝ΔＶＡ_OUT・Ｒ₁₀／Ｒ₁₂＝ΔＶＡ_OUT・Ｒ₁₀／Ｒ₄₀…（５）

負荷が軽くなり、出力電圧Ｖ_OUTがしきい値電圧Ｖｓよりも大きくなると、スイッチ２２はＯＦＦ（オフ）の状態になる。このときの出力電圧の偏差ΔＶ_OUTは、（６）式で表わされる。
ΔＶ_OUT＝ΔＶＡ_OUT・Ｒ₁₀／Ｒ₁₂＝ΔＶＡ_OUT・Ｒ₁₀／（Ｒ₄₀＋Ｒ₄₁）…（６）

Ｒ₁₀／Ｒ₄₀＞Ｒ₁₀／（Ｒ₄₀＋Ｒ₄₁）であるので、コンパレータ２０の出力が切替わることにより、出力電圧の偏差ΔＶ_OUTが小さくなる。ゆえに、出力電圧Ｖ_OUTがしきい値電圧Ｖｓ以上の領域においては、出力電圧の大きさを小さく抑えることができる。ヒステリシスを持つコンパレータ２０を使用することで、図２に示すような出力電力−出力電圧特性を得ることができる。

図３はこの発明の別の実施の形態を示す構成図で、図１に対し抵抗３７，３８および抵抗３７と並列に接続されたスイッチ２６からなる抵抗１０を設けた点が特徴である。
図３において、出力電圧Ｖ_OUTがしきい値Ｖｓよりも小さい場合は、スイッチ２６はＯＦＦ（オフ）の状態（図示の状態）であり、そのときの出力電圧の偏差ΔＶ_OUTは、（４）式から次の（７）式のように表わされる。
ΔＶ_OUT＝ΔＶＡ_OUT・Ｒ₁₀／Ｒ₁₂＝ΔＶＡ_OUT・（Ｒ₃₇＋Ｒ₃₈）／Ｒ₁₂…（７）

負荷が軽くなり、出力電圧Ｖ_OUTがしきい値電圧Ｖｓよりも大きくなると、スイッチ２６はＯＮ（オン）の状態になり、抵抗３７は短絡される。このときの出力電圧の偏差ΔＶ_OUTは、（８）式で表わされる。
ΔＶ_OUT＝ΔＶＡ_OUT・Ｒ₁₀／Ｒ₁₂＝ΔＶＡ_OUT・Ｒ₃₈／Ｒ₁₂…（８）
（Ｒ₃₇＋Ｒ₃₈）／Ｒ₁₂＞Ｒ₃₈／Ｒ₁₂であるので、図１の場合と同じく、出力電圧Ｖ_OUTがしきい値電圧Ｖｓ以上の領域においては、出力電圧の大きさを小さく抑えることができ、ヒステリシスを持つコンパレータ２０を使用することで、図２に示すような出力電力−出力電圧特性を得ることができる。

図４はこの発明のさらに別の実施の形態を示す構成図で、抵抗３５，３６および抵抗３５と並列に接続されたスイッチ２４から構成される抵抗１１を設けた点が特徴である。
いま、出力電圧Ｖ_OUTがしきい値電圧Ｖｓよりも小さい場合は、スイッチ２２はＯＮ（オン）の状態で、抵抗３５は短絡状態にある。このとき、抵抗１１を流れる電流Ｉ_R11は、次の（９）式のようになる。
Ｉ_R11＝Ｖ_REF／Ｒ₁₁＝Ｖ_REF／Ｒ₃₆…（９）

負荷が軽くなり、出力電圧Ｖ_OUTがしきい値電圧Ｖｓよりも大きくなると、スイッチ２４はＯＦＦの状態になる。このとき抵抗１１を流れる電流Ｉ_R11は、次の（９）式のようになる。
Ｉ_R11＝Ｖ_REF／Ｒ₁₁＝Ｖ_REF／（Ｒ₃₅＋Ｒ₃₆）…（１０）

スイッチ２４がＯＦＦになれば、抵抗１１に流れる電流が減少し、その結果、抵抗１１で発生する電圧が減少する。そのため、出力電圧が降下する。また、スイッチ２４を切替える前後で誤差増幅器の利得は一定であるため、図５の特性図の傾きも同じである。
以上より、出力電圧Ｖ_OUTがしきい値電圧Ｖｓ以上の領域においては、出力電圧の大きさを小さく抑えることができる。図１，３と同様に、ヒステリシスをもつコンパレータ２０を使用することで、図５に示すような出力電力−出力電圧特性が得られる。

図６はこの発明の他の実施の形態を示す構成図で、図１と図４とを組み合わせたものに相当する。図７はこの場合の出力電力−出力電圧特性図である。
図６では、出力電圧Ｖ_OUTがしきい値電圧Ｖｓよりも小さい場合は、図１と同様スイッチ２２はＯＮの状態にある。その後、出力電圧Ｖ_OUTがしきい値電圧Ｖｓよりも大きくなると、スイッチ２２はＯＦＦの状態になる。抵抗１２に流れる電流はスイッチ２２の切り替え前後で変化するため、スイッチ２２を切り替えた瞬間に出力電圧が大きく変動する。
そこで、スイッチ２２と同時にスイッチ２４も切り替え、スイッチの切り替え前後で抵抗１２に流れる電流を一定に保つことで、出力電圧の急激な変動を防ぎ、出力電圧を連続的に変化させられるようにする。

図８はこの発明のさらに他の実施の形態を示す構成図で、図３と図４を合わせたものに相当する。図７はこの場合の出力電力−出力電圧特性図である。
図４の場合と同様に、出力電圧Ｖ_OUTがしきい値Ｖｓよりも小さい場合は、スイッチ２６はＯＦＦの状態である。負荷が軽くなり出力電圧Ｖ_OUTがしきい値Ｖｓよりも大きくなると、スイッチ２４はONの状態になる。スイッチ２６を切り替える前後で抵抗１０を流れる電流量は一定であるが、分圧抵抗１０の抵抗値が小さくなるため、スイッチ２４を切り替えた瞬間に出力電圧が大きく変動する。

そこで、スイッチ２６と同時にスイッチ２４も切り替え、スイッチの切り替え前後で電流量を減少させることで、分圧抵抗10で発生する電圧を一定に保つ。これにより、出力電圧の急激な変動を防ぎ、出力電圧を連続的に変化させることができる。
なお、以上では抵抗を直列に接続し、出力電圧に応じてスイッチを切り替えることで抵抗値を変化させているが、抵抗は直列ではなく並列に接続し出力電圧に応じてスイッチを切り替えることで抵抗値を変化させることも可能である。

図９はこの発明の別の実施の形態を示す構成図で、図１０はこの場合の出力電力−出力電圧特性図である。
ここでは、差動増幅器３０と抵抗４２,４３,４４および４５で減算回路を形成し、図３と同様の手段で出力電圧を検出し、この出力電圧に応じてFETのゲート電圧を変化させ、誤差増幅器１３の利得を連続的に変化させるようにする。例えば、出力電圧が上昇した場合は、ゲート電圧を下げることでFETのオン抵抗を大きくし、誤差増幅器１３の利得を上げる。これにより、出力電圧の偏差を小さく抑えることができる。
また、FETを抵抗１２で使用したが、抵抗１０または１１で使用できるのは言うまでもない。

この発明の実施の形態を示すブロック図 図１,図3の動作を説明する出力電力−出力電圧特性説明図 この発明の別の実施の形態を示すブロック図 この発明のさらに別の実施の形態を示すブロック図 図４の動作を説明する出力電力−出力電圧特性説明図 この発明の他の実施の形態を示すブロック図 図６の動作を説明する出力電力−出力電圧特性説明図 この発明のさらに他の実施の形態を示すブロック図 この発明のまた別の実施の形態を示すブロック図 図９の動作を説明する出力電力−出力電圧特性説明図 従来例を示すブロック図 図１１の動作を説明する出力電力−出力電圧特性説明図

１０，１１，１２，３５，３６，３７，３８，４０，４１，４２，４３，４４，４５…抵抗、１３，３０…誤差増幅器、１５…制御器、１６…スイッチング素子、１７…コンデンサ、１８…インダクタ、１９…ダイオード、２０…コンパレータ、２２，２４，２６…スイッチ、２９…ＦＥＴ（電界効果トランジスタ）。

Claims (6)

1. 出力電圧を出力電圧の正側に接続された第１抵抗と出力電圧の負側に接続された第２抵抗の中間点によって分圧した電圧値と指令値との差分に対応する信号を出力する誤差増幅器と、この誤差増幅器の出力信号をスイッチング素子に与え指令値に従う出力電圧となるように制御する制御器とを備えた電源装置において、
   前記第２抵抗の抵抗値を前記出力電圧に応じて変更可能にしたことを特徴とする電源装置。
2. 前記第１抵抗の抵抗値を、前記出力電圧に応じて変更可能にしたことを特徴とする請求項１に記載の電源装置。
3. 前記誤差増幅器の負帰還回路に接続された第３抵抗の抵抗値を、前記出力電圧に応じて変更可能にしたことを特徴とする請求項１に記載の電源装置。
4. 前記第１抵抗または第２抵抗もしくは第３抵抗の少なくとも１つに、直列または並列にFETを接続することを特徴とする請求項１〜３の何れか１項に記載の電源装置。
5. 前記第１抵抗または第２抵抗もしくは第３抵抗の少なくとも１つの代えてFETを用いることを特徴とする請求項１〜３の何れか１項に記載の電源装置。
6. 前記FETのゲート電圧を、前記出力電圧に応じて変化させることを特徴とする請求項４または５に記載の電源装置。

Images