JP5102288B2 - 精度制御反復算術論理演算ユニット - Google Patents
精度制御反復算術論理演算ユニット Download PDFInfo
- Publication number
- JP5102288B2 JP5102288B2 JP2009509936A JP2009509936A JP5102288B2 JP 5102288 B2 JP5102288 B2 JP 5102288B2 JP 2009509936 A JP2009509936 A JP 2009509936A JP 2009509936 A JP2009509936 A JP 2009509936A JP 5102288 B2 JP5102288 B2 JP 5102288B2
- Authority
- JP
- Japan
- Prior art keywords
- result
- rounding
- precision
- bit
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
- G06F7/537—Reduction of the number of iteration steps or stages, e.g. using the Sweeny-Robertson-Tocher [SRT] algorithm
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/382—Reconfigurable for different fixed word lengths
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Description
1つの結果を得るために、第1のビット精度のオペランドを反復的に処理すること、および、結果が、第1のビット精度よりも低いプログラムされた第2のビット精度に達するときに、反復オペランド処理を終了すること、によって、プロセッサ内において生成される。さらに、パッドされた結果(padded result)が、第1のビット精度に対応するビット幅を有するように、副精度結果の幅は、結果をパッドすること(padding)によって調整されることができる。
Claims (30)
- プロセッサにおいて反復算術演算を実行する方法であって、
1つの結果を得るために第1のビット精度のオペランドを反復的に処理することと、
前記結果が前記第1のビット精度よりも低いプログラムされた第2のビット精度に達するときに前記反復処理を終了することと、なお、前記プログラムされた第2のビット精度は動的に変更可能な値である、
前記結果を丸めることと、
を備え、前記の結果を丸めることは、
前記プログラムされた第2のビット精度に従って丸めオペランドを生成することと、
前記丸めオペランドを前記結果に加えることと、
を備える、
方法。 - パッドされた結果が前記第1のビット精度に対応するビット幅を有するように前記結果をパッドすることをさらに備える、請求項1に記載の方法。
- 前記パッドされた結果が前記第1のビット精度に対応するビット幅を有するように前記結果をパッドすることは、1つまたは複数の論理「0」ビットを前記結果に付加することを備える、請求項2に記載の方法。
- 前記第1のビット精度よりも小さいビット幅を有するレジスタ内に前記結果を記憶することをさらに備える、請求項1に記載の方法。
- 切り捨てられたオペランドが、前記第1のビット精度よりも低くかつ前記プログラムされた第2のビット精度よりも高いかまたは前記プログラムされた第2のビット精度に等しいビット精度を有するように、前記反復処理を開始する前に、前記オペランドの1つまたは複数の最下位ビット(LSB)を切り捨てることをさらに備える、請求項1に記載の方法。
- 前記オペランドの1つまたは複数のLSBを切り捨てることは、前記オペランドの1つまたは複数のLSBをマスクすることを備える、請求項5に記載の方法。
- 前記丸めオペランドを生成することは、
丸め処理されるべき前記結果の最下位ビット(LSB)を識別するために前記プログラムされた第2のビット精度を処理することと、
丸め値を前記結果の識別された最下位ビット(LSB)に位置合わせすることと、
位置合わせされた前記丸め値を前記丸めオペランドとして供給することと、
を備える、請求項1に記載の方法。 - 前記丸め値を前記結果の前記識別されたLSBに位置合わせすることは、
前記丸め値が、前記の結果の前記識別されたLSBに対応するビット位置に配置された論理「1」を有するように、前記丸め値をシフトすることを備える、請求項7に記載の方法。 - 前記丸めオペランドを生成することは、前記丸めオペランドを生成するために前記第2のプログラムされたビット精度を復号化することを備える、請求項1に記載の方法。
- 前記プロセッサ内に含まれるレジスタの内容における変化に応じて、前記プログラムされた第2のビット精度を変更することをさらに備える、請求項1に記載の方法。
- 前記プロセッサによって受け取られた1つまたは複数の命令に応答して、前記プログラムされた第2のビット精度を変更することをさらに備える、請求項1に記載の方法。
- プロセッサにおいて使用するための反復算術論理演算ユニットであって、
1つの結果を得るために第1のビット精度のオペランドを反復的に処理するように構成された算術論理演算回路と;
前記結果が、前記第1のビット精度よりも低いプログラムされた第2のビット精度に達するときに、前記反復処理を終了するように構成された精度制御回路と、なお、前記プログラムされた第2のビット精度は動的に変更可能な値である;
前記結果を丸めるように構成された丸め論理と;
を備え、
前記丸め論理は、
前記プログラムされた第2のビット精度に従って丸めオペランドを生成するように構成された丸め回路と、
前記丸めオペランドを前記結果に加えるように構成された加算器と、
を備える、反復算術論理演算ユニット。 - パッドされた結果が、前記第1のビット精度に対応するビット幅を有するように、前記算術論理演算回路は、さらに、前記の結果をパッドするように構成された、請求項12に記載の反復算術論理演算ユニット。
- 前記パッドされた結果が1つまたは複数の論理「0」ビットを前記結果に付加することによって前記第1のビット精度に対応するビット幅を有するように、前記算術論理演算回路は前記の結果をパッドするように構成された、請求項13に記載の反復算術論理演算ユニット。
- 切り捨てられたオペランドが、前記第1のビット精度よりも低くかつ前記プログラムされた第2のビット精度よりも高いかまたは前記プログラムされた第2のビット精度に等しいビット精度を有するように、前記算術論理演算回路は、さらに、前記オペランドの1つまたは複数の最下位ビット(LSB)を切り捨てるように構成された、請求項12に記載の反復算術論理演算ユニット。
- 前記算術論理演算回路は、前記オペランドの1つまたは複数のLSBをマスクすることによって、前記オペランドの1つまたは複数のLSBを切り捨てるように構成された、請求項15に記載の反復算術論理演算ユニット。
- 前記丸め回路は、丸め処理されるべき前記結果の最下位ビット(LSB)を識別するために前記プログラムされた第2のビット精度を処理することによって丸めオペランドを生成し、丸め値を前記結果の識別された最下位ビット(LSB)に位置合わせし、位置合わせされた前記丸め値を前記丸めオペランドとして供給することによって丸めオペランドを生成するように構成された、請求項12に記載の反復算術論理演算ユニット。
- 前記丸め回路は、前記丸め値が前記の果の前記識別されたLSBに対応するビット位置に配置された論理「1」を有するように前記丸め値をシフトすることによって、前記丸め値を前記結果の前記識別されたLSBに位置合わせするように構成された、請求項17に記載の反復算術論理演算ユニット。
- 前記丸め回路は、前記第2のプログラムされたビット精度を復号化することによって、丸めオペランドを生成するように構成された、請求項12に記載の反復算術論理演算ユニット。
- 前記精度制御回路は、前記精度制御回路によって受け取られたインジケータに応じて、前記反復処理を終了するように構成されている、請求項12に記載の反復算術論理演算ユニット。
- 1つの結果を得るために第1のビット精度のオペランドを反復的に処理し、前記の結果が前記第1のビット精度よりも低いプログラムされた第2のビット精度に達するときに、前記反復処理を終了するように構成された反復算術論理演算ユニットを備えたプロセッサであって、前記プログラムされた第2のビット精度は動的に変更可能な値であり、前記反復算術論理演算ユニットはさらに、前記プログラムされた第2のビット精度に基づいて丸めオペランドを生成し、前記丸めオペランドを前記結果に加えることによって前記結果を丸めるように構成された、
プロセッサ。 - パッドされた結果が、前記第1のビット精度に対応するビット幅を有するように、前記反復算術論理演算ユニットは、さらに、前記結果をパッドするように構成された、請求項21に記載のプロセッサ。
- 前記の結果を記憶するためのレジスタをさらに備え、前記レジスタは、前記第1のビット精度よりも小さいビット幅を有する、請求項21に記載のプロセッサ。
- 前記反復算術論理演算ユニットは、丸め処理されるべき前記結果の最下位ビット(LSB)を識別するために前記プログラムされた第2のビット精度を処理することによって丸めオペランドを生成し、丸め値を前記結果の識別された最下位ビット(LSB)に位置合わせし、位置合わせされた前記丸め値を前記丸めオペランドとして供給することによって丸めオペランドを生成するように構成された、請求項21に記載のプロセッサ。
- 前記反復算術論理演算ユニットは、前記丸め値が、前記結果の前記識別されたLSBに対応するビット位置に配置された論理「1」を有するように、前記丸め値をシフトすることによって、前記丸め値を前記結果の前記識別されたLSBに位置合わせするように構成された、請求項24に記載のプロセッサ。
- 前記反復算術論理演算ユニットは、丸めオペランドを生成するために、前記第2のプログラムされたビット精度を復号化することによって、丸めオペランドを生成するように構成された、請求項21に記載のプロセッサ。
- 前記プログラムされた第2のビット精度を動的に変更可能な値として記憶するように構成された記憶エレメントをさらに備える、請求項21に記載のプロセッサ。
- 前記記憶される動的に変更可能な値は、前記プロセッサによって受け取られた1つまたは複数の命令に応答して変更される、請求項27に記載のプロセッサ。
- 前記算術論理演算ユニットは、前記プロセッサによって受け取られたインジケータに応じて、前記反復処理を終了する、請求項21に記載のプロセッサ。
- 前記インジケータは、前記プロセッサ内に含まれるレジスタにおいて記憶されたフラグビットを備える、請求項29に記載のプロセッサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/381,870 | 2006-05-05 | ||
US11/381,870 US9146706B2 (en) | 2006-05-05 | 2006-05-05 | Controlled-precision iterative arithmetic logic unit |
PCT/US2007/067119 WO2007130803A2 (en) | 2006-05-05 | 2007-04-20 | Controlled-precision iterative arithmetic logic unit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011173104A Division JP5307202B2 (ja) | 2006-05-05 | 2011-08-08 | 精度制御反復算術論理演算ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009536409A JP2009536409A (ja) | 2009-10-08 |
JP5102288B2 true JP5102288B2 (ja) | 2012-12-19 |
Family
ID=38662342
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009509936A Active JP5102288B2 (ja) | 2006-05-05 | 2007-04-20 | 精度制御反復算術論理演算ユニット |
JP2011173104A Active JP5307202B2 (ja) | 2006-05-05 | 2011-08-08 | 精度制御反復算術論理演算ユニット |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011173104A Active JP5307202B2 (ja) | 2006-05-05 | 2011-08-08 | 精度制御反復算術論理演算ユニット |
Country Status (11)
Country | Link |
---|---|
US (1) | US9146706B2 (ja) |
EP (1) | EP2021916A2 (ja) |
JP (2) | JP5102288B2 (ja) |
KR (1) | KR20090007478A (ja) |
CN (1) | CN101432689B (ja) |
BR (1) | BRPI0711301A2 (ja) |
CA (1) | CA2649857C (ja) |
MX (1) | MX2008014047A (ja) |
RU (1) | RU2413972C2 (ja) |
TW (1) | TWI350990B (ja) |
WO (1) | WO2007130803A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100125621A1 (en) * | 2008-11-20 | 2010-05-20 | Advanced Micro Devices, Inc. | Arithmetic processing device and methods thereof |
US8495121B2 (en) * | 2008-11-20 | 2013-07-23 | Advanced Micro Devices, Inc. | Arithmetic processing device and methods thereof |
US9047119B2 (en) * | 2010-07-01 | 2015-06-02 | Telefonaktiebolaget L M Ericsson (Publ) | Circular floating-point number generator and a circular floating-point number adder |
US9465612B2 (en) | 2011-12-28 | 2016-10-11 | Intel Corporation | Systems, apparatuses, and methods for performing delta encoding on packed data elements |
US9557998B2 (en) | 2011-12-28 | 2017-01-31 | Intel Corporation | Systems, apparatuses, and methods for performing delta decoding on packed data elements |
RU2610247C1 (ru) * | 2015-10-19 | 2017-02-08 | Олег Александрович Козелков | Многофункциональное логическое устройство |
US10296292B2 (en) * | 2016-10-20 | 2019-05-21 | Advanced Micro Devices, Inc. | Dynamic variable precision computation |
CN107038016B (zh) * | 2017-03-29 | 2019-11-15 | 广州酷狗计算机科技有限公司 | 一种基于gpu的浮点数转换方法及装置 |
US10684824B2 (en) | 2018-06-06 | 2020-06-16 | Nvidia Corporation | Stochastic rounding of numerical values |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3434114A (en) * | 1966-09-23 | 1969-03-18 | Ibm | Variable floating point precision |
US3626427A (en) * | 1967-01-13 | 1971-12-07 | Ibm | Large-scale data processing system |
JPS5378742A (en) * | 1976-12-23 | 1978-07-12 | Toshiba Corp | Multiplication control system |
US4276607A (en) * | 1979-04-09 | 1981-06-30 | Sperry Rand Corporation | Multiplier circuit which detects and skips over trailing zeros |
JPS61213927A (ja) * | 1985-03-18 | 1986-09-22 | Hitachi Ltd | 浮動小数点演算処理装置 |
US4823260A (en) * | 1987-11-12 | 1989-04-18 | Intel Corporation | Mixed-precision floating point operations from a single instruction opcode |
EP0377992B1 (en) | 1989-01-13 | 1996-04-17 | International Business Machines Corporation | Floating point division method and apparatus |
US5249149A (en) | 1989-01-13 | 1993-09-28 | International Business Machines Corporation | Method and apparatus for performining floating point division |
US5128889A (en) * | 1990-02-22 | 1992-07-07 | Matsushita Electric Industrial Co., Ltd. | Floating-point arithmetic apparatus with compensation for mantissa truncation |
JPH03245226A (ja) | 1990-02-22 | 1991-10-31 | Matsushita Electric Ind Co Ltd | 浮動小数点乗算装置 |
JP2943255B2 (ja) * | 1990-06-25 | 1999-08-30 | 日本電気株式会社 | 逆数算出回路 |
JP3199371B2 (ja) * | 1990-07-30 | 2001-08-20 | 松下電器産業株式会社 | 丸め装置 |
DE69133072T2 (de) | 1990-08-24 | 2003-03-20 | Matsushita Electric Ind Co Ltd | Verfahren und Gerät zur Berechnung von Gleitkommadaten |
JPH0823812B2 (ja) | 1990-08-24 | 1996-03-06 | 松下電器産業株式会社 | 浮動小数点データの演算方法および演算装置 |
US5268855A (en) * | 1992-09-14 | 1993-12-07 | Hewlett-Packard Company | Common format for encoding both single and double precision floating point numbers |
GB2287333B (en) * | 1994-03-11 | 1998-02-11 | Advanced Risc Mach Ltd | Data processing multiplier |
WO1995031767A1 (en) | 1994-05-11 | 1995-11-23 | Vlsi Technology, Inc. | Floating-point processor with apparent-precision based selection of execution-precision |
US6108772A (en) * | 1996-06-28 | 2000-08-22 | Intel Corporation | Method and apparatus for supporting multiple floating point processing models |
US6029243A (en) * | 1997-09-19 | 2000-02-22 | Vlsi Technology, Inc. | Floating-point processor with operand-format precision greater than execution precision |
US6490607B1 (en) * | 1998-01-28 | 2002-12-03 | Advanced Micro Devices, Inc. | Shared FP and SIMD 3D multiplier |
US6487575B1 (en) | 1998-08-31 | 2002-11-26 | Advanced Micro Devices, Inc. | Early completion of iterative division |
US6173303B1 (en) * | 1998-11-06 | 2001-01-09 | National Semiconductor Corp. | Multiply circuit and method that detects portions of operands whose partial products are superfluous and modifies partial product manipulation accordingly |
US7237097B2 (en) * | 2001-02-21 | 2007-06-26 | Mips Technologies, Inc. | Partial bitwise permutations |
RU2276805C2 (ru) | 2001-07-13 | 2006-05-20 | Интел Зао | Способ и устройство для выделения целой и дробных компонент из данных с плавающей точкой |
US6922714B2 (en) | 2002-05-09 | 2005-07-26 | International Business Machines Corporation | Floating point unit power reduction scheme |
NZ524378A (en) * | 2003-02-24 | 2004-12-24 | Tait Electronics Ltd | Binary shift and subtract divider for phase lock loops |
JP2004310432A (ja) | 2003-04-07 | 2004-11-04 | Casio Comput Co Ltd | 演算装置及びプログラム |
-
2006
- 2006-05-05 US US11/381,870 patent/US9146706B2/en active Active
-
2007
- 2007-04-20 WO PCT/US2007/067119 patent/WO2007130803A2/en active Application Filing
- 2007-04-20 BR BRPI0711301-3A patent/BRPI0711301A2/pt not_active Application Discontinuation
- 2007-04-20 EP EP07761040A patent/EP2021916A2/en not_active Ceased
- 2007-04-20 CN CN200780015639.5A patent/CN101432689B/zh active Active
- 2007-04-20 KR KR1020087029579A patent/KR20090007478A/ko active Search and Examination
- 2007-04-20 RU RU2008147911/08A patent/RU2413972C2/ru not_active IP Right Cessation
- 2007-04-20 MX MX2008014047A patent/MX2008014047A/es active IP Right Grant
- 2007-04-20 JP JP2009509936A patent/JP5102288B2/ja active Active
- 2007-04-20 CA CA2649857A patent/CA2649857C/en not_active Expired - Fee Related
- 2007-05-02 TW TW096115621A patent/TWI350990B/zh active
-
2011
- 2011-08-08 JP JP2011173104A patent/JP5307202B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012022691A (ja) | 2012-02-02 |
TWI350990B (en) | 2011-10-21 |
WO2007130803A3 (en) | 2008-06-26 |
TW200821916A (en) | 2008-05-16 |
US20070260662A1 (en) | 2007-11-08 |
EP2021916A2 (en) | 2009-02-11 |
JP5307202B2 (ja) | 2013-10-02 |
CA2649857C (en) | 2016-01-05 |
US9146706B2 (en) | 2015-09-29 |
RU2008147911A (ru) | 2010-06-10 |
MX2008014047A (es) | 2008-11-14 |
CA2649857A1 (en) | 2007-11-15 |
JP2009536409A (ja) | 2009-10-08 |
CN101432689B (zh) | 2014-04-02 |
CN101432689A (zh) | 2009-05-13 |
WO2007130803A2 (en) | 2007-11-15 |
RU2413972C2 (ru) | 2011-03-10 |
KR20090007478A (ko) | 2009-01-16 |
BRPI0711301A2 (pt) | 2011-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5307202B2 (ja) | 精度制御反復算術論理演算ユニット | |
US9778906B2 (en) | Apparatus and method for performing conversion operation | |
US8595279B2 (en) | Floating-point processor with reduced power requirements for selectable subprecision | |
EP1934710B1 (en) | Floating-point processor with selectable subprecision | |
US20170139677A1 (en) | Multiplication of first and second operands using redundant representation | |
US9753694B2 (en) | Division and root computation with fast result formatting | |
US11704092B2 (en) | High-precision anchored-implicit processing | |
US20030037088A1 (en) | Speed of execution of a conditional subtract instruction and increasing the range of operands over which the instruction would be performed correctly | |
JP2010033275A (ja) | データ処理方法及びデータ処理プロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120607 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5102288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |