JP5101667B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5101667B2 JP5101667B2 JP2010163617A JP2010163617A JP5101667B2 JP 5101667 B2 JP5101667 B2 JP 5101667B2 JP 2010163617 A JP2010163617 A JP 2010163617A JP 2010163617 A JP2010163617 A JP 2010163617A JP 5101667 B2 JP5101667 B2 JP 5101667B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- mos transistor
- insulating film
- channel mos
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明者は、大量にイオンが注入された非晶質シリコンに熱処理を加えた場合、当該熱処理によりシリコンが再結晶化して多結晶シリコン(ポリシリコン)になる際、その体積が膨張することを見出した。また、その膨張量は注入されたイオンの質量に大きく依存し、質量が大きい程(特に質量数70以上)大きく膨張することが分かった。また、注入されたイオンのドーズ量が大きい程、大きく膨張することも確認された。
実施の形態1で説明したように、ゲート電極24には比較的質量数の小さいイオンが注入されているので、その上にシリコン酸化膜40があったとしても、殆ど応力は残留しない。しかし、注入されるイオンが大量になる場合は、質量数の小さいイオンを注入したとしても、圧縮応力が残留してしまう可能性がある。
実施の形態1および実施の形態2では、nMOSトランジスタのゲート電極14を膨張させるためのイオンの注入に、n型ソースドレイン拡散層16bを形成するためのイオン注入を利用した。しかし、ゲート電極14にイオンを注入するために、n型ソースドレイン拡散層16bを形成するためのイオン注入工程とは別のイオン注入を行ってもよい。
一般に、強い応力を加えたシリコン基板には結晶欠陥が発生しやすく、結晶欠陥を有するシリコン基板上に形成されたトランジスタにおいては、接合リーク電流やゲート電流、サブスレッショルドリーク電流等の漏れ電流が増加してしまう。つまり、本発明に係るnMOSトランジスタにおいては、チャネル領域に印加された引っ張り応力により結晶欠陥が発生し、漏れ電流が大きくなる可能性が従来のものよりも高くなることが考えられる。
本実施の形態では実施の形態4と同様に、半導体装置の高速部にのみ本発明に係るMOSトランジスタを適用し、低消費電力部には従来のMOSトランジスタを適用するための別の手法を説明する。
上述したように、本発明に係るnMOSトランジスタにおいては、結晶欠陥が発生しやすく、MOSトランジスタにおける接合リーク電流やゲート電流、サブスレッショルドリーク電流等の漏れ電流が増加してしまう。漏れ電流が大きくなる可能性が従来のものよりも高くなるという問題がある。そこで、本実施の形態においては、その問題を解決するための手法を示す。
Claims (7)
- 半導体基板上にnチャネル型MOSトランジスタと、pチャネル型MOSトランジスタとを含む半導体装置の製造方法において、
前記半導体基板を準備する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非単結晶シリコン膜を形成する工程と、
前記非単結晶シリコン膜をパターニングし、前記nチャネル型MOSトランジスタの第1ゲート電極と、前記pチャネル型MOSトランジスタの第2ゲート電極とをそれぞれ形成する工程と、
前記第1ゲート電極に質量数70以上のn型ドーパントイオンを注入する工程と、
前記第2ゲート電極にBイオンを注入する工程と、
前記nチャネル型MOSトランジスタ上と、前記pチャネル型MOSトランジスタ上とに絶縁膜を形成して、前記n型ドーパントイオンが注入されたことで非晶質化した前記第1ゲート電極と、前記Bイオンが注入されたことで非晶質化した前記第2ゲート電極とを覆う絶縁膜を形成する工程と、
前記絶縁膜を形成後、前記第2ゲート電極を覆う前記絶縁膜を除去する工程と、
前記第2ゲート電極を覆う前記絶縁膜を除去した後、前記絶縁膜で前記第1ゲート電極を覆った状態で、前記半導体基板に550℃以上の温度の熱処理を施す工程と、
前記熱処理工程後、前記第1ゲート電極を覆う前記絶縁膜を除去する工程と、
前記第1ゲート電極を覆う前記絶縁膜を除去後、前記第1ゲート電極表面と、前記第2ゲート電極表面にシリサイド層を形成する工程と、
を含む半導体装置の製造方法。 - 半導体基板上にnチャネル型MOSトランジスタと、pチャネル型MOSトランジスタとを含む半導体装置の製造方法において、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非単結晶シリコン膜を形成する工程と、
前記非単結晶シリコン膜をパターニングし、前記nチャネル型MOSトランジスタの第1ゲート電極と、前記pチャネル型MOSトランジスタの第2ゲート電極とをそれぞれ形成する工程と、
前記第1ゲート電極と、前記第1ゲート電極両側に位置する前記半導体基板の表面とに質量数70以上のn型ドーパントイオンを注入する工程と、
前記第2ゲート電極と、前記第2ゲート電極両側に位置する前記半導体基板の表面とにBイオンを注入する工程と、
前記nチャネル型MOSトランジスタ上と、前記pチャネル型MOSトランジスタ上とに絶縁膜を形成して、前記n型ドーパントイオンが注入されたことで非晶質化した前記第1ゲート電極と、前記Bイオンが注入されたことで非晶質化した前記第2ゲート電極と、前記半導体基板の表面とを覆う絶縁膜を形成する工程と、
前記絶縁膜を形成後、前記pチャネル型MOSトランジスタ上の前記絶縁膜を除去する工程と、
前記pチャネル型MOSトランジスタ上の前記絶縁膜を除去した後、前記絶縁膜で前記第1ゲート電極を覆った状態で、前記半導体基板に550℃以上の温度の熱処理を施す工程と、
前記熱処理工程後、前記nチャネル型MOSトランジスタ上の前記絶縁膜を除去する工程と、
前記nチャネル型MOSトランジスタ上の絶縁膜を除去した後、前記第1ゲート電極表面と前記第2ゲート電極表面にシリサイド層を形成する工程と、
を含む半導体装置の製造方法。 - 半導体基板上に第1nチャネル型MOSトランジスタと、第1pチャネル型MOSトランジスタと、第2nチャネル型MOSトランジスタと、第2pチャネル型MOSトランジスタとを含む半導体装置の製造方法において、
前記半導体基板を準備する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非単結晶シリコン膜を形成する工程と、
前記非単結晶シリコン膜をパターニングし、前記第1nチャネル型MOSトランジスタの第1ゲート電極と、前記第1pチャネル型MOSトランジスタの第2ゲート電極と、前記第2nチャネル型MOSトランジスタの第3ゲート電極と、前記第2pチャネル型MOSトランジスタの第4ゲート電極とをそれぞれ形成する工程と、
前記第1ゲート電極と、前記第3ゲート電極とに質量数70以上のn型ドーパントイオンを注入する工程と、
前記第2ゲート電極と、前記第4ゲート電極とにBイオンを注入する工程と、
前記第1nチャネル型MOSトランジスタ上と、前記第1pチャネル型MOSトランジスタ上と、前記第2nチャネル型MOSトランジスタ上と、前記第2pチャネル型MOSトランジスタ上とに絶縁膜を形成して、前記n型ドーパントイオンが注入されたことで非晶質化した前記第1ゲート電極と、前記n型ドーパントイオンが注入されたことで非晶質化した前記第3ゲート電極と、前記Bイオンが注入されたことで非晶質化した前記第2ゲート電極と、前記Bイオンが注入されたことで非晶質化した前記第4ゲート電極とを覆う絶縁膜を形成する工程と、
前記絶縁膜を形成後、前記第3ゲート電極を覆う前記絶縁膜と前記第4ゲート電極を覆う前記絶縁膜とを除去する工程と、
前記第3ゲート電極を覆う前記絶縁膜と前記第4ゲート電極を覆う前記絶縁膜とを除去した後、前記絶縁膜で前記第1ゲート電極と前記第2ゲート電極とを覆った状態で、前記半導体基板に550℃以上の温度の熱処理を施す工程と、
を含む半導体装置の製造方法。 - 半導体基板上に第1nチャネル型MOSトランジスタと、第1pチャネル型MOSトランジスタと、第2nチャネル型MOSトランジスタと、第2pチャネル型MOSトランジスタとを含む半導体装置の製造方法において、
前記半導体基板を準備する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に非単結晶シリコン膜を形成する工程と、
前記非単結晶シリコン膜をパターニングし、前記第1nチャネル型MOSトランジスタの第1ゲート電極と、前記第1pチャネル型MOSトランジスタの第2ゲート電極と、前記第2nチャネル型MOSトランジスタの第3ゲート電極と、前記第2pチャネル型MOSトランジスタの第4ゲート電極とをそれぞれ形成する工程と、
前記第1ゲート電極と、前記第1ゲート電極両側に位置する前記半導体基板の表面と、前記第3ゲート電極と、前記第3ゲート電極両側に位置する前記半導体基板の表面とに質量数70以上のn型ドーパントイオンを注入する工程と、
前記第2ゲート電極と、前記第2ゲート電極両側に位置する前記半導体基板の表面と、前記第4ゲート電極と、前記第4ゲート電極両側に位置する前記半導体基板の表面とにBイオンを注入する工程と、
前記第1nチャネル型MOSトランジスタ上と、前記第1pチャネル型MOSトランジスタ上と、前記第2nチャネル型MOSトランジスタ上と、前記第2pチャネル型MOSトランジスタ上とに絶縁膜を形成して、前記n型ドーパントイオンが注入されたことで非晶質化した前記第1ゲート電極と、前記n型ドーパントイオンが注入されたことで非晶質化した前記第3ゲート電極と、前記Bイオンが注入されたことで非晶質化した前記第2ゲート電極と、前記Bイオンが注入されたことで非晶質化した前記第4ゲート電極とを覆う絶縁膜を形成する工程と、
前記絶縁膜を形成後、前記第2nチャネル型MOSトランジスタ上の前記絶縁膜と前記第2pチャネル型MOSトランジスタ上の前記絶縁膜とを除去する工程と、
前記第2nチャネル型MOSトランジスタ上の前記絶縁膜と前記第2pチャネル型MOSトランジスタ上の前記絶縁膜を除去した後、前記絶縁膜で前記第1ゲート電極と前記第2ゲート電極とを覆った状態で、前記半導体基板に550℃以上の温度の熱処理を施す工程と、
を含む半導体装置の製造方法。 - 前記絶縁膜は550℃以下の温度で成膜される請求項1乃至請求項4のいずれか一項に記載の半導体装置の製造方法。
- 前記絶縁膜は前記熱処理工程により収縮する請求項1乃至請求項5のいずれか一項に記載の半導体装置の製造方法。
- 前記絶縁膜はシリコン酸化膜である請求項1乃至請求項6のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163617A JP5101667B2 (ja) | 2010-07-21 | 2010-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163617A JP5101667B2 (ja) | 2010-07-21 | 2010-07-21 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002336669A Division JP2004172389A (ja) | 2002-11-20 | 2002-11-20 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010267992A JP2010267992A (ja) | 2010-11-25 |
JP5101667B2 true JP5101667B2 (ja) | 2012-12-19 |
Family
ID=43364658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163617A Expired - Lifetime JP5101667B2 (ja) | 2010-07-21 | 2010-07-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5101667B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0499037A (ja) * | 1990-08-06 | 1992-03-31 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3545526B2 (ja) * | 1996-01-19 | 2004-07-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP2910836B2 (ja) * | 1996-04-10 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH10242079A (ja) * | 1997-02-24 | 1998-09-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH11204492A (ja) * | 1998-01-08 | 1999-07-30 | Sony Corp | 半導体装置の製造方法 |
JP2000058822A (ja) * | 1998-08-12 | 2000-02-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4831885B2 (ja) * | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2010
- 2010-07-21 JP JP2010163617A patent/JP5101667B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2010267992A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200227557A1 (en) | Semiconductor device including gate electrode for applying tensile stress to silicon substrate, and method of manufacturing the same | |
JP5204763B2 (ja) | 埋め込み歪み層を有してフローティングボディ効果が減少されたsoiトランジスタの製造方法 | |
US20070184600A1 (en) | Stressed-channel CMOS transistors | |
US20130049128A1 (en) | Semiconductor Device with Dual Metal Silicide Regions and Methods of Making Same | |
US8129236B2 (en) | Method for creating tensile strain by applying stress memorization techniques at close proximity to the gate electrode | |
JP2004096041A (ja) | 半導体装置およびその製造方法 | |
US9231079B1 (en) | Stress memorization techniques for transistor devices | |
US9905673B2 (en) | Stress memorization and defect suppression techniques for NMOS transistor devices | |
JP5101667B2 (ja) | 半導体装置の製造方法 | |
JP4540735B2 (ja) | 半導体装置の製造方法 | |
JP2007329258A (ja) | 半導体装置の製造方法 | |
JP2008091425A (ja) | 半導体装置及びその製造方法 | |
JP2006196561A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5101667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |