JP2006196561A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006196561A JP2006196561A JP2005004725A JP2005004725A JP2006196561A JP 2006196561 A JP2006196561 A JP 2006196561A JP 2005004725 A JP2005004725 A JP 2005004725A JP 2005004725 A JP2005004725 A JP 2005004725A JP 2006196561 A JP2006196561 A JP 2006196561A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- surface side
- substrate
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ゲート電極の高抵抗化を防ぐとともに、Poly−Siからなるゲート電極を形成する場合と設計事項を変えることなく、不純物イオンのチャネリング現象を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】基板11上に、ポリシリコンからなるゲート電極14を形成する工程と、ゲート電極14の表面を露出させる状態で、基板11上にレジストマスクRを形成する工程と、イオン注入法により、レジストマスクRから露出したゲート電極14の表面側にSiを注入することで、ゲート電極14の表面側に選択的に非晶質層21を形成する工程と、レジストマスクRを除去した後、ゲート電極14の両側の基板11の表面側に不純物イオンを注入して、SD領域を形成する工程と、熱処理を行うことで、SD領域の前記不純物イオンを活性化させるとともに、非晶質層21をポリシリコンに変化させる工程とを有することを特徴とする半導体装置の製造方法である。
【選択図】図1
【解決手段】基板11上に、ポリシリコンからなるゲート電極14を形成する工程と、ゲート電極14の表面を露出させる状態で、基板11上にレジストマスクRを形成する工程と、イオン注入法により、レジストマスクRから露出したゲート電極14の表面側にSiを注入することで、ゲート電極14の表面側に選択的に非晶質層21を形成する工程と、レジストマスクRを除去した後、ゲート電極14の両側の基板11の表面側に不純物イオンを注入して、SD領域を形成する工程と、熱処理を行うことで、SD領域の前記不純物イオンを活性化させるとともに、非晶質層21をポリシリコンに変化させる工程とを有することを特徴とする半導体装置の製造方法である。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関するものであって、特に、MOSトランジスタを形成するのに好適な半導体装置の製造方法に関する。
従来、MOSトランジスタは次のような方法により製造されている。例えばNMOSトランジスタを形成する例について、図3を用いて説明すると、まず、図3(a)に示すように、STI(Shallow Trench Isolation)技術により、シリコン基板からなる基板11に各素子領域を分離するための素子分離領域12を形成する。次いで、p型不純物のイオン注入およびアニールにより、基板11にP−well(図示省略)を形成した後、基板11上にゲート絶縁膜13を形成する。続いて、ゲート絶縁膜13上にポリシリコン(Poly−Si)からなるゲート電極膜(図示省略)を成膜して、レジストパターンをマスクに用いたエッチングにより、ゲート電極14を形成する。
次に、図3(b)に示すように、ゲート電極14をマスクとして、基板11の表面側に、n型不純物のイオン注入を行うことで、LDD(Lightly Doped Drain)領域15を自己整合的に形成する。その後、ゲート電極14を覆う状態で、基板11上に絶縁膜(図示省略)を堆積し、ゲート電極14の表面が露出するまでエッチバックすることにより、ゲート電極14の両側にサイドウォール16を形成する。
続いて、図3(c)に示すように、サイドウォール16の形成されたゲート電極14をマスクとして、基板11の表面側にn型不純物のイオン注入を行うことで、LDD領域15と連結するソース・ドレイン領域(SD領域)17を形成する。その後、熱処理を行うことで、n型不純物イオンを活性化させる。これにより、ゲート電極14の直下に設けられるチャネル領域18の両側にLDD領域15を介してSD領域17が設けられたNMOSトランジスタが形成される。
ここで、Poly−Siからなるゲート電極14は複数のグレインで形成されている。このため、図3(c)を用いて説明したSD領域17を形成する際のn型不純物イオンの注入工程では、図4(a)に示すように、n型不純物イオンがゲート電極14のグレインの粒界を通って突き抜けるチャネリング現象により、ゲート電極14の直下の基板11のチャネル領域18にn型不純物イオンが注入されたn型不純物層Aが形成される場合がある(例えば、非特許文献1参照)。
この場合には、図4(b)の平面図に示すように、n型不純物層Aが設けられたトランジスタTr1の実効ゲート長L1は、n型不純物層Aが設けられていないトランジスタTr2の実効ゲート長L2と比較して短くなる。これにより、トランジスタTr1とトランジスタTr2とで、電流−電圧特性が異なってくる。
具体的には、トランジスタTr1では、トランジスタTr2と比較して実効ゲート長L 1 が短い分、図4(c)のグラフに示すように、閾値電圧V1も低くなるため、ゲート電圧を付加していくとトランジスタTr2(前記図4(b)参照)よりも早くオン状態となる。また、トランジスタTr1(前記図4(b)参照)のゲート幅W1(前記図4(b)参照)は、トランジスタTr2のゲート幅よりも小さいため、到達するドレイン電流Id1はトランジスタTr2のドレイン電流Id2よりも低くなる(曲線B)。一方、トランジスタTr2では、閾値電圧V2が閾値電圧V1よりも高いため、トランジスタTr1よりも遅れてオン状態となる。また、トランジスタTr2のゲート幅はトランジスタTr1のゲート幅W1と比較して大きいため、到達するドレイン電流Id2はドレイン電流Id1よりも高くなる(曲線C)。
これにより、見かけのトランジスタ特性は、曲線Bと曲線Cを足すことで、グラフ内に実線で示すような形状となり、Hump(瘤)Dが設けられた状態となる。ここで、n型不純物層A(前記図4(b)参照)の大きさは一定ではないことから、トランジスタTr1の閾値電圧V1はばらつく傾向にあり、それにともないHumpDの大きさもチップ間でばらつく傾向にある。このため、特に、閾値電圧のばらつきで性能が左右されるアナログ回路の性能を悪化させる。また、トランジスタTr1による短チャネル効果により、オフリーク電流が増大する。
そこで、上述したような不純物イオンのチャネリング現象を防ぐために、ゲート電極の表面側に窒素を注入することで、ゲート電極の表面側に非晶質層を形成する方法が報告されている(例えば、特許文献1参照)。
「11th International Conference on Ion Implantation Technology」(米)IEEE,1996年,pp.642〜645
特開平11−214683号公報
しかし、ゲート電極の表面側に窒素を導入する場合には、ゲート電極の表面側に絶縁体である窒化シリコン層が設けられた状態となるため、ゲート電極の抵抗が高くなる。また、ゲート電極の表面側に窒化シリコン層が設けられた状態では、ゲート電極の表面側に金属を拡散させてシリサイド層を形成することができない。これにより、ゲート電極の低抵抗化が難しいという問題もある。さらに、上記窒化シリコン層が設けられた分、ゲート電極の高抵抗化を防ぐために、設計事項を変更する必要がある。
上述したような課題を解決するために、本発明における半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、第1工程では、基板上にポリシリコン(Poly−Si)からなるゲート電極を形成する工程を行う。次に、第2工程では、ゲート電極の表面を露出させる状態で、基板上にマスクを形成する工程を行う。次いで、第3工程では、イオン注入法により、マスクから露出したゲート電極の表面側にシリコンを注入することで、ゲート電極の表面側に選択的に非晶質層を形成する工程を行う。その後、第4工程では、マスクを除去した後、ゲート電極の両側の基板の表面側に不純物イオンを注入して、ソース・ドレイン領域(SD領域)を形成する工程を行う。次に、第5工程では、熱処理を行うことで、上記SD領域の不純物イオンを活性化させるとともに、非晶質層をポリシリコンに変化させる工程を行うことを特徴としている。
このような半導体装置の製造方法によれば、ゲート電極の表面を露出させる状態でマスクを形成した後、イオン注入法により、ゲート電極の表面側にシリコンを導入することで、ゲート電極の表面側に選択的に非晶質層が形成される。このため、ゲート電極の表面側に設けられた非晶質層により、SD領域を形成する工程において不純物イオンを注入する際、Poly−Siの粒界を通って不純物イオンがゲート電極を突き抜けるチャネリング現象が防止される。
そして、熱処理を行うことで非晶質層をポリシリコンに変化させることから、ゲート電極の表面側に窒素を導入して非晶質層を形成する場合と比較して、ゲート電極の表面側に絶縁体が設けられることによるゲート電極の高抵抗化が防止される。また、非晶質層をポリシリコンに変化させるため、ゲート電極の表面側にシリサイド層を形成して低抵抗化することも可能である。さらに、ゲート電極の表面側に非晶質層を形成する工程以外は、一般的なポリシリコンのゲート電極を有する半導体装置と同様に行うことが可能である。
以上説明したように、本発明における半導体装置の製造方法によれば、ゲート電極の高抵抗化が防止されるとともに、ゲート電極の表面側にシリサイド層を形成して低抵抗化することも可能であることから、応答性に優れた半導体装置を製造することができる。また、非晶質層を形成する工程以外は、一般的なポリシリコンのゲート電極を有する半導体装置と同様に行うことができるため、設計事項の大幅な変更が必要なく、生産性にも優れている。
さらに、チャネリング現象が防止されるため、チャネル領域に不純物層が設けられることによるチップ間の閾値電圧のばらつきが防止されることから、チップ間のトランジスタの特性を揃えることが可能となる。これにより、チップ間の閾値電圧のばらつきにより性能が悪化するアナログ回路にも好適に適用可能な半導体装置を得ることができる。また、トランジスタの短チャネル効果が防止されるため、オフリーク電流の増大が抑制されることから、半導体装置の歩留まりを向上させることができる。
本発明の半導体装置の製造方法に係わる実施の形態を、図1〜図2の製造工程断面図を用いて説明する。ここではNMOSトランジスタを形成する場合を例にとり、説明することとし、背景技術で説明したものと同様の構成には、同一の番号を付して説明する。
まず、図1(a)に示すように、STI技術によりシリコン基板からなる基板11に、各素子領域を分離するための素子分離領域12を形成する。次いで、例えばボロン(B+)等のp型不純物イオンの注入およびアニールにより、基板11にP−well(図示省略)を形成する。続いて、基板11上に、例えば酸化シリコン(SiO2)膜からなるゲート絶縁膜13を形成する。なお、ここでは、ゲート絶縁膜13をSiO2膜で形成することとするが、ゲート絶縁膜13は、窒化酸化シリコン(SiON)膜で形成してもよく、酸化ハフニウム(HfO2)膜、酸化アルミニウム(Al2O3)膜等の高誘電率膜で形成してもよい。さらには、上記膜を積層して形成してもよい。
続いて、ゲート絶縁膜13上にPoly−Siからなるゲート電極膜(図示省略)を成膜して、レジストパターンをマスクに用いたエッチングにより、ゲート電極14を形成する。このエッチングによりゲート絶縁膜13もエッチングされ、ゲート電極14の直下にのみゲート絶縁膜13が設けられた状態となる。
次に、図1(b)に示すように、ゲート電極14をマスクとして、基板11の表面側に、例えばヒ素(As+)等のn型不純物のイオン注入を行うことで、LDD領域15を自己整合的に形成する。その後、ゲート電極14を覆う状態で、基板11上に例えばSiO2からなる絶縁膜(図示省略)を堆積し、ゲート電極14の表面が露出するまでエッチバックすることにより、ゲート電極14の両側にSiO2からなるサイドウォール16を形成する。ここまでの工程は、背景技術と同様に行われる。
続いて、図1(c)に示すように、サイドウォール16が設けられたゲート電極14を覆う状態で、基板11上にレジスト(図示省略)を塗布する。その後、エッチバックすることで、レジストからゲート電極14の表面を露出させることにより、ゲート電極14の表面を露出させた状態のレジストマスクRを形成する。このレジストマスクRが請求項のマスクに相当する。なお、ここでは、エッチバックによりゲート電極14の表面を露出させることとしたが、レジストを塗布した後、通常のリソグラフィ工程を行うことで、ゲート電極14の表面側を露出させた状態のレジストマスクRを形成してもよい。ただし、エッチバックの方が、レジストマスクRのパターンの合わせずれを気にすることなく、露光、現像等の煩雑なリソグラフィ工程を行わなくてもよいため、好ましい。
次いで、例えば10keVのエネルギー、1×1015/cm2のドーズ量でイオン注入を行うことにより、レジストマスクRから露出したゲート電極14の表面にシリコン(Si)を注入する。これにより、Poly−Siからなるゲート電極14の表面側が非晶質化(アモルファス化)され、ゲート電極14の表面側に選択的に非晶質層21が形成される。これにより、後工程で、n型不純物のイオン注入によりSD領域を形成する際に、ゲート電極14の表面側に非晶質層21が設けられた状態となることから、Poly−Siの結晶粒界を通ってn型不純物イオンがゲート電極14を突き抜けるチャネリング現象が防止される。なお、ここでは、1×1015/cm2のドーズ量でSiを注入することとしたが、Poly−Siが非晶質化されればよく、1×1015/cm2以上5×1015/cm2以下のドーズ量の範囲でイオン注入を行うことが好ましい。
次に、図2(d)に示すように、レジストマスクR(前記図1(c)参照)を除去した後、サイドウォール16が設けられたゲート電極14をマスクとして、基板11の表面側に、例えばAs+等のn型不純物のイオン注入を行うことで、LDD領域15と連結するSD領域17を形成する。これにより、ゲート電極14の直下の基板11に設けられるチャネル領域18の両側にLDD領域15を介してSD領域17が設けられた状態となる。この際、ゲート電極14の表面側には非晶質層21が設けられていることから、上記チャネリング現象が防止されるため、チャネル領域18にn型不純物層が設けられることが防止される。
続いて、図2(e)に示すように、熱処理を行うことで、LDD領域15およびSD領域17のn型不純物イオンを活性化させる。この熱処理により、非晶質層21(図2(d)参照)をPoly−Siに変化させることで、ゲート電極14全体がPoly−Siで構成された状態となる。なお、ここでは、LDD領域15およびSD領域17のn型不純物イオンを同一工程で活性化させることとしたが、図1(b)を用いて説明したLDD領域15の形成工程の後に熱処理を行って、LDD領域15のn型不純物イオンを活性化させてもよい。
次いで、図2(f)に示すように、サイドウォール16が設けられたゲート電極14を覆う状態で、基板11上に、例えばコバルト(Co)からなる高融点金属膜(図示省略)を形成する。次いで、熱処理を行うことにより、ゲート電極14の表面側および基板11におけるSD領域17の表面側をシリサイド化して、シリサイド層19を形成する。その後、未反応の高融点金属膜を除去する。これにより、ゲート電極14およびSD領域17の表面側にシリサイド層19が設けられたNMOSトランジスタが形成される。
なお、ここでは、ゲート電極14およびSD領域17の表面側にシリサイド層19を形成する例について説明したが、シリサイド層19は形成しなくてもよい。ただし、シリサイド層19を形成した方が、ゲート電極14およびSD領域17の低抵抗化が可能であるため、好ましい。また、図2(e)を用いて説明した不純物の活性化工程を行う前に、ゲート電極14およびSD領域17の表面側にシリサイド層19を形成してもよい。この場合には、不純物の活性化工程における熱処理を行っても、シリサイド層19中での金属の凝集が生じ難い高融点金属を用いてシリサイド層19を形成することとする。ただし、不純物の活性化工程の後にシリサイド層19を形成した方が、上記活性化工程の熱処理によるシリサイド層19中の金属の凝集が防止されるため、好ましい。
このような半導体装置の製造方法によれば、ゲート電極14の表面側に設けられた非晶質層21により、n型不純物イオンを注入してSD領域17を形成する工程において、Poly−Siの結晶粒界を通ってn型不純物イオンがゲート電極14を突き抜けるチャネリング現象が防止される。
そして、熱処理を行うことで非晶質層21をPoly−Siに変化させることから、背景技術で説明したように、ゲート電極14の表面側に窒素を導入して非晶質層を形成する場合と比較して、ゲート電極14の表面側に絶縁体である窒化シリコン層が設けられることによるゲート電極14の高抵抗化が防止される。また、ゲート電極14の表面側にシリサイド層19を形成することから、ゲート電極14が低抵抗化される。したがって、応答性に優れた半導体装置を製造することができる。
また、ゲート電極14の表面側に非晶質層21を形成する工程以外は、一般的なPoly−Siのゲート電極14を有する半導体装置と同様に行うことができるため、設計事項の大幅な変更が必要なく、生産性にも優れている。
さらに、チャネリング現象が防止されるため、チャネル領域18にn型不純物層が設けられることによるチップ間の閾値電圧のばらつきが防止されることから、チップ間のトランジスタの特性を揃えることが可能となる。これにより、チップ間の閾値電圧のばらつきにより性能が悪化するアナログ回路にも好適に適用可能な半導体装置を得ることができる。また、トランジスタの短チャネル効果が防止されるため、オフリーク電流の増大が抑制されることから、半導体装置の歩留まりを向上させることができる。
なお、本実施形態では、図1(c)を用いて説明したように、サイドウォール16が設けられたゲート電極14の表面を露出する状態でレジストマスクRを形成し、ゲート電極14の表面側にSiを注入する例について説明した。しかし、本発明はこれに限定されず、図1(a)を用いて説明したゲート電極14を形成する工程の後に、ゲート電極14を覆う状態で、基板11上にレジストを塗布し、ゲート電極14の表面を露出させる状態のレジストマスクRを形成した後、ゲート電極14の表面側にSiを注入してもよい。この場合には、LDD領域15を形成する際にn型不純物イオンを注入する場合にもゲート電極14の表面側に非晶質層21が形成された状態となるため、より確実にn型不純物イオンのチャネリングが防止される。ただし、サイドウォール16となる絶縁膜を形成する際に、700℃程度の熱がかかり、非晶質層21が部分的にPoly−Si化するため、サイドウォール16を形成した後にSiの注入工程を行う方が好ましい。
また、上記実施形態では、NMOSトランジスタの製造方法を例にとり説明したが、本発明はこれに限定されることなく、PMOSトランジスタを製造する場合であっても、同様に適用可能である。
11…基板、14…ゲート電極、15…LDD領域、16…サイドウォール、17…SD領域、19…シリサイド層、21…非晶質層、R…レジストマスク
Claims (3)
- 基板上に、ポリシリコンからなるゲート電極を形成する第1工程と、
前記ゲート電極の表面を露出させる状態で、前記基板上にマスクを形成する第2工程と、
イオン注入法により、前記マスクから露出した前記ゲート電極の表面側にシリコンを注入することで、前記ゲート電極の表面側に選択的に非晶質層を形成する第3工程と、
前記マスクを除去した後、前記ゲート電極の両側の基板の表面側に不純物イオンを注入して、ソース・ドレイン領域を形成する第4工程と、
熱処理を行うことで、前記ソース・ドレイン領域の前記不純物イオンを活性化させるとともに、前記非晶質層をポリシリコンに変化させる第5工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記第1工程と前記第2工程との間に、
前記ゲート電極の両側の前記基板の表面側にLDD領域を形成した後、前記ゲート電極の両側にサイドウォールを形成する工程を行い、
前記第2工程では、前記サイドウォールが形成された前記ゲート電極の表面を露出させる状態で、前記基板上に前記マスクを形成し、
前記第4工程では、前記マスクを除去した後、前記サイドウォールが形成された前記ゲート電極の両側の基板の表面側に不純物イオンを注入して、前記ソース・ドレイン領域を形成する
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第4工程の後に、
前記ゲート電極の表面側をシリサイド化する工程を有する
ことを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004725A JP2006196561A (ja) | 2005-01-12 | 2005-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004725A JP2006196561A (ja) | 2005-01-12 | 2005-01-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196561A true JP2006196561A (ja) | 2006-07-27 |
Family
ID=36802413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005004725A Abandoned JP2006196561A (ja) | 2005-01-12 | 2005-01-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196561A (ja) |
-
2005
- 2005-01-12 JP JP2005004725A patent/JP2006196561A/ja not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7586153B2 (en) | Technique for forming recessed strained drain/source regions in NMOS and PMOS transistors | |
KR101055708B1 (ko) | Cmos 기술에서 듀얼 살리사이드를 형성하는 방법 | |
US7727842B2 (en) | Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device | |
US6720630B2 (en) | Structure and method for MOSFET with metallic gate electrode | |
JP4937253B2 (ja) | コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法 | |
US7666748B2 (en) | Method of forming amorphous source/drain extensions | |
US7879667B2 (en) | Blocking pre-amorphization of a gate electrode of a transistor | |
US6806534B2 (en) | Damascene method for improved MOS transistor | |
US7642166B2 (en) | Method of forming metal-oxide-semiconductor transistors | |
JP2008522443A (ja) | Cmosデバイスにおいて自己整合デュアル・フルシリサイド・ゲートを形成するための方法 | |
US20110006373A1 (en) | Transistor Structure | |
US7122410B2 (en) | Polysilicon line having a metal silicide region enabling linewidth scaling including forming a second metal silicide region on the substrate | |
JP2007243003A (ja) | 半導体装置の製造方法 | |
JP2005167252A (ja) | 集積回路構造体 | |
JP2004096041A (ja) | 半導体装置およびその製造方法 | |
US20090050980A1 (en) | Method of forming a semiconductor device with source/drain nitrogen implant, and related device | |
JP2004153060A (ja) | 半導体装置の製造方法 | |
US20090186457A1 (en) | Anneal sequence integration for cmos devices | |
JP2009059761A (ja) | 半導体装置および半導体装置の製造方法 | |
US7713801B2 (en) | Method of making a semiconductor structure utilizing spacer removal and semiconductor structure | |
JP2008047586A (ja) | 半導体装置およびその製造方法 | |
WO2009084376A1 (ja) | 半導体装置及びその製造方法 | |
US9076818B2 (en) | Semiconductor device fabrication methods | |
JP3963023B2 (ja) | 半導体集積装置の製造方法 | |
JP2006196561A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
A977 | Report on retrieval |
Effective date: 20090514 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090526 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A762 | Written abandonment of application |
Effective date: 20091001 Free format text: JAPANESE INTERMEDIATE CODE: A762 |