JP5101059B2 - Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe - Google Patents

Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe Download PDF

Info

Publication number
JP5101059B2
JP5101059B2 JP2006206449A JP2006206449A JP5101059B2 JP 5101059 B2 JP5101059 B2 JP 5101059B2 JP 2006206449 A JP2006206449 A JP 2006206449A JP 2006206449 A JP2006206449 A JP 2006206449A JP 5101059 B2 JP5101059 B2 JP 5101059B2
Authority
JP
Japan
Prior art keywords
semiconductor device
dry etching
manufacturing
metal film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006206449A
Other languages
Japanese (ja)
Other versions
JP2008034635A5 (en
JP2008034635A (en
Inventor
智久 丸山
仁彦 出道
康彦 吹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006206449A priority Critical patent/JP5101059B2/en
Priority to KR1020070075292A priority patent/KR100890072B1/en
Priority to TW096127562A priority patent/TWI428976B/en
Priority to CN201010165751A priority patent/CN101847580A/en
Priority to CN2007101397032A priority patent/CN101114589B/en
Publication of JP2008034635A publication Critical patent/JP2008034635A/en
Publication of JP2008034635A5 publication Critical patent/JP2008034635A5/ja
Application granted granted Critical
Publication of JP5101059B2 publication Critical patent/JP5101059B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Description

本発明は、例えば液晶表示装置等の半導体装置の製造に好適な半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体に関する。   The present invention relates to a semiconductor device manufacturing method suitable for manufacturing a semiconductor device such as a liquid crystal display device, a semiconductor device manufacturing apparatus, a computer storage medium, and a storage medium storing a processing recipe.

従来から、半導体装置の製造工程においては、所望部位のエッチングを行う際に、薬液を用いたウエットエッチングと、ガスを用いたドライエッチングが多用されている。ドライエッチングとしては、例えばエッチングガスのプラズマを発生させ、このプラズマの作用によってエッチングを行うプラズマエッチング等が知られている。   Conventionally, in a manufacturing process of a semiconductor device, wet etching using a chemical solution and dry etching using a gas are frequently used when etching a desired portion. As dry etching, for example, plasma etching is known in which etching gas plasma is generated and etching is performed by the action of the plasma.

例えば液晶表示装置におけるアモルファスシリコンＴＦＴ（薄膜トランジスタ）の製造工程等では、金属膜をエッチングしてゲート電極、ソース電極及びドレイン電極を形成する工程、アモルファスシリコン膜等をエッチングして島状構造を形成する工程、チャンネルを形成する工程等において、適宜ウエットエッチングとドライエッチングが用いられている。なお、ウエットエッチングは、主に金属膜のエッチング工程に使用される場合が多い。また、上記のようなエッチング工程の間に、酸素ガスとフッ素元素を含むガスとを含む混合ガスによるアッシングを行い、半導体層周縁部の隆起層を除去して電流特性を改善する技術が知られている（例えば、特許文献１参照。）。   For example, in an amorphous silicon TFT (thin film transistor) manufacturing process in a liquid crystal display device, a metal film is etched to form a gate electrode, a source electrode, and a drain electrode, and an amorphous silicon film is etched to form an island structure. Wet etching and dry etching are appropriately used in the process, the process of forming a channel, and the like. In many cases, wet etching is mainly used in a metal film etching process. Also known is a technique for improving the current characteristics by performing ashing with a mixed gas containing oxygen gas and fluorine-containing gas during the etching process as described above, and removing the raised layer at the periphery of the semiconductor layer. (For example, refer to Patent Document 1).

また、上記した液晶表示装置におけるアモルファスシリコンＴＦＴの製造工程では、段状に形成したレジストマスクを用いることにより、マスク数を削減させた省マスクプロセスへの移行が進んでいる。この省マスクプロセスでは、段状に形成されたレジストマスクを途中でアッシングすることによってその形状を変更し、２種類のマスクとして使用することにより、１回のマスク形成工程を削減することができる。   Further, in the manufacturing process of the amorphous silicon TFT in the liquid crystal display device described above, a shift to a mask saving process in which the number of masks is reduced by using a resist mask formed in a step shape is progressing. In this mask-saving process, the resist mask formed in steps is ashed halfway to change its shape and used as two types of masks, so that one mask forming process can be reduced.

さらに、上記の段状に形成されたレジストマスクを使用した工程において、２回のウエットエッチング工程と２回のドライエッチング工程を行う方法から、２回目のウエットエッチング工程を、ドライエッチングに置き換えることで、配線幅、チャンネル長等の制御性の向上、ウエット薬液のランニングコストの低減、工程短縮などによって、生産性及び歩留まりの向上を図ることが可能となる。   Furthermore, in the process using the resist mask formed in the above step shape, the second wet etching process is replaced with dry etching from the method of performing two wet etching processes and two dry etching processes. It is possible to improve productivity and yield by improving controllability such as wiring width and channel length, reducing running cost of wet chemicals, and shortening processes.

しかしながら、例えば、１回ウエットエッチングを行った金属膜を、この後、ドライエッチングでエッチングすると、ウエットエッチングを行った際にエッチング液と接触することによって金属膜の縁部（露出部）に形成された変質層が、ドライエッチングの際にエッチングされずに残渣としてフェンス状に残り、以後の工程に悪影響を与えたり、デバイス特性に悪影響を与えるという課題があった。例えば、ソース−ドレイン間に上記の残渣が存在すると、ソース−ドレイン間の電気的短絡が生じる場合がある。
特開２００５−７２４４３号公報 However, for example, when a metal film that has been wet-etched once is etched by dry etching after that, it is formed at the edge (exposed part) of the metal film by contact with the etchant when wet etching is performed. The deteriorated layer remains as a residue as a residue without being etched during dry etching, which adversely affects subsequent processes and adversely affects device characteristics. For example, when the above residue exists between the source and the drain, an electrical short circuit between the source and the drain may occur.
JP 2005-72443 A

上述したとおり、従来の技術では、金属膜をウエットエッチングする工程と、この後、この金属膜をドライエッチングする工程を有する場合、ウエットエッチングの際に薬液にさらされる金属膜の側面に形成された変質層が、ドライエッチングの際にエッチングされずに残渣としてフェンス状に残り、以後の工程に悪影響を与えたり、デバイス特性に悪影響を与えるという課題があった。   As described above, in the conventional technique, when a wet etching process is performed on the metal film, and then a dry etching process is performed on the metal film, the metal film is formed on the side surface of the metal film that is exposed to the chemical during wet etching. The deteriorated layer is not etched during dry etching and remains as a fence as a residue, which adversely affects subsequent processes and adversely affects device characteristics.

本発明は、上記課題を解決するためになされたもので、金属膜をウエットエッチングする工程と、この後、この金属膜をドライエッチングする工程を有する場合において、ウエットエッチング工程において金属膜に形成された変質層の残渣に起因する以後の工程に与える悪影響及びデバイス特性に与える悪影響を軽減することができ、良質な半導体装置を安定的に製造することのできる半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体を提供することを目的とする。   The present invention has been made in order to solve the above-described problems. In the case where the method includes a step of wet etching a metal film and a step of dry etching the metal film, the metal film is formed on the metal film in the wet etching step. Semiconductor device manufacturing method and semiconductor device manufacturing that can reduce adverse effects on subsequent processes and device characteristics caused by the residue of the deteriorated layer and can stably manufacture high-quality semiconductor devices An object is to provide a storage medium in which an apparatus, a computer storage medium, and a processing recipe are stored.

請求項１記載の半導体装置の製造方法は、基板に形成された金属膜をウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、前記ドライエッチング工程の前に、前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程を行うことを特徴とする。 The method for manufacturing a semiconductor device according to claim 1 is a method for manufacturing a semiconductor device comprising a dry etching step of dry etching the metal film after the metal film formed on the substrate is etched by a wet etching step. before the etching process, the alteration layer formed on the edge of the metal film exposed by the wet etching process, a mixed gas containing SF 6 and Cl 2, or a mixed gas containing SF 6 and O 2 It is characterized in that a deteriorated layer removing step of removing using the plasma is performed.

請求項２記載の半導体装置の製造方法は、請求項１項記載の半導体装置の製造方法であって、前記基板を処理チャンバー内に収容し、前記変質層除去工程と、前記ドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする。   The method for manufacturing a semiconductor device according to claim 2 is the method for manufacturing a semiconductor device according to claim 1, wherein the substrate is accommodated in a processing chamber, and the deteriorated layer removing step and the dry etching step are performed. The substrate is continuously carried out without being taken out of the processing chamber.

請求項３記載の半導体装置の製造方法は、基板に形成された金属膜をレジストマスクを介してウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、前記レジストマスクの一部をアッシングして前記レジストマスクの形状を変更するアッシング工程と、前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程と、前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜をドライエッチングするドライエッチング工程と、を具備したことを特徴とする。 The method for manufacturing a semiconductor device according to claim 3 is a method for manufacturing a semiconductor device, comprising: a dry etching step in which the metal film formed on the substrate is etched by a wet etching process through a resist mask and then the metal film is dry etched. there are, the ashing step of the resist part of the mask by ashing changing the shape of the resist mask, the affected layer formed on the edge of the metal film exposed by the wet etching step, SF 6 and Cl mixed gas containing 2, or a deteriorated layer removal step of removing by using plasma of a mixed gas containing SF 6 and O 2, the metal film through the resist mask changing the shape by the ashing And a dry etching process for dry etching.

請求項４記載の半導体装置の製造方法は、請求項３項記載の半導体装置の製造方法であって、前記基板を処理チャンバー内に収容し、前記アッシング工程と、前記変質層除去工程と、前記ドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする。   The method for manufacturing a semiconductor device according to claim 4 is the method for manufacturing a semiconductor device according to claim 3, wherein the substrate is accommodated in a processing chamber, the ashing step, the altered layer removing step, The dry etching process may be performed continuously without unloading the substrate from the processing chamber.

請求項５記載の半導体装置の製造方法は、基板に形成された金属膜をレジストマスクを介してウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、前記レジストマスクを介して前記金属膜の下層のアモルファスシリコン膜をドライエッチングする第１のドライエッチング工程と、前記レジストマスクの一部をアッシングして前記レジストマスクの形状を変更するアッシング工程と、前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程と、前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜をドライエッチングする第２のドライエッチング工程と、前記アッシング工程で形状を変更した前記レジストマスクを介して前記アモルファスシリコン膜をドライエッチングする第３のドライエッチング工程と、を具備したことを特徴とする。 The method for manufacturing a semiconductor device according to claim 5 is a method for manufacturing a semiconductor device comprising a dry etching step of dry etching the metal film after the metal film formed on the substrate is etched by a wet etching process through a resist mask. A first dry etching step of dry etching the amorphous silicon film under the metal film through the resist mask, and an ashing step of changing the shape of the resist mask by ashing a part of the resist mask In addition, the altered layer formed at the edge of the metal film exposed in the wet etching process may be a mixed gas containing SF 6 and Cl 2 or a mixed gas plasma containing SF 6 and O 2. a deteriorated layer removal step of removing Te, through the resist mask changing the shape by the ashing A second dry etching process for dry etching the metal film; and a third dry etching process for dry etching the amorphous silicon film through the resist mask whose shape has been changed in the ashing process. Features.

請求項６記載の半導体装置の製造方法は、請求項５項記載の半導体装置の製造方法であって、前記基板を処理チャンバー内に収容し、前記第１のドライエッチング工程と、前記アッシング工程と、前記変質層除去工程と、前記第２のドライエッチング工程と、前記第３のドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする。   The method for manufacturing a semiconductor device according to claim 6 is the method for manufacturing a semiconductor device according to claim 5, wherein the substrate is accommodated in a processing chamber, the first dry etching step, the ashing step, The deteriorated layer removing step, the second dry etching step, and the third dry etching step are continuously performed without unloading the substrate from the processing chamber.

請求項７記載の半導体装置の製造方法は、基板に形成された金属膜をレジストマスクを介してウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、前記レジストマスクの一部をアッシングして前記レジストマスクの形状を変更するアッシング工程と、前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程と、前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜の下層のアモルファスシリコン膜をドライエッチングする第１のドライエッチング工程と、前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜をドライエッチングする第２のドライエッチング工程と、前記アッシング工程で形状を変更した前記レジストマスクを介して前記アモルファスシリコン膜をドライエッチングする第３のドライエッチング工程と、を具備したことを特徴とする。 The method of manufacturing a semiconductor device according to claim 7 is a method of manufacturing a semiconductor device having a dry etching process in which the metal film formed on the substrate is etched by a wet etching process through a resist mask and then the metal film is dry etched. there are, the ashing step of the resist part of the mask by ashing changing the shape of the resist mask, the affected layer formed on the edge of the metal film exposed by the wet etching step, SF 6 and Cl 2 or a deteriorated layer removing step of removing using a plasma of a mixed gas containing SF 6 and O 2, and the metal film through the resist mask whose shape has been changed in the ashing step. A first dry etching process for dry etching the underlying amorphous silicon film and a shape by the ashing process A second dry etching process for dry etching the metal film through the changed resist mask, and a third dry etching process for dry etching the amorphous silicon film through the resist mask whose shape has been changed in the ashing process. And a process.

請求項８記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法であって、 前記第１のドライエッチング工程にて前記金属膜の一部をドライエッチングすることを特徴とする。   The method for manufacturing a semiconductor device according to claim 8 is the method for manufacturing a semiconductor device according to claim 7, wherein a part of the metal film is dry etched in the first dry etching step. .

請求項９記載の半導体装置の製造方法は、請求項７又は８記載の半導体装置の製造方法であって、前記基板を処理チャンバー内に収容し、前記アッシング工程と、前記変質層除去工程と、前記第１のドライエッチング工程と、前記第２のドライエッチング工程と、前記第３のドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする。   The method for manufacturing a semiconductor device according to claim 9 is the method for manufacturing a semiconductor device according to claim 7 or 8, wherein the substrate is accommodated in a processing chamber, the ashing step, the altered layer removing step, The first dry etching step, the second dry etching step, and the third dry etching step are continuously performed without unloading the substrate from the processing chamber.

請求項１０記載の半導体装置の製造方法は、請求項１乃至９いずれか１項記載の半導体装置の製造方法であって、前記金属膜は、アルミニウム又はその合金膜、モリブデン又はその合金膜、アルミニウム又はその合金膜とモリブデン又はその合金膜の積層膜のいずれかであることを特徴とする。 The method for manufacturing a semiconductor device according to claim 10 is the method for manufacturing a semiconductor device according to any one of claims 1 to 9 , wherein the metal film is aluminum or an alloy film thereof, molybdenum or an alloy film thereof, or aluminum. Or any one of a laminated film of the alloy film and molybdenum or the alloy film.

請求項１１記載の半導体装置の製造装置は、基板を収容する処理チャンバーと、前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、前記処理ガス供給手段から供給された前記処理ガスをプラズマ化して前記基板を処理するプラズマ生成手段と、前記処理チャンバー内で請求項１から請求項１０いずれか１項記載の半導体装置の製造方法が行われるように制御する制御部とを備えたことを特徴とする。 12. The semiconductor device manufacturing apparatus according to claim 11 , wherein a processing chamber that accommodates a substrate, a processing gas supply means that supplies a processing gas into the processing chamber, and the processing gas supplied from the processing gas supply means is plasma. 11. A plasma generation unit configured to process the substrate in a process, and a control unit that controls the semiconductor device manufacturing method according to any one of claims 1 to 10 to be performed in the processing chamber. Features.

請求項１２記載のコンピュータ記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に請求項１から請求項１０いずれか１項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とする。 The computer storage medium according to claim 12 is a computer storage medium in which a control program that operates on a computer is stored, and the control program is executed at the time of execution of the semiconductor device according to any one of claims 1 to 10. The semiconductor device manufacturing apparatus is controlled such that the manufacturing method of FIG.

請求項１３記載の処理レシピが記憶された記憶媒体は、基板に形成された金属膜をウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を行う半導体装置の製造装置を制御するための処理レシピが記憶された記憶媒体であって、前記処理レシピが、前記ドライエッチング工程の前に、前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程を具備したことを特徴とする。 A storage medium storing a processing recipe according to claim 13 controls a semiconductor device manufacturing apparatus that performs a dry etching step of dry etching the metal film after the metal film formed on the substrate is etched by a wet etching step. a storage medium in which the process recipe is stored for the processing recipe, before the dry etching process, the deteriorated layer formed on the edge of the metal film exposed by the wet etching step, SF 6 And a deteriorated layer removing step of removing the plasma using a mixed gas containing SF 2 and Cl 2 or a mixed gas containing SF 6 and O 2 .

本発明によれば、金属膜をウエットエッチングする工程と、この後、この金属膜をドライエッチングする工程を有する場合において、ウエットエッチング工程において金属膜に形成された変質層の残渣に起因する以後の工程に与える悪影響及びデバイス特性に与える悪影響を軽減することができ、良質な半導体装置を安定的に製造することのできる半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体を提供することができる。   According to the present invention, in the case where there is a wet etching step for the metal film and a subsequent dry etching step for the metal film, the subsequent etching caused by the residue of the altered layer formed on the metal film in the wet etching step. A semiconductor device manufacturing method, a semiconductor device manufacturing apparatus, a computer storage medium, and a processing recipe that can reduce adverse effects on processes and device characteristics and stably manufacture high-quality semiconductor devices are stored. Provided storage media can be provided.

以下、本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る半導体装置の製造方法における基板１００の断面構成を拡大して示すものであり、図２は、本実施形態に係る半導体装置の製造装置としてのプラズマエッチング装置の構成を示すものである。まず、図２を参照してプラズマエッチング装置の構成について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows an enlarged cross-sectional configuration of a substrate 100 in the semiconductor device manufacturing method according to the present embodiment, and FIG. 2 shows the configuration of a plasma etching apparatus as a semiconductor device manufacturing apparatus according to the present embodiment. Is shown. First, the configuration of the plasma etching apparatus will be described with reference to FIG.

プラズマエッチング装置１は、処理チャンバー２内に処理ガスのプラズマを発生させ、この処理チャンバー２内に配置された基板１００に、プラズマ中のイオンを引き出して作用させエッチングを行う反応性イオンエッチング（ＲＩＥ）装置として構成されている。また、この処理チャンバー２内では、プラズマエッチングに限らず、後述する変質層除去工程及びアッシング工程等を行うこともできるようになっている。   The plasma etching apparatus 1 generates a plasma of a processing gas in a processing chamber 2, and reactive ion etching (RIE) that performs etching by extracting and acting ions in the plasma on a substrate 100 disposed in the processing chamber 2. ) It is configured as a device. In the processing chamber 2, not only plasma etching but also a deteriorated layer removing process and an ashing process, which will be described later, can be performed.

内部を気密に閉塞可能とされた処理チャンバー２は、角筒形状に成形されており、この処理チャンバー２内には、上下に配置された２種類の絶縁性支持部材３ａ，３ｂに支持されたサセプタ３が設けられている。そして、このサセプタ３上に、液晶表示装置用のガラス基板等の基板１００が載置されるようになっている。サセプタ３には、高周波電源４が接続されており、この高周波電源４からサセプタ３に所定周波数（例えば１３．５６ＭＨｚ）の高周波電力が供給されるようになっている。   The processing chamber 2 that can be hermetically closed inside is formed in a square tube shape, and is supported by two types of insulating support members 3 a and 3 b arranged vertically in the processing chamber 2. A susceptor 3 is provided. A substrate 100 such as a glass substrate for a liquid crystal display device is placed on the susceptor 3. A high frequency power supply 4 is connected to the susceptor 3, and high frequency power of a predetermined frequency (for example, 13.56 MHz) is supplied from the high frequency power supply 4 to the susceptor 3.

処理チャンバー２の天井部には、対向電極５が設けられており、この対向電極５は、接地電位とされている。対向電極５は、多数の透孔５ａを有しており、これらの透孔５ａからガスインレット６に供給された処理ガスを、基板１００に向けてシャワー状に供給するように構成されている。ガスインレット６には、ガス供給管７が接続されている。さらにこのガス供給管７には、バルブ８、マスフローコントローラ９を介して、処理ガス供給源１０が接続されている。処理ガス供給源１０からは、所定の処理ガスが供給される。   A counter electrode 5 is provided on the ceiling of the processing chamber 2, and the counter electrode 5 is set to a ground potential. The counter electrode 5 has a large number of through holes 5a, and is configured to supply the processing gas supplied from these through holes 5a to the gas inlet 6 in a shower shape toward the substrate 100. A gas supply pipe 7 is connected to the gas inlet 6. Further, a processing gas supply source 10 is connected to the gas supply pipe 7 via a valve 8 and a mass flow controller 9. A predetermined processing gas is supplied from the processing gas supply source 10.

処理チャンバー２の底部には、排気管１１が接続されており、この排気管１１には排気装置１２が接続されている。排気装置１２はターボ分子ポンプなどの真空ポンプを備えており、処理チャンバー２内を所定の減圧雰囲気まで真空引き可能なように構成されている。また、処理チャンバー２の側壁部にはゲートバルブ１３が設けられており、このゲートバルブ１３を開いた状態で、基板１００を隣接するロードロック室（図示せず）から搬入及び搬出するようになっている。   An exhaust pipe 11 is connected to the bottom of the processing chamber 2, and an exhaust device 12 is connected to the exhaust pipe 11. The exhaust device 12 includes a vacuum pump such as a turbo molecular pump, and is configured to be able to evacuate the processing chamber 2 to a predetermined reduced pressure atmosphere. Further, a gate valve 13 is provided on the side wall portion of the processing chamber 2, and the substrate 100 is carried in and out from an adjacent load lock chamber (not shown) with the gate valve 13 opened. ing.

上記構成のプラズマエッチング装置１は、制御部６０によって、その動作が統括的に制御される。この制御部６０には、ＣＰＵを備えプラズマエッチング装置１の各部を制御するプロセスコントローラ６１と、ユーザインタフェース６２と、記憶部６３とが設けられている。   The operation of the plasma etching apparatus 1 having the above configuration is controlled by the control unit 60. The control unit 60 includes a process controller 61 that includes a CPU and controls each unit of the plasma etching apparatus 1, a user interface 62, and a storage unit 63.

ユーザインタフェース６２は、工程管理者がプラズマエッチング装置１を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置１の稼働状況を可視化して表示するディスプレイ等から構成されている。   The user interface 62 includes a keyboard that allows a process manager to input commands in order to manage the plasma etching apparatus 1, a display that visualizes and displays the operating status of the plasma etching apparatus 1, and the like.

記憶部６３には、プラズマエッチング装置１で実行される各種処理をプロセスコントローラ６１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインタフェース６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、プラズマエッチング装置１での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。   The storage unit 63 stores a recipe in which a control program (software) for realizing various processes executed by the plasma etching apparatus 1 under the control of the process controller 61 and processing condition data are stored. Then, if necessary, an arbitrary recipe is called from the storage unit 63 by an instruction from the user interface 62 and is executed by the process controller 61, so that a desired one in the plasma etching apparatus 1 is controlled under the control of the process controller 61. Is performed. In addition, recipes such as control programs and processing condition data may be stored in a computer-readable computer storage medium (eg, hard disk, CD, flexible disk, semiconductor memory, etc.), or It is also possible to transmit the data from other devices as needed via a dedicated line and use it online.

上記構成のプラズマエッチング装置１によって、基板１００のプラズマエッチング等のプラズマ処理を行う場合、まず、ゲートバルブ１３が開放された後、基板１００は、図示しないロードロック室から処理チャンバー２内へと搬入され、サセプタ３上に載置される。次いで、ゲートバルブ１３が閉じられ、排気装置１２によって、処理チャンバー２内が所定の真空度まで真空引きされる。   When plasma processing such as plasma etching of the substrate 100 is performed by the plasma etching apparatus 1 having the above-described configuration, first, after the gate valve 13 is opened, the substrate 100 is carried into the processing chamber 2 from a load lock chamber (not shown). And placed on the susceptor 3. Next, the gate valve 13 is closed, and the processing chamber 2 is evacuated to a predetermined degree of vacuum by the exhaust device 12.

その後、バルブ８が開放されて、処理ガス供給源１０から所定の処理ガスが、マスフローコントローラ９によってその流量が調整されつつ、処理ガス供給管７、ガスインレット６を通って処理チャンバー２内に導入される。   Thereafter, the valve 8 is opened, and a predetermined processing gas from the processing gas supply source 10 is introduced into the processing chamber 2 through the processing gas supply pipe 7 and the gas inlet 6 while the flow rate is adjusted by the mass flow controller 9. Is done.

そして、処理チャンバー２内の圧力が、所定の圧力に維持されるとともに、高周波電源４から所定の周波数の高周波電力がサセプタ３に印加される。これにより、処理ガスが解離して処理チャンバー２内にプラズマが発生するとともに、このプラズマ中のイオンが引き出されて被処理基板１００に到達し、プラズマエッチング等のプラズマ処理が行われる。   The pressure in the processing chamber 2 is maintained at a predetermined pressure, and high frequency power having a predetermined frequency is applied from the high frequency power source 4 to the susceptor 3. As a result, the processing gas is dissociated and plasma is generated in the processing chamber 2, and ions in the plasma are extracted and reach the substrate 100 to be processed, and plasma processing such as plasma etching is performed.

そして、所定のプラズマ処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、基板１００が処理チャンバー２内から搬出される。   Then, when the predetermined plasma processing is completed, the supply of high-frequency power and the supply of processing gas are stopped, and the substrate 100 is unloaded from the processing chamber 2 by a procedure reverse to the above-described procedure.

次に、図１を参照して、本実施形態に係る半導体装置の製造方法として、液晶表示装置におけるアモルファスシリコンＴＦＴの製造方法について説明する。図１は、本実施形態に係る基板１００の断面構成を模式的に示すものである。図１（ａ）に示すように、透明ガラス基板からなる基板１００には、まず、フォトレジストからなるマスク１０１を用いたエッチング（ウエットエッチング）により所定形状に形成された金属膜からなるゲート電極１０２が形成される。   Next, as a method for manufacturing the semiconductor device according to the present embodiment, a method for manufacturing an amorphous silicon TFT in a liquid crystal display device will be described with reference to FIG. FIG. 1 schematically shows a cross-sectional configuration of a substrate 100 according to the present embodiment. As shown in FIG. 1A, a gate electrode 102 made of a metal film formed in a predetermined shape is first formed on a substrate 100 made of a transparent glass substrate by etching (wet etching) using a mask 101 made of a photoresist. Is formed.

次に、マスク１０１を除去した後、図１（ｂ）に示すように、絶縁膜１０３、ａ−Ｓｉ膜（アモルファスシリコン膜）１０４、ｎ＋ａ−Ｓｉ膜１０５、金属膜１０６が、下側からこの順で形成され、金属膜１０６の上に段状に形成されたレジストマスク１０７が形成される。金属膜としては、例えばＡｌ又はその合金膜、Ｍｏ又はその合金膜、Ｍｏ又はその合金／Ａｌ又はその合金の積層膜、Ｍｏ又はその合金／Ａｌ又はその合金／Ｍｏ又はその合金の積層膜等を使用することができる。 Next, after removing the mask 101, as shown in FIG. 1B, the insulating film 103, the a-Si film (amorphous silicon film) 104, the n + a-Si film 105, and the metal film 106 are formed on the lower side. In this order, a resist mask 107 formed in a step shape on the metal film 106 is formed. As the metal film, for example, Al or its alloy film, Mo or its alloy film, Mo or its alloy / Al or its laminated film, Mo or its alloy / Al or its alloy / Mo or its laminated film, etc. Can be used.

次に、図１（ｃ）に示すように、段状に形成されたレジストマスク１０７をマスクとして、金属膜１０６をウエットエッチングによってエッチングし、この後、ｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４をドライエッチングして島状部分を形成するアイランドエッチング工程を行う。上記のウエットエッチング工程では、ウエットエッチング用の薬液と接触した金属膜１０６の縁部（露出部）には、変質層(主に酸化物と推測される)１０８が形成される。 Next, as shown in FIG. 1C, the metal film 106 is etched by wet etching using the resist mask 107 formed in a step shape as a mask, and then the n + a-Si film 105 and the a-Si are etched. An island etching process is performed in which the film 104 is dry etched to form island portions. In the above-described wet etching step, a deteriorated layer (mainly assumed to be an oxide) 108 is formed at the edge (exposed portion) of the metal film 106 in contact with the chemical solution for wet etching.

次に、図１（ｄ）に示すように、段状に形成されたレジストマスク１０７を途中までアッシングするハーフアッシング工程を行う。   Next, as shown in FIG. 1D, a half ashing process is performed in which the resist mask 107 formed in a step shape is ashed halfway.

この後、図１（ｅ）に示すように、変質層１０８を除去する変質層除去工程を行う。この変質層除去工程は、処理ガスとしてＳＦ6とＣｌ2とを含む混合ガス、又は、ＳＦ6とＯ2とを含む混合ガスを使用してそのプラズマにより行う。処理ガスとしてＳＦ6とＣｌ2の混合ガスを使用した場合、Ｃｌ2の流量は、例えば１００〜１５０ｓｃｃｍ、Ｃｌ2とＳＦ6との流量比は例えば５／１〜１５／１とし、圧力は例えば６．６５〜１３．３Ｐａ、高周波の電力は０．５８〜０．８６Ｗ／ｃｍ2 程度とする。また、処理ガスとしてＳＦ6とＯ2の混合ガスを使用した場合の処理条件の一例としては、ＳＦ6／Ｏ2＝５０／５０ｓｃｃｍ、圧力＝２．６６Ｐａ、高周波電力＝０．５８〜Ｗ／ｃｍ2 である。 Thereafter, as shown in FIG. 1E, a deteriorated layer removing step for removing the deteriorated layer 108 is performed. This altered layer removal step is performed by plasma using a mixed gas containing SF 6 and Cl 2 or a mixed gas containing SF 6 and O 2 as a processing gas. When a mixed gas of SF 6 and Cl 2 is used as the processing gas, the flow rate of Cl 2 is, for example, 100 to 150 sccm, the flow rate ratio of Cl 2 to SF 6 is, for example, 5/1 to 15/1, and the pressure is, for example, 6.65 to 13.3 Pa, and high frequency power is about 0.58 to 0.86 W / cm 2 . In addition, as an example of processing conditions when a mixed gas of SF 6 and O 2 is used as the processing gas, SF 6 / O 2 = 50/50 sccm, pressure = 2.66 Pa, high frequency power = 0.58 to W / cm 2 .

この後、図１（ｆ）に示すように、ハーフアッシングした段状に形成されたレジストマスク１０７をマスクとして、金属膜１０６、ｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４の一部をドライエッチングにより順次エッチングし、チャンネル１０９を形成する。 Thereafter, as shown in FIG. 1 (f), a resist mask 107 formed in the half-ashing was stepped as a mask, a part of the metal film 106, n + a-Si film 105, a-Si film 104 A channel 109 is formed by sequentially etching by dry etching.

そして、上記の工程の後、パッシベーション膜の形成及び第３のレジストマスクを使用したコンタクトホール形成のエッチング工程、ＩＴＯ膜の形成及び第４のレジストマスクを使用した画素電極形成のエッチング工程等を行い、液晶表示装置を製造する。   After the above steps, a passivation film formation and a contact hole formation etching process using a third resist mask, an ITO film formation and a pixel electrode formation etching process using a fourth resist mask, etc. are performed. Manufacturing liquid crystal display devices.

以上のとおり、本実施形態では、ウエットエッチングによって生じた金属膜の変質層１０８を、変質層除去工程によって除去するので、変質層１０８の残渣に起因する以後の工程に与える悪影響及びデバイス特性に与える悪影響を軽減することができる。   As described above, in this embodiment, the deteriorated layer 108 of the metal film generated by the wet etching is removed by the deteriorated layer removing step, and therefore, it has an adverse effect on the subsequent steps due to the residue of the deteriorated layer 108 and device characteristics. Adverse effects can be reduced.

これに対して、変質層除去工程を行わない場合、図４に示すように、ウエットエッチングによって金属膜１０６に変質層１０８が形成された状態において（ａ）、次にハーフアッシング工程を行うと、段状に形成されたレジストマスク１０７が収縮（シュリンク）することによって金属膜１０６の一部が露出する（ｂ）。そして、この状態で金属膜１０６のドライエッチング工程が行われることによって露出部分にスパイク形状が形成され、外側の変質層１０８（残渣）のみがフェンス状に残ってしまう（ｃ）。このフェンス状の残渣は図４（ｃ）の上部（上面図）に示すように枠状に形成されるため、ソース−ドレイン間の電気的な短絡等が生じる場合がある。   On the other hand, when the deteriorated layer removal step is not performed, as shown in FIG. 4, when the deteriorated layer 108 is formed on the metal film 106 by wet etching (a), the half ashing step is then performed. A part of the metal film 106 is exposed by shrinking (shrinking) the resist mask 107 formed in a step shape (b). In this state, a dry etching process of the metal film 106 is performed, whereby a spike shape is formed in the exposed portion, and only the outer deteriorated layer 108 (residue) remains in a fence shape (c). Since the fence-like residue is formed in a frame shape as shown in the upper part (top view) of FIG. 4C, an electrical short circuit between the source and the drain may occur.

上記実施形態において、段状に形成されたレジストマスク１０７をマスクとして、金属膜１０６をウエットエッチング（エッチング液＝リン酸＋酢酸＋硝酸）によってエッチングした後の一連の工程を、以下の条件で行った。   In the above embodiment, a series of steps after the metal film 106 is etched by wet etching (etching solution = phosphoric acid + acetic acid + nitric acid) using the resist mask 107 formed in steps as a mask is performed under the following conditions. It was.

すなわち、ｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４をドライエッチングして島状部分を形成するアイランドエッチング工程をＳＦ6とＣｌ2の混合ガスを用いて行い、段状に形成されたレジストマスク１０７を途中までアッシングするハーフアッシング工程をＯ2ガスを用いて行った。この後、変質層１０８を除去する変質層除去工程を、処理ガスＣｌ2／ＳＦ6＝１５０／１０ＳＣＣＭ、圧力１０．６４Ｐａ、高周波電力０．５８〜０．８６Ｗ／ｃｍ2 の条件で行った。しかる後、ハーフアッシングした段状に形成されたレジストマスク１０７をマスクとして、金属膜１０６のうちＭｏ膜を、Ｃｌ2とＯ2の混合ガス、Ａｌ膜をＢＣｌ3とＣｌ2の混合ガスを用いてドライエッチングし、ｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４の一部をＣｌ2とＳＦ6の混合ガスによりドライエッチングしてチャンネル１０９を形成した。 That is, an island etching process for dry etching the n + a-Si film 105 and the a-Si film 104 to form an island-shaped portion is performed using a mixed gas of SF 6 and Cl 2 to form a resist formed in a step shape. A half ashing process for ashing the mask 107 halfway was performed using O 2 gas. Thereafter, the deteriorated layer removing step for removing the deteriorated layer 108 was performed under the conditions of a processing gas Cl 2 / SF 6 = 150/10 SCCM, a pressure of 10.64 Pa, and a high frequency power of 0.58 to 0.86 W / cm 2 . Thereafter, using the resist mask 107 formed in a half-ashed step shape as a mask, the Mo film of the metal film 106 is mixed with a mixed gas of Cl 2 and O 2 , and the Al film is mixed with a mixed gas of BCl 3 and Cl 2. The n + a-Si film 105 and a part of the a-Si film 104 were dry-etched with a mixed gas of Cl 2 and SF 6 to form a channel 109.

この結果、変質層１０８の残渣に起因するスパイク形状やフェンス状構造物等のない良好な状態の薄膜トランジスタを製造することができた。なお、上記の一連の段状に形成されたレジストマスクを用いた工程において、最初のウエットエッチング以降の工程は、図２に示したプラズマエッチング装置１によって実施した。この際、一旦基板１００を処理チャンバー２内に収容した後は、処理ガス等の処理条件を順次変更することによって、基板１００を取り出すことなく処理を行うことができる。このため、途中でウエットエッチングを行う場合に比べて効率良く短時間で処理を行うことができる。   As a result, it was possible to manufacture a thin film transistor in a good state without a spike shape or a fence-like structure caused by the residue of the altered layer 108. In the process using the resist mask formed in a series of steps as described above, the processes after the first wet etching were performed by the plasma etching apparatus 1 shown in FIG. At this time, after the substrate 100 is once accommodated in the processing chamber 2, the processing can be performed without taking out the substrate 100 by sequentially changing the processing conditions such as the processing gas. For this reason, compared with the case where wet etching is performed on the way, it can process efficiently and in a short time.

次に、図３を参照して他の実施形態について説明する。図３（ａ）に示すように、透明ガラス基板からなる基板１００には、まず、フォトレジストからなるマスク１０１を用いたエッチング（ウエットエッチング）により所定形状に形成された金属膜からなるゲート電極１０２が形成される。   Next, another embodiment will be described with reference to FIG. As shown in FIG. 3A, on a substrate 100 made of a transparent glass substrate, first, a gate electrode 102 made of a metal film formed in a predetermined shape by etching (wet etching) using a mask 101 made of a photoresist. Is formed.

次に、マスク１０１を除去した後、図３（ｂ）に示すように、絶縁膜１０３、ａ−Ｓｉ膜（アモルファスシリコン膜）１０４、ｎ＋ａ−Ｓｉ膜１０５、金属膜１０６が、下側からこの順で形成され、金属膜１０６の上に段状に形成されたレジストマスク１０７が形成される。金属膜としては、例えばＡｌ又はその合金膜、Ｍｏ又はその合金膜、Ｍｏ又はその合金／Ａｌ又はその合金の積層膜、Ｍｏ又はその合金／Ａｌ又はその合金／Ｍｏ又はその合金の積層膜等を使用することができる。 Next, after removing the mask 101, as shown in FIG. 3B, the insulating film 103, the a-Si film (amorphous silicon film) 104, the n + a-Si film 105, and the metal film 106 are formed on the lower side. In this order, a resist mask 107 formed in a step shape on the metal film 106 is formed. As the metal film, for example, Al or its alloy film, Mo or its alloy film, Mo or its alloy / Al or its laminated film, Mo or its alloy / Al or its alloy / Mo or its laminated film, etc. Can be used.

次に、図３（ｃ）に示すように、段状に形成されたレジストマスク１０７をマスクとして、金属膜１０６をウエットエッチングによってエッチングする。この工程では、ウエットエッチングした金属膜１０６の縁部（露出部）には、変質層１０８が形成される。   Next, as shown in FIG. 3C, the metal film 106 is etched by wet etching using the stepwise formed resist mask 107 as a mask. In this step, the altered layer 108 is formed at the edge (exposed portion) of the wet-etched metal film 106.

次に、図３（ｄ）に示すように、段状に形成されたレジストマスク１０７を途中までアッシングしてその形状を変更するハーフアッシング工程を行う。   Next, as shown in FIG. 3D, a half ashing process is performed in which the resist mask 107 formed in a step shape is ashed halfway to change its shape.

この後、前記した実施形態と同様にして変質層１０８を除去する変質層除去工程を行い、しかる後、ｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４をドライエッチングして島状部分を形成し、さらに、金属膜１０６、ｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４の一部をドライエッチングによりエッチングしてチャンネル１０９を形成する。なお、ｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４をドライエッチングして島状部分を形成する時に、金属膜の種類によっては、チャンネル部分の金属膜の一部をエッチングすることもできる。 Thereafter, a deteriorated layer removing step for removing the deteriorated layer 108 is performed in the same manner as in the above-described embodiment, and then the n + a-Si film 105 and the a-Si film 104 are dry-etched to form island portions. Further, a part of the metal film 106, the n + a-Si film 105, and the a-Si film 104 is etched by dry etching to form a channel 109. Note that when the n + a-Si film 105 and the a-Si film 104 are dry-etched to form an island-shaped portion, part of the metal film in the channel portion can be etched depending on the type of the metal film.

本実施形態では、ハーフアッシング工程とアイランドエッチング工程が、前述した実施形態と入れ替わっているが、ハーフアッシング工程の後に変質層除去工程を行うことにより、前述した実施形態と同様な効果を得ることができる。また、本実施形態では、変質層除去工程において処理ガスとしてＣｌ2／ＳＦ6を用いれば、このガス系でｎ＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４をエッチングすることができるので、そのまま引き続いてアイランドエッチング工程を行うことができ、実質的に工程数を削減することができる。 In this embodiment, the half ashing process and the island etching process are interchanged with the above-described embodiment, but by performing the deteriorated layer removing process after the half ashing process, the same effect as the above-described embodiment can be obtained. it can. Further, in this embodiment, if Cl 2 / SF 6 is used as a processing gas in the deteriorated layer removing step, the n + a-Si film 105 and the a-Si film 104 can be etched in this gas system. Subsequently, an island etching process can be performed, and the number of processes can be substantially reduced.

本発明の実施形態に係る基板の断面構成を模式的に示す図。The figure which shows typically the cross-sectional structure of the board | substrate which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造装置の概略構成を示す図。The figure which shows schematic structure of the manufacturing apparatus of the semiconductor device which concerns on embodiment of this invention. 本発明の他の実施形態に係る基板の断面構成を模式的に示す図。The figure which shows typically the cross-sectional structure of the board | substrate which concerns on other embodiment of this invention. 従来技術に係る基板の上面及び断面の構成を模式的に示す図。The figure which shows typically the structure of the upper surface and cross section of the board | substrate which concerns on a prior art.

符号の説明Explanation of symbols

１００……基板、１０１……マスク、１０２……ゲート電極、１０３……絶縁膜、１０４……ａ−Ｓｉ膜、１０５……ｎ＋ａ−Ｓｉ膜、１０６……金属膜、１０７……段状に形成されたレジストマスク、１０８……変質層、１０９……チャンネル。 DESCRIPTION OF SYMBOLS 100 ... Substrate, 101 ... Mask, 102 ... Gate electrode, 103 ... Insulating film, 104 ... a-Si film, 105 ... n + a-Si film, 106 ... Metal film, 107 ... Step Resist mask formed in a shape, 108 ... altered layer, 109 ... channel.

Claims (13)

基板に形成された金属膜をウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、
前記ドライエッチング工程の前に、前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程を行うことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device comprising a dry etching step of dry etching the metal film after etching the metal film formed on the substrate in a wet etching step,
Before the dry etching process, including a damaged layers formed on the edge of the metal film exposed by the wet etching process, a mixed gas containing SF 6 and Cl 2, or SF 6, O 2 A method for manufacturing a semiconductor device, comprising performing a deteriorated layer removing step of removing using a plasma of a mixed gas . 請求項１項記載の半導体装置の製造方法であって、
前記基板を処理チャンバー内に収容し、前記変質層除去工程と、前記ドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein the substrate is accommodated in a processing chamber, and the deteriorated layer removing step and the dry etching step are continuously performed without unloading the substrate from the processing chamber. 基板に形成された金属膜をレジストマスクを介してウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、
前記レジストマスクの一部をアッシングして前記レジストマスクの形状を変更するアッシング工程と、
前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程と、
前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜をドライエッチングするドライエッチング工程と、
を具備したことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a dry etching step of dry-etching the metal film after etching the metal film formed on the substrate through a resist mask in a wet etching step,
An ashing step of ashing a part of the resist mask to change the shape of the resist mask;
The altered layer formed at the edge of the metal film exposed in the wet etching process is removed using a mixed gas plasma containing SF 6 and Cl 2 or a mixed gas plasma containing SF 6 and O 2. A denatured layer removing step,
A dry etching step of dry etching the metal film through the resist mask whose shape has been changed in the ashing step;
A method for manufacturing a semiconductor device, comprising: 請求項３項記載の半導体装置の製造方法であって、
前記基板を処理チャンバー内に収容し、前記アッシング工程と、前記変質層除去工程と、前記ドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 3,
A semiconductor device characterized in that the substrate is accommodated in a processing chamber, and the ashing step, the deteriorated layer removing step, and the dry etching step are continuously performed without unloading the substrate from the processing chamber. Manufacturing method. 基板に形成された金属膜をレジストマスクを介してウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、
前記レジストマスクを介して前記金属膜の下層のアモルファスシリコン膜をドライエッチングする第１のドライエッチング工程と、
前記レジストマスクの一部をアッシングして前記レジストマスクの形状を変更するアッシング工程と、
前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程と、
前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜をドライエッチングする第２のドライエッチング工程と、
前記アッシング工程で形状を変更した前記レジストマスクを介して前記アモルファスシリコン膜をドライエッチングする第３のドライエッチング工程と、
を具備したことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a dry etching step of dry-etching the metal film after etching the metal film formed on the substrate through a resist mask in a wet etching step,
A first dry etching step of dry etching the amorphous silicon film under the metal film through the resist mask;
An ashing step of ashing a part of the resist mask to change the shape of the resist mask;
The altered layer formed at the edge of the metal film exposed in the wet etching process is removed using a mixed gas plasma containing SF 6 and Cl 2 or a mixed gas plasma containing SF 6 and O 2. A denatured layer removing step,
A second dry etching step of dry etching the metal film through the resist mask whose shape has been changed in the ashing step;
A third dry etching step of dry etching the amorphous silicon film through the resist mask whose shape has been changed in the ashing step;
A method for manufacturing a semiconductor device, comprising: 請求項５項記載の半導体装置の製造方法であって、
前記基板を処理チャンバー内に収容し、前記第１のドライエッチング工程と、前記アッシング工程と、前記変質層除去工程と、前記第２のドライエッチング工程と、前記第３のドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 5,
The substrate is accommodated in a processing chamber, and the first dry etching step, the ashing step, the altered layer removing step, the second dry etching step, and the third dry etching step are performed as described above. A method of manufacturing a semiconductor device, wherein the substrate is continuously carried out without being taken out of the processing chamber. 基板に形成された金属膜をレジストマスクを介してウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を有する半導体装置の製造方法であって、
前記レジストマスクの一部をアッシングして前記レジストマスクの形状を変更するアッシング工程と、
前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程と、
前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜の下層のアモルファスシリコン膜をドライエッチングする第１のドライエッチング工程と、
前記アッシング工程で形状を変更した前記レジストマスクを介して前記金属膜をドライエッチングする第２のドライエッチング工程と、
前記アッシング工程で形状を変更した前記レジストマスクを介して前記アモルファスシリコン膜をドライエッチングする第３のドライエッチング工程と、
を具備したことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a dry etching step of dry-etching the metal film after etching the metal film formed on the substrate through a resist mask in a wet etching step,
An ashing step of ashing a part of the resist mask to change the shape of the resist mask;
The altered layer formed at the edge of the metal film exposed in the wet etching process is removed using a mixed gas plasma containing SF 6 and Cl 2 or a mixed gas plasma containing SF 6 and O 2. A denatured layer removing step,
A first dry etching step of dry etching the amorphous silicon film under the metal film through the resist mask whose shape has been changed in the ashing step;
A second dry etching step of dry etching the metal film through the resist mask whose shape has been changed in the ashing step;
A third dry etching step of dry etching the amorphous silicon film through the resist mask whose shape has been changed in the ashing step;
A method for manufacturing a semiconductor device, comprising: 請求項７記載の半導体装置の製造方法であって、
前記第１のドライエッチング工程にて前記金属膜の一部をドライエッチングすることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to claim 7, comprising:
A method for manufacturing a semiconductor device, wherein a part of the metal film is dry etched in the first dry etching step. 請求項７又は８記載の半導体装置の製造方法であって、
前記基板を処理チャンバー内に収容し、前記アッシング工程と、前記変質層除去工程と、前記第１のドライエッチング工程と、前記第２のドライエッチング工程と、前記第３のドライエッチング工程を、前記基板を前記処理チャンバー内から搬出することなく続けて行うことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 7 or 8,
The substrate is accommodated in a processing chamber, and the ashing step, the deteriorated layer removing step, the first dry etching step, the second dry etching step, and the third dry etching step are performed. A method of manufacturing a semiconductor device, wherein the substrate is continuously carried out without being taken out of the processing chamber. 請求項１乃至９いずれか１項記載の半導体装置の製造方法であって、
前記金属膜は、アルミニウム又はその合金膜、モリブデン又はその合金膜、アルミニウム又はその合金膜とモリブデン又はその合金膜の積層膜のいずれかであることを特徴とする半導体装置の製造方法。 A claims 1 to 9 The method of manufacturing a semiconductor device according to any one,
The method of manufacturing a semiconductor device, wherein the metal film is any one of aluminum or an alloy film thereof, molybdenum or an alloy film thereof, or a laminated film of aluminum or an alloy film thereof and molybdenum or an alloy film thereof. 基板を収容する処理チャンバーと、
前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、
前記処理ガス供給手段から供給された前記処理ガスをプラズマ化して前記基板を処理するプラズマ生成手段と、
前記処理チャンバー内で請求項１から請求項１０いずれか１項記載の半導体装置の製造方法が行われるように制御する制御部と
を備えたことを特徴とする半導体装置の製造装置。 A processing chamber containing a substrate;
A processing gas supply means for supplying a processing gas into the processing chamber;
Plasma generating means for processing the substrate by converting the processing gas supplied from the processing gas supply means into plasma;
Apparatus for manufacturing a semiconductor device characterized by comprising a control unit for controlling the method of manufacturing a semiconductor device according any one claims 1 to 10 in the processing chamber is performed. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に請求項１から請求項１０いずれか１項記載の半導体装置の製造方法が行われるように半導体装置の製造装置を制御することを特徴とするコンピュータ記憶媒体。 A computer storage medium storing a control program that runs on a computer,
The control program, a computer storage medium characterized by controlling the apparatus for manufacturing a semiconductor device as a manufacturing method of a semiconductor device according to claim 10 any of the preceding claims 1 during execution is performed. 基板に形成された金属膜をウエットエッチング工程でエッチングした後に前記金属膜をドライエッチングするドライエッチング工程を行う半導体装置の製造装置を制御するための処理レシピが記憶された記憶媒体であって、前記処理レシピが、
前記ドライエッチング工程の前に、前記ウエットエッチング工程で露出した前記金属膜の縁部に形成された変質層を、ＳＦ 6 とＣｌ 2 とを含む混合ガス、又は、ＳＦ 6 とＯ 2 とを含む混合ガスのプラズマを用いて除去する変質層除去工程を具備したことを特徴とする処理レシピが記憶された記憶媒体。 A storage medium storing a processing recipe for controlling a semiconductor device manufacturing apparatus that performs a dry etching process of dry etching the metal film after etching the metal film formed on the substrate in a wet etching process, Processing recipe
Before the dry etching process, including a damaged layers formed on the edge of the metal film exposed by the wet etching process, a mixed gas containing SF 6 and Cl 2, or SF 6, O 2 A storage medium storing a processing recipe, comprising a deteriorated layer removing step for removing using a plasma of a mixed gas .
JP2006206449A 2006-07-28 2006-07-28 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe Active JP5101059B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006206449A JP5101059B2 (en) 2006-07-28 2006-07-28 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe
KR1020070075292A KR100890072B1 (en) 2006-07-28 2007-07-26 Method and apparatus for manufacturing semiconductor device, computer storage medium, and storage medium for storing the processing recipe
TW096127562A TWI428976B (en) 2006-07-28 2007-07-27 A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer memory medium, and a memory medium having a memory program
CN201010165751A CN101847580A (en) 2006-07-28 2007-07-27 The manufacture method of semiconductor device and manufacturing installation
CN2007101397032A CN101114589B (en) 2006-07-28 2007-07-27 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006206449A JP5101059B2 (en) 2006-07-28 2006-07-28 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe

Publications (3)

Publication Number Publication Date
JP2008034635A JP2008034635A (en) 2008-02-14
JP2008034635A5 JP2008034635A5 (en) 2009-07-23
JP5101059B2 true JP5101059B2 (en) 2012-12-19

Family

ID=39022830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006206449A Active JP5101059B2 (en) 2006-07-28 2006-07-28 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe

Country Status (4)

Country Link
JP (1) JP5101059B2 (en)
KR (1) KR100890072B1 (en)
CN (2) CN101114589B (en)
TW (1) TWI428976B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630640B (en) * 2008-07-18 2012-09-26 北京京东方光电科技有限公司 Photoresist burr edge-forming method and TFT-LCD array substrate-manufacturing method
JP5856543B2 (en) 2012-06-27 2016-02-09 東京エレクトロン株式会社 Etching method
CN103137815A (en) * 2013-02-28 2013-06-05 合肥彩虹蓝光科技有限公司 Novel pattern sapphire substrate (PSS) structure and manufacturing method
JP6606476B2 (en) * 2016-08-02 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing method, substrate processing apparatus, and program

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04157723A (en) * 1990-10-22 1992-05-29 Kawasaki Steel Corp Dry etching method of aluminum film
US6241739B1 (en) * 1999-11-12 2001-06-05 Altair Instruments, Inc. Microdermabrasion device and method of treating the skin surface
JP3425925B2 (en) * 2000-03-28 2003-07-14 鹿児島日本電気株式会社 Method for manufacturing thin film transistor
JP2002064101A (en) * 2000-08-21 2002-02-28 Casio Comput Co Ltd Method of forming wiring having chromium layer
JP2002151381A (en) * 2000-11-09 2002-05-24 Nec Kagoshima Ltd Method for forming pattern
JP4410951B2 (en) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 Pattern forming method and manufacturing method of liquid crystal display device
TW561515B (en) * 2001-11-30 2003-11-11 Tokyo Electron Ltd Processing device, and gas discharge suppressing member
JP2005072443A (en) * 2003-08-27 2005-03-17 Advanced Display Inc Method for manufacturing thin film transistor and for display device

Also Published As

Publication number Publication date
TW200822208A (en) 2008-05-16
CN101114589A (en) 2008-01-30
CN101847580A (en) 2010-09-29
JP2008034635A (en) 2008-02-14
TWI428976B (en) 2014-03-01
KR20080011096A (en) 2008-01-31
KR100890072B1 (en) 2009-03-24
CN101114589B (en) 2010-06-16

Similar Documents

Publication Publication Date Title
US8124540B2 (en) Hardmask trim method
US8298958B2 (en) Organic line width roughness with H2 plasma treatment
US7682516B2 (en) Vertical profile fixing
US20120298301A1 (en) Minimization of mask undercut on deep etch
JP2007311431A (en) Laminated film pattern formation method and gate electrode formation method
JP5101059B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe
US20120009786A1 (en) Plasma processing method and manufacturing method of semiconductor device
JP2010016213A (en) Plasma etching method, control program, and computer storage medium
KR100880746B1 (en) Plasma etching method, plasma etching apparatus, computer recording medium, and recording medium in which process recipe is recorded
JP6096438B2 (en) Plasma etching method and plasma etching apparatus
JP4509842B2 (en) Etching method, etching apparatus, computer program, and computer storage medium
JP4925314B2 (en) Silicon nitride film dry etching method and thin film transistor manufacturing method
US7928013B1 (en) Display panel and rework method of gate insulating layer of thin film transistor
US8668805B2 (en) Line end shortening reduction during etch
US8709952B2 (en) Etching method, etching apparatus, and computer-readable recording medium
JP4586841B2 (en) Thin film transistor manufacturing method
JP2021009899A (en) Substrate processing method and substrate processing apparatus
JP2018182315A (en) Etching post-treatment for preventing pattern collapse
JP4047590B2 (en) Thin film transistor manufacturing method
JP2009267296A (en) Method of producing metal wiring, and method of manufacturing tft and tft using the same
JPH07263406A (en) Method of manufacturing semiconductor device
JP5454411B2 (en) Method for dry etching of a film containing silicon
KR20220082979A (en) Substrate processing method of substrate processing apparatus
JP2004103680A (en) Method of forming contact hole and liquid crystal display device
JP2001110786A (en) Method for removing residue by via etching

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5101059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250