JP5099885B2 - Light emitting diode - Google Patents

Light emitting diode Download PDF

Info

Publication number
JP5099885B2
JP5099885B2 JP2007100010A JP2007100010A JP5099885B2 JP 5099885 B2 JP5099885 B2 JP 5099885B2 JP 2007100010 A JP2007100010 A JP 2007100010A JP 2007100010 A JP2007100010 A JP 2007100010A JP 5099885 B2 JP5099885 B2 JP 5099885B2
Authority
JP
Japan
Prior art keywords
emitting diode
light emitting
chip
identification mark
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007100010A
Other languages
Japanese (ja)
Other versions
JP2008258455A (en
Inventor
純二 宮下
一樹 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2007100010A priority Critical patent/JP5099885B2/en
Publication of JP2008258455A publication Critical patent/JP2008258455A/en
Application granted granted Critical
Publication of JP5099885B2 publication Critical patent/JP5099885B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Description

本発明はチップ型発光ダイオードに係り、このチップ型発光ダイオードの識別マークに関する。   The present invention relates to a chip type light emitting diode, and relates to an identification mark of the chip type light emitting diode.

チップ型発光ダイオードは電極を施した基板上にベアチップ発光ダイオードを搭載し、ダイボンドおよびワイヤボンド等により前記電極と導通を行い、前記ベアチップおよび導通部を保護のために光透過性樹脂で封止する。
樹脂封止した単体のチップ型発光ダイオードは、電子機器等のプリント配線基板等に適宜実装される。 A chip type light emitting diode has a bare chip light emitting diode mounted on a substrate provided with an electrode, conducts with the electrode by die bonding, wire bonding, or the like, and seals the bare chip and the conducting part with a light transmitting resin for protection. .
The single chip light emitting diode sealed with resin is appropriately mounted on a printed wiring board or the like of an electronic device or the like.

しかるに、チップ型発光ダイオードを供給テープにマウントする場合、あるいは、電子機器等のプリント配線基板に自動搭載する場合、あるいは、プリント配線基板を目視検査、あるいは補修時に、前記チップ型発光ダイオードの極性識別が必要となる。このため、チップ型発光ダイオードには識別マークを配置していた。（例えば、特許文献１）   However, when mounting a chip-type light emitting diode on a supply tape, or when automatically mounting it on a printed wiring board such as an electronic device, or when visually inspecting or repairing a printed wiring board, the polarity of the chip-type light emitting diode is identified. Is required. For this reason, an identification mark is arranged on the chip type light emitting diode. (For example, Patent Document 1)

また、チップ型発光ダイオードに識別マーク配置の手段として、チップ型発光ダイオードの電極配線形成と同一工程で識別マークを形成する方法がある。（例えば、特許文献２参照）   Further, as a means for arranging the identification mark on the chip type light emitting diode, there is a method of forming the identification mark in the same process as the electrode wiring formation of the chip type light emitting diode. (For example, see Patent Document 2)

以下、特許文献１に記載された従来のチップ形発光ダイオードを図面にもとづいて説明する。
図３は、従来のチップ形発光ダイオードの斜視図である。図３において、３０はチップ形発光ダイオードである。３１はチップ基板、３２、３３は電極、３２ａ、３３ａは電極端子、３４はベアチップ発光ダイオード、３５は光透過性樹脂、３６はボンディングワイヤ、３７は識別マークである。 Hereinafter, a conventional chip-type light emitting diode described in Patent Document 1 will be described with reference to the drawings.
FIG. 3 is a perspective view of a conventional chip-type light emitting diode. In FIG. 3, 30 is a chip-type light emitting diode. Reference numeral 31 is a chip substrate, 32 and 33 are electrodes, 32a and 33a are electrode terminals, 34 is a bare chip light emitting diode, 35 is a light-transmitting resin, 36 is a bonding wire, and 37 is an identification mark.

つまり、チップ形発光ダイオード３０は、印刷等で識別マーク３７を設けたチップ基板３１上の電極３２にベアチップ発光ダイオード３４をダイボンドし、ベアチップ３４の他の極と電極３３間をボンディングワイヤ３６で導通するのである。ベアチップ３４の両電極はチップ基板３１の両端部の電極端子３２ａ、３３ｂに引き出されている。前記ベアチップ３４および導通部は光透過性樹脂３５で封止保護してある。従って、識別マーク３７の位置で、このチップ形発光ダイオード３０の極性等を識別できるのである。   That is, in the chip-type light emitting diode 30, the bare chip light-emitting diode 34 is die-bonded to the electrode 32 on the chip substrate 31 on which the identification mark 37 is provided by printing or the like, and the other electrode of the bare chip 34 and the electrode 33 are connected by the bonding wire 36. To do. Both electrodes of the bare chip 34 are drawn out to electrode terminals 32 a and 33 b at both ends of the chip substrate 31. The bare chip 34 and the conductive portion are sealed and protected with a light transmissive resin 35. Therefore, the polarity of the chip-type light emitting diode 30 can be identified at the position of the identification mark 37.

次に、特許文献２に記載された従来のチップ形発光ダイオードを図面にもとづいて説明する。
図４は、従来のチップ形発光ダイオードの平面図である。図４において、４０はチップ形発光ダイオードである。４１はチップ基板、４２、４３は電極パターン、４４はベアチップ発光ダイオード、４７ａ、４７ｂは識別マークである。 Next, a conventional chip type light emitting diode described in Patent Document 2 will be described with reference to the drawings.
FIG. 4 is a plan view of a conventional chip-type light emitting diode. In FIG. 4, 40 is a chip-type light emitting diode. 41 is a chip substrate, 42 and 43 are electrode patterns, 44 is a bare chip light emitting diode, and 47a and 47b are identification marks.

つまり、チップ形発光ダイオード４０は、チップ基板４１上に、エッチングで電極４２、４３を形成する際に、同一エッチング工程でベアチップ３４の搭載位置に対して対象な対角線上に識別マーク４７ａ、４７ｂを形成する。チップ基板４１上にベアチップ３４を搭載するときは、前記識別マーク４７ａ、４７ｂを撮像カメラで撮像し、画像認識によって前記ベアチップ３４を所定の位置に搭載するのである。   That is, when forming the electrodes 42 and 43 on the chip substrate 41 by etching on the chip substrate 41, the chip-type light emitting diode 40 has the identification marks 47a and 47b on the target diagonal line with respect to the mounting position of the bare chip 34 in the same etching process. Form. When the bare chip 34 is mounted on the chip substrate 41, the identification marks 47a and 47b are imaged by an imaging camera, and the bare chip 34 is mounted at a predetermined position by image recognition.

また、チップ型発光ダイオードの極性識別マークの表示方法としては、以下の手段も考えられる。つまり、チップ型発光ダイオードの極性をレジスト膜、あるいは、シルク印刷、あるいは、電極パターンで表示するのである。以下、図面にもとづいて説明する。   Further, as a method for displaying the polarity identification mark of the chip type light emitting diode, the following means may be considered. That is, the polarity of the chip type light emitting diode is displayed by a resist film, silk printing, or an electrode pattern. Hereinafter, description will be made with reference to the drawings.

図５は、従来のチップ形発光ダイオードの断面図である。５０はチップ形発光ダイオードである。５１はチップ基板、５２、５３は電極パターン、５４はベアチップ発光ダイオード、５５は光透過性樹脂、５６はボンディングワイヤである。   FIG. 5 is a cross-sectional view of a conventional chip-type light emitting diode. Reference numeral 50 denotes a chip-type light emitting diode. 51 is a chip substrate, 52 and 53 are electrode patterns, 54 is a bare chip light emitting diode, 55 is a light-transmitting resin, and 56 is a bonding wire.

つまり、電極パターン５２上にベアチップ５４をダイボンドし、ベアチップ５４の他極はボンディングワイヤ５６で電極パターン５３と導通してある。電極パターン５２、５３はチップ基板５１の側面および下面の一部まで延長されている。   That is, the bare chip 54 is die-bonded on the electrode pattern 52, and the other electrode of the bare chip 54 is electrically connected to the electrode pattern 53 by the bonding wire 56. The electrode patterns 52 and 53 are extended to part of the side surface and the lower surface of the chip substrate 51.

次の図６ａ、図６ｂ、図６ｃは、チップ基板５１の表面、あるいは、下面に配置した極性識別マークを示す。
まず、図６ａは、チップ基板表面の電極と識別マークを示す平面図である。５２ａ、５３ａはチップ基板５１ａ上面の電極を示す。５４ａはベアチップである。５７ａは電極５２ａ上に配置した極性識別マークであって、レジスト、もしくはシルク印刷で電極５２ａ側に片寄せて形成する。５５ａは保護用光透過性樹脂である。 Next, FIGS. 6 a, 6 b, and 6 c show the polarity identification marks arranged on the front surface or the lower surface of the chip substrate 51.
First, FIG. 6 a is a plan view showing electrodes and identification marks on the chip substrate surface. Reference numerals 52a and 53a denote electrodes on the upper surface of the chip substrate 51a. 54a is a bare chip. Reference numeral 57a denotes a polarity identification mark arranged on the electrode 52a, which is formed by shifting to the electrode 52a side by resist or silk printing. 55a is a protective light-transmitting resin.

つまり、識別マーク５４ａはチップ基板５１ａ上に電極５２ａ、５３ａを形成後電極５２ａ上にエッチングレジストもしくは印刷シルクで形成する。そして、光透過性樹脂５５ａを通して識別マーク５４ａを識別することができるのである。   That is, the identification mark 54a is formed on the chip substrate 51a by forming an electrode 52a, 53a and then forming an etching resist or printed silk on the electrode 52a. Then, the identification mark 54a can be identified through the light transmissive resin 55a.

図６ｂは、チップ基板裏面の電極と識別マークを示す平面図である。５２ｂ、５３ｂはチップ基板５１ｂの表面から導通している裏面電極である。５７ｂはチップ基板５１ｂ裏面の電極５２ｂと５３ｂの間にレジスト、もしくはシルク印刷で形成した極性識別マークである。つまり、識別マーク５７ｂを非対称形状とし、その形状で方向性を識別するのである。ちなみに、図６ｂの識別マークは電極５２ｂ側に凸形状となっている。   FIG. 6B is a plan view showing electrodes and identification marks on the back surface of the chip substrate. Reference numerals 52b and 53b denote back-side electrodes that are conductive from the surface of the chip substrate 51b. Reference numeral 57b denotes a polarity identification mark formed by resist or silk printing between the electrodes 52b and 53b on the back surface of the chip substrate 51b. That is, the identification mark 57b is formed in an asymmetric shape, and the directionality is identified by the shape. Incidentally, the identification mark in FIG. 6b has a convex shape on the electrode 52b side.

図６ｃは、チップ基板裏面の電極形状で識別マークを示す平面図である。５２ｃ、５３ｃはチップ基板５１ｃの表面から導通している裏面電極である。５７ｃは電極５２ｃの形状の一部を変形した極性識別マークである。つまり、ここでは、電極５２ｃの一部を凸形状とすることで、電極６３ｃと形状を異ならせて方向性を識別するのである。   FIG. 6c is a plan view showing the identification mark in the electrode shape on the back surface of the chip substrate. Reference numerals 52c and 53c denote backside electrodes which are electrically connected from the surface of the chip substrate 51c. 57c is a polarity identification mark obtained by deforming a part of the shape of the electrode 52c. That is, here, a part of the electrode 52c has a convex shape, so that the shape is different from that of the electrode 63c to identify the directionality.

実開昭６２−１０４５６号Japanese Utility Model Sho 62-10456 特開２００４−２０７６５５号JP 2004-207655 A

しかしながら、前述の特許文献１に記載の識別マーク形成には、識別マークのための印刷工程が必要であるという問題があった。   However, the identification mark formation described in Patent Document 1 has a problem that a printing process for the identification mark is required.

また、前述の特許文献２に記載の従来の識別マーク形成方法は、ベアチップ搭載部周辺にベアチップ搭載スペース、ボンディングスペース、取り出し電極とは別に、識別マークのためのスペースを確保しなければならないという問題があった。   Further, the conventional identification mark forming method described in Patent Document 2 has a problem that a space for an identification mark must be secured around the bare chip mounting portion, in addition to the bare chip mounting space, bonding space, and extraction electrode. was there.

また、チップ型発光ダイオードの極性識別マークをチップ基板上、あるいは裏面に、レジスト膜、あるいはシルク印刷で形成する方法は、レジスト膜形成、あるいはシルク印刷のための別工程を必要とすること、およびレジスト膜、あるいは、シルク印刷の厚みによる段差を生じるという問題があった。   Further, the method of forming the polarity identification mark of the chip type light emitting diode on the chip substrate or on the back surface by a resist film or silk printing requires a separate process for resist film formation or silk printing, and There was a problem that a level difference was caused by the thickness of the resist film or silk printing.

また、チップ型発光ダイオードの極性識別マークをチップ基板裏面に電極パターンで形成する方法は、プリント基板等にチップ型発光ダイオードを実装すると識別できなくなるという問題があった。   Further, the method of forming the polarity identification mark of the chip type light emitting diode with the electrode pattern on the back surface of the chip substrate has a problem that it cannot be identified when the chip type light emitting diode is mounted on a printed board or the like.

つまり、従来のチップ型発光ダイオードの極性識別マーク形成は、識別マーク形成のための別工程やスペースが必要であり、実装後識別マークが見えない等の問題があり、小型化を妨げていた。   In other words, the formation of the polarity identification mark of the conventional chip-type light emitting diode requires a separate process and space for forming the identification mark, and there is a problem that the identification mark cannot be seen after mounting, which prevents miniaturization.

すなわち、本発明の目的は、余分な工程と余分なスペースを必要とせず、表面から識別できる極性識別マークを形成し、従来よりも小型のチップ型発光ダイオードを提供することにある。   That is, an object of the present invention is to provide a chip type light-emitting diode that is smaller than the conventional one by forming a polarity identification mark that can be identified from the surface without requiring an extra step and an extra space.

本発明の発光ダイオードは、基板の両端電極と各々導通する前記基板上の電極にベアチップ発光ダイオードを搭載し、前記ベアチップ発光ダイオードの電極と前記両端電極とを導通接続後に、前記ベアチップ発光ダイオード、および前記電極との導通接続部を光透過樹脂で封止するチップ型発光ダイオードにおいて、前記ベアチップ発光ダイオードの識別マークは、前記電極のいずれかひとつの電極上の前記封止樹脂より外側と前記基板の端部との間であって、前記樹脂封止のための封止型シロ部の前記基板上の電極に、中抜きで形成し、前記識別マークが前記電極の厚み内に形成されていることを特徴とする。
The light emitting diode of the present invention includes a bare chip light emitting diode mounted on the electrode on the substrate that is electrically connected to both end electrodes of the substrate, and the bare chip light emitting diode is electrically connected between the electrode of the bare chip light emitting diode and the both end electrodes, and In the chip type light emitting diode in which the conductive connection portion with the electrode is sealed with a light transmitting resin, the identification mark of the bare chip light emitting diode is outside the sealing resin on any one of the electrodes and on the substrate. Between the end portions , formed on the electrode on the substrate of the sealing type white portion for resin sealing, and the identification mark is formed within the thickness of the electrode It is characterized by.

前記識別マークを形成する電極は、前記ベアチップ発光ダイオードのカソード側であることを特徴とする。   The electrode forming the identification mark is a cathode side of the bare chip light emitting diode.

つまり、本発明によれば、チップ型発光ダイオードの識別マークを封止樹脂の外側の電極上の前記樹脂封止のための封止型シロ部に前記電極に対して中抜きで配置形成するため、樹脂封止のための封止型の押圧を妨げる識別マーク部の凸部がなく、チップ型発光ダイオード表面に占める識別マークを最大限に設けることができ、また、識別マークはベアチップ発光ダイオード搭載側に設けるため、プリント基板等へ実装後も識別できる。   That is, according to the present invention, the identification mark of the chip type light emitting diode is disposed and formed in the sealing type white portion for sealing the resin on the outer electrode of the sealing resin with respect to the electrode. There is no convex part of the identification mark part that prevents the pressing of the sealing type for resin sealing, and the identification mark occupying the chip type light emitting diode surface can be provided to the maximum, and the identification mark is mounted on the bare chip light emitting diode Since it is provided on the side, it can be identified after mounting on a printed circuit board or the like.

本発明によるチップ型発光ダイオードの実施形態を図面にもとづき説明する。本発明の最も特徴的な構造は、発光ダイオードの封止樹脂より外側に極性表示部を形成することである。   An embodiment of a chip type light emitting diode according to the present invention will be described with reference to the drawings. The most characteristic structure of the present invention is that the polarity display portion is formed outside the sealing resin of the light emitting diode.

図１ａは、本発明によるチップ形発光ダイオードの断面図である。図１ｂは、本発明によるチップ形発光ダイオードの平面図である。図１ａおよび図１ｂにおいて、１０はチップ形発光ダイオードである。１はチップ基板、２、３は電極パターン、４はベアチップ発光ダイオード、５は光透過性樹脂、６はボンディングワイヤ、７は識別マークである。   FIG. 1a is a cross-sectional view of a chip-type light emitting diode according to the present invention. FIG. 1b is a plan view of a chip-type light emitting diode according to the present invention. In FIGS. 1a and 1b, reference numeral 10 denotes a chip-type light emitting diode. 1 is a chip substrate, 2 and 3 are electrode patterns, 4 is a bare chip light emitting diode, 5 is a light-transmitting resin, 6 is a bonding wire, and 7 is an identification mark.

つまり、電極パターン２上にベアチップ４をダイボンドし、ベアチップ４の他極はボンディングワイヤ６で電極パターン３と導通してある。電極パターン２、３はチップ基板１の側面および下面の一部まで延長され、電極パターン２上面の光透過性樹脂５の外側に中抜で識別マーク７を形成してある。   That is, the bare chip 4 is die-bonded on the electrode pattern 2, and the other electrode of the bare chip 4 is electrically connected to the electrode pattern 3 by the bonding wire 6. The electrode patterns 2 and 3 are extended to a part of the side surface and the lower surface of the chip substrate 1, and an identification mark 7 is formed on the outside of the light transmitting resin 5 on the upper surface of the electrode pattern 2.

すなわち、識別マーク７は、電極パターン２の光透過性樹脂５の外側とチップ基板１の端部間に中抜で形成してある。後述するが、この光透過性樹脂５の外側とチップ基板１の端部間は、光透過性樹脂５を形成するための封止型シロ部、つまりチップ基板１の上面に樹脂を注入形成するための型枠の縁が接する部分として必要なスペースであり、チップ形発光ダイオードを小型化する上で、有効なスペース活用といえる。   That is, the identification mark 7 is formed between the outside of the light-transmitting resin 5 of the electrode pattern 2 and the end portion of the chip substrate 1 with a hollow. As will be described later, between the outside of the light-transmitting resin 5 and the end portion of the chip substrate 1, a resin is injected and formed into a sealing type white portion for forming the light-transmitting resin 5, that is, the upper surface of the chip substrate 1. Therefore, it is a space necessary as a portion where the edge of the formwork comes into contact, and it can be said that it is an effective use of space in miniaturizing the chip-type light emitting diode.

次に、本発明によるチップ形発光ダイオードの第２の実施形態を説明する。
図２は、本発明によるチップ形発光ダイオード第２の実施形態平面図である。図２において、１０ａはチップ形発光ダイオードである。１ａはチップ基板、２ａ、３ａは電極パターン、４ａはベアチップ発光ダイオード、５ａは光透過性樹脂、６ａはボンディングワイヤ、７ａ、７ｂは識別マークである。 Next, a second embodiment of the chip-type light emitting diode according to the present invention will be described.
FIG. 2 is a plan view of a second embodiment of a chip-type light emitting diode according to the present invention. In FIG. 2, 10a is a chip-type light emitting diode. 1a is a chip substrate, 2a and 3a are electrode patterns, 4a is a bare chip light emitting diode, 5a is a light-transmitting resin, 6a is a bonding wire, and 7a and 7b are identification marks.

つまり、図１ａ、図１ｂで説明した実施形態と同様に、電極パターン２ａ上にベアチップ４ａをダイボンドし、ベアチップ４ａの他極はボンディングワイヤ６ａで電極パターン３ａと導通してある。電極パターン２ａ、３ａはチップ基板１ａの側面および下面の一部まで延長され、電極パターン２ａ上面の光透過性樹脂５ａの外側に中抜で識別マーク７ａ、７ｂを形成してある。   That is, as in the embodiment described with reference to FIGS. 1a and 1b, the bare chip 4a is die-bonded on the electrode pattern 2a, and the other electrode of the bare chip 4a is electrically connected to the electrode pattern 3a by the bonding wire 6a. The electrode patterns 2a and 3a are extended to a part of the side surface and the lower surface of the chip substrate 1a, and identification marks 7a and 7b are formed on the outside of the light-transmitting resin 5a on the upper surface of the electrode pattern 2a.

すなわち、識別マーク７ａ、７ｂは、電極パターン２ａの光透過性樹脂５ａの外側とチップ基板１ａの端部間に形成してある。この識別マーク７ａ、７ｂは図１および図２で説明した実施形態と異なり、中抜き形成に見えないが、図２のチップ形発光ダイオード１０ａを縦横方向に多数個を並べて製造し、最後に分割する場合は、識別マーク７ａは隣接するチップ形発光ダイオードの識別マークと、識別マーク７ｂは他の隣接するチップ形発光ダイオードの識別マークと中抜き形状を形成する。スペース効率の良さは、図１および図２で説明した実施形態と変わらない。   That is, the identification marks 7a and 7b are formed between the outside of the light transmissive resin 5a of the electrode pattern 2a and the end portion of the chip substrate 1a. Unlike the embodiment described with reference to FIGS. 1 and 2, the identification marks 7a and 7b do not appear to be hollow, but a large number of chip-shaped light emitting diodes 10a shown in FIG. In this case, the identification mark 7a forms a hollow shape with the identification mark of the adjacent chip-type light emitting diode, and the identification mark 7b forms a hollow shape with the identification mark of another adjacent chip-type light emitting diode. The good space efficiency is the same as that of the embodiment described in FIGS.

なお、上述した本発明による識別マークは、発光ダイオードのふたつの極性を表示するのであるから、基板の両端電極のいずれかに表示すればよい。従って、ここでは、発光ダイオードのカソード側に極性識別マークを形成するものとしてある。   Since the above-described identification mark according to the present invention displays the two polarities of the light emitting diode, it may be displayed on either of the two end electrodes of the substrate. Therefore, here, the polarity identification mark is formed on the cathode side of the light emitting diode.

次に、本発明によるチップ形発光ダイオードの識別マーク位置による得失を詳細に説明する。
図７は、チップ形発光ダイオードの樹脂封止工程の断面図である。図７において、２０はチップ形発光ダイオードである。２１はチップ基板、２２、２３は電極パターン、２４はベアチップ発光ダイオード、２５は光透過性樹脂、２６はボンディングワイヤ、２８は樹脂封止型である。 Next, the advantages and disadvantages of the chip type light emitting diode according to the present invention depending on the identification mark position will be described in detail.
FIG. 7 is a cross-sectional view of the resin sealing process of the chip-type light emitting diode. In FIG. 7, 20 is a chip-type light emitting diode. 21 is a chip substrate, 22 and 23 are electrode patterns, 24 is a bare chip light emitting diode, 25 is a light-transmitting resin, 26 is a bonding wire, and 28 is a resin-encapsulated type.

つまり、チップ形発光ダイオード２０の光透過性樹脂２５は、樹脂封止型２８を電極パターン２２、２３の上面まで押し下げてチップ基板２１上に形成する。すなわち、光透過性樹脂２５の両側面とチップ基板２１の端部間の電極パターン２２、２３の上面は、樹脂注入時の漏れが無いように平坦でなければならない。   That is, the light-transmitting resin 25 of the chip-type light emitting diode 20 is formed on the chip substrate 21 by pressing down the resin sealing mold 28 to the upper surfaces of the electrode patterns 22 and 23. That is, the upper surfaces of the electrode patterns 22 and 23 between the both side surfaces of the light-transmitting resin 25 and the end portions of the chip substrate 21 must be flat so as not to leak during resin injection.

まず、本発明による最適なチップ形発光ダイオード樹脂封止工程を説明する。図８は、本発明によるチップ形発光ダイオードの樹脂封止工程の断面図である。
図８において、チップ形発光ダイオード２０、チップ基板２１、電極パターン２２、２３、ベアチップ発光ダイオード２４、光透過性樹脂２５、ボンディングワイヤ２６、樹脂封止型２８は、図７と同じ符号で示す。２７は本発明による識別マークで、光透過性樹脂２５の側面とチップ基板２１端部間の電極パターン２２の上面に中抜きで配置してある。 First, an optimum chip-type light emitting diode resin sealing process according to the present invention will be described. FIG. 8 is a cross-sectional view of a resin sealing process of a chip-type light emitting diode according to the present invention.
8, the chip-type light emitting diode 20, the chip substrate 21, the electrode patterns 22, 23, the bare chip light-emitting diode 24, the light-transmitting resin 25, the bonding wire 26, and the resin-sealed mold 28 are denoted by the same reference numerals as in FIG. Reference numeral 27 denotes an identification mark according to the present invention, which is disposed on the upper surface of the electrode pattern 22 between the side surface of the light-transmitting resin 25 and the end portion of the chip substrate 21.

図８からも明らかであるが、識別マーク２７は、封止型２８封止型シロの下面にあり、中抜きのため、出っ張りがなく、封止型２８が電極パターン２２、２３の上面までの押し下げることを妨げない。つまり、樹脂注入時の漏れが無い構造である。   As is clear from FIG. 8, the identification mark 27 is on the lower surface of the sealing mold 28 and the sealing mold 28 is not protruded due to hollowing out, and the sealing mold 28 extends to the upper surfaces of the electrode patterns 22 and 23. Does not prevent it from being pushed down. That is, there is no leakage at the time of resin injection.

次いで、不適な識別マークのチップ形発光ダイオード樹脂封止工程を説明する。図９ａは、不適なチップ形発光ダイオードの樹脂封止工程の断面図である。
図９ａにおいて、チップ形発光ダイオード６０ａは、チップ基板６１ａ、電極パターン６２ａ、６３ａ、ベアチップ発光ダイオード６４ａ、光透過性樹脂６５ａ、ボンディングワイヤ６６ａ、識別マーク６７ａという構成で、６８ａは樹脂封止型である。 Next, a chip type light emitting diode resin sealing process of an inappropriate identification mark will be described. FIG. 9A is a cross-sectional view of a resin sealing process for an inappropriate chip-type light emitting diode.
In FIG. 9a, a chip type light emitting diode 60a has a chip substrate 61a, electrode patterns 62a and 63a, a bare chip light emitting diode 64a, a light transmissive resin 65a, a bonding wire 66a, and an identification mark 67a, and 68a is a resin-sealed type. is there.

図８の樹脂封止工程断面図との違いは、中抜きの識別マーク６７ａが光透過性樹脂６５ａ内にあることである。従って、ダイボンドペーストが識別マーク部分に流れ込むことがあり、ダイボンドペーストが識別マーク周辺を覆うと識別マークが見えなくなる。さらに、封止樹脂に蛍光体や散乱剤などが含有される場合、あるいは着色樹脂を使用する場合は、樹脂内部が見えにくく、識別マークを解読できなくなることがある。また、光透過性樹脂６５ａの左側面をベアチップ発光ダイオード６４ａ側に詰める余地が制限される。   The difference from the resin sealing step sectional view of FIG. 8 is that the hollow identification mark 67a is in the light-transmitting resin 65a. Therefore, the die bond paste may flow into the identification mark portion, and the identification mark becomes invisible when the die bond paste covers the periphery of the identification mark. Further, when the sealing resin contains a phosphor, a scattering agent, or the like, or when a colored resin is used, the inside of the resin is difficult to see and the identification mark may not be deciphered. In addition, there is a limit on a space for filling the left side surface of the light transmissive resin 65a to the bare chip light emitting diode 64a side.

次は、他の不適な識別マークのチップ形発光ダイオード樹脂封止工程の説明である。図９ｂは、他の不適なチップ形発光ダイオードの樹脂封止工程の断面図である。
図９ｂにおいて、チップ形発光ダイオード６０ｂは、チップ基板６１ｂ、電極パターン６２ｂ、６３ｂ、ベアチップ発光ダイオード６４ｂ、光透過性樹脂６５ｂ、ボンディングワイヤ６６ｂ、識別マーク６７ｂ、樹脂封止型６８ｂという構成は図９ａとほぼ同じである。 The following is a description of a chip-type light emitting diode resin sealing process for other inappropriate identification marks. FIG. 9B is a cross-sectional view of a resin sealing process of another unsuitable chip-type light emitting diode.
In FIG. 9b, the chip type light emitting diode 60b has a chip substrate 61b, electrode patterns 62b and 63b, a bare chip light emitting diode 64b, a light transmissive resin 65b, a bonding wire 66b, an identification mark 67b, and a resin sealing type 68b. Is almost the same.

図８の樹脂封止工程の断面図との違いは、中抜きの識別マーク６７ｂの一部が樹脂封止型６８ｂの下面に懸かっていることである。この場合、光透過性樹脂６５ｂはチップ形発光ダイオード６０ｂ、およびボンディングワイヤ６６ｂ等を保護することはできるが、中抜きの識別マーク６７ｂと樹脂封止型６８ｂに小さな隙間ができるため、樹脂が流れ込まない空洞が出来やすい。   The difference from the sectional view of the resin sealing step in FIG. 8 is that a part of the hollow identification mark 67b is hung on the lower surface of the resin sealing mold 68b. In this case, the light-transmitting resin 65b can protect the chip-type light-emitting diode 60b, the bonding wire 66b, and the like, but since a small gap is formed between the hollow identification mark 67b and the resin-sealed mold 68b, the resin flows in. There are no cavities.

また、型の下になる空間には樹脂が入りにくいため、この空間には樹脂封止の際に空気が残留することがある。樹脂硬化開始時に樹脂温度が上昇し、粘度が低下していくと、型の下の空間には樹脂が流れ込み、代わりにこの空間に残留していた空気が樹脂中に排出され、気泡が発生する場合がある。従って、この樹脂と空洞部、あるいは気泡との光屈折率の違いにより、チップ形発光ダイオード６０ｂの発光光が乱反射する要因となり好ましくない。   In addition, since it is difficult for resin to enter the space under the mold, air may remain in this space when the resin is sealed. When the resin temperature rises and the viscosity decreases at the start of resin curing, the resin flows into the space under the mold, and instead, the air remaining in this space is discharged into the resin, generating bubbles. There is a case. Therefore, the difference in the optical refractive index between the resin and the cavity or the bubble is not preferable because the light emitted from the chip-type light emitting diode 60b is irregularly reflected.

以上述べたように、本発明によれば、チップ型発光ダイオードの識別マークを封止樹脂の外側の電極上の前記樹脂封止のための封止型シロ部の電極に中抜きで配置形成するため、識別マーク形成のための余分なスペースを必要とせず、良好な樹脂封止ができ、かつ、プリント基板等へ実装後も表面から識別できる極性識別マークであり、従来よりも小型のチップ型発光ダイオードを提供することができる。   As described above, according to the present invention, the identification mark of the chip type light emitting diode is disposed and formed on the electrode of the sealing type white portion for sealing the resin on the electrode outside the sealing resin. Therefore, it is a polar identification mark that does not require extra space for forming the identification mark, can be well sealed with resin, and can be identified from the surface even after mounting on a printed circuit board, etc. A light emitting diode can be provided.

本発明によるチップ形発光ダイオードの断面図である。It is sectional drawing of the chip-type light emitting diode by this invention. 本発明によるチップ形発光ダイオードの平面図である。It is a top view of the chip-type light emitting diode by this invention. 本発明によるチップ形発光ダイオード第２の実施形態平面図である。FIG. 3 is a plan view of a second embodiment of a chip-type light emitting diode according to the present invention. 従来のチップ形発光ダイオードの斜視図である。It is a perspective view of the conventional chip-type light emitting diode. 従来のチップ形発光ダイオードの平面図である。It is a top view of the conventional chip-type light emitting diode. 従来のチップ形発光ダイオードの断面図である。It is sectional drawing of the conventional chip-type light emitting diode. チップ基板表面の電極と識別マークを示す平面図である。It is a top view which shows the electrode and identification mark of a chip substrate surface. チップ基板裏面の電極と識別マークを示す平面図である。It is a top view which shows the electrode and identification mark of a chip substrate back surface. チップ基板裏面の電極形状で識別マークを示す平面図である。It is a top view which shows an identification mark with the electrode shape of a chip substrate back surface. チップ形発光ダイオードの樹脂封止工程の断面図である。It is sectional drawing of the resin sealing process of a chip-type light emitting diode. 本発明によるチップ形発光ダイオードの樹脂封止工程の断面図である。It is sectional drawing of the resin sealing process of the chip-type light emitting diode by this invention. 不適なチップ形発光ダイオードの樹脂封止工程の断面図である。It is sectional drawing of the resin sealing process of an unsuitable chip-type light emitting diode. 他の不適なチップ形発光ダイオードの樹脂封止工程の断面図である。It is sectional drawing of the resin sealing process of another unsuitable chip-type light emitting diode.

符号の説明Explanation of symbols

１０、１０ａ チップ形発光ダイオード
１、１ａ チップ基板
２、２ａ、３、３ａ 電極パターン
４、４ａ ベアチップ発光ダイオード
５、５ａ 光透過性樹脂
６、６ａ ボンディングワイヤ
７、７ａ 識別マーク

10, 10a Chip type light emitting diode 1, 1a Chip substrate 2, 2a, 3, 3a Electrode pattern 4, 4a Bare chip light emitting diode 5, 5a Light transmissive resin 6, 6a Bonding wire 7, 7a Identification mark

Claims (2)

基板の両端電極と各々導通する前記基板上の電極にベアチップ発光ダイオードを搭載し、前記ベアチップ発光ダイオードの電極と前記両端電極とを導通接続後に、前記ベアチップ発光ダイオード、および前記電極との導通接続部を光透過樹脂で封止するチップ型発光ダイオードにおいて、前記ベアチップ発光ダイオードの識別マークは、前記電極のいずれかひとつの電極上の前記封止樹脂より外側と前記基板の端部との間であって、前記樹脂封止のための封止型シロ部の前記基板上の電極に、中抜きで形成し、前記識別マークが前記電極の厚み内に形成されていることを特徴とする発光ダイオード。 A bare chip light emitting diode is mounted on an electrode on the substrate that is electrically connected to both end electrodes of the substrate, and the bare chip light emitting diode and the conductive connection portion between the electrodes are connected after the electrodes of the bare chip light emitting diode and the both end electrodes are conductively connected. In the chip type light emitting diode that seals with a light transmitting resin, the identification mark of the bare chip light emitting diode is between the outside of the sealing resin on one of the electrodes and the end of the substrate. The light emitting diode is characterized in that it is formed in the electrode on the substrate of the sealing type white portion for resin sealing, and the identification mark is formed within the thickness of the electrode. 前記識別マークを形成する電極は、前記ベアチップ発光ダイオードのカソード側であることを特徴とする請求項１記載の発光ダイオード。
2. The light emitting diode according to claim 1, wherein the electrode forming the identification mark is on the cathode side of the bare chip light emitting diode.
JP2007100010A 2007-04-06 2007-04-06 Light emitting diode Active JP5099885B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007100010A JP5099885B2 (en) 2007-04-06 2007-04-06 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007100010A JP5099885B2 (en) 2007-04-06 2007-04-06 Light emitting diode

Publications (2)

Publication Number Publication Date
JP2008258455A JP2008258455A (en) 2008-10-23
JP5099885B2 true JP5099885B2 (en) 2012-12-19

Family

ID=39981720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007100010A Active JP5099885B2 (en) 2007-04-06 2007-04-06 Light emitting diode

Country Status (1)

Country Link
JP (1) JP5099885B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5223726B2 (en) * 2009-02-27 2013-06-26 日亜化学工業株式会社 Light emitting device
JP5848562B2 (en) 2011-09-21 2016-01-27 シチズン電子株式会社 Semiconductor light emitting device and manufacturing method thereof.
DE102013224581A1 (en) 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Optoelectronic component and method for its production
JP6437021B2 (en) * 2017-01-31 2018-12-12 株式会社大一商会 Game machine

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194362U (en) * 1984-11-26 1986-06-18
JPH0276838U (en) * 1988-11-30 1990-06-13
JPH0642588B2 (en) * 1990-07-31 1994-06-01 太陽誘電株式会社 Manufacturing method of substrate for hybrid integrated circuit
JPH065926A (en) * 1992-06-18 1994-01-14 Rohm Co Ltd Chip type light emitting diode
JPH0878596A (en) * 1994-08-31 1996-03-22 Mitsubishi Electric Corp Lead frame use resin-encapsulating device and semiconductor device use lead frame
JP2003234442A (en) * 2002-02-06 2003-08-22 Hitachi Ltd Semiconductor device and method of manufacturing the same
JP4989867B2 (en) * 2005-08-26 2012-08-01 スタンレー電気株式会社 Surface mount type LED

Also Published As

Publication number Publication date
JP2008258455A (en) 2008-10-23

Similar Documents

Publication Publication Date Title
US9159887B2 (en) Light-emitting device, lighting device including the light-emitting device, and method of manufacturing the light-emitting device
KR101283182B1 (en) Package of light-emitting diode and manufacturing method thereof
KR101064084B1 (en) Light emitting device package and fabrication method thereof
US20170288108A1 (en) Light-emitting diode device
US7432589B2 (en) Semiconductor device
TWI408943B (en) Illuminating device
US20060049422A1 (en) Surface mount LED
US10600354B2 (en) Small pitch direct view display and method of making thereof
US20150311411A1 (en) Light emitting device
JP2005294736A (en) Manufacturing method for semiconductor light emitting device
JP4961978B2 (en) Light emitting device and manufacturing method thereof
TWI663750B (en) Water resistant led devices and an led display including same
JP5099885B2 (en) Light emitting diode
CN110223607A (en) Concatenation unit and splicing panel
JP5189835B2 (en) Surface mount LED with reflective frame
JP4200146B2 (en) Method of packaging a matrix type light emitting diode module
JP2007123704A (en) Surface mounting led
US20090039381A1 (en) Light emitting diode package and method of manufacturing the same
KR101762597B1 (en) Substrate for semiconductor light emitting device
JP2000082847A (en) Photoelectric conversion element and manufacture thereof
JP4846299B2 (en) Marking method for semiconductor device
KR20110107632A (en) Light emitting device package and fabrication method thereof
EP2221888B1 (en) Light emitting device package and lighting system including the same
JP2013219104A (en) Lead frame for led and method of manufacturing the same
JP2008159753A (en) Light-emitting apparatus, and backlight using the apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5099885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250