JP5095933B2

JP5095933B2 - 冗長的な通信システムでの同期方法、冗長的な通信システムおよびオートメーションシステム

Info

Publication number: JP5095933B2
Application number: JP2005301897A
Authority: JP
Inventors: キナストリゴベルト; ロイアースルートビッヒ; シュミットトーマス; シュルツェシュテファン
Original assignee: Bosch Rexroth AG
Current assignee: Bosch Rexroth AG
Priority date: 2004-10-15
Filing date: 2005-10-17
Publication date: 2012-12-12
Anticipated expiration: 2025-10-17
Also published as: ATE384376T1; DE102004050416A1; JP2006115519A; US7835404B2; DE502005002553D1; ES2299940T3; EP1648117A1; US20060114943A1; EP1648117B1

Description

本発明は、中央加入者機および少なくとも１つの第２の加入者機を有しており、中央加入者機に対して少なくとも１つの第２の加入者機を同期するために、同期情報を含む少なくとも２つのテレグラムを中央加入者機から少なくとも１つの第２の加入者機へ伝送する、冗長的な通信システムでの同期方法に関する。

また本発明は、相応の冗長的な通信システムおよびオートメーションシステムにも関する。

本出願人による独国での同日出願"Kommunikationssystem und Verfahren zur Synchronisation desselben", "Verfahren zur Uebertragung von Daten in einem Kommunikationssystem"に記載されている内容も本願に関連する。

従来から通信システムが周知である。特に分散型通信システムは多くの技術分野で使用されている。分散型通信システムは例えば分散駆動制御を使用したオートメーションシステムにおいて使用されており、複数の個別装置が時間的に同期されて制御および駆動される。個別装置として複数のシャフトを駆動するドライバユニット、例えばシンクロナスモータまたはアシンクロナスモータが挙げられ、これらは補間的にまたは密に結合されて動作する。こうした分散駆動制御によるオートメーションシステムの典型的な適用分野は、時間的に相互に調整されて動作する多数のフィーダエレメントや作用エレメントを備えた印刷機システム、ワークツールシステムまたはロボットシステムなどである。

このような通信システムは少なくとも２つ（一般にはきわめて多数）の階層的な加入者機、すなわち中央加入者機として構成された第１の加入者機とその他の第２の加入者機とから成っている。階層構造としては例えば、マスタまたはマスタ加入者機である中央加入者機（主局）と、スレーブまたはスレーブ加入者機である第２の加入者機（副局）とを備えたマスタ‐スレーブ構造が知られている。中央加入者機は第２の加入者機に対する制御信号を形成し、これを第２の加入者機へ送信する中央の加入者機として構成されている。第２の加入者機は制御信号を受信し、必要に応じて通信コネクションを介して中央加入者機と通信したり他の第２の加入者機と通信したりする。スレーブ加入者機はたいてい結合されたプロセス部（Prozessankopplung）、例えばセンサやアクチュエータ、すなわちアナログ信号およびディジタル信号の入出力ユニットグループ、および駆動機構に関連している。スレーブ加入者機でのデータ前処理を含む信号処理の分散化は伝送されるデータ数を小さく保つためには必須であり、さらにマスタ加入者機とスレーブ加入者機とのあいだの通信も要求される。

このために従来技術から主として図１〜図３に示されている３つの基本配置構造（トポロジ）が知られている。図１では中央加入者機Ｍと第２の加入者機Ｓ１〜Ｓ３とが相互にリング状に接続されている。中央加入者機Ｍで形成された信号はこのリング状構造のシステムを伝送され、個々の第２の加入者機Ｓ１〜Ｓ３を順に通過する。図２では中央バス線路が中央加入者機Ｍおよび第２の加入者機Ｓ１〜Ｓ３の双方を接続している。信号およびデータの伝送は周知のようにデータバスを介して行われる。中央バス線路の区間が長くなると、信号の増幅のためにリピータＲが中央バス線路にしばしば挿入される。図３では接続線路に中央スイッチ素子Ｓｗの組み込まれたスター状構造が示されている。ここでは中央加入者機Ｍで形成された信号が中央スイッチ素子Ｓｗを介して宛先である第２の加入者機のいずれかへ供給される。

図１〜図３に示されている構造は複数の基本配置構造が相互に組み合わされて実現された複雑なシステムの一部であってよい。この場合、上位の制御信号の形成は１つまたは複数の上位の中央加入者機が担当する。

さらに従来技術から、マスタ機能を複数の加入者機間または全加入者機間で交替させていく分散型通信システムが知られている。こうしたマルチマスタシステムでは複数の加入者機に中央加入者機の機能を持たせ、定義された条件が生じたときにその機能が実行されるように構成しなければならない。この場合、それまで第２の加入者機であった加入者機が中央加入者機となり、それまで中央加入者機であった加入者機が第２の加入者機となるからである。こうした交替は例えばそれまでの中央加入者機のコントロール信号の欠如を条件として行われる。

現在、本出願人からＳＥＲＣＯＳ^（Ｒ）（SErial Realtime COmmunication System）の名称で市販されているインタフェースは、リング状構造の分散型通信システムにおいて、中央加入者機で制御信号を形成し、第２の加入者機へ送信するためのものである。第２の加入者機は通常は光導波体を介して中央加入者機へ接続されている。ＳＥＲＣＯＳ^（Ｒ）インタフェースは厳密に階層化された通信に専用に構成されている。データはデータブロック、いわゆるテレグラムまたはフレームの形状をしており、時間的に一定のサイクルで制御局（マスタ）と副局（スレーブ）とのあいだで交換される。第２の加入者機または副局どうしの直接の通信は行われない。またデータ内容は固定、つまり伝送されるデータの意味、表現および機能は大部分が予め定義されている。ＳＥＲＣＯＳ^（Ｒ）インタフェースではマスタがリング状構造での制御の切り換えを行い、スレーブが１つまたは複数の副局（ドライバユニットまたはＩ／Ｏ局）の切り換えを行う。多重のリング状構造が可能であり、個々のリング状構造は協同して相互に制御タスクを果たすことができるが、これはＳＥＲＣＯＳ^（Ｒ）インタフェースの機能ではない。

有利には、この通信システムは分散して配置されたモータ、例えばシンクロナスモータまたはアシンクロナスモータの閉ループ制御および開制御のために使用される。通信システムの第２の加入者機はそれぞれのモータを閉ループ制御および開制御する制御装置である。こうした通信システムの主たる適用分野は特にワークツール、印刷機、製造装置および一般のオートメーションシステムのドライバユニットである。

ＳＥＲＣＯＳ^（Ｒ）インタフェースは５個の通信フェーズを有する。最初の４個のフェーズ（フェーズ０〜フェーズ３）は加入者機の初期化に用いられ、第５のフェーズ（フェーズ４）は正規駆動に用いられる。１通信サイクル内で各副局はデータを制御局と交換する。リング状構造のシステムへのアクセスは衝突のない送信タイムスロットにより決定される。

図４には正規駆動の通信サイクル、すなわちＳＥＲＣＯＳ^（Ｒ）インタフェースのフェーズ３およびフェーズ４が概略的に示されている。ＳＥＲＣＯＳ^（Ｒ）インタフェースには３タイプのテレグラム、すなわちマスタ同期テレグラムＭＳＴ、ドライバテレグラムＡＴおよびマスタデータテレグラムＭＤＴが存在している。マスタ同期テレグラムＭＳＴはマスタ加入者機から送信され、通信フェーズの設定に用いられる唯一の短いデータフィールドを時間参照子として含む。ドライバテレグラムＡＴはスレーブ加入者機から送信され、例えば各スレーブ加入者機によって制御されるドライバユニットの実際値を含む。マスタデータテレグラムＭＤＴは全スレーブ加入者機に対するデータフィールドを備えたフレームテレグラムである。マスタデータテレグラムを介してマスタから各スレーブへ目標値が伝送される。各副局は初期化中に下位のデータフィールドの開始および長さを受け取る。このときＳＥＲＣＯＳ^（Ｒ）インタフェースでは、駆動データ、制御情報またはステータス情報、および非サイクル伝送データの３つのデータタイプが定義される。駆動データ（プロセスデータ）はサイクルごとに伝送される。例として目標値および実際値が上げられる。駆動データ領域の長さはパラメータ化可能であり、初期化の際に定められ、リング状構造のシステムの駆動中は一定である。マスタ加入者機からスレーブ加入者機へ送信される制御情報とスレーブ加入者機からマスタ加入者機へ送信されるステータス情報とは、例えばイネーブル信号および準備完了報告である。非周期的な伝送データ（サービスチャネル）は調整パラメータ、診断データおよび警報を含む。さらに非周期的な伝送データに関するコマンドシーケンスが制御される。

図４からもわかるように、通信サイクルは中央加入者機からのマスタ同期テレグラムＭＳＴの送信により開始される。全通信専用時間は約２５μｓの短いテレグラムの終了に関連する。副局はＴ_１，ｉから始まる送信タイムスロットで順次にドライバテレグラムＡＴｉを送信する。最後のドライバテレグラムが送信された後、マスタはＴ_２からマスタデータテレグラムＭＤＴを送信する。次のサイクルは再びマスタ同期テレグラムＭＳＴから開始される。２つのマスタ同期テレグラムのあいだの時間はＳＥＲＣＯＳ^（Ｒ）インタフェースではＴ_ＳＹＮＣと称される。ＳＥＲＣＯＳ^（Ｒ）インタフェースでの通信はマスタ同期テレグラムの終了に合わせて同期される。ここで有利には等間隔のタイムスロットで中央加入者機により１つまたは複数の同期テレグラムが形成され、リング状構造のシステムへ供給される。同期テレグラムおよび同期信号の受信に続いて制御装置内で通常は時間パラメータに関して目標値または実際値の処理が行われ、開制御パラメータおよび閉ループ制御パラメータが求められて各モータへ出力される。

ここで加入者機の同期は重要な意義を有する。中央加入者機に対する第２の加入者機の同期が不正確であると、第２の加入者機によって制御されるプロセスが同期されずに実行されることになる。そうすると、従来の通信システムを介して制御されるモータの運動フローの同期が不充分となるため、例えば印刷機において印刷画像が消失してしまう。相応のことが高精度のプロセス同期を要求するワークツールシステムや他のオートメーションシステムにも当てはまる。例えばワークツールシステムでの同期エラーは個々の軸（ｘ軸、ｙ軸、ｚ軸）の非同期の運動をまねくので、部材の処理が不正確となってしまう。

第２の加入者機を中央加入者機に対して同期することの上述のような意義に基づいて、誤った同期情報を含むテレグラムを中央加入者機から送信してしまうときわめて重大な問題が発生する。

通信サイクル中に同期情報を含むテレグラムに誤りが生じ、これが相応のチェックサム評価などによって識別されない場合、例えばこの通信サイクルでの駆動機構の制御が正確に行えなくなってしまう。したがって通信システムまたはそのプロトコルは誤った同期情報または破壊された同期情報を含むテレグラムの確率を最小化するように構成されていなければならない。

ここで本発明の基礎とする課題は、従来技術の欠点を回避し、冒頭に言及した形式の同期方法を改善して、同期情報を含むテレグラムに伝送エラーがあった場合にも同期が可能となるようにすることである。

この課題は、少なくとも２つのテレグラムの同期情報から合成同期情報を形成し、これを中央加入者機に対する第２の加入者機の同期に用いることにより解決される。

本発明によれば同期に際して冗長性が使用される。冗長的な通信システムでは、中央加入者機から、有利には同一の複数の同期情報が一般に種々の伝送路（例えば上り下りの２つのリング）かつ種々の時点で多重に、第２の加入者機へ伝送される。同期情報は必ずしも同一でなくてもよい。例えば第１のリングと第２のリングとで異なるデータプロトコルを使用することができる。特に有利には少なくとも２つの同期信号が使用される。通信プロトコルについては第２の加入者機を中央加入者機に対して同期する際に一義的な処理が必要であり、そのために多少手間はかかるが、付加的な冗長情報としての同期情報をプロトコルへ組み込む。換言すれば、エラー発生のケースに対して設けられる冗長情報はエラーのないケースでは必須のものではなく、同期のトリガを決定不能にし、システムに曖昧さをもたらす。これは、同期情報を含む２つ以上のテレグラムを有する冗長手段であっても、欠落したテレグラムの数が少ない場合には生じうる。このときにも同期は一義的にならない。本発明はこの問題を伝送される全ての冗長的な同期情報を含む合成同期情報を形成することにより解決する。これはまずエラーのないケースにおいて相応の駆動を保証する。さらにエラー発生のケース、すなわち少なくとも１つの同期情報に欠落が生じたときにもつねに合成同期情報が形成され、本発明の通信システムの駆動が通信サイクル中充分に可能となる。

有利には、少なくとも２つのテレグラムの同期情報から複数の同期パルスが形成され、これらが論理結合（ＯＲ結合）されて合成同期情報を形成するための合成同期パルスとされる。一般に位相情報として存在する同期情報を同期パルスへ変換することにより、本発明の方法の回路技術的インプリメンテーションが簡単化される。論理ＯＲ素子を設けることによりエラー発生のケースでもエラーのないケースでも合成同期パルスが形成されることが保証される。ただし冗長的な通信システムの全ての同期情報を含むテレグラムが誤っていたりエラーを有したりしている場合にはこのかぎりではない。とはいえ、これは同期情報を含むテレグラムの数が増大するにつれて生じにくくなる。特に同期情報を含む少なくとも２つのテレグラムを種々の伝送路で中央加入者機から第２の加入者機へ送信すれば、当該の通信サイクル中の第２の加入者機の同期停止は実際にはほとんど起こらなくなる。トリガ信号のＯＲ結合に代えてまたはこれに加えて、もちろん他の論理演算、例えばＡＮＤ結合などを使用してもよい。ＡＮＤ結合は特に逆論理回路が使用される場合に有利である。

有利には、同期パルスの論理結合後に得られた信号から合成同期パルスが識別される。これは状況によって２つのパルスのジッタの結合から生じるダブルパルスを阻止するために行われる。したがってこの識別により冗長的な同期情報から同期に必要な一義性が得られるので有利である。ここでのジッタとは、伝送信号または相応のテレグラムの運動により時間または位相に現れるいわゆる位相ジッタであると理解されたい。ジッタの値はケーブル長、ケーブル減衰量または信号伝送レートが大きくなるにつれて増大する。

回路技術的に有利な実施形態では、合成同期パルスの識別のためにモノフロップ回路が使用される。モノフロップ回路または単安定トグル回路は連続的には変化せず、安定なステータスを１つしか有さない。第２のステータスは設定された時間、いわゆるモノフロップ期間にわたってのみ安定である。この期間が経過すると回路は唯一の安定なステータスへ戻る。したがってモノフロップ回路はタイムスイッチ、単安定バイブレータまたはワンショットとも称される。有利には、モノフロップ期間は少なくとも２つの同期パルスで予測されるジッタよりも大きく選定されている。また基本的には合成同期パルスの識別には時間的な識別が使用され、例えば相応の時間制御により合成同期情報が形成される。例えば時間的な識別として種々の時間窓を定義することが挙げられ、この場合、合成同期情報は当該の時間窓内に発生した１つの同期パルスとなる。ここで個々の時間窓のあいだに順序が設定される。時間窓の順序にしたがって発生する第１の同期パルスが例えば合成同期パルスとして通信サイクル中に第２の加入者機を中央加入者機に対して同期するために用いられる。

有利には、結合前に各同期パルスが時間的にシフトされ、相互に並び合うようにされる。このとき有利には、２つの同期パルスが時間的に遅延され、その遅延差が第２の加入者機での２つの同期パルスの受信間隔に相応するようにされる。時間素子を用いた結合は、有利には、２つの同期パルスがエラーのないケースで重なり合うように行われる。したがって２つのパルスの一方に欠落が生じても同期ジッタは生じない。

本発明の有利な実施形態では、合成同期情報は少なくとも２つのテレグラムのうち一方のテレグラムの同期情報である。この実施形態は基本的に、冗長的に設けられた同期情報に関して同期に所望される一義性が得られるので有利であるが、使用される同期パルスに欠落が生じると合成同期パルスが形成されなくなってしまうという欠点を有している。この場合には冗長性の特長は損なわれる。

本発明の有利な実施形態は従属請求項に記載されている。

本発明のさらなる特徴、目的、利点および適用手段を以下に実施例に則して添付図を参照しながら詳細に説明する。図中、同じ参照番号は同じ素子または相応する素子を表している。以下に説明および／または図示する全ての特徴は、特許請求の範囲に表されている以外にも、単独でまたは任意に組み合わせて本発明の対象となりうる。

図５には、本発明の通信システムの通信サイクルにおける駆動フェーズが概略的に示されている。図５からわかるように、データテレグラムは中央加入者機またはマスタ加入者機（主局）と少なくとも１つの第２の加入者機またはスレーブ加入者機（副局）とのあいだで交換される。ここで中央加入者機に対して副局を同期しなければならない。中央加入者機から例えば図１のリング状構造に沿って送信されるデータテレグラムはマスタデータテレグラムＭＤＴと称される。少なくとも１つの副局のデータテレグラムはドライバテレグラムＡＴと称される。図５には唯一のドライバテレグラムしか示されていないが、これは唯一の第２の加入者機しか設けられていない場合（図４を参照）に対応する。ただし図５に示されているドライバテレグラムＡＴは全体テレグラム（Summentelegramm）であり、複数の第２の加入者機に対する相応の部分領域を有する。

マスタデータテレグラムＭＤＴには例えば副局によって駆動されるアクチュエータに対する目標値が含まれる。ドライバテレグラムＡＴは例えば中央加入者機へ返送すべき相応の実際値を含む。同期情報は本発明の実施例によれば、固有のマスタ同期テレグラムＭＳＴによって形成される（図４を参照）のではなく、マスタデータテレグラムＭＤＴ内のデータフィールドＭＳＴとして形成される。マスタデータテレグラムＭＤＴの詳細な構造は図６に則して後述する。ここではマスタ同期情報のフィールドであるマスタ同期テレグラムＭＳＴがマスタデータテレグラムＭＤＴの開始部またはヘッダＨＤＲ後方の前半部分に埋め込まれることを指摘しておく。

ドライバテレグラムＡＴは本発明の通信システムのインプリメンテーションをハードウェア的およびソフトウェア的に簡単化するために、マスタデータテレグラムＭＤＴと同じ構造を有する。ただし一般にドライバテレグラムによる同期情報は主局へは伝送されない。２つのタイプのテレグラム、すなわちマスタデータテレグラムＭＤＴとドライバテレグラムＡＴとは本来のデータ、例えば目標値および実際値について同じオフセット量を有する。マスタデータテレグラムおよび少なくとも１つのドライバテレグラムＡＴを含む通信の部分が、図５にＲＴチャネルとして示されている。ＲＴチャネルのほか付加的に、通信サイクルにＩＰチャネルを含めてもよい。ＩＰチャネルはインタネットプロトコルにしたがって符号化されたデータを伝送するためのタイムスロットである。通信サイクルの期間も図５に示されている。ＳＥＲＣＯＳ^（Ｒ）インタフェースでの通信サイクル（図４を参照）の期間はマスタ同期テレグラムの終了から次のマスタ同期テレグラムの終了までの期間として定義されるが、これに相応に、本発明の通信システムでの通信サイクルはマスタデータテレグラムのマスタ同期情報フィールドの終了から次のマスタデータテレグラムのマスタ同期情報フィールドの終了までの期間として定義される。次の通信サイクルはマスタデータテレグラムのマスタ同期情報フィールドに続く部分で開始される。これは図中の点線矢印により次のサイクルのＲＴチャネルとして概略的に示されている。

図６には概略的にマスタデータテレグラムの詳細な構造が示されている。本来のマスタデータテレグラムの開始前にアイドリングフェーズIDLEが設けられており、これは少なくとも１２Ｂｙｔｅの長さである。マスタデータテレグラムはスタートストリームデリミタSSDと称される１Ｂｙｔｅの大きさのデータフィールドによって開始される。これは伝送されるデータストリームの開始を表すプリフィクスである。これに続いて６Ｂｙｔｅの長さのプリアンブルpreambleが設けられる。プリアンブルの機能は本発明の通信システムの電子回路のハードウェアに対してスタートアップ時間を設け、テレグラムの伝送を識別できるようにすることである。さらにこれに本来のテレグラムまたはフレームの開始を表すスタートフレームデリミタSFDのデータフィールドが続く。ＳＦＤは１Ｂｙｔｅの長さである。続いてマスタデータテレグラム内にこのテレグラムの宛先アドレスdestination addressおよびソースアドレスsource addressが設けられ、これらのデータフィールドはそれぞれ６Ｂｙｔｅの長さを有する。さらに、どのタイプのネットワークプロトコルが次のデータフィールドで使用されているかを識別するための２Ｂｙｔｅの長さのタイプフィールドtypeが続く。これに続いて本来のデータフィールドdata fieldが設けられており、その長さは正確には定められていない。例えばイーサネットではデータフィールドの長さは１５００Ｂｙｔｅまでの値である。一般にデータフィールドの長さはどれだけの量のデータがテレグラムとして伝送されるかに依存する。データフィールドに続いて４Ｂｙｔｅの長さのフレームチェックシーケンスFCSが設けられる。ＦＣＳはテレグラム全体についてのデータの一貫性を検査するチェックサムを含む。伝送データに続いて１Ｂｙｔｅの長さのエンドストリームデリミタESDのフィールドが設けられる。これは伝送データストリームの終了を表すサフィクスである。

マスタ同期情報フィールドＭＳＴは本発明のテレグラムのデータフィールドの一部であり、正確に言えばデータフィールドの開始部に埋め込まれている。マスタ同期情報フィールドの長さは一定であり、テレグラムタイプtelegram typeを表す１Ｂｙｔｅの長さの開始フィールドを有する。このフィールドでは特に当該のテレグラムがマスタデータテレグラムＭＤＴであるかまたはドライバテレグラムＡＴであるかが表される。前述したように、副局を中央加入者機に対して同期するので、同期情報は基本的にマスタデータテレグラムのみに必要となる。ハードウェアおよびソフトウェアでのインプリメンテーションを簡単化するために、有利には、ドライバテレグラムをマスタデータテレグラムと同じ構造にし、ここでドライバテレグラムもマスタ同期情報フィールドを有するようにする。この場合にテレグラムタイプのフィールドは副局の相応の情報によって占有される。本来の同期情報は１Ｂｙｔｅの長さの次のフェーズフィールドphaseで伝送される。マスタ同期情報フィールドに続いてフィールドCRCが形成され、これはデータストリームの開始すなわちＳＳＤフィールドからマスタ同期情報フィールドのフェーズフィールドまでデータの一貫性を検査する巡回冗長検査に用いられる。ＣＲＣチェックサムはＳＳＤフィールドからフェーズフィールドまでに含まれるビットパターンに対して多項式を適用して形成される一義的な数である。同じ多項式がデータテレグラムの受信局で使用され、第２のチェックサムが形成される。２つのチェックサムは比較され、伝送データが破壊されていたり誤っていたりしないかどうかが検査される。図６からわかるように、ＣＲＣフィールドはマスタデータテレグラムのＳＳＤフィールドの開始から一定の時間で終了する。この一定の時間は有利には約２μｓであり、図示の実施例では約２．０８μｓである。これに代わる本発明の選択的な実施例として４Ｂｙｔｅの長さのＣＲＣフィールドを使用してもよい。その場合にはこの時間は有利には２．２４μｓであり、２８Ｂｙｔｅ＝２２４Ｂｉｔに相応する。

図７には本発明に関連する冗長的な通信システムが示されている。図示されているのは上り下りの２つのアクティブリングを有するダブルリングシステムであり、通信はこの２つのリングで同時に行われる。ただし本発明の適用はこの構造に限定されない。冗長的な通信システムの別の実施例として、種々の構造またはトポロジ（例えば冗長的な線形構造）の通信システムを採用することもできる。図示の通信システムは２つの中央加入者機Ｍ１，Ｍ２と３つの第２の加入者機Ｓ１〜Ｓ３とを有している。図７では反時計回りの方向の実線矢印をリング１，時計回りの方向の破線矢印をリング２としている。リング１は、まず中央加入者機Ｍ１から加入者機Ｓ１の入力側へ延び、その出力側から加入者機Ｓ２の入力側へ、その出力側から加入者機Ｓ３の入力側へ、さらにその出力側から中央加入者機Ｍ２へ達している。もちろん２つの中央加入者機Ｍ１，Ｍ２を相互に接続してもよい。相応にリング２は、中央加入者機Ｍ２の出力側から加入者機Ｓ３の入力側へ延び、その出力側から加入者機Ｓ２の入力側へ、その出力側から加入者機Ｓ１の入力側へ、さらにその出力側から中央加入者機Ｍ１の入力側へ達している。２つのリングすなわちリング１およびリング２は有利には相互に独立には駆動されない。エラー発生時のリアルタイム応答のためのチャネル容量を確保するために、２つのリング上で同じ情報が同時に交換され、２つのリングへの同時送信により、高い冗長性に基づいてデータブロックの欠落に対するエラー耐性が向上する。

図８のａ〜ｅには図７の２つのリングにおけるテレグラム伝送が示されている。ここで図８のａ〜ｅの上方には相応のインタフェースを介したリング１でのテレグラムのやり取り、下方にはリング２でのテレグラムのやり取りがそれぞれ示されている。図８のａの上方にはリング１の構成要素である中央加入者機Ｍ１の出力が示されており、下方にはリング２の構成要素である中央加入者機Ｍ１の入力が示されている。相応に、図８のｂの上方にはリング１の構成要素である加入者機Ｓ１の第１の出力が示されており、下方にはリング２の構成要素である加入者機Ｓ１の第２の出力が示されている。図８のｃの上方にはリング１の構成要素である加入者機Ｓ２の第１の出力が示されており、下方にはリング２の構成要素である加入者機Ｓ２の第２の出力が示されている。図８のｄの上方にはリング１の構成要素である加入者機Ｓ３の第１の出力が示されており、下方にはリング２の構成要素である加入者機Ｓ３の第２の出力が示されている。さらに図８のｅの上方にはリング１の構成要素である中央加入者機Ｍ２の入力が示されており、下方にはリング２の構成要素である中央加入者機Ｍ２の出力が示されている。

図８のａ〜ｅに示されているテレグラムはマスタデータテレグラムＭＤＴおよびドライバテレグラムＡＴであり、これらは双方とも図５，図６に則して説明した全体テレグラムとして構成される。図８のａ〜ｅを比較すればわかるように、リングに沿ったテレグラムの伝送には相応の時間遅延が生じている。基本的には各テレグラムは図７に示されている通信システムの個々の加入者機に種々の時点で達する。特に図８のａ，ｂ，ｄ，ｅに示されている中央加入者機Ｍ１，Ｍ２および第２の加入者機Ｓ１，Ｓ３についてはそうである。ただし、配置が対称的であるため、図８のｃに示されている加入者機Ｓ２では相応の部分テレグラムが同時に受け取られる。

図８のａ〜ｅの右方には全体テレグラムとして構成されたドライバテレグラムＡＴが示されており、これは３つの第２の加入者機Ｓ１〜Ｓ３に対してそれぞれ１つずつ第１〜第３のセクションから成っている。加入者機Ｓ１〜Ｓ３を通過する際に、相応のデータセクションに例えば各加入者機の実際値データが充填される。図示の実施例では、図４の固有のマスタ同期テレグラムを用いる従来技術とは異なり、図５，図６に示されているように同期情報はマスタデータテレグラムに埋め込まれて伝送され、高いプロトコル効率が得られる。ただし本発明の適用はこれに限定されず、図４のように固有のマスタ同期テレグラムを用いてもよい。図８のａ〜ｅの左方には、同期情報、すなわちマスタデータテレグラムＭＤＴのデータフィールドＭＳＴが種々の時点で各第２の加入者機Ｓ１〜Ｓ３に達することが示されている。上述したように、対称性のために加入者機Ｓ２のみ２つのリングからの同期情報を同時に受け取る。

本発明によれば、冗長的に設けられた同期情報がエラーのないケースで各加入者機に２重に受け取られ、同期に用いられる。伝搬時間は第２の加入者機どうしで種々に異なるが、それぞれの第２の加入者機にとって既知であり、補償することができる。それぞれの第２の加入者機での同期情報の受信時点の差から同期トリガの一義的な規定が形成される。このことについては図９に則して以下に詳細に説明する。

図９には、第１のリングの同期パルスEvent＿Receipt＿MST＿Primaryおよび第２のリングの同期パルスEvent＿Receipt＿MST＿Secondaryから合成同期パルスEvent＿Receipt＿MSTを形成する回路装置の概略図が示されている。図９に示されている回路装置の主たる素子は論理ＯＲ素子またはＯＲゲート１であり、これは前処理された２つの同期パルス、すなわち２つのリングから来るEvent＿Receipt＿MST＿Primary，Event＿Receipt＿MST＿Secondaryから唯一の信号を形成する。第１のリングおよび第２のリングの２つの同期パルスの前処理はそれぞれ遅延回路２，３で一般に相互に独立の遅延処理として行われる。遅延回路２の時間遅延値はレジスタ４から取り出され、遅延回路３の時間遅延値はレジスタ５から取り出される。有利な実施例では、２つの同期パルスのうち遅いほうのパルスは遅延されない。つまり遅いほうの同期パルスに対応する遅延回路の時間遅延値はゼロであり、早いほうの同期パルスのみが遅延される。有利にはこの場合、時間遅延値は２つの同期パルスがエラーのないケースで重なり合うように選定される。こうしてエラーのないケースで受信される２つの同期パルスから唯一の合成同期パルスが形成されることが保証される。

状況に応じて遅延された第１のリングおよび第２のリングからの２つの同期パルスがＯＲ素子１の入力側に印加される。ＯＲ素子１の出力側はモノフロップ回路６のセット入力側に接続されている。従来技術から知られている手段により、時間制御素子または遅延回路７がモノフロップ回路６の出力側とリセット入力側とをフィードバック結合している。レジスタ８から遅延値を取り出す遅延回路７を介してモノフロップ回路６のスイッチオン時間またはモノフロップ期間が設定される。モノフロップ回路６は基本的には唯一の安定なステータス、例えば０Ｖを有する。第２のステータスは設定された時間、すなわちレジスタ８で設定されたスイッチオン時間にわたってのみ安定である。この時間の後にふたたび回路は安定なステータスへ戻る。第２のステータスへの切り換え過程は少なくとも１つの同期パルスが生じたことによりトリガされる。モノフロップ回路６、遅延回路７およびこれに接続されたレジスタ８は、ＯＲ素子１での設定などにより２つの同期パルスのうち少なくとも一方が受信される場合、レジスタ８に記憶されている値の長さの同期パルスを形成する回路装置である。本発明の有利な実施例によれば、モノフロップ期間またはスイッチオン時間は２つの同期パルスで予測されるジッタよりも大きく選定されている。

本発明を有利な実施例に則して詳細に説明したが、当該の技術分野の技術者にとっては、本発明の基礎となる着想から離れることなく本発明の特徴に種々に変更または修正を加えられることが明らかである。

従来技術から公知のリング状構造の通信システムの概略図である。従来技術から公知のバス構造の通信システムの概略図である。従来技術から公知のスター状構造の通信システムの概略図である。従来技術から公知のＳＥＲＣＯＳ^（Ｒ）インタフェースを用いた通信システムでの同期および正規駆動のための通信サイクルのフェーズの概略図である。本発明の通信システムの同期および正規駆動のための通信サイクルのフェーズの概略図である。本発明の通信システムで使用される同期情報を含むテレグラムの構造の概略図である。従来技術から公知のダブルリングトポロジの通信システムの概略図である。図７の通信システムで進行する各加入者機間でのテレグラム伝送の概略図である。本発明の実施例による同期パルスを形成する回路装置の概略図である。

Claims

中央加入者機（Ｍ；Ｍ１，Ｍ２）および少なくとも１つの第２の加入者機（Ｓ１〜Ｓ３）を有しており、前記中央加入者機に対して前記少なくとも１つの第２の加入者機を同期するために、冗長情報としての同期情報を含む少なくとも２つのテレグラムを前記中央加入者機から前記少なくとも１つの第２の加入者機へ伝送する、
冗長的な通信システムでの同期方法において、
前記少なくとも２つのテレグラムの前記同期情報から複数の同期パルスを形成し、該複数の同期パルスを論理結合した合成同期パルスから合成同期情報を形成し、これを前記中央加入者機に対する前記少なくとも１つの第２の加入者機の同期に用い、
なお、前記論理結合前に各同期パルスを時間的にシフトし、各同期パルスが相互に並び合うようにする
ことを特徴とする冗長的な通信システムでの同期方法。
前記論理結合はＯＲ結合である、請求項１記載の方法。
前記論理結合はＡＮＤ結合である、請求項１記載の方法。
前記複数の同期パルスの論理結合後に得られた信号から合成同期パルスを識別する、請求項１から３までのいずれか１項記載の方法。
前記合成同期パルスの識別のためにモノフロップ回路（６）を使用する、請求項４記載の方法。
前記モノフロップの期間は少なくとも２つの前記同期パルスで予測されるジッタよりも大きく選定されている、請求項５記載の方法。
前記合成同期パルスの識別のために時間的な識別を行う、請求項４から６までのいずれか１項記載の方法。
２つの同期パルスを時間的に遅延させ、その遅延差が前記少なくとも１つの第２の加入者機での当該の２つの同期パルスの受信間隔に相応するようにする、請求項１から７までのいずれか１項記載の方法。
駆動制御部に前記合成同期パルスを供給する、請求項３から８までのいずれか１項記載の方法。
前記同期情報を含む少なくとも２つのテレグラムを前記中央加入者機から前記少なくとも１つの第２の加入者機へ種々の伝送路で伝送する、請求項１から９までのいずれか１項記載の方法。
前記同期情報をイーサネットテレグラムに埋め込む、請求項１から１０までのいずれか１項記載の方法。
中央加入者機（Ｍ；Ｍ１，Ｍ２）および少なくとも１つの第２の加入者機（Ｓ１〜Ｓ３）を有しており、前記中央加入者機に対して前記少なくとも１つの第２の加入者機を同期するために、冗長情報としての同期情報を含む少なくとも２つのテレグラムが前記中央加入者機から前記少なくとも１つの第２の加入者機へ伝送される、
冗長的な通信システムにおいて、
前記少なくとも２つのテレグラムの前記同期情報から複数の同期パルスが形成され、該複数の同期パルスを論理結合した合成同期パルスから合成同期情報が形成され、これが前記中央加入者機に対する前記少なくとも１つの第２の加入者機の同期に用いられ、
なお、前記論理結合前に各同期パルスが時間的にシフトされ、各同期パルスが相互に並び合うようにされる
ことを特徴とする冗長的な通信システム。
当該のシステムは、マスタ‐スレーブ構造による分散制御を行う分散型通信システムである、請求項１２記載のシステム。
当該のシステムは、冗長的なリング状構造および／または冗長的な線形構造および／または冗長的なスター状構造で配置されている、請求項１２または１３記載のシステム。
当該のシステムは、イーサネット物理構造に基づいている、請求項１２から１４までのいずれか１項記載のシステム。
請求項１２から１５までのいずれか１項記載の通信システムを用いたオートメーションシステムにおいて、
制御ユニットおよび少なくとも１つのドライバユニットまたは入出力ユニットを有しており、前記制御ユニットは中央加入者機に接続されており、各ドライバユニットまたは各入出力ユニットは各第２の加入者機へ接続されている
ことを特徴とするオートメーションシステム。