JP5086133B2 - フィルタ回路 - Google Patents

フィルタ回路 Download PDF

Info

Publication number
JP5086133B2
JP5086133B2 JP2008055645A JP2008055645A JP5086133B2 JP 5086133 B2 JP5086133 B2 JP 5086133B2 JP 2008055645 A JP2008055645 A JP 2008055645A JP 2008055645 A JP2008055645 A JP 2008055645A JP 5086133 B2 JP5086133 B2 JP 5086133B2
Authority
JP
Japan
Prior art keywords
operational amplifier
inverting input
resistor
lpf
output side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008055645A
Other languages
English (en)
Other versions
JP2009212989A (ja
Inventor
郁広 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Priority to JP2008055645A priority Critical patent/JP5086133B2/ja
Publication of JP2009212989A publication Critical patent/JP2009212989A/ja
Application granted granted Critical
Publication of JP5086133B2 publication Critical patent/JP5086133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Networks Using Active Elements (AREA)

Description

本発明はフィルタ回路に係り、とくに入力信号を低域成分とそれ以外の成分に周波数分割するフィルタ回路に関する。
2ウェイ方式のスピーカシステムに用いられるオーディオ装置では、各スピーカの再生帯域を制限するためにオーディオ信号をチャンネルデバイダで低域成分と高域成分に周波数分割して低域用と高域用の別個のパワーアンプで電力増幅し、低音用スピーカと中・高音用スピーカを駆動するようにしている。図1は2ウェイ方式のスピーカシステムに用いられるオーディオ装置の従来例を示す。入力オーディオ信号Ainはチャンネルデバイダ1のLPF2とHPF3に並列に入力され、低域成分と、それより高域の成分に分割される。低域成分は低域用パワーアンプ4に入力されて電力増幅されたのち低音用スピーカ5に出力される。高域成分は中・高域用パワーアンプ6に入力されて電力増幅されたのち中・高音用スピーカ7に出力される(特許文献1参照)。
ところで、チャンネルデバイダのLPFとHPFには、多重帰還形、電圧ソース形、状態変数形等の種々のタイプがあるが、LPF、HPFともに、演算増幅器のほかに多数の抵抗とコンデンサを組み合わせて構成されるため、部品点数が多くなりすぎる問題があった(特許文献1、特許文献2参照)。
また、LPFのカットオフ周波数を所望範囲で可変したい場合、多重帰還形LPFでは通過域のゲインを一定に保ち、周波数特性に生じるピークを小さく抑えるという制約下での回路定数の設定が難しい。このため、一般には電圧ソース形または状態変数形LPFにおいて2連のボリュウムを用いて行なうようにしているが(特許文献2参照)、LPFのカットオフ周波数の可変に連動してHPFのカットオフ周波数も可変させたい場合、4連のボリュウムが必要になり、構成が複雑化する問題がある。左右2チャンネルの別にチャンネルデバイダを用意する場合、4連のボリュウムが2個必要となってしまう。
実用新案登録第3135497号公報 特許第3225260号公報の図4〜図8
本発明は上記した従来技術の問題に鑑み、少ない回路素子数で周波数帯域分割が可能なフィルタ回路を提供することを、その目的とする。
また、カットオフ周波数の可変を少ない回路素子数で可能とするフィルタ回路を提供することを、その目的とする。
本発明のフィルタ回路の1つは、非反転入力が接地され、出力側が第1の出力端子と接続されるとともに帰還コンデンサを介して反転入力と接続された第1の演算増幅器と、非反転入力が接地され、出力側が第2の出力端子と接続されるとともに帰還抵抗を介して反転入力と接続された第2の演算増幅器と、入力端子と第1の演算増幅器の反転入力との間に直列に設けられた第1、第2の抵抗部と、第1、第2の抵抗部間の接続点と第1の演算増幅器の出力側との間に設けられた第3の抵抗部と、第1、第2の抵抗部間の接続点と第2の演算増幅器の反転入力との間に設けられたコンデンサと、を備えたことを特徴としている。第2の抵抗部の抵抗値は可変としても良く、この場合、第2の抵抗部は固定抵抗と可変抵抗を直列接続した構成としても良い。
本発明のフィルタ回路の他の1つは、非反転入力が接地され、出力側が第1の出力端子と接続されるとともに帰還コンデンサを介して反転入力と接続された第1の演算増幅器と、非反転入力が接地され、出力側が第2の出力端子と接続されるとともに帰還抵抗を介して反転入力と接続された第2の演算増幅器と、入力端子と第1の演算増幅器の反転入力との間に直列に設けられた第1、第2、第3の抵抗部と、第1、第2の抵抗部間の接続点と第1の演算増幅器の出力側との間に設けられた第4の抵抗部と、第2、第3の抵抗部間の接続点と第2の演算増幅器の反転入力との間に設けられたコンデンサと、を備えたことを特徴としている。第3の抵抗部の抵抗値を可変としても良く、この場合、第3の抵抗部は固定抵抗と可変抵抗を直列接続した構成としても良い。また、第1、第2の抵抗部間の接続点と第2の演算増幅器の反転入力との間に第2のコンデンサを設けたり、第2、第3の抵抗部間の接続点と第1の演算増幅器の出力側との間に第5の抵抗部を設けても良い。
本発明のフィルタ回路の更に他の1つは、非反転入力が接地され、出力側が第1の出力端子と接続されるとともに帰還コンデンサを介して反転入力と接続された第1の演算増幅器と、非反転入力が接地され、出力側が第2の出力端子と接続されるとともに帰還抵抗を介して反転入力と接続された第2の演算増幅器と、入力端子と第1の演算増幅器の反転入力の間に直列に設けられた第1乃至第5の抵抗部と、第1と第2の抵抗部間と第1の演算増幅器の出力側との間、および、第3と第4の抵抗部間と第1の演算増幅器の出力側との間に設けられた第6、第7の抵抗部と、第2と第3の抵抗部間と第2の演算増幅器の反転入力との間、および、第4と第5の抵抗部間と第2の演算増幅器の反転入力との間に設けられた第1、第2のコンデンサと、を備えたことを特徴としている。第5の抵抗部の抵抗値は可変としても良く、この場合、第5の抵抗部は固定抵抗と可変抵抗を直列接続した構成としても良い。
本発明によれば、少ない回路素子数で入力信号の周波数帯域分割を行なうことができる。
また、カットオフ周波数の可変を少ない可変抵抗素子で可能となり、カットオフ周波数を可変したときに周波数特性にピークが生じないようにすることも簡単な構成で可能となる。
以下、本発明の最良の形態を実施例に基づき説明する。
図2を参照して本発明の第1実施例を説明する。図2は本発明に係るフィルタ回路の構成を示す回路図である。
図2において、10は入力端子、11はLPF部であり、この内、12は非反転入力が接地され、出力側が第1の出力端子13と帰還コンデンサCfを介して反転入力と接続された第1の演算増幅器、R1〜R3は固定抵抗であり、入力端子10と第1の演算増幅器12の出力側との間に固定抵抗R1とR2が直列に接続され、固定抵抗R1とR2の接続点Pと第1の演算増幅器12の反転入力との間に固定抵抗R3が接続されている。接続点PにはコンデンサCが接続されている。20は電流/電圧変換部であり、この内、21は非反転入力が接地され、出力側が第2の出力端子22と帰還抵抗Rfを介して反転入力と接続された第2の演算増幅器である。コンデンサCの他端は第2の演算増幅器21の反転入力と接続されている。第2の演算増幅器21の反転入力は仮想接地されており、コンデンサCが接地されているのと等価なのでLPF部11は図3に示す多重帰還形2次LPFを構成する。
図3において、入力端子10の入力電圧V1、第1の出力端子13の出力電圧V2、接続点Pの電圧V3、抵抗R1乃至R3、コンデンサCを流れる電流をI1乃至I3、IA、コンデンサCとCfのインピーダンスをZ1、Z2とすると(帰還コンデンサCfを流れる電流はI3と等しい)、
I1=I2+I3+IA
V1−V3=R1I1
V3−V2=R2I2
V3−0 =R3I3
V3−0 =Z1IA
0−V2=Z2I3
の関係が成立する。これらを連立させて各電流とV3を消去し、入力端子10から第1の出力端子13までの伝達関数T1を求めると、s=jωとして、
T1=V2/V1
=−b0/(b1s2 +b2s+b3)
但し、
b0=R2
b1=R1R2R3CfC
b2=(R1R2+R1R3+R2R3)Cf
b3=R1 ・・(1)
となり、2次のLPFの形である。
ここで入力電圧V1に対するコンデンサCを流れる電流IAの比を求めると、
IA/V1=(V2/V1)(IA/V2)
=a0s2 /(c1s2 +c2s+c3)
a0=R2R3CfC
c1=R1R2R3CfC
c2=(R1R2+R1R3+R2R3)Cf
c3=R1
となる。
図3のIAと図2のCを流れる電流は同じなので、図2において電流/電圧変換部20の出力電圧VAは、
VA=−IA・Rf
となる。
入力端子10から第2の出力端子22までの伝達関数TAを求めると、
TA=VA/V1=−Rf(IA/V1)
=−c0s2 /(c1s2 +c2s+c3)
c0=R2R3RfCfC
c1=R1R2R3CfC
c2=(R1R2+R1R3+R2R3)Cf
c3=R1 ・・(2)
となり、2次のHPFの形となっている。
この結果、第1の出力端子13からは入力端子10の入力信号の低域成分が出力され、第2の出力端子22からは入力信号の高域成分が出力されることになる。
入力端子−第1の出力端子間の伝達関数T1(式1)と入力端子−第2の出力端子間の伝達関数TA(式2)の分母は全く同じであり、カットオフ周波数f0とQは同じになる。つまり、図2のLPF側の特性(周波数−利得特性)とHPF側の特性(周波数−利得特性)のカットオフ周波数f0とQは同じになり、次式で表される。
f0=(1/2π)√(1/R2R3CfC) ・・(3)

Q=((R1/(R1R2+R1R3+R2R3))・√(R2R3C/Cf) ・・(4)
また、LPF特性とHPF特性の通過域のゲインGLPFとGHPFは、
GLPF=−R2/R1 ・・(5)
GHPF=−RA/R1 ・・(6)
となる。
R1=R2=10kΩ、R3=53.3kΩ、Cf=0.039μF、C=0.51μFとしたときのLPF特性とHPF特性のシミュレーション結果を図4のG1とG2に示す。
図2の実施例によれば、LPF部11のコンデンサCを電流電圧変換部20の第2の演算増幅器21の反転入力と接続し、第2の演算増幅器21の非反転入力を接地したことにより、入力端子−第1の出力端子間の伝達特性は2次のLPFとなると同時に、入力端子−第2の出力端子間の伝達特性は2次のHPFとなる。従来のチャンネルデバイダでは2次LPHとは別の回路で2次HPFを構成する必要があり、コンデンサと複数の抵抗素子含む複雑な回路が必要となるが、この実施例では簡単な構成の電流電圧変換部20を追加するだけで済み、回路素子数が少なくて済む。
なお、固定抵抗R3を可変抵抗R3’(1つの可変抵抗器でもよく、1つの固定抵抗器と1つの可変抵抗器を直列接続したものでもよい)に置き換えることで、カットオフ周波数f0を可変することができる。
ただし、この場合は周波数f0可変と共にQも変化していくことになる。
多くの場合、フィルタの通過域のゲインは1に設定される。式(5)よりLPFのゲインを1にするには R1=R2 とする。また、R3の可変のみで周波数f0の変化幅をある程度確保するには、式(3)よりR3は大きく変化させるしかない。つまり、R1=R2=Rとして、R3<<R から R3>>R まで変化させることになり、式(4)に上記条件を入れると、Qの変化は避けられない。具体的には、R3が小さい時、つまり周波数f0が高い時は、逆の場合に対して、Qが必ず大きくなってしまう。
R1=R2=10kΩ、R30=3.3〜53.3kΩ、Cf=0.039μF、C=0.51μFとし、可変抵抗R3’の抵抗値を53.3〜3.3kΩに可変すると、f0を約48Hz〜約196Hzの範囲で可変することができる。可変抵抗R3の抵抗値を3.3、14.75、53.3kΩにしたときのLPF特性のシミュレーション結果を図5のG3、G4、G5に示す。f0の可変に連動してQも0.72〜1.25の範囲で大きく変動し、LPF特性にピークM1、M2が生じている。Qの変動幅を小さくするためには、R1、R2も合せて可変する必要があるが、回路が複雑となり、また、通過域のゲインを一定に保つことが難しい。
次に、図6を参照して本発明の第2実施例を説明する。図6は本発明に係るフィルタ回路の構成を示す回路図である。
図2ではR3を置き換えた可変抵抗R3’を可変したときQが大きく変化し、ピークを生じたが、図6の第2実施例は、Qの変動幅を改善してピークを小さくしたものである。
図6において、10は入力端子、11AはLPF部であり、この内、12は非反転入力が接地され、出力側が第1の出力端子13と帰還コンデンサCfを介して反転入力と接続された第1の演算増幅器、R1、R2、R31、R4は固定抵抗であり、R32は可変抵抗である。入力端子10と第1の演算増幅器12の出力側との間に固定抵抗R1とR2が直列に接続され、固定抵抗R1とR2の接続点P1と第1の演算増幅器12の反転入力との間に固定抵抗R4、R31、可変抵抗R32が直列接続されている。固定抵抗R4とR31の接続点P2にはコンデンサCが接続されている。20は電流/電圧変換部であり、この内、21は非反転入力が接地され、出力側が第2の出力端子22と帰還抵抗Rfを介して反転入力と接続された第2の演算増幅器である。コンデンサCの他端が第2の演算増幅器21の反転入力と接続されている。コンデンサCが接地されているのと等価なのでLPF部11Aは図7の多重帰還形2次LPFを構成する。
なお、図7の多重帰還形2次LPFは本願発明者により発明された特許第3225260号の図1と同じ形であり、カットオフ周波数f0 を可変したときのQの変動幅を抑えてLPF特性に生じるピークを小さくするように改善したものである。
固定抵抗R31と可変抵抗R32の直列抵抗の抵抗値をR3として、図7における入力端子10から第1の出力端子13までの伝達関数T1を求めると、
T1=V2/V1
=−d0/(d1s2 +d2s+d3)
但し、
d0=R2
d1=(R1R2+R1R4+R2R4)R3CfC
d2=(R1R2+R1R3+R2R3+R1R4+R2R4)Cf
d3=R1 ・・(7)
となり、2次のLPFの形である。
一方、入力端子10から第2の出力端子21までの伝達関数TAを求めると、TA=VA/V1=−Rf(IA/V1)
=−e0s2 /(e1s2 +e2s+e3)
但し、
e0=R2R3RfCfC
e1=(R1R2+R1R4+R2R4)R3CfC
e2=(R1R2+R1R3+R2R3+R1R4+R2R4)Cf
e3=R1 ・・(8)
となり、2次のHPFの形となっている。
この結果、第1実施例と同様に、第1の出力端子13からは入力端子10の入力信号の低域成分が出力され、第2の出力端子22からは入力信号の高域成分が出力される。
入力端子−第1の出力端子間の伝達関数T1(式(7))と入力端子−第2の出力端子間の伝達関数TA(式(8))の分母は全く同じであり、カットオフ周波数f0とQは同じになる。つまり、図6のLPF側の特性とHPF側の特性のカットオフ周波数f0とQは同じになり、次式で表される。
f0=(1/2π)√(R1/(R1R2+R1R4+R2R4)R3CfC) ・・(9)
Q=(1/(R1R2+R1R3+R2R3+R1R4+R2R4))√((R1R2+R1R4+R2R4)R1R3C/Cf)
・・(10)
また、LPF特性とHPF特性の通過域のゲインGLPFとGHPFは、
GLPF=−R2/R1 ・・(11)
GHPF=−R2Rf/(R1R2+R1R4+R2R4) ・・(12)
となる。
フィルタの通過域のゲインを1にする場合、第1実施例と同様に、R1=R2 とすることになるが、式(10)は式(4)と違ってR4の項が入っているので、第1実施例と同様の条件を入れてもQの大小関係が確定しない。つまり、各定数の値によってはQが大きく変化しない状況も考えられるようになる。
一例としてR1=R2=10KΩ、R4=6.2KΩ、Cf=0.039μF、C=0.27μF、R31を2.7kΩとし、R32を50〜0KΩの範囲で可変したとき、f0を約45Hz〜約199Hzの範囲で可変することができるが、Qの変動幅は0.71〜0.93の範囲に抑えられる。R32の抵抗値を0、2.675、7.7、22.15、50kΩにしたときのLPF特性のシミュレーション結果を図8のG6〜G10に示し、HPF特性のシミュレーション結果をG11〜G15に示す。LPF特性とHPF特性に大きなピークは生じていない。なお、回路定数を上記数値の組み合わせ以外としても良いのは勿論である。
図6の実施例によっても図2の場合と同様に簡単な構成で2次LPF特性を有する出力と2次HPF特性を有する出力を得ることができるほか、1つの抵抗R32(またはR3)を可変するだけで、LPF特性とHPF特性のカットオフ周波数を連動して可変することができる。更に、通過域のゲインを一定に保ちながら、Qの変動を抑えて大きなピークが生じないようすることも可能となる。
従って、例えばステレオ2チャンネルのオーディオ信号をチャンネル別に2つのチャンネルデバイダで周波数帯域分割したい場合でも、2連のボリュウム1つで対応することができる。
次に、図9を参照して本発明の第3実施例を説明する。図9は本発明に係るフィルタ回路の構成を示す回路図である。
図6ではLPF部を多重帰還形2次LPFの構成としたが、図9の例では、周波数特性の阻止域の減衰率を上げるため多重帰還形3次LPFの構成としたものである。例えば低域再生用のサブウーファと中・高域再生用のフルレンジスピーカを使用する2ウェイスピーカシステムでは、サブウーファの再生帯域の高域側が1kHzまたはそれ以上に延びており、サブウーファからカットオフ周波数以上の成分が洩れて中・高域再生用のフルレンジスピーカの再生音と干渉して音質を劣化させる。これを防止するために、LPF特性の阻止域の減衰率を大きくすることが有効となる。
図9において、10は入力端子、11BはLPF部であり、この内、12は非反転入力が接地され、出力側が第1の出力端子13と帰還コンデンサCfを介して反転入力と接続された第1の演算増幅器、R1、R2、R31、R4、R5、R6、R7は固定抵抗であり、R32は可変抵抗である。入力端子10と第1の演算増幅器12の出力側との間に固定抵抗R1とR2が直列に接続され、固定抵抗R1とR2の接続点P1と第1の演算増幅器12の反転入力との間に固定抵抗R6、R5、R4、R31、可変抵抗R32が直列接続されている。固定抵抗R6とR5の接続点P2にはコンデンサC1が接続されており、固定抵抗R5とR4の接続点P3と第1の演算増幅器12の出力側との間には固定抵抗R7が接続されており、固定抵抗R4とR31の接続点P4にはコンデンサC2が接続されている。20は電流/電圧変換部であり、この内、21は非反転入力が接地され、出力側が第2の出力端子22と帰還抵抗Rfを介して反転入力と接続された第2の演算増幅器である。コンデンサC1とC2の他端が第2の演算増幅器21の反転入力と接続されている。コンデンサC1、C2が接地されているのと等価なのでLPF部11Bは図10の多重帰還形3次LPFを構成する。
なお、図10の多重帰還形3次LPFは本願発明者により発明された特許第3225260号の図3と同じ形であり、カットオフ周波数f0を可変したときのQの変動幅を抑えてLPF特性に大きなピークが生じないようにかつ、阻止域の減衰率を大きくしたものである。
固定抵抗R31と可変抵抗R32の直列抵抗の抵抗値をR3として、図10における入力端子10から第1の出力端子13までの伝達関数T1を求めると、
T1=V2/V1
=−h0/(h1s3 +h2s2 +h3s+h4)
但し、
h0=R2R7
h1=R3(R1R2+R1R6+R2R6)(R4R5+R4R7+R5R7)CfC1C2
h2=(R1R2+R1R6+R2R6)(R3R5+R3R7+R4R5+R4R7+R5R7)CfC1
+R3{(R1R2(R4+R7)+(R1+R2)(R4R5+R4R7+R5R7+R4R6+R6R7))CfC2
h3=R5(R1R2+R1R6+R2R6)C1
+[R1R2(R3+R4+R7)+(R1+R2){R3(R5+R6+R7)+R4R5+R4R7+R5R7+R4R6+R6R7}]Cf
h4=R1R2+R1R5+R1R6+R1R7+R2R5+R2R6 ・・(13)
となり、3次のLPFの形である。
一方、入力端子10から第2の出力端子22までの伝達関数TAを求めると、TA=−(k0s3 +k1s2 +k2s)/(h1s3 +h2s2 +h3s+h4)
但し、
k0=R2R3Rf(R4R5+R4R7+R5R7)CfC1C2
k1=R2Rf(R3R5+R3R7+R4R5+R4R7+R5R7)CfC1+R2R3R7RfCfC2
k2=R2R5RfC1 ・・(14)
となり、変則的ではあるが3次のHPFの形となっている。
この結果、図6の第2実施例と同様に、第1の出力端子13からは入力端子10の入力信号の低域成分が出力され、第2の出力端子22からは入力信号の高域成分が出力される。この際、阻止域の減衰率は図8より大きくなる。
第3実施例の場合も第2実施例と同様に、1つの可変抵抗でも周波数特性の形状を大きく変化させないでカットオフ周波数を変化させることが回路定数によっては可能となる。
一例としてR1=5.1kΩ、R2=15kΩ、R4=3.9kΩ、R5=1.5kΩ、R6=2.2kΩ、R7=15kΩ、RA=8.2kΩ、C1=0.27μF、C2=0.056μF、C3=0.22μF、R31を1KΩとし、R32を0、2.675、7.7、22.15、50KΩと可変したときのLPF特性のシミュレーション結果を図11のG16〜G20に示し、HPF特性のシミュレーション結果をG21〜G25に示す。LPF特性とHPF特性に大きなピークは生じていない。
なお、回路定数を上記数値の組み合わせ以外としても良いのは勿論である。
図9の実施例によれば、簡単な構成で阻止域の減衰率の大きな3次LPF特性を有する出力とHPF特性を有する出力を得ることができる。また、1つの抵抗R32(またはR3)を可変するだけで、LPF特性とHPF特性のカットオフ周波数を連動して可変することができる。更に、通過域のゲインを一定に保ちながら、大きなピークが生じないようすることも可能となる。
なお、周波数特性の形状の大きな変化が問題にならないような場合、図9のLPF部を図12の如く、通常の多重帰還形3次LPFの構成に変更してもよい。10は入力端子、11CはLPF部であり、この内、12は非反転入力が接地され、出力側が第1の出力端子13と帰還コンデンサCfを介して反転入力と接続された第1の演算増幅器、R1、R2、R31、R4、R5は固定抵抗であり、R32は可変抵抗である。入力端子10と第1の演算増幅器12の出力側との間に固定抵抗R1とR2が直列に接続され、固定抵抗R1とR2の接続点P1と第1の演算増幅器12の反転入力との間に固定抵抗R4、R31、可変抵抗R32が直列接続されている。接続点P1にはコンデンサC1が接続されており、固定抵抗R4とR31の接続点P2と第1の演算増幅器12の出力側との間には固定抵抗R5が接続されており、接続点P2にはコンデンサC2が接続されている。20は電流/電圧変換部であり、この内、21は非反転入力が接地され、出力側が第2の出力端子22と帰還抵抗Rfを介して反転入力と接続された第2の演算増幅器である。コンデンサC1とC2の他端が第2の演算増幅器21の反転入力と接続されている。コンデンサC1、C2が接地されているのと等価なのでLPF部11Cは多重帰還形3次LPFを構成する。
図12の変形例によれば、簡単な構成で阻止域の減衰率の大きな3次LPF特性を有する出力とHPF特性を有する出力を得ることができる。また、1つの抵抗R32(またはR3)を可変するだけで、LPF特性とHPF特性のカットオフ周波数を連動して可変することができる。なお、図12の変形例でカットオフ周波数を固定したい場合は可変抵抗R32を省略すればよい。
本発明は、入力信号を低域成分と高域成分に分割するスタジオオーディオ機器、ホームオーディオ機器、車載オーディオ機器等のチャンネルデバイダ等などに適用できる。
従来のチャンネルデバイダの一般的な構成を示すブロック図である。 本発明の第1実施例に係るフィルタ回路の回路図である(実施例1)。 図2中のLPF部の等価回路である。 図2のフィルタ回路の2系統の出力の周波数−利得特性を示す線図である。 図1の変形例に係るフィルタ回路のLPF部の周波数−利得特性を示す線図である。 本発明の第2実施例に係るフィルタ回路の回路図である(実施例2)。 図6中のLPF部の等価回路である。 図6のフィルタ回路の2系統の出力の周波数−利得特性を示す線図である。 本発明の第3実施例に係るフィルタ回路の回路図である(実施例3)。 図9中のLPF部の等価回路である。 図8のフィルタ回路の2系統の出力の周波数−利得特性を示す線図である。 図9の変形例に係るフィルタ回路の回路図である。
符号の説明
10 入力端子
11、11A、11B、11C LPF部
12 第1の演算増幅器
13 第1の出力端子
20 電流電圧変換回路
21 第2の演算増幅器
22 第2の出力端子

Claims (8)

  1. 非反転入力が接地され、出力側が第1の出力端子と接続されるとともに帰還コンデンサを介して反転入力と接続された第1の演算増幅器と、
    非反転入力が接地され、出力側が第2の出力端子と接続されるとともに帰還抵抗を介して反転入力と接続された第2の演算増幅器と、
    入力端子と第1の演算増幅器の反転入力との間に直列に設けられた第1、第2の抵抗部と、
    第1、第2の抵抗部間の接続点と第1の演算増幅器の出力側との間に設けられた第3の抵抗部と、
    第1、第2の抵抗部間の接続点と第2の演算増幅器の反転入力との間に設けられたコンデンサと、
    を備えたことを特徴とするフィルタ回路。
  2. 第2の抵抗部の抵抗値を可変としたこと、
    を特徴とする請求項1記載のフィルタ回路。
  3. 非反転入力が接地され、出力側が第1の出力端子と接続されるとともに帰還コンデンサを介して反転入力と接続された第1の演算増幅器と、
    非反転入力が接地され、出力側が第2の出力端子と接続されるとともに帰還抵抗を介して反転入力と接続された第2の演算増幅器と、
    入力端子と第1の演算増幅器の反転入力との間に直列に設けられた第1、第2、第3の抵抗部と、
    第1、第2の抵抗部間の接続点と第1の演算増幅器の出力側との間に設けられた第4の抵抗部と、
    第2、第3の抵抗部間の接続点と第2の演算増幅器の反転入力との間に設けられたコンデンサと、
    を備えたことを特徴とするフィルタ回路。
  4. 第3の抵抗部の抵抗値を可変としたこと、
    を特徴とする請求項3記載のフィルタ回路。
  5. 第1、第2の抵抗部間の接続点と第2の演算増幅器の反転入力との間に第2のコンデンサを設けたこと、
    を特徴とする請求項3記載のフィルタ回路。
  6. 第2、第3の抵抗部間の接続点と第1の演算増幅器の出力側との間に第5の抵抗部を設けたこと、
    を特徴とする請求項3記載のフィルタ回路。
  7. 非反転入力が接地され、出力側が第1の出力端子と接続されるとともに帰還コンデンサを介して反転入力と接続された第1の演算増幅器と、
    非反転入力が接地され、出力側が第2の出力端子と接続されるとともに帰還抵抗を介して反転入力と接続された第2の演算増幅器と、
    入力端子と第1の演算増幅器の反転入力の間に直列に設けられた第1乃至第5の抵抗部と、
    第1と第2の抵抗部間と第1の演算増幅器の出力側との間、および、第3と第4の抵抗部間と第1の演算増幅器の出力側との間に設けられた第6、第7の抵抗部と、
    第2と第3の抵抗部間と第2の演算増幅器の反転入力との間、および、第4と第5の抵抗部間と第2の演算増幅器の反転入力との間に設けられた第1、第2のコンデンサと、
    を備えたことを特徴とするフィルタ回路。
  8. 第5の抵抗部の抵抗値を可変としたこと、
    を特徴とする請求項7記載のフィルタ回路。
JP2008055645A 2008-03-05 2008-03-05 フィルタ回路 Active JP5086133B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008055645A JP5086133B2 (ja) 2008-03-05 2008-03-05 フィルタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008055645A JP5086133B2 (ja) 2008-03-05 2008-03-05 フィルタ回路

Publications (2)

Publication Number Publication Date
JP2009212989A JP2009212989A (ja) 2009-09-17
JP5086133B2 true JP5086133B2 (ja) 2012-11-28

Family

ID=41185680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008055645A Active JP5086133B2 (ja) 2008-03-05 2008-03-05 フィルタ回路

Country Status (1)

Country Link
JP (1) JP5086133B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2605549B1 (en) * 2011-12-16 2019-11-13 Harman Becker Automotive Systems GmbH Digital equalizing filters with fixed phase response

Also Published As

Publication number Publication date
JP2009212989A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP6190501B2 (ja) 能動ノイズ低減
CN104969570B (zh) 具有并联分频器的相统一扬声器
Self The Design of Active Crossovers
JP5486665B2 (ja) 固定された位相応答を有するデジタル等化フィルタ
JP6015146B2 (ja) チャンネルデバイダおよびこれを含む音声再生システム
JP5086133B2 (ja) フィルタ回路
US9722560B2 (en) Filter with independently adjustable band gain and break point slopes and method of constructing same
JP5257288B2 (ja) 音声信号切り換えノイズ低減回路
US8001170B2 (en) Equalizer system and filtering method
WO2015141111A1 (ja) オーディオ信号処理装置
US20150312693A1 (en) Phase-unified loudspeakers: series crossovers
JP6102360B2 (ja) チャンネルデバイダおよびこれを含む音声再生システム
JP5002414B2 (ja) 聴覚感度補正装置
JP5333085B2 (ja) イコライザ装置及び電気音響変換装置
JPH08274583A (ja) ブースト型等化回路
JP5703944B2 (ja) イコライザ、イコライザ調整方法、及びプログラム
US10510334B1 (en) Passive equalization for headphones
US4843625A (en) Sound reproduction systems
JP6015161B2 (ja) チャンネルデバイダおよびこれを含む音声再生システム
US9154878B2 (en) Interconnected speaker system
CN113035215B (zh) 一种音频信号处理芯片及耳机
JP6083322B2 (ja) チャンネルデバイダおよびこれを含む音声再生システム
JP3135497U (ja) チャンネルデバイダー回路
JP2000113594A (ja) デジタル音質調節器およびデジタル音質調節方法
JP2720083B2 (ja) スピーカ装置における時間軸補正装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120906

R150 Certificate of patent or registration of utility model

Ref document number: 5086133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250