JP5083208B2 - オーディオ回路 - Google Patents

オーディオ回路 Download PDF

Info

Publication number
JP5083208B2
JP5083208B2 JP2008510779A JP2008510779A JP5083208B2 JP 5083208 B2 JP5083208 B2 JP 5083208B2 JP 2008510779 A JP2008510779 A JP 2008510779A JP 2008510779 A JP2008510779 A JP 2008510779A JP 5083208 B2 JP5083208 B2 JP 5083208B2
Authority
JP
Japan
Prior art keywords
signal
circuit
audio
weighting
voltage limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008510779A
Other languages
English (en)
Other versions
JPWO2007119362A1 (ja
Inventor
淳 黒田
行雄 村田
右京 森
知志 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008510779A priority Critical patent/JP5083208B2/ja
Publication of JPWO2007119362A1 publication Critical patent/JPWO2007119362A1/ja
Application granted granted Critical
Publication of JP5083208B2 publication Critical patent/JP5083208B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G9/00Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/02Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
    • H03G9/12Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
    • H03G9/14Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for gain control and tone control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; ELECTRIC HEARING AIDS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00Circuits for transducers
    • H04R3/007Protection circuits for transducers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/45Indexing scheme relating to amplifiers the load of the amplifier being a capacitive element, e.g. CRT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

本発明は圧電変換機構や静電変換機構を利用した容量性スピーカを駆動するためのオーディオ回路に関する。
圧電変換機構や静電変換機構を利用した容量性スピーカ、例えば、圧電スピーカ、コンデンサスピーカ、圧電アクチュエータを使用するフラットパネルスピーカ等は、入力信号の周波数が高くなるにつれてコンダクタンスやサセプタンスが増大することが知られている。図11は容量性スピーカのコンダクタンス及びサセプタンスの周波数特性の例を示すグラフである。なお、図11の曲線1は容量性スピーカのコンダクタンス特性を示し、図11の曲線2は容量性スピーカのサセプタンス特性を示している。
したがって、容量性スピーカを駆動するためのオーディオ回路では、再生する音声や音楽に対応する信号(以下、オーディオ信号と称す)の周波数帯域内のうち、周波数が高い信号成分(以下、高域成分と称す)に対して大きな電流を供給する必要がある。そのため、容量性スピーカを駆動するためのオーディオ回路、該オーディオ回路及び容量性スピーカを備える容量性スピーカーシステム、あるいは該容量性スピーカーシステムを備える電子機器の消費電力が増大する問題がある。また、高域成分が多く含まれるオーディオ信号を基に容量性スピーカを駆動することで、駆動アンプの効率低下や破損を招くこともある。
そこで、従来のオーディオ回路では、容量性スピーカを駆動する駆動アンプ、あるいは駆動アンプの入力側に、コンデンサ、抵抗、コイル等の受動素子やトランジスタ等の能動素子を用いて形成したローパスフィルタやバンドパスフィルタを備えることで、容量性スピーカに対する高域成分の入力を減衰させていた。
図12は従来のオーディオ回路の構成を示すブロック図である。
図12に示すように、従来のオーディオ回路は、記録媒体等からオーディオ信号を読み出す信号発生源3と、信号発生源3から出力されたオーディオ信号に対して処理を行う、復調回路及び復号回路、並びにイコライザやオーディオ信号を一定レベル以内に圧縮するリミッタ等として動作する各種の音響効果処理回路となるDSP(Digital Signal Processor)4と、デジタル信号であるDSP4の出力信号をアナログ信号に変換するD/Aコンバータ(D/A converter)5と、D/Aコンバータ5から出力されたオーディオ信号の高域成分を減衰させる第1のフィルタ6と、プリアンプ等を含む、第1のフィルタ6の出力信号に基づき容量性スピーカを駆動するための駆動アンプ(Amplifier)7と、駆動アンプ7から出力された信号の高域成分の減衰または高域ノイズを遮断するための第2のフィルタ8と、第2のフィルタ8から供給される信号を基に音声や音楽等を再生する容量性スピーカ9とを有する構成である。第1のフィルタ6及び第2のフィルタ8には、ローパスフィルタあるいはバンドパスフィルタが用いられる。
なお、容量性スピーカ(圧電スピーカ)を駆動するための回路については、例えば特許文献1や特許文献2にも記載されている。
特開昭59−146296号公報 特開2002−369290号公報
上記の特許文献の記載は引用をもって本書に繰り込み記載されるものとする。以下は、本発明による従来技術についての分析である。
上記したような従来のオーディオ回路では、駆動アンプの入力側に設けられたローパスフィルタやバンドパスフィルタ(第1のフィルタ)のカットオフ周波数や高域成分に対する減衰量を決定する場合、オーディオ・トーン信号が入力される場合を最悪条件として設計している。
しかしながら、そのような条件で設計すると、通常のオーディオ信号に対してローパスフィルタやバンドパスフィルタの減衰量あるいはカットオフ周波数が過大に作用し、忠実な高音再生の妨げとなる。
例えば、容量性スピーカ及びその駆動アンプの仕様から、入力信号の最大許容値が、図13の10で示すような周波数特性を持つ場合、第1のフィルタ6は、カットオフ周波数を1kHzとし、オーディオ・トーン信号に対して10kHzのとき−12dBの減衰量を持つように設計する必要がある。なお、図13の縦軸はオーディオ信号の電圧を規格化された電圧値で示している(以下、規格化された電圧値の単位をdBで表す)。
一方、オーディオ信号は、例えば、図14の曲線11で示すように、最大振幅値が規格化された電圧値で0dB以下となるように、図12に示したDSPが備えるリミッタ機能等によって制限されている。また、オーディオ信号は、図15の曲線12で示すように、一般に周波数が高くなるにしたがって信号振幅が小さくなる。
このような標準的なオーディオ信号に対して、上記カットオフ周波数を1kHzとし、10kHzにおける減衰量が−12dBとなるフィルタは不要であり、このようなフィルタを挿入すると、図15の曲線13で示すように高域成分が大幅に減衰し、高音の音質が劣化してしまう。
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、高音の音質劣化を抑えつつ、容量性スピーカ及びその駆動アンプに過大な電流が流れるのを防止できるオーディオ回路を提供することを目的とする。
上記目的を達成するため本発明のオーディオ回路は、次の特徴を有する。即ち、第1の視点において、容量性スピーカを駆動するためのオーディオ回路であって、前記容量性スピーカで再生する信号に対応する電力を供給するための駆動アンプと、前記駆動アンプへ入力する信号に対し、該信号の周波数成分に対応して重み付けを行い、前記重み付け後の信号を出力する重み付け回路と、前記重み付け回路の出力信号が予め設定された閾値電圧を超えるとき、前記重み付け回路の出力信号と前記閾値電圧の差電圧に応じて、前記駆動アンプへ入力する信号を所定の圧縮比率で圧縮する信号電圧制限圧縮回路と、を有する構成である。
または、第2の視点において、容量性スピーカを駆動するためのオーディオ回路であって、前記容量性スピーカで再生する信号に対応する電力を供給するための駆動アンプと、前記駆動アンプから出力される信号に対し、該信号の周波数成分に対応して重み付けを行い、前記重み付け後の信号を出力する重み付け回路と、前記重み付け回路の出力信号が予め設定された閾値電圧を超えるとき、前記重み付け回路の出力信号と前記閾値電圧の差電圧に応じて、前記駆動アンプから出力された信号を所定の圧縮比率で圧縮する信号電圧制限圧縮回路と、を有する構成である。
第1、第2の視点において、前記信号電圧制限圧縮回路はリミッタ、コンプレッサ又はディエッサとして動作することができる。
または、第3の視点において、容量性スピーカを駆動するためのオーディオ回路であって、前記容量性スピーカで再生する信号に対応する電力を供給するための駆動アンプと、前記容量性スピーカで再生する信号のうち、所定の周波数以下の信号成分をそのままの振幅で通過させ、前記所定の周波数以上の信号成分の振幅を所定の圧縮比率で圧縮する信号電圧制限圧縮回路と、を有する構成である。オーディオ回路は、前記容量性スピーカで再生する信号の周波数成分に対応した重み付けを行い、該重み付け後の信号を前記信号電圧制限圧縮回路へ供給する第1の重み付け回路と、前記信号電圧制限圧縮回路の出力信号に対して前記第1の重み付け回路と逆の特性を持つ重み付けを行い、該重み付け後の信号を前記駆動アンプへ供給する第2の重み付け回路と、を有する。
第4の視点において、容量性スピーカと、上記のオーディオ回路と、を有する容量性スピーカーシステム、又はオーディオ回路が提供される。
上記のように構成されたオーディオ回路では、高域成分を多く含む信号が入力された場合でも、信号電圧制限圧縮回路により高域成分の信号振幅を所定の圧縮比率で圧縮できるため、容量性スピーカ及びその駆動アンプに過大な電流が流れるのを防止できる。また、本発明では、高々高域成分の信号振幅を所定の電圧以下に圧縮するだけであり、高域成分を過剰に減衰させることがない。
本発明によれば、容量性スピーカ及びその駆動アンプに過大な電流が流れるのを防止できる。また、高域成分を過剰に減衰させることがないため、高音再生の音質劣化を最小にできる。
本発明のオーディオ回路の第1の実施の形態の構成を示すブロック図である。 図1に示した重み付け回路の処理の一例を示すグラフである。 図1に示した信号電圧制限圧縮回路のパラメータの設定例を示す模式図である。 図1に示す信号電圧制限圧縮回路に対する入力信号及びサイドチェイン入力信号の周波数特性の一例を示すグラフである。 図1に示す信号電圧制限圧縮回路に対する入力信号及びサイドチェイン入力信号の周波数特性の他の例を示すグラフである。 図1に示す信号電圧制限圧縮回路へ図5に示す信号が入力されたときの出力信号の周波数特性を示すグラフである。 本発明のオーディオ回路の第2の実施の形態の構成を示すブロック図である。 図7に示した信号電圧制限圧縮回路のパラメータの設定例を示す模式図である。 本発明のオーディオ回路の第3の実施の形態の構成を示すブロック図である。 本発明のオーディオ回路の第4の実施の形態の構成を示すブロック図である。 容量性スピーカのコンダクタンス及びサセプタンスの周波数特性の例を示すグラフである。 従来のオーディオ回路の構成を示すブロック図である。 入力信号の最大許容値の周波数特性の一例を示すグラフである。 標準的なオーディオ信号の一例を示す波形図である。 標準的なオーディオ信号の周波数特性の一例を示すグラフである。 本発明のオーディオ回路の第5の実施の形態の構成を示すブロック図である。
符号の説明
3 信号発生源
4 DSP
5 D/Aコンバータ
6 第1のフィルタ
7 駆動アンプ
8 第2のフィルタ
9 容量性スピーカ
14 重み付け回路
15、21 信号電圧制限圧縮回路
22 第1の重み付け回路
23 第2の重み付け回路
次に本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は本発明のオーディオ回路の第1の実施の形態の構成を示すブロック図である。
図1に示すように、第1の実施の形態のオーディオ回路は、図12に示した従来のオーディオ回路が備える、容量性スピーカで再生する信号に対応する電力を供給するための駆動アンプ7の入力側に配置された第1のフィルタ6に代えて、一般にサイドチェイン(Side Chain)と呼ばれる信号参照用の入力端子を備える信号電圧制圧縮回路15と、入力信号の高域成分を強調する重み付けを行い、信号電圧制限圧縮回路15のサイドチェイン端子へ供給する重み付け回路14とを有する構成である。
信号電圧制限圧縮回路15は、後述するように、信号振幅を周波数成分に関係なく所定の閾値電圧以下に完全に圧縮するリミッタ(Limiter)として、もしくは所定の圧縮比率(Ratio)で圧縮するコンプレッサ(Compressor)、あるいは入力信号の高域成分のみを圧縮するディエッサ(Diessor)として動作させることが可能である。また、重み付け回路14としては、イコライザまたはフィルタ等が用いられる。その他の構成は、図12に示した従来のオーディオ回路と同様であるため、その説明は省略する。なお、図1では、従来と同様の構成である、信号発生源、DSP、D/Aコンバータ、駆動アンプ、第2のフィルタ及び容量性スピーカに対して、図12と同一の符号を付与している。
図1に示すように、第1の実施の形態のオーディオ回路では、D/Aコンバータ5から出力された信号が分岐され、その一方が信号電圧制限圧縮回路15へ入力され、他方が重み付け回路14へ入力される。重み付け回路14は、入力信号の周波数に応じた重み付けを行い、重み付け後の信号(以下、サイドチェイン入力信号と称す)を信号電圧制限圧縮回路15のサイドチェイン端子へ入力する。信号電圧制限圧縮回路15は、サイドチェイン信号に基づいて信号端子から入力された信号の振幅を圧縮し、駆動アンプ7へ出力する。
重み付け回路14は、例えば図2に示すようにD/Aコンバータ5から出力された信号に対して、周波数が高くなるほど信号電圧を強調する重み付けを行う。図2に示す例では、周波数が10Hzから20kHzの範囲内で、周波数が高くなるにしたがって信号電圧を3dB/octの傾きで増大させている。重み付け回路14は、DSP等を用いた信号処理、または受動素子やトランジスタ等の能動素子を用いた回路にて簡単に実現できる。
また、信号電圧制限圧縮回路15は、例えば、図3に示すように、アタックタイム及びリリースタイムを振幅の圧縮が強くなり過ぎない範囲内で可能な限り短く設定し、コンプレッションレシオ(圧縮比率)を無限大:1に設定し、圧縮する帯域を再生帯域全て(10Hzから24kHz)閾値電圧以下に完全に圧縮するよう設定することでリミッタとして動作させる。
次に図1に示したオーディオ回路の動作について説明する。
信号電圧制限圧縮回路15に対する、サイドチェイン入力信号はD/Aコンバータ出力信号を、下記式で示すように3dB/octの傾きで増幅させた場合、サイドチェイン入力信号は図2に示した特性16のようになる。
Figure 0005083208
ここで、Vin_scはサイドチェイン入力信号の電圧、Vout_daはD/Aコンバータの出力信号の電圧、Nはオクターブ分割数、nは分割された各周波数帯域に順に付与する番号である。この例では、サイドチェイン端子へのオーディオ信号の過大入力を防止するため、再生帯域全てを一律に30dB減衰させている。
このような信号電圧制限圧縮回路15を備えるオーディオ回路に、例えば図15の特性12を持つオーディオ信号が入力された場合は、サイドチェイン端子へは、図4の特性17で示すように高域が強調された信号が入力される。なお、この図15の特性12を持つオーディオ信号の規格化電圧値は、フーリエ逆変換により時間領域における振幅変化として示すと0dBとなり、サイドチェイン端子への入力電圧は−23dBとなる。
ここで、信号電圧制限圧縮回路15が信号電圧制限圧縮を開始するスレッショルド電圧を−20dBとすると、図15に示した特性12を持つオーディオ信号は、スレッショルド電圧以下であるために圧縮されることなく通過する。
一方、図5の特性18に示すように高域成分を多く含むオーディオ信号が入力された場合(この信号の規格化電圧値もほぼ0dBである)、サイドチェイン入力信号の周波数特性は、図5の特性19のようになり、サイドチェイン端子への入力電圧は−3.5dBとなる。図5に示した特性18を持つオーディオ信号は、スレッショルド電圧(−20dB)を超えるために、その差電圧である16.5dBだけ全周波数成分の振幅が圧縮される。この場合、信号電圧制限圧縮回路15から出力される信号の周波数特性は図6の特性20のようになる。
以上説明した処理により、駆動アンプ7への入力電圧が全再生帯域で許容値内に圧縮され、かつ全周波数成分に対応する容量性スピーカ9の駆動電流の合計も所望の電流を超えないように圧縮される。
なお、上記説明では、信号電圧制限圧縮回路15が、再生帯域の全周波数成分(10Hz〜24kHz)を一律に閾値電圧以下に完全に圧縮するリミッタとして動作する例を示したが、サイドチェイン入力信号の重み付け特性やレシオ、スレショルド等の各種パラメータを変更することにより、信号電圧制限圧縮回路15は、上記コンプレッサやディエッサとして動作させることが可能である。
例えば、スレショルド電圧を−30dB程度に設定し、アタックタイム及びリリースタイムを1sec程度に長くし、コンプレッションレシオを4:1に下げれば、信号電圧制限圧縮回路15はコンプレッサとして動作する。また、圧縮対象の周波数帯域を4kHzから24kHz等に設定し、高域成分のみ圧縮するように設定すればディエッサとして動作する。
さらに、上記説明では、重み付け回路14及び信号電圧制限圧縮回路15をD/Aコンバータ5の出力側に備える例を示したが、重み付け回路14及び信号電圧制限圧縮回路15の機能は、図1に示したDSP4に備えていてもよく、駆動アンプ7内に備えていてもよい。また、重み付け回路14及び信号電圧制限圧縮回路15の機能は、図6に示すオーディオ回路から独立して外部に備えていてもよい。
本実施形態のオーディオ回路によれば、高域成分を多く含むオーディオ信号が入力された場合でも、信号電圧制限圧縮回路15により信号振幅が所望の閾値以下に圧縮されるため、容量性スピーカ9及びその駆動アンプ7に過大な電流が流れるのを防止できる。また、重み付け回路14にて、オーディオ信号の周波数成分に対応した重み付けを行うことで、高域成分を過剰に減衰させることがないため、高音再生の音質劣化を最小限に抑えることができる。
(第2の実施の形態)
図7は本発明のオーディオ回路の第2の実施の形態の構成を示すブロック図である。
第2の実施の形態のオーディオ回路は、第1の実施の形態で示した重み付け回路が無くなり、信号電圧制限圧縮回路の構成が第1の実施の形態のオーディオ回路と異なっている。その他の構成は第1の実施の形態と同様であるため、その説明は省略する。なお、図7では、従来と同様の構成である、信号発生源、DSP、D/Aコンバータ、駆動アンプ、第2のフィルタ及び容量性スピーカに対して、図12と同一の符号を付与している。
第2の実施の形態では、オーディオ信号の全帯域を所定の帯域幅で複数に分割し、信号振幅を圧縮する信号電圧制限圧縮回路21を高域成分のみに対応して一つだけ備える構成、あるいは分割した帯域毎に重み付けの特性が異なる複数の信号電圧制限圧縮回路21を備える構成である。
第2の実施の形態のオーディオ回路が備える信号電圧制限圧縮回路21は、内部に所定の帯域幅の信号成分のみを通過させる帯域分割用のバンドパスフィルタを備え、設定された帯域内の信号成分の振幅のみを所定の圧縮比率で圧縮し、それ以外の帯域の信号成分を通過させる。
例えば、信号振幅を圧縮する信号電圧制限圧縮回路を高域成分のみに対応して一つだけ備える構成の場合、図8に示すように、分割帯域を1kHzから24kHzに設定し、スレッショルド電圧を、図13に示した特性10に基づき、10kHzにおける入力電圧の限界値である−12dBに設定すれば、1kHzから10kHzのオーディオ・トーン信号が入力された場合でも駆動アンプ7を過大電流から保護できる。
第2の実施の形態のオーディオ回路においても、第1の実施の形態と同様に、高域成分を多く含むオーディオ信号が入力された場合でも、信号電圧制限圧縮回路21により信号振幅が所望の閾値以下に圧縮されるため、容量性スピーカ9及びその駆動アンプ7に過大な電流が流れるのを防止できる。また、周波数成分に対応して重み付けを行うことで、高域成分を過剰に減衰させることがないため、高音再生の音質劣化を最小限に抑えることができる。
(第3の実施の形態)
図9は本発明のオーディオ回路の第3の実施の形態の構成を示すブロック図である。
第3の実施の形態のオーディオ回路は、図7に示した第2の実施の形態で示した信号電圧制限圧縮回路21を備え、その入力側に第1の重み付け回路22を有し、出力側に第2の重み付け回路23を有する構成である。第1の重み付け回路22及び第2の重み付け回路23はイコライザまたはフィルタが用いられる。その他の構成は第1の実施の形態と同様であるため、その説明は省略する。なお、図9では、従来と同様の構成である、信号発生源、DSP、D/Aコンバータ、駆動アンプ、第2のフィルタ及び容量性スピーカに対して、図12と同一の符号を付与している。
第3の実施の形態のオーディオ回路では、第1の重み付け回路22により、例えば図2に示したように入力信号の周波数成分に対する重み付けを行い、重み付け後の信号を出力する。信号電圧制限圧縮回路21は、第1の重み付け回路22から出力された信号の振幅を圧縮する。第2の重み付け回路23は、信号電圧制限圧縮回路21から出力された信号に対して第1の重み付け回路22と逆の特性で各周波数成分に対する重み付けを行い、重み付け後の信号を出力する。
このような構成でも、第1の実施の形態と同様に、高域成分を多く含むオーディオ信号が入力された場合でも、信号電圧制限圧縮回路21により信号振幅が所望の閾値以下に圧縮されるため、容量性スピーカ9及びその駆動アンプ7に過大な電流が流れるのを防止できる。また、周波数成分に対応して重み付けを行うことで、高域成分を過剰に減衰させることがないため、高音再生の音質劣化を最小限に抑えることができる。
(第4の実施の形態)
図10は本発明のオーディオ回路の第4の実施の形態の構成を示すブロック図である。
上述した第1の実施の形態〜第3の実施の形態では、駆動アンプ7の入力側に信号電圧制限圧縮回路を備えた構成を示したが、図10に示すように第4の実施の形態は駆動アンプ7の出力側に信号電圧制限圧縮回路21を備えた構成である。
信号電圧制限圧縮回路には、第1の実施の形態〜第3の実施の形態で示した構成のいずれを用いてもよい(図10では第2の実施の形態で示した信号電圧制限圧縮回路21を例示)。その他の構成は第1の実施の形態と同様であるため、その説明は省略する。なお、図10では、従来と同様の構成である、信号発生源、DSP、D/Aコンバータ、駆動アンプ、第2のフィルタ及び容量性スピーカに対して、図12と同一の符号を付与している。
図10に示す駆動アンプ7から出力された信号の高域成分の減衰または高域ノイズを遮断するための第2のフィルタ8は、図12に示した高域成分を減衰させるための第1のフィルタとしての機能を備え、信号電圧制限圧縮回路15と併用して高域成分を圧縮する構成とすることも可能である。
第4の実施の形態のオーディオ回路においても、第1の実施の形態と同様に、高域成分を多く含むオーディオ信号が入力された場合でも、信号電圧制限圧縮回路により信号振幅が所望の閾値以下に圧縮されるため、容量性スピーカ9及びその駆動アンプ7に過大な電流が流れるのを防止できる。また、周波数成分に対応して重み付けを行うことで、高域成分を過剰に減衰させることがないため、高音再生の音質劣化を最小限に抑えることができる。
(第5の実施の形態)
図16は本発明のオーディオ回路の第4の実施の形態の構成を示すブロック図である。
上述した第1の実施の形態〜第4の実施の形態では、D/Aコンバータ5の後段に信号電圧制限圧縮回路を備えた構成を示したが、図16に示すように第5の実施の形態はD/Aコンバータ前段のDSP内部に信号電圧制限圧縮回路21を備えた構成である。
第5の実施例における利点は、独立のハードウェアとしての回路を設けずとも、DSP内部でソフトウェアによる信号処理にて第1の実施の形態〜第4の実施の形態と同様の効果を得られることにある。
信号電圧制限圧縮回路21には、第1の実施の形態〜第3の実施の形態で示した構成のいずれを用いてもよい(図16では第2の実施の形態及び第3の実施の形態で示した信号電圧制限圧縮回路21を例示)。その他の構成は第1の実施の形態と同様であるため、その説明は省略する。なお、図16では、従来と同様の構成である、信号発生源、DSP、D/Aコンバータ、駆動アンプ、第2のフィルタ及び容量性スピーカに対して、図12と同一の符号を付与している。
図16に示す駆動アンプ7から出力された信号の高域成分の減衰または高域ノイズを遮断するための第2のフィルタ8は、図12に示した高域成分を減衰させるための第1のフィルタとしての機能を備え、信号電圧制限圧縮回路21と併用して高域成分を圧縮する構成とすることも可能である。
第5の実施の形態のオーディオ回路においても、第1の実施の形態と同様に、高域成分を多く含むオーディオ信号が入力された場合でも、信号電圧制限圧縮回路により信号振幅が所望の閾値以下に圧縮されるため、容量性スピーカ9及びその駆動アンプ7に過大な電流が流れるのを防止できる。また、周波数成分に対応して重み付けを行うことで、高域成分を過剰に減衰させることがないため、高音再生の音質劣化を最小限に抑えることができる。
本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。

Claims (7)

  1. 容量性スピーカを駆動するためのオーディオ回路であって、
    前記容量性スピーカで再生する信号に対応する電力を供給するための駆動アンプと、
    前記駆動アンプから出力される信号に対し、該信号の周波数成分に対応して重み付けを行い、前記重み付け後の信号を出力する重み付け回路と、
    前記重み付け回路の出力信号が予め設定された閾値電圧を超えるとき、前記重み付け回路の出力信号と前記閾値電圧の差電圧に応じて、前記駆動アンプから出力された信号を所定の圧縮比率で圧縮する信号電圧制限圧縮回路と、
    を有するオーディオ回路。
  2. 前記信号電圧制限圧縮回路がリミッタとして動作する請求項記載のオーディオ回路。
  3. 前記信号電圧制限圧縮回路がコンプレッサとして動作する請求項記載のオーディオ回路。
  4. 前記信号電圧制限圧縮回路がディエッサとして動作する請求項記載のオーディオ回路。
  5. 容量性スピーカを駆動するためのオーディオ回路であって、
    前記容量性スピーカで再生する信号に対応する電力を供給するための駆動アンプと、
    前記容量性スピーカで再生する信号のうち、所定の周波数以下の信号成分をそのままの振幅で通過させ、前記所定の周波数以上の信号成分の振幅を所定の圧縮比率で圧縮する信号電圧制限圧縮回路と、
    前記容量性スピーカで再生する信号の周波数成分に対応した重み付けを行い、該重み付け後の信号を前記信号電圧制限圧縮回路へ供給する第1の重み付け回路と、
    前記信号電圧制限圧縮回路の出力信号に対して前記第1の重み付け回路と逆の特性を持つ重み付けを行い、該重み付け後の信号を前記駆動アンプへ供給する第2の重み付け回路と、
    を有するオーディオ回路。
  6. 容量性スピーカと、
    請求項1からのいずれか1項記載のオーディオ回路と、
    を有する容量性スピーカーシステム。
  7. 容量性スピーカと、
    請求項1からのいずれか1項記載のオーディオ回路と、
    を有する電子機器。
JP2008510779A 2006-03-22 2007-03-14 オーディオ回路 Expired - Fee Related JP5083208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008510779A JP5083208B2 (ja) 2006-03-22 2007-03-14 オーディオ回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006078461 2006-03-22
JP2006078461 2006-03-22
JP2008510779A JP5083208B2 (ja) 2006-03-22 2007-03-14 オーディオ回路
PCT/JP2007/055098 WO2007119362A1 (ja) 2006-03-22 2007-03-14 オーディオ回路

Publications (2)

Publication Number Publication Date
JPWO2007119362A1 JPWO2007119362A1 (ja) 2009-08-27
JP5083208B2 true JP5083208B2 (ja) 2012-11-28

Family

ID=38609158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008510779A Expired - Fee Related JP5083208B2 (ja) 2006-03-22 2007-03-14 オーディオ回路

Country Status (5)

Country Link
US (1) US8081779B2 (ja)
EP (1) EP1998592A4 (ja)
JP (1) JP5083208B2 (ja)
CN (2) CN103533485A (ja)
WO (1) WO2007119362A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497540B2 (en) * 2009-12-23 2016-11-15 Conexant Systems, Inc. System and method for reducing rub and buzz distortion
JP5609883B2 (ja) * 2009-10-07 2014-10-22 日本電気株式会社 マルチバンドコンプレッサ、その調整方法
TWI442786B (zh) * 2009-12-31 2014-06-21 Htc Corp 揚聲器系統及揚聲器驅動電路
JP5711041B2 (ja) * 2011-05-09 2015-04-30 新日本無線株式会社 容量性スピーカ駆動回路
US20140126733A1 (en) * 2012-11-02 2014-05-08 Daniel M. Gauger, Jr. User Interface for ANR Headphones with Active Hear-Through
CN103916775A (zh) * 2012-12-31 2014-07-09 广州励丰文化科技股份有限公司 智能降噪音箱的控制方法
BR112016001809A2 (pt) * 2014-01-30 2017-08-01 Huawei Tech Co Ltd compressor digital para a compressão de um sinal de áudio
CN205811969U (zh) * 2016-07-25 2016-12-14 惠州超声音响有限公司 一种均衡式压限器系统
KR102013118B1 (ko) * 2018-06-05 2019-08-22 (주)아이언디바이스 스피커 드라이버 및 그 동작 방법
WO2020137299A1 (ja) * 2018-12-26 2020-07-02 ソニー株式会社 スピーカー装置及び信号処理回路
WO2021253181A1 (en) * 2020-06-15 2021-12-23 Texas Instruments Incorporated Control circuit with overcurrent prediction to drive capacitive load

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234249A (ja) * 1992-02-26 1993-09-10 Pioneer Electron Corp オーディオ信号処理装置
JP2002198756A (ja) * 2000-12-27 2002-07-12 Pioneer Electronic Corp 電力増幅装置
JP2005109665A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 負荷駆動装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3264784D1 (en) * 1981-10-20 1985-08-22 Craigwell Ind Ltd Improvements in or relating to hearing aids
JPS59146296A (ja) 1983-02-08 1984-08-22 Murata Mfg Co Ltd 圧電スピ−カの駆動方法
US5832097A (en) * 1995-09-19 1998-11-03 Gennum Corporation Multi-channel synchronous companding system
JP4426738B2 (ja) 2001-06-04 2010-03-03 株式会社ケンウッド 圧電スピーカシステム
KR20070050930A (ko) * 2004-08-10 2007-05-16 안토니 본지오비 고 잡음 환경에서의 음향 표현을 위한 오디오 신호 처리시스템 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234249A (ja) * 1992-02-26 1993-09-10 Pioneer Electron Corp オーディオ信号処理装置
JP2002198756A (ja) * 2000-12-27 2002-07-12 Pioneer Electronic Corp 電力増幅装置
JP2005109665A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 負荷駆動装置

Also Published As

Publication number Publication date
CN103533485A (zh) 2014-01-22
WO2007119362A1 (ja) 2007-10-25
US20100226513A1 (en) 2010-09-09
US8081779B2 (en) 2011-12-20
EP1998592A4 (en) 2011-11-02
JPWO2007119362A1 (ja) 2009-08-27
EP1998592A1 (en) 2008-12-03
CN101390441A (zh) 2009-03-18

Similar Documents

Publication Publication Date Title
JP5083208B2 (ja) オーディオ回路
US7764796B2 (en) Signal strength information dependent control of small electrodynamic transducers in audio systems
JP4787255B2 (ja) 高雑音環境における提示のためのオーディオ信号処理システム及び方法
JP5488389B2 (ja) 音響信号処理装置
JP4986182B2 (ja) 電子機器用音響処理システム、方法及び携帯電話端末
KR20070050930A (ko) 고 잡음 환경에서의 음향 표현을 위한 오디오 신호 처리시스템 및 방법
US20080152168A1 (en) Audio signal frequency range boost circuits
JP6336830B2 (ja) レベル調節回路、デジタルサウンドプロセッサ、オーディオアンプ集積回路、電子機器、オーディオ信号の自動レベル調節方法
EP3829192B1 (en) Limiter system and method for avoiding clipping distortion or increasing maximum sound level of active speaker
EP3379847A1 (en) Audio device, speaker device, and audio signal processing method
US20120016505A1 (en) Electronic audio device
EP2600636A1 (en) Distortion reduction for small loudspeakers by band limiting
JP2942034B2 (ja) 音声処理装置
JP4989582B2 (ja) 信号処理装置
JPWO2008041321A1 (ja) 信号処理装置及びそれを用いた放送装置
CN116964964A (zh) 音频信号处理系统、扬声器和电子设备
JP3055204B2 (ja) 周波数帯域分割装置
JP3506226B2 (ja) 1ビット信号再生装置
US20230170866A1 (en) Multi-band limiter system and method for avoiding clipping distortion of active speaker
CN116489571A (zh) 一种音响运行时的保护和失真控制方法及系统
Bohn Signal Processing Fundamentals
JP2004536537A (ja) 少なくとも2つのオーディオ信号に対する方法
JPH04363996A (ja) 音声処理装置
JPH01251908A (ja) 低周波電力増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees