JP5081267B2 - Circuit component built-in module and method for manufacturing circuit component built-in module - Google Patents

Circuit component built-in module and method for manufacturing circuit component built-in module Download PDF

Info

Publication number
JP5081267B2
JP5081267B2 JP2010069079A JP2010069079A JP5081267B2 JP 5081267 B2 JP5081267 B2 JP 5081267B2 JP 2010069079 A JP2010069079 A JP 2010069079A JP 2010069079 A JP2010069079 A JP 2010069079A JP 5081267 B2 JP5081267 B2 JP 5081267B2
Authority
JP
Japan
Prior art keywords
inner via
circuit component
insulating substrate
module
component built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010069079A
Other languages
Japanese (ja)
Other versions
JP2011204811A (en
Inventor
幸宏 石丸
林  祥剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010069079A priority Critical patent/JP5081267B2/en
Priority to TW100101634A priority patent/TWI435399B/en
Priority to CN201110078358.2A priority patent/CN102201349B/en
Publication of JP2011204811A publication Critical patent/JP2011204811A/en
Application granted granted Critical
Publication of JP5081267B2 publication Critical patent/JP5081267B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、回路部品内蔵モジュール及び回路部品内蔵モジュールの製造方法に関する。   The present invention relates to a circuit component built-in module and a method for manufacturing a circuit component built-in module.

近年のエレクトロニクス機器の小型化・薄型化、高機能化に伴って、プリント基板に実装される電子部品の高密度実装化、および、電子部品が実装された回路基板の高機能化への要求が益々強くなっている。このような状況の中、電子部品を基板中に埋め込んだ部品内蔵基板が開発されている(例えば、特許文献1参照)。   With recent downsizing, thinning and higher functionality of electronic equipment, there is a demand for higher density mounting of electronic components mounted on printed circuit boards and higher functionality of circuit boards mounted with electronic components. It is getting stronger and stronger. Under such circumstances, a component-embedded substrate in which an electronic component is embedded in the substrate has been developed (see, for example, Patent Document 1).

部品内蔵基板では、通常、プリント基板の表面に実装している能動部品(例えば、半導体素子)や受動部品(例えば、コンデンサ)を基板の中に埋め込んでいるので、基板の面積を削減することができる。また、表面実装の場合と比較して、電子部品を配置する自由度を高めることが可能となるため、電子部品間の配線の最適化によって高周波特性の改善なども見込むことができる。   In a component-embedded board, active parts (for example, semiconductor elements) and passive parts (for example, capacitors) mounted on the surface of a printed circuit board are usually embedded in the board, so that the area of the board can be reduced. it can. In addition, since it is possible to increase the degree of freedom in arranging electronic components as compared with the case of surface mounting, improvement of high frequency characteristics can be expected by optimizing the wiring between the electronic components.

今日、既にセラミック基板の分野では、電子部品を内蔵したLTCC(low temperature cofired ceramics)基板が実用化されているものの、これは重く割れやすいため大型の基板に適用することが難しく、しかも、高温処理が必要なのでLSIのような半導体素子を内蔵できないなど制約が大きい。   Today, in the field of ceramic substrates, LTCC (low temperature cofired ceramics) substrates with built-in electronic components have been put into practical use, but this is difficult to apply to large substrates because it is heavy and fragile, and high temperature processing Therefore, there are significant restrictions such as the inability to incorporate semiconductor elements such as LSI.

そこで、最近注目されているのは、樹脂を用いたプリント基板に部品を内蔵した部品内蔵基板であり、これは、LTCC基板とは異なり、基板の大きさに対する制約が少なく、LSIの内蔵も可能であるという利点も有している。   Therefore, recently, a component-embedded substrate in which components are embedded in a printed circuit board using resin is different from an LTCC substrate, and there are few restrictions on the size of the substrate, and an LSI can be incorporated. It has the advantage of being.

次に、図9を参照しながら、特許文献1に開示された部品内蔵基板(回路部品内蔵モジュール)について説明する。図9に示した回路部品内蔵モジュール400は、絶縁性基板401a、401bおよび401cを積層した基板401と、基板401の主面および内部に形成された配線パターン402a、402b、402cおよび402dと、基板401の内部に配置され配線パターンに接続された回路部品403a、403bとから構成されている。配線パターン402a、402b、402cおよび402dは、インナービア404によって電気的に接続されており、そして、絶縁性基板401a、401bおよび401cは、無機フィラーと熱硬化性樹脂とを含む混合物から構成されている。インナービア接続法による電気的接続は、所望の位置で層間接続ができるため、配線の短配線化に有効な構造である。   Next, a component built-in substrate (circuit component built-in module) disclosed in Patent Document 1 will be described with reference to FIG. The circuit component built-in module 400 shown in FIG. 9 includes a substrate 401 in which insulating substrates 401a, 401b, and 401c are stacked, wiring patterns 402a, 402b, 402c, and 402d formed on the main surface and inside of the substrate 401, The circuit components 403a and 403b are arranged inside 401 and connected to a wiring pattern. The wiring patterns 402a, 402b, 402c and 402d are electrically connected by an inner via 404, and the insulating substrates 401a, 401b and 401c are made of a mixture containing an inorganic filler and a thermosetting resin. Yes. The electrical connection by the inner via connection method is an effective structure for shortening the wiring because the interlayer connection can be made at a desired position.

インナービア接続法を用いる場合、スクリーン印刷法にてインナービアに導電性樹脂組成物を充填する工法が開示されている(例えば、特許文献2参照)。その際に、絶縁基板を構成する材料として多孔質基材を用いることで、加圧加熱工程にて前記多孔質材の空孔を押しつぶし、厚み方向(Z方向)の圧縮率を高め、導電性樹脂組成物の導電率を高める工法が開示されている。   In the case of using the inner via connection method, a method of filling the inner via with a conductive resin composition by a screen printing method is disclosed (for example, see Patent Document 2). At that time, by using a porous base material as the material constituting the insulating substrate, the pores of the porous material are crushed in the pressurizing and heating process, the compressibility in the thickness direction (Z direction) is increased, and the conductivity is increased. A method for increasing the electrical conductivity of the resin composition is disclosed.

また、インナービアに導電性樹脂組成物をスクリーン印刷法にて充填するため、絶縁基板にカバーフィルムを貼り付ける工程、穴加工を行う工程、導電性樹脂組成物を充填する工程、カバーフィルムを剥離する工程を用いることが開示されている。   Also, in order to fill the inner via with the conductive resin composition by screen printing, the process of attaching a cover film to the insulating substrate, the process of drilling, the process of filling the conductive resin composition, and peeling the cover film It is disclosed to use the process of.

特開平11−220262号公報Japanese Patent Laid-Open No. 11-220262 特開平6−268345号公報JP-A-6-268345

しかしながら、従来、インナービアホール接続法で用いられてきた基板は、多孔質材である樹脂系の材料で構成されていたため、熱伝導度が低いという問題があった。回路部品内蔵モジュールでは、回路部品の実装密度が高密度になればなるほど部品から発生する熱を放熱させる必要が高くなるが、従来の基板では十分に放熱をすることが出来ないため、回路部品内蔵モジュールの信頼性が低下する。   However, conventionally, the substrate used in the inner via hole connection method has been composed of a resin-based material that is a porous material, and thus has a problem of low thermal conductivity. In the module with built-in circuit components, the higher the mounting density of the circuit components, the more it is necessary to dissipate the heat generated from the components. However, conventional circuit boards cannot sufficiently dissipate heat, so circuit components are built in. Module reliability is reduced.

一方、熱伝導度を上げるためにセラミック粉等を、基板の材料に高密度に充填すると、Z方向の圧縮率が低くなるため、導電性樹脂組成物の導電率が低くなり、層間の電気的な接続の信頼性が低下するという問題があった。特に回路部品内蔵モジュールは、通常のプリント基板と比較して、部品を内蔵するために絶縁樹脂層が厚くなるため、Z方向の圧縮率が低くなってしまうことは、大きな課題である。   On the other hand, if ceramic powder or the like is packed into the substrate material at a high density in order to increase the thermal conductivity, the compressibility in the Z direction is lowered, so that the conductivity of the conductive resin composition is lowered and the electrical There was a problem that the reliability of secure connections was reduced. In particular, in the circuit component built-in module, since the insulating resin layer becomes thick in order to incorporate the component as compared with a normal printed circuit board, it is a big problem that the compression rate in the Z direction is low.

本発明は、上記従来の回路部品内蔵モジュールの課題を考慮し、放熱性及び電気的接続の信頼性がより向上した回路部品内蔵モジュールおよびその製造方法を提供することを目的とする。   An object of the present invention is to provide a circuit component built-in module with improved heat dissipation and electrical connection reliability, and a method for manufacturing the same, in consideration of the problems of the conventional circuit component built-in module.

上記目的を達成するために、第1の本発明は、
電気的な層間接続が導電性組成物を用いて行われる回路部品内蔵モジュールの製造方法であって、
絶縁基板の素材の厚み方向に貫通孔を設け、電気的な層間接続を行うためのインナービアを1又は複数個形成するインナービア形成工程と、
前記インナービアに導電性組成物を充填する充填工程と、
前記インナービアの中央部の直径が、開口部の直径と比較して短くなるように加熱を行う加熱工程と、
前記絶縁基板の素材の両面に、それぞれ部材を配置し、積層する積層工程と、
積層された前記絶縁基板の素材及び前記部材を加圧及び加熱する加圧加熱工程とを備えた、回路部品内蔵モジュールの製造方法である。
In order to achieve the above object, the first present invention provides:
A method for manufacturing a circuit component built-in module in which electrical interlayer connection is performed using a conductive composition,
An inner via forming step of forming one or a plurality of inner vias for providing a through hole in the thickness direction of the material of the insulating substrate and performing electrical interlayer connection;
A filling step of filling the inner via with a conductive composition;
A heating step of heating so that the diameter of the central portion of the inner via is shorter than the diameter of the opening;
A laminating step of arranging and laminating members on both surfaces of the material of the insulating substrate,
It is a manufacturing method of the circuit component built-in module provided with the pressurization heating process which pressurizes and heats the material of the laminated said insulating substrate, and said member.

又、第2の本発明は、
前記絶縁基板の素材にカバーフィルムを貼り付ける貼付工程と、
前記加熱工程の後に、前記カバーフィルムを前記絶縁基板の素材から剥離する剥離工程とを更に備え、
前記インナービア形成工程は、前記カバーフィルムとともに前記絶縁基板の素材に前記貫通孔を設ける工程であり、
前記充填工程は、スクリーン印刷法によって、前記導電性組成物を前記インナービアに充填する工程である、第1の本発明の回路部品内蔵モジュールの製造方法である。
The second aspect of the present invention is
An attaching step of attaching a cover film to the material of the insulating substrate;
After the heating step, further comprising a peeling step for peeling the cover film from the material of the insulating substrate,
The inner via forming step is a step of providing the through hole in the material of the insulating substrate together with the cover film,
The filling step is a method of manufacturing a circuit component built-in module according to the first aspect of the present invention, which is a step of filling the inner via with the conductive composition by a screen printing method.

又、第3の本発明は、
前記インナービア形成工程は、パンチング加工によって前記貫通孔を設ける工程である、第1又は2の本発明の回路部品内蔵モジュールの製造方法である。
The third aspect of the present invention
The inner via forming step is a method for manufacturing a circuit component built-in module according to the first or second aspect of the present invention, wherein the through hole is provided by punching.

又、第4の本発明は、
第1〜3のいずれかの本発明の回路部品内蔵モジュールの製造方法によって製造された回路部品内蔵モジュールであって、
前記インナービアは、前記中央部の直径が、前記開口部の直径と比較して10%〜50%短い形状である、回路部品内蔵モジュールである。
The fourth aspect of the present invention is
A circuit component built-in module manufactured by the method for manufacturing a circuit component built-in module according to any one of the first to third aspects of the present invention,
The inner via is a circuit component built-in module in which the diameter of the central portion is 10% to 50% shorter than the diameter of the opening.

又、第5の本発明は、
前記絶縁基板は、無機フィラーと樹脂成分を含む材料によって形成されており、
前記材料には、前記無機フィラーは、70〜95重量%含まれており、
前記樹脂成分には、熱硬化性樹脂とゴム成分が含まれており、
前記ゴム成分は、分子量5万以上であり、前記樹脂中に20重量%〜60重量%含まれている、第4の本発明の回路部品内蔵モジュールである。
The fifth aspect of the present invention is
The insulating substrate is formed of a material containing an inorganic filler and a resin component,
The inorganic filler is contained in the material by 70 to 95% by weight,
The resin component includes a thermosetting resin and a rubber component,
The rubber component is a circuit component built-in module according to the fourth aspect of the present invention, which has a molecular weight of 50,000 or more and is contained in the resin in an amount of 20 wt% to 60 wt%.

又、第6の本発明は、
前記インナービアの全部又は一部の中に回路部品が配置されている、第4の本発明の回路部品内蔵モジュールである。
The sixth aspect of the present invention
A circuit component built-in module according to a fourth aspect of the present invention, wherein circuit components are disposed in all or part of the inner via.

又、第7の本発明は、
前記インナービアの全部又は一部に回路部品を挿入する部品挿入工程と、
挿入された前記回路部品を挟持するように、前記インナービアの中央部の直径が、開口部の直径と比較して短くなるよう加熱を行う挟持工程を備え、
前記充填工程は、前記部品が挿入された前記インナービアにも前記導電性組成物を充填する工程である、第1の本発明の回路部品内蔵モジュールの製造方法である。
The seventh aspect of the present invention
A component insertion step of inserting circuit components into all or part of the inner via;
A sandwiching step of heating so that the diameter of the central portion of the inner via is shorter than the diameter of the opening so as to sandwich the inserted circuit component;
The filling step is a method of manufacturing a circuit component built-in module according to the first aspect of the present invention, which is a step of filling the conductive composition into the inner via into which the component is inserted.

本発明によれば、放熱性及び電気的接続の信頼性のより向上した回路部品内蔵モジュールおよびその製造方法を提供することができる。   According to the present invention, it is possible to provide a circuit component built-in module with improved heat dissipation and electrical connection reliability and a method for manufacturing the same.

本発明の実施の形態1における回路部品内蔵モジュールの断面構成図Cross-sectional configuration diagram of a circuit component built-in module according to Embodiment 1 of the present invention (a)〜(g)本発明の実施の形態1における回路部品内蔵モジュールの製造方法の各工程を説明するための断面構成図(A)-(g) Sectional block diagram for demonstrating each process of the manufacturing method of the circuit component built-in module in Embodiment 1 of this invention. 本発明の実施の形態1の変形例における回路部品内蔵モジュールの断面構成図Sectional block diagram of the circuit component built-in module in a modification of the first embodiment of the present invention 本発明の実施の形態1の変形例における回路部品内蔵モジュールの断面構成図Sectional block diagram of the circuit component built-in module in a modification of the first embodiment of the present invention 本発明の実施の形態2における回路部品内蔵モジュールの断面構成図Sectional block diagram of the circuit component built-in module according to Embodiment 2 of the present invention 本発明の実施の形態2における回路部品内蔵モジュールの部分拡大断面を示す電子顕微鏡写真Electron micrograph showing a partially enlarged cross section of the circuit component built-in module according to Embodiment 2 of the present invention. (a)〜(h)本発明の実施の形態2における回路部品内蔵モジュールの製造方法の各工程を説明するための断面構成図(A)-(h) Cross-sectional block diagram for demonstrating each process of the manufacturing method of the circuit component built-in module in Embodiment 2 of this invention. 実施例1のサンプルの構造を説明するための断面構成図Cross-sectional configuration diagram for explaining the structure of the sample of Example 1 従来の回路部品内蔵モジュールの構成を示す図The figure which shows the structure of the conventional circuit component built-in module

以下、図面を参照して、本発明の実施の形態の一例について説明する。   Hereinafter, an example of an embodiment of the present invention will be described with reference to the drawings.

(実施の形態1)
本発明にかかる実施の形態1における回路部品内蔵モジュールについて説明する。
(Embodiment 1)
A circuit component built-in module according to the first embodiment of the present invention will be described.

図1は本実施の形態1の回路部品内蔵モジュールの断面構成図である。図1に示すように、この実施の形態の回路部品内蔵モジュール100は、第1基板101と、第2基板108と、第1基板101と第2基板108に挟まれた部品内蔵層110が設けられている。第1基板101及び第2基板108の部品内蔵層110側の主面には、それぞれ基板電極102が形成されている。   FIG. 1 is a cross-sectional configuration diagram of a circuit component built-in module according to the first embodiment. As shown in FIG. 1, the circuit component built-in module 100 according to this embodiment includes a first substrate 101, a second substrate 108, and a component built-in layer 110 sandwiched between the first substrate 101 and the second substrate 108. It has been. Substrate electrodes 102 are respectively formed on the main surfaces of the first substrate 101 and the second substrate 108 on the component built-in layer 110 side.

そして、部品内蔵層110は、本発明の絶縁基板の一例である電気絶縁性基板104と、その内部に配置された半導体チップ105及びチップ部品106と、第1基板101及び第2基板108の基板電極102を電気的に接続するインナービア103によって構成されている。尚、半導体チップ105及びチップ部品106は、第1基板101の基板電極102に実装されており、半導体チップ105は、ワイヤーボンディングを用いて実装されている。また、半導体チップ105は封止樹脂109によって覆われている。   The component built-in layer 110 includes an electrically insulating substrate 104 which is an example of an insulating substrate of the present invention, a semiconductor chip 105 and a chip component 106 disposed therein, and a substrate of the first substrate 101 and the second substrate 108. The inner via 103 is used to electrically connect the electrode 102. The semiconductor chip 105 and the chip component 106 are mounted on the substrate electrode 102 of the first substrate 101, and the semiconductor chip 105 is mounted using wire bonding. The semiconductor chip 105 is covered with a sealing resin 109.

更に、インナービア103は、電気絶縁性基板104の厚み方向(図中Z方向)における中央部103aの幅が、開口部103bと比較して狭くなっている。   Further, in the inner via 103, the width of the central portion 103a in the thickness direction (Z direction in the drawing) of the electrically insulating substrate 104 is narrower than that of the opening 103b.

次に、本実施の形態1の回路部品内蔵モジュールの製造方法について説明する。   Next, a method for manufacturing the circuit component built-in module according to the first embodiment will be described.

図2(a)〜(g)は回路部品内蔵モジュール100の製造方法の一実施の形態を示す断面図である。尚、図2(a)〜(g)では、図1で示した半導体チップ105及びチップ部品106は、省略されている。   FIGS. 2A to 2G are cross-sectional views showing an embodiment of a method for manufacturing the circuit component built-in module 100. 2A to 2G, the semiconductor chip 105 and the chip component 106 shown in FIG. 1 are omitted.

まず、図2(a)に示すように、無機フィラーと、樹脂成分である熱硬化性樹脂、硬化剤及びゴム成分とを含む混合物を加工することによって板状の電気絶縁性基板素材202が形成される。電気絶縁性基板素材202は、無機フィラーと未硬化状態の熱硬化性樹脂等とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成することができる。この電気絶縁性基板素材202は、後述する図2(g)に示す加圧加熱工程の終了後、熱硬化性樹脂が熱硬化することによって、図1に示した電気絶縁性基板104を形成する。又、電気絶縁性基板素材202が、本発明の絶縁基板の素材の一例に相当する。   First, as shown in FIG. 2A, a plate-shaped electrically insulating substrate material 202 is formed by processing a mixture containing an inorganic filler and a resin component, a thermosetting resin, a curing agent, and a rubber component. Is done. The electrically insulating substrate material 202 can be formed by mixing an inorganic filler, an uncured thermosetting resin, and the like into a paste-like kneaded product, and molding the paste-like kneaded product to a certain thickness. The electrically insulating substrate material 202 forms the electrically insulating substrate 104 shown in FIG. 1 by thermosetting the thermosetting resin after the pressurizing and heating step shown in FIG. . The electrically insulating substrate material 202 corresponds to an example of the material of the insulating substrate of the present invention.

その板状の電気絶縁性基板素材202の両面に、カバーフィルム201が配置され、板状部材210が作成される。カバーフィルム201には、たとえば、ポリエチレンテレフタレートやポリフェニレンサルファイトのフィルムを用いることができる。このように電気絶縁性基板素材202にカバーフィルム201を貼り付ける工程が、本発明の貼付工程の一例に相当する。   Cover films 201 are arranged on both surfaces of the plate-like electrically insulating substrate material 202, and a plate-like member 210 is created. For the cover film 201, for example, a film of polyethylene terephthalate or polyphenylene sulfite can be used. Thus, the process of sticking the cover film 201 to the electrically insulating substrate material 202 corresponds to an example of the sticking process of the present invention.

その後、図2(b)に示すように、板状部材210の所望の位置に貫通孔を形成することによって、インナービア103が形成された板状部材211が作製される。インナービア103は、たとえば、レーザ加工、ドリルによる加工またはパンチャーによる金型加工で形成することができる。尚、この貫通孔を形成する工程が、本発明のインナービア形成工程の一例に相当する。   Thereafter, as shown in FIG. 2B, by forming a through hole at a desired position of the plate-like member 210, the plate-like member 211 in which the inner via 103 is formed is manufactured. The inner via 103 can be formed by, for example, laser processing, drill processing, or die processing using a puncher. The step of forming the through hole corresponds to an example of the inner via forming step of the present invention.

インナービア103を形成する加工としては、パンチャーによるパンチング加工が、電気絶縁性基板素材202中に歪を蓄積し、後の加熱工程よりインナービア径を小さくする効果があるため、より好ましい。パンチング加工によりインナービア103を形成した場合、図2(b)にあるように、加工後の形状はパンチング加工の金型ピンとほぼ同径のストレートの形状でビアが加工されるが、パンチング加工は、材料に圧縮応力をかけて加工する加工方法であるため、材料に歪みが蓄積された状態になっている。そのため、後述する加熱工程により歪みが緩和されることにより、インナービア103の形状を、Z方向中央部103a(図2(d)参照)の直径が開口部103bに比較して短い形状とすることが出来る。ただし、ゴム成分が多く含まれた電気絶縁性基板の場合、加工直後に歪が開放されることにより、ビア径が縮小する場合がある。   As the processing for forming the inner via 103, punching by puncher is more preferable because it has the effect of accumulating strain in the electrically insulating substrate material 202 and making the inner via diameter smaller than the subsequent heating step. When the inner via 103 is formed by punching, as shown in FIG. 2 (b), the via is processed in a straight shape having the same diameter as the punching die pin. Since the material is processed by applying compressive stress to the material, strain is accumulated in the material. Therefore, the distortion of the inner via 103 is reduced by the heating process described later, so that the diameter of the central portion 103a in the Z direction (see FIG. 2D) is shorter than that of the opening 103b. I can do it. However, in the case of an electrically insulating substrate containing a large amount of a rubber component, the via diameter may be reduced by releasing strain immediately after processing.

その後、図2(c)に示すように、インナービア103に導電性樹脂組成物111´が充填され、板状部材212が作製される。導電性樹脂組成物111´の充填は、インナービア103を有する電気絶縁性基板素材202が、印刷機(図示せず)のテーブル上に設置され、導電性樹脂組成物111´が直接カバーフィルム201の上から印刷される。このとき、上面のカバーフィルム201は印刷マスクの役割と、電気絶縁性基板素材202の表面の汚染防止の役割を果たしている。尚、この導電性樹脂組成物111´をインナービア103に充填する工程が、本発明の充填工程の一例に相当する。又、導電性樹脂組成物111´は、後述する図2(g)に示す加圧加熱工程の終了後、含有する熱硬化性樹脂が熱硬化することによって、図1に示す導電性樹脂組成物111を形成する。   Thereafter, as shown in FIG. 2C, the inner via 103 is filled with the conductive resin composition 111 ′, and the plate-like member 212 is manufactured. For filling the conductive resin composition 111 ′, the electrically insulating substrate material 202 having the inner via 103 is placed on a table of a printing machine (not shown), and the conductive resin composition 111 ′ is directly covered with the cover film 201. Printed from above. At this time, the cover film 201 on the upper surface plays the role of a printing mask and the prevention of contamination of the surface of the electrically insulating substrate material 202. The step of filling the inner via 103 with the conductive resin composition 111 'corresponds to an example of the filling step of the present invention. In addition, the conductive resin composition 111 ′ is a conductive resin composition shown in FIG. 1 by thermosetting the contained thermosetting resin after the pressurization and heating step shown in FIG. 111 is formed.

このとき、導電性樹脂組成物111´の表面形状は、印刷面側(図2(c)中、面220参照)は導電性樹脂組成物の粘性により凹状に凹んだ形状となり、反対面側(図2(c)中、面221参照)は印刷機のテーブル面まで押し込まれるために平坦な形状となる。   At this time, the surface shape of the conductive resin composition 111 ′ is such that the printed surface side (refer to the surface 220 in FIG. 2 (c)) is a concave shape due to the viscosity of the conductive resin composition, and the opposite surface side ( In FIG. 2C, the surface 221) is pushed down to the table surface of the printing press, and thus has a flat shape.

その後、図2(d)に示すように、板状部材212に加熱処理を行うことで、インナービア103のZ方向の中央部103aの穴の直径が、開口部103bに比べて収縮され、導電性樹脂組成物111´が表面213a、213bから突出された板状部材213が作製される。ここで、この加熱処理工程での加熱温度、時間が長すぎるとBステージ状態の電気絶縁性基板素材202の硬化が進み、後の図2(g)に示す加圧加熱工程での接着強度が下がるため、硬化が進みすぎない程度に抑制する方が好ましい。加熱処理工程で、電気絶縁性基板素材202中の歪を開放することでインナービア103の中央部103aの穴の直径を小さくすることから、この熱処理工程は、高温度、且つ短時間に行うことが好ましい。   Thereafter, as shown in FIG. 2D, the plate member 212 is subjected to heat treatment, so that the diameter of the hole in the central portion 103a in the Z direction of the inner via 103 is contracted compared to the opening 103b. The plate-like member 213 in which the functional resin composition 111 ′ protrudes from the surfaces 213 a and 213 b is produced. Here, if the heating temperature and time in this heat treatment step are too long, the B-stage-state electrically insulating substrate material 202 is cured, and the adhesive strength in the subsequent pressure heating step shown in FIG. Since it falls, it is preferable to suppress to such an extent that hardening does not advance too much. Since the diameter of the hole in the central portion 103a of the inner via 103 is reduced by releasing strain in the electrically insulating substrate material 202 in the heat treatment step, this heat treatment step should be performed at a high temperature and in a short time. Is preferred.

このように、インナービア103に導電性樹脂組成物111´を充填した後に、加熱を加えることで、インナービア103の中央部103aの直径が小さくなり、充填された導電性樹脂組成物111´が押し出されてインナービア103の開口部103bより飛び出す形状となる。この加熱を加える工程が、本発明の加熱工程の一例に相当する。   Thus, by heating the inner via 103 after filling the conductive resin composition 111 ′, the diameter of the central portion 103 a of the inner via 103 is reduced, and the filled conductive resin composition 111 ′ The shape is pushed out and protrudes from the opening 103 b of the inner via 103. The process of applying this heating corresponds to an example of the heating process of the present invention.

その後、図2(e)に示すように、電気絶縁性基板素材202からカバーフィルム201の剥離が行われ、電気絶縁性基板素材202から導電性樹脂組成物111´が突出した板状部材214が作製される。尚、導電性樹脂組成物111´の突出した部分が、飛び出し部分205として示されている。このカバーフィルム201を剥離する工程が、本発明の剥離工程の一例に相当する。   After that, as shown in FIG. 2E, the cover film 201 is peeled from the electrically insulating substrate material 202, and the plate-like member 214 from which the conductive resin composition 111 ′ protrudes from the electrically insulating substrate material 202 is formed. Produced. The protruding portion of the conductive resin composition 111 ′ is shown as a protruding portion 205. The process of peeling the cover film 201 corresponds to an example of the peeling process of the present invention.

ここで、従来では、カバーフィルム201の剥離を行う際に、インナービア103中の導電性樹脂組成物111´がカバーフィルム201にひっかかり抜け落ちてしまう場合があったが、本実施の形態では、インナービア103の形状が、その中央部103aが開口部103bよりも狭くなっている形状であるため、導電性樹脂組成物111´とインナービア103の間の摩擦が大きくなっているので、導電性樹脂組成物111´の抜け落ちを抑制することができる。   Here, conventionally, when the cover film 201 is peeled off, the conductive resin composition 111 ′ in the inner via 103 may be caught by the cover film 201 and fall off. Since the shape of the via 103 is such that the central portion 103a is narrower than the opening 103b, the friction between the conductive resin composition 111 ′ and the inner via 103 is increased. Omission of the composition 111 ′ can be suppressed.

この図2(e)に示す、導電性樹脂組成物111´の飛び出し部分205がインナービア103における電気的接続の信頼性に大きな影響を及ぼす。図2(g)に示すように、最終的に基板電極102が埋め込まれた形状となるため、導電性樹脂組成物111´の飛び出し部分205と基板電極102の厚み分、導電性樹脂組成物111´が圧縮されることとなる。基本的に、圧縮量が大きいほど導電性樹脂組成物111´中の導電フィラーと基板電極102の接触面積、及び導電フィラー同士の接触面積が大きくなるため、電気抵抗値が低くなり、高い導電率が得られ、インナービアの品質が高くなる。   The protruding portion 205 of the conductive resin composition 111 ′ shown in FIG. 2 (e) greatly affects the reliability of electrical connection in the inner via 103. As shown in FIG. 2G, since the substrate electrode 102 is finally embedded, the conductive resin composition 111 has a thickness corresponding to the protruding portion 205 and the substrate electrode 102 of the conductive resin composition 111 ′. 'Will be compressed. Basically, the larger the amount of compression, the larger the contact area between the conductive filler in the conductive resin composition 111 ′ and the substrate electrode 102 and the contact area between the conductive fillers. And the quality of the inner via becomes high.

しかしながら、基板電極102を厚くすると基板のパターンをファインにできないため、制限がある。また基板電極102が厚い場合、基板電極102を電気絶縁性基板素材202中に埋め込む際に、電気絶縁性基板素材202の樹脂の流動が十分でないと基板電極102と電気絶縁性基板素材202に空隙が発生し、絶縁劣化などの原因となる。   However, if the substrate electrode 102 is thickened, there is a limitation because the substrate pattern cannot be made fine. Further, when the substrate electrode 102 is thick, there is a gap between the substrate electrode 102 and the electrically insulating substrate material 202 if the resin flow of the electrically insulating substrate material 202 is insufficient when the substrate electrode 102 is embedded in the electrically insulating substrate material 202. Occurs, which causes insulation deterioration.

またカバーフィルム201を厚くすることで導電性樹脂組成物111´の飛び出し部分205を大きくすることができるが、カバーフィルム201を剥離する際に、カバーフィルム201と導電性樹脂組成物111´との摩擦が増大し、前述した導電性樹脂組成物111´の抜け落ちが発生しやすくなる。   In addition, the protruding portion 205 of the conductive resin composition 111 ′ can be enlarged by increasing the thickness of the cover film 201, but when the cover film 201 is peeled off, the cover film 201 and the conductive resin composition 111 ′ Friction increases and the above-described conductive resin composition 111 ′ is likely to fall off.

そのため、本実施の形態では、インナービア103の中央部103aの直径を狭めることにより、導電性樹脂組成物111´の飛び出し部分205を大きくすることが出来、上記課題を解決し、突出した分、圧縮率を高めることが可能となり、高い導電率を得られる効果を発揮する。   Therefore, in the present embodiment, by narrowing the diameter of the central portion 103a of the inner via 103, the protruding portion 205 of the conductive resin composition 111 ′ can be enlarged, the above problem is solved, and the protruding portion, It becomes possible to increase the compression rate, and exhibits the effect of obtaining high conductivity.

その後、図2(f)、(g)に示すように、第1基板101、第2基板108及び板状部材214を位置合わせして重ねたものを加圧することによって回路部品が埋設された板状体を形成した後、この板状体を加熱することによって、電気絶縁性基板素材202中の熱硬化性樹脂が硬化し、電気絶縁性基板104が形成され、導電性樹脂組成物111´中の熱硬化性樹脂も硬化し、回路部品が内蔵された回路部品内蔵モジュールが作製される。尚、上記図2では、半導体チップ105及びチップ部品106は省略されているが、図2(f)の第2基板108の基板電極102に半導体チップ105及びチップ部品を実装した状態で、第1基板101、板状部材213、及び第2基板108の加圧が行われればよい。尚、加圧時には、半導体チップ105は、保護するために封止樹脂109(図1参照)を用いて覆われている方が好ましい。上記図2(f)のように、第1基板101、第2基板108及び板状部材214を位置合わせして重ねる工程が、本発明の積層工程の一例に相当する。又、重ねたものを加圧し、加熱する工程が、本発明の加圧加熱工程の一例に相当する。又、第1基板101及び第2基板108が、本発明の部材の一例に相当する。   Thereafter, as shown in FIGS. 2 (f) and 2 (g), the circuit board is embedded by pressurizing and stacking the first substrate 101, the second substrate 108 and the plate-like member 214. After the plate-like body is formed, by heating the plate-like body, the thermosetting resin in the electrically insulating substrate material 202 is cured, and the electrically insulating substrate 104 is formed. In the conductive resin composition 111 ′ The thermosetting resin is also cured, and a circuit component built-in module with a built-in circuit component is produced. In FIG. 2, the semiconductor chip 105 and the chip component 106 are omitted. However, the first semiconductor chip 105 and the chip component are mounted on the substrate electrode 102 of the second substrate 108 in FIG. The substrate 101, the plate-like member 213, and the second substrate 108 may be pressurized. During pressurization, the semiconductor chip 105 is preferably covered with a sealing resin 109 (see FIG. 1) for protection. As shown in FIG. 2F, the step of aligning and stacking the first substrate 101, the second substrate 108, and the plate member 214 corresponds to an example of the stacking step of the present invention. Moreover, the process of pressurizing and heating the stacked ones corresponds to an example of the pressurizing and heating process of the present invention. Moreover, the 1st board | substrate 101 and the 2nd board | substrate 108 correspond to an example of the member of this invention.

又、加熱は、電気絶縁性基板素材202および導電性樹脂組成物111´中の熱硬化性樹脂が硬化する温度以上の温度(たとえば150℃〜260℃)で行われる。この加熱によって、基板電極102、回路部品(半導体チップ105,チップ部品106)と、電気絶縁性基板104とが機械的に強固に接着する。また、インナービア103中の導電性樹脂組成物111によって、第1基板101の基板電極102と第2基板108の基板電極102が電気的に接続される。なお、加熱によって電気絶縁性基板素材202および導電性樹脂組成物111´中の熱硬化性樹脂を硬化させる際に、加熱しながら10kg/cm2〜200kg/cm2の圧力で加圧することによって、回路部品モジュールの機械的強度を向上させることができる(以下の実施形態において同様である)。 The heating is performed at a temperature (for example, 150 ° C. to 260 ° C.) equal to or higher than the temperature at which the thermosetting resin in the electrically insulating substrate material 202 and the conductive resin composition 111 ′ is cured. By this heating, the substrate electrode 102, the circuit components (semiconductor chip 105, chip component 106), and the electrically insulating substrate 104 are mechanically firmly bonded. Further, the substrate electrode 102 of the first substrate 101 and the substrate electrode 102 of the second substrate 108 are electrically connected by the conductive resin composition 111 in the inner via 103. Incidentally, when curing an electrically insulating substrate material 202 and a thermosetting resin of the conductive resin composition 111 'by heating, by pressing at a pressure of 10kg / cm 2 ~200kg / cm 2 while heating, The mechanical strength of the circuit component module can be improved (the same applies to the following embodiments).

本実施の形態1に示した回路部品内蔵モジュール100では、電気絶縁性基板104に含まれる無機フィラーによって高い熱伝導率が得られるため、回路部品(半導体チップ105)で発生した熱が速やかに伝導される。したがって、信頼性の高い回路部品内蔵モジュールが得られる。   In the circuit component built-in module 100 shown in the first embodiment, the heat generated by the circuit component (semiconductor chip 105) is quickly conducted because the inorganic filler contained in the electrically insulating substrate 104 provides high thermal conductivity. Is done. Therefore, a highly reliable circuit component built-in module can be obtained.

また、回路部品内蔵モジュール100では、電気絶縁性基板104に層間接続を行うインナービア103として、その形状が、電気絶縁性基板104の厚み方向中央部103aの直径が開口部103bの直径に比較して短くなるように加工されたインナービアを有する。   Further, in the circuit component built-in module 100, the shape of the inner via 103 that performs interlayer connection to the electrically insulating substrate 104 is such that the diameter of the central portion 103a in the thickness direction of the electrically insulating substrate 104 is larger than the diameter of the opening 103b. The inner via is processed to be shorter.

このように、インナービア103の中央部103aが小さくなることで、導電性樹脂組成物111´の飛び出し部分205が形成されるため、加圧加熱工程において導電性樹脂組成物111´のZ方向(厚み方向)の圧縮率が大きくなり、高い導電性が得られる。   Thus, since the protruding portion 205 of the conductive resin composition 111 ′ is formed by reducing the central portion 103 a of the inner via 103, the Z direction of the conductive resin composition 111 ′ ( The compressibility in the thickness direction) is increased, and high conductivity is obtained.

また、インナービア103の中央部103aが小さくなることで、インナービア103の壁面と導電性樹脂組成物111´との摩擦が大きくなり、熱衝撃試験等の長期信頼性試験下において、インナービア103の壁面と導電性樹脂組成物111´との密着強度が維持されることでクラックの発生が抑制でき、インナービアの信頼性が改善される。   In addition, since the central portion 103a of the inner via 103 becomes smaller, the friction between the wall surface of the inner via 103 and the conductive resin composition 111 ′ increases, and the inner via 103 is subjected to a long-term reliability test such as a thermal shock test. By maintaining the adhesion strength between the wall surface and the conductive resin composition 111 ′, the occurrence of cracks can be suppressed, and the reliability of the inner via is improved.

更に、電気絶縁性基板104を形成する材料中にゴム成分を添加することで、パンチング加工により蓄積される歪を大きくすることができ、インナービア103の中央部103aの直径をより小さくすることができ、インナービア開口部より導電性樹脂組成物の飛び出す量を大きくできる効果を有する。そのため、図2(g)に示す加圧加熱工程の際の導電性樹脂組成物の圧縮率を高くすることが出来るため、導電率を向上させることが出来る。   Furthermore, by adding a rubber component to the material forming the electrically insulating substrate 104, the strain accumulated by punching can be increased, and the diameter of the central portion 103a of the inner via 103 can be further reduced. It is possible to increase the amount of the conductive resin composition protruding from the opening of the inner via. Therefore, since the compressibility of the conductive resin composition in the pressurizing and heating step shown in FIG. 2 (g) can be increased, the conductivity can be improved.

また、この実施の形態1に示した回路部品内蔵モジュール100では、上下の基板電極102が、電気絶縁性基板104の貫通孔に充填されたインナービア103によって接続され、放熱性も優れている。したがって、回路部品内蔵モジュール100では、高密度に回路部品を実装することができる。   Further, in the circuit component built-in module 100 shown in the first embodiment, the upper and lower substrate electrodes 102 are connected by the inner vias 103 filled in the through holes of the electrically insulating substrate 104, and the heat dissipation is excellent. Therefore, in the circuit component built-in module 100, circuit components can be mounted with high density.

次に、上述した本実施の形態1の回路部品内蔵モジュール100の構成及び製造方法の詳細について説明する。   Next, the configuration of the circuit component built-in module 100 of the first embodiment and the details of the manufacturing method will be described.

上述したように、電気絶縁性基板104は、無機フィラーと樹脂成分とを含む混合物から形成されており、樹脂成分としては、熱硬化性樹脂、硬化剤、及びゴム成分が含まれている。そして、この混合物には、無機フィラーが70重量%〜95重量%が含まれている方が好ましい。更に、樹脂成分中(樹脂成分を100とする)には、分子量5万以上のゴム成分が、20重量%〜60重量%含まれている方がより好ましい。   As described above, the electrically insulating substrate 104 is formed from a mixture including an inorganic filler and a resin component, and the resin component includes a thermosetting resin, a curing agent, and a rubber component. And it is preferable that this mixture contains 70 wt% to 95 wt% of the inorganic filler. Furthermore, it is more preferable that a rubber component having a molecular weight of 50,000 or more is contained in the resin component (resin component is 100) in an amount of 20 wt% to 60 wt%.

又、本発明で用いられる熱硬化性樹脂としては、特に制限するものではないが、好ましくはエポキシ樹脂が良く、常温で液状の樹脂と常温で固体状の樹脂とを混合して使用することが好ましい。液状樹脂としては、エピコート828、エピコート815(ジャパンエポキシレジン(株)製)、エピクロン850、エピクロン840(大日本インキ化学(株)製)、WE−2025(日本ペルノックス社製)等が挙げられる。又、固体状の樹脂としては、1001、1002、1003(ジャパンエポキシレジン(株)製)等が挙げられる。   In addition, the thermosetting resin used in the present invention is not particularly limited, but an epoxy resin is preferable, and it is possible to use a mixture of a resin that is liquid at room temperature and a resin that is solid at room temperature. preferable. Examples of the liquid resin include Epicoat 828, Epicoat 815 (manufactured by Japan Epoxy Resin Co., Ltd.), Epicron 850, Epicron 840 (manufactured by Dainippon Ink & Chemicals), WE-2025 (manufactured by Nippon Pernox). Examples of the solid resin include 1001, 1002, and 1003 (manufactured by Japan Epoxy Resin Co., Ltd.).

常温で液状の樹脂と常温で固体状の樹脂では、電気絶縁性基板のBステージ状態において、弾性率が大きく異なる。例えば、液状の樹脂のみを用いて絶縁基板を形成した場合、Bステージ状態で弾性率が大きくなりすぎるため、インナービアを形成するためのパンチング加工時に穴径を保持することができない場合が生じる。また固体状の樹脂のみを用いて絶縁基板を形成した場合、Bステージ状態で弾性率が小さいため、パンチング加工時の歪が大きくならず、パンチング加工後の加熱工程(図2(d)参照)による穴径の縮小効果が小さくなる。   Resin that is liquid at normal temperature and resin that is solid at normal temperature have greatly different elastic moduli in the B-stage state of the electrically insulating substrate. For example, when an insulating substrate is formed using only a liquid resin, the elastic modulus becomes too large in the B-stage state, so that the hole diameter may not be maintained during punching for forming the inner via. In addition, when an insulating substrate is formed using only a solid resin, the elastic modulus is small in the B-stage state, so that distortion during punching does not increase, and the heating process after punching (see FIG. 2D) This reduces the effect of reducing the hole diameter.

また、硬化剤としては、材料の保存安定性から潜在性硬化剤を用いる方が好ましい。潜在性硬化剤としては、ジシアンシアミドが代表的な潜在性硬化剤として挙げられ、2200〜2227(スリーボンド社製)等が挙げられる。   Moreover, as a hardening | curing agent, it is more preferable to use a latent hardening | curing agent from the storage stability of material. Examples of the latent curing agent include dicyanciamide as a typical latent curing agent, and include 2200 to 2227 (manufactured by Three Bond Co., Ltd.).

また、樹脂成分として、分子量5万以上のゴム成分が添加されているのは、液状エポキシ樹脂だけでは加熱時に効果的に穴の直径が縮小されるだけの弾性率が確保できない場合があるためである。樹脂成分におけるゴム成分の量が20重量%未満では、弾性率を高める効果を発揮できない場合があり、60重量%を超えると弾性率が高くなりすぎ、パンチング加工時に穴径が保持できない場合が生じる。そのため、樹脂成分におけるゴム成分の量は、20重量%以上、60重量%以下である方が好ましい。また、このゴム成分はエポキシ基を1〜10モル%含有するアクリルゴムが好ましい。ゴム成分の末端エポキシ基が硬化に関与し、ゴム成分添加による硬化時の急激なTg(ガラス転移点)の低下を防止させ、さらにエポキシとの相溶性を向上させる。このようなゴム成分としては、HTR−860P−3(帝国化学産業(株)製)等が挙げられる。   Moreover, the reason why a rubber component having a molecular weight of 50,000 or more is added as a resin component is that a liquid epoxy resin alone may not ensure an elastic modulus that effectively reduces the diameter of the hole during heating. is there. If the amount of the rubber component in the resin component is less than 20% by weight, the effect of increasing the elastic modulus may not be exhibited. If the amount exceeds 60% by weight, the elastic modulus becomes too high and the hole diameter may not be maintained during punching. . Therefore, the amount of the rubber component in the resin component is preferably 20% by weight or more and 60% by weight or less. The rubber component is preferably an acrylic rubber containing 1 to 10 mol% of an epoxy group. The terminal epoxy group of the rubber component is involved in the curing, preventing a rapid decrease in Tg (glass transition point) upon curing due to the addition of the rubber component, and further improving the compatibility with the epoxy. Examples of such a rubber component include HTR-860P-3 (manufactured by Teikoku Chemical Industry Co., Ltd.).

電気絶縁性基板104の放熱性を高める無機フィラーとしては、Al23、MgO、BN、AlNおよびSiO2から選ばれる少なくとも一種類の無機フィラーを含むことが好ましい。これらの無機フィラーを用いることによって、放熱性に優れた電気絶縁性基板が得られる。また、無機フィラーとしてMgOを用いた場合は、電気絶縁性基板の線膨張係数を大きくすることができる。また、無機フィラーとしてSiO2(特に非晶質SiO2)を用いた場合は、電気絶縁性基板の誘電率を小さくすることができる。また、無機フィラーとしてBNを用いた場合は、線膨張係数を低くすることができる。 The inorganic filler that enhances the heat dissipation of the electrically insulating substrate 104 preferably includes at least one inorganic filler selected from Al 2 O 3 , MgO, BN, AlN, and SiO 2 . By using these inorganic fillers, an electrically insulating substrate excellent in heat dissipation can be obtained. Moreover, when MgO is used as the inorganic filler, the linear expansion coefficient of the electrically insulating substrate can be increased. In addition, when SiO 2 (particularly amorphous SiO 2 ) is used as the inorganic filler, the dielectric constant of the electrically insulating substrate can be reduced. Moreover, when BN is used as the inorganic filler, the linear expansion coefficient can be lowered.

無機フィラーは、電気絶縁性基板104を形成する混合物に対して70重量%から95重量%含まれていることが好ましい。無機フィラーの形状は球形であることが好ましく、平均粒子径は、0.1μm以上、100μm以下であることが好ましい。   The inorganic filler is preferably contained in an amount of 70% to 95% by weight with respect to the mixture forming the electrically insulating substrate 104. The shape of the inorganic filler is preferably spherical, and the average particle size is preferably 0.1 μm or more and 100 μm or less.

電気絶縁性基板を形成する混合物中の無機フィラーの量が70重量%以下の場合、加圧加熱時に樹脂混合物の流動性が大きく、Bステージ状態での膜厚が不均一になりやすい場合がある。一方、95重量%を超えるとカバーフィルム等の貼付けが困難となる場合がある。更に、Bステージ状態での柔軟性が小さくなり、取り扱い時に割れ等の発生が起こりやすくなる場合がある。   When the amount of the inorganic filler in the mixture forming the electrically insulating substrate is 70% by weight or less, the fluidity of the resin mixture is large during pressurization and heating, and the film thickness in the B-stage state is likely to be uneven. . On the other hand, when it exceeds 95% by weight, it may be difficult to attach a cover film or the like. Furthermore, the flexibility in the B stage state is reduced, and cracks and the like are likely to occur during handling.

又、無機フィラーの平均粒子径が、0.1μmの場合には、混合物中に70重量%含まれるように無機フィラーを添加することが難しい。無機フィラーの平均粒子径が100μm以上の場合には、パンチング穴加工の加工性が阻害される場合がある。また、無機フィラーの粒子径分布としては、小径フィラーと大径フィラーを混在させた二山分布が好ましい。二山分布とすることで、フィラーを高充填することと、Bステージ状態での樹脂混合物の流動性の両立が可能となる。なお、分布は二山とは限らず、それ以上でも良い。このような無機充填剤としては、AS−20、AS−50(昭和電工(株)製)等が挙げられる。また、無機フィラーの表面改質、分散性向上のため、シランカップリング剤を添加することが好ましい。シランカップリング剤としては、A−187、A−189、A−1100、A−1160(日本ユニカー(株)製)等が挙げられる。   Moreover, when the average particle diameter of an inorganic filler is 0.1 micrometer, it is difficult to add an inorganic filler so that 70 weight% may be contained in a mixture. When the average particle diameter of the inorganic filler is 100 μm or more, the workability of punching hole processing may be hindered. In addition, as the particle size distribution of the inorganic filler, a two-peak distribution in which a small-diameter filler and a large-diameter filler are mixed is preferable. By setting the double distribution, it is possible to achieve both high filling of the filler and fluidity of the resin mixture in the B-stage state. The distribution is not limited to two mountains, but may be more than that. Examples of such inorganic fillers include AS-20 and AS-50 (manufactured by Showa Denko KK). Moreover, it is preferable to add a silane coupling agent in order to modify the surface of the inorganic filler and improve dispersibility. Examples of the silane coupling agent include A-187, A-189, A-1100, A-1160 (manufactured by Nippon Unicar Co., Ltd.) and the like.

なお、絶縁基板を形成する混合物には、さらに分散剤、着色剤、離型剤が含まれていてもよい。   Note that the mixture forming the insulating substrate may further contain a dispersant, a colorant, and a release agent.

基板電極102は、電気導電性を有する物質からなり、たとえば、銅箔や導電性樹脂組成物から形成されている。基板電極として銅箔を用いる場合、たとえば、電解メッキにより作製された厚さ18μm〜35μm程度の銅箔が使用できる。銅箔は、電気絶縁性基板104との接着性を向上させるため、電気絶縁性基板104と接触する面が粗化されていることが望ましい。また、銅箔には、接着性および耐酸化性向上のため、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛またはニッケルをメッキしたものを使用してもよい。また、基板電極102には、エッチング法または打ち抜き法で形成された金属板のリードフレームを用いてもよい。   The substrate electrode 102 is made of a material having electrical conductivity, and is made of, for example, a copper foil or a conductive resin composition. When using a copper foil as the substrate electrode, for example, a copper foil having a thickness of about 18 μm to 35 μm manufactured by electrolytic plating can be used. The copper foil desirably has a roughened surface in contact with the electrically insulating substrate 104 in order to improve adhesion to the electrically insulating substrate 104. Further, for the copper foil, a copper foil surface that has been subjected to coupling treatment or a copper foil surface that is plated with tin, zinc, or nickel may be used in order to improve adhesion and oxidation resistance. The substrate electrode 102 may be a metal plate lead frame formed by etching or punching.

本実施の形態では、回路部品として、能動部品である半導体チップ105及び受動部品であるチップ部品106が電気絶縁性基板104内に内蔵されているが、能動部品又は受動部品のどちらか一方のみが内蔵されていても良い。   In the present embodiment, a semiconductor chip 105 that is an active component and a chip component 106 that is a passive component are built in the electrically insulating substrate 104 as circuit components, but only one of the active component and the passive component is included. It may be built in.

尚、能動部品としては、たとえば、トランジスタ、IC、LSIなどの半導体素子が用いられる。半導体素子は、半導体ベアーチップであってもよい。又、受動部品としては、チップ状の抵抗、チップ状のコンデンサまたはチップ状インダクタなどが用いられる。   As the active component, for example, a semiconductor element such as a transistor, IC, or LSI is used. The semiconductor element may be a semiconductor bare chip. As the passive component, a chip resistor, a chip capacitor, a chip inductor, or the like is used.

本実施の形態1では、半導体チップ105は、基板電極102にワイヤーボンディングによって実装されているが、これに限らず、例えばフリップチップボンディングによって実装されていても良い。   In the first embodiment, the semiconductor chip 105 is mounted on the substrate electrode 102 by wire bonding. However, the semiconductor chip 105 is not limited thereto, and may be mounted by, for example, flip chip bonding.

又、インナービア103中に充填する導電性物質として導電性樹脂組成物111を用いたが、熱硬化性の導電性物質であればよい(以下の実施の形態においても同様である。)。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅またはニッケルなどを用いることができる。金、銀、銅またはニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。   Further, although the conductive resin composition 111 is used as the conductive material filled in the inner via 103, any thermosetting conductive material may be used (the same applies to the following embodiments). As the thermosetting conductive substance, for example, a conductive resin composition in which metal particles and a thermosetting resin are mixed can be used. As the metal particles, gold, silver, copper, nickel or the like can be used. Gold, silver, copper, or nickel is preferable because of its high conductivity, and copper is particularly preferable because of its high conductivity and low migration. As the thermosetting resin, for example, an epoxy resin, a phenol resin, or a cyanate resin can be used. Epoxy resins are particularly preferred because of their high heat resistance.

又、本実施の形態では、インナービア103の中央部103aの直径が、開口部103bの直径よりも狭くなっており、インナービアの形状がストレートの場合と比較すると、導電性樹脂組成物111´がより突出するため、導電率は向上するが、Z方向中央部103aの直径が開口部103bの直径に比較して10%〜50%短い形状である方が、インナービア103の信頼性をより向上させることが出来る。例えば、10%以下であると、Z方向の圧縮率の向上が小さく、導電率の向上が見られない場合がある。また50%以上小さくすると、導電性樹脂組成物111´の充填が困難になる場合がある。   In the present embodiment, the diameter of the central portion 103a of the inner via 103 is narrower than the diameter of the opening 103b, and the conductive resin composition 111 'is compared with the case where the shape of the inner via is straight. However, the reliability of the inner via 103 is more improved when the diameter of the central portion 103a in the Z direction is 10% to 50% shorter than the diameter of the opening 103b. Can be improved. For example, if it is 10% or less, the improvement in the compressibility in the Z direction is small, and the improvement in conductivity may not be observed. On the other hand, if it is reduced by 50% or more, it may be difficult to fill the conductive resin composition 111 ′.

尚、上記実施の形態では、パンチング加工によってインナービア103を形成していたが、他の加工法(例えば、レーザ加工、ドリル加工等)によって形成してもよい。ただし、電気絶縁性基板素材に対してより大きな圧縮応力をかけて、歪みをより大きく発生させるためには、パンチング加工によって形成する方がより好ましい。   In the above embodiment, the inner via 103 is formed by punching, but may be formed by other processing methods (for example, laser processing, drill processing, etc.). However, in order to generate a larger strain by applying a larger compressive stress to the electrically insulating substrate material, it is more preferable to form it by punching.

又、上記実施の形態では、スクリーン印刷法を用いてインナービアに導電性樹脂組成物を充填しているが、この方法に限られるものではなく、例えば、導電性樹脂を吐出することによって、1つずつインナービアに充填してもよい。   In the above embodiment, the inner via is filled with the conductive resin composition using the screen printing method. However, the present invention is not limited to this method. For example, by discharging the conductive resin, 1 You may fill the inner vias one by one.

又、本実施の形態1において図1に示した回路部品内蔵モジュール100では、基板電極102が、本発明の部材の一例である第1基板101及び第2基板108上に形成されている場合を示したが、第1基板101及び第2基板108がなくても良い。図3は、このような第1基板101及び第2基板108が設けられていない回路部品内蔵モジュール250を示す図である。図3に示す回路部品内蔵モジュール250を製造する場合、図2(f)に示す第1基板101及び第2基板108の代わりに、基板電極102が設けられた離型部材が配置される。そして、図2(g)に示す加圧加熱工程を行った後、離型部材を電気絶縁性基板104から剥離することによって、回路部品内蔵モジュール250が作製される。この場合、離型部材が、本発明の部材の一例に相当する。   In the circuit component built-in module 100 shown in FIG. 1 in the first embodiment, the substrate electrode 102 is formed on the first substrate 101 and the second substrate 108 which are examples of the members of the present invention. Although shown, the first substrate 101 and the second substrate 108 may be omitted. FIG. 3 is a diagram showing a circuit component built-in module 250 in which the first substrate 101 and the second substrate 108 are not provided. When the circuit component built-in module 250 shown in FIG. 3 is manufactured, a release member provided with the substrate electrode 102 is disposed instead of the first substrate 101 and the second substrate 108 shown in FIG. And after performing the pressurization heating process shown in FIG.2 (g), the circuit component built-in module 250 is produced by peeling a mold release member from the electrically insulating board | substrate 104. FIG. In this case, the release member corresponds to an example of the member of the present invention.

また、図1には基板電極に挟まれて部品内蔵層110が1層形成されているが、部品内蔵層をさらに外側に形成して、部品内蔵層を多層構造とすることができる(以下の実施形態において同様である)。図4は、このような多層構造の回路部品内蔵モジュール260を示す図である。図4に示す回路部品内蔵モジュール260では、第1基板101と第2基板108の間に、3層の部品内蔵層110、261、262が設けられている。   In FIG. 1, one component built-in layer 110 is formed sandwiched between substrate electrodes. However, the component built-in layer can be formed on the outer side so that the component built-in layer has a multilayer structure (see below). The same applies to the embodiments). FIG. 4 is a diagram showing a circuit component built-in module 260 having such a multilayer structure. In the circuit component built-in module 260 shown in FIG. 4, three component built-in layers 110, 261, and 262 are provided between the first substrate 101 and the second substrate 108.

また、図1に示した回路部品内蔵モジュール100では、第1基板101及び第2基板108の電気絶縁性基板104の反対面側には、回路部品が実装されていない場合を示したが、回路部品が実装されていてもよい。図4の回路部品内蔵モジュール260も同様である。また、図3に示した回路部品内蔵モジュール250では、基板電極102の電気絶縁性基板104との反対面側に回路部品が実装されていない場合を示したが、回路部品を実装してもよい。これにより、さらに高密度に回路部品を実装できる。   Further, in the circuit component built-in module 100 shown in FIG. 1, the circuit component is not mounted on the opposite side of the electrically insulating substrate 104 of the first substrate 101 and the second substrate 108. Components may be mounted. The same applies to the circuit component built-in module 260 of FIG. Further, in the circuit component built-in module 250 shown in FIG. 3, the case where the circuit component is not mounted on the surface of the substrate electrode 102 opposite to the electrically insulating substrate 104 is shown, but the circuit component may be mounted. . As a result, circuit components can be mounted at a higher density.

(実施の形態2)
以下に、本発明にかかる実施の形態2の回路部品内蔵モジュールについて説明する。本実施の形態2の回路部品内蔵モジュールは、実施の形態1と基本的な構成は同じであるが、インナービアに回路部品が内蔵されている点が異なっている。そのため、本実施の形態2では、実施の形態1との相違点を中心に説明する。尚、実施の形態1と同様の構成については同一の符号が付されている。
(Embodiment 2)
The circuit component built-in module according to the second embodiment of the present invention will be described below. The circuit component built-in module according to the second embodiment has the same basic configuration as that of the first embodiment, except that the circuit component is built in the inner via. For this reason, the second embodiment will be described focusing on the differences from the first embodiment. In addition, the same code | symbol is attached | subjected about the structure similar to Embodiment 1. FIG.

図5は、本実施の形態2の回路部品内蔵モジュール300の断面構成図である。図6はインナービア103中に配置されたチップ部品107の拡大断面写真である。   FIG. 5 is a cross-sectional configuration diagram of the circuit component built-in module 300 of the second embodiment. FIG. 6 is an enlarged cross-sectional photograph of the chip component 107 disposed in the inner via 103.

図5に示すように、この実施の形態の回路部品内蔵モジュール300には、第1基板101と、第2基板108と、第1基板101と第2基板108の間に形成された部品内蔵層110が設けられている。そして、部品内蔵層110には、電気絶縁性基板104と、第1基板101及び第2基板108の電気絶縁性基板104側に設けられた基板電極102と、電気絶縁性基板104の内部に配置された半導体チップ105及びチップ部品106と、第1基板101と第2基板108の基板電極102の間を接続するために形成されたインナービア103が設けられている。   As shown in FIG. 5, the circuit component built-in module 300 of this embodiment includes a first substrate 101, a second substrate 108, and a component built-in layer formed between the first substrate 101 and the second substrate 108. 110 is provided. The component built-in layer 110 is disposed inside the electrically insulating substrate 104, the substrate electrode 102 provided on the electrically insulating substrate 104 side of the first substrate 101 and the second substrate 108, and the electrically insulating substrate 104. An inner via 103 formed to connect the semiconductor chip 105 and the chip component 106 and the substrate electrodes 102 of the first substrate 101 and the second substrate 108 are provided.

更に、図5及び図6に示すように、本実施の形態2の回路部品内蔵モジュール300では、インナービア103内にチップ部品107が設けられている。また、チップ部品107の上下にはチップ部品107の電極107aが設けられており、インナービア103に充填されている導電性樹脂組成物111によって基板電極102と電気的に接続されている。   Further, as shown in FIGS. 5 and 6, in the circuit component built-in module 300 of the second embodiment, a chip component 107 is provided in the inner via 103. In addition, electrodes 107 a of the chip component 107 are provided above and below the chip component 107, and are electrically connected to the substrate electrode 102 by the conductive resin composition 111 filled in the inner via 103.

尚、電気絶縁性基板、導電性樹脂組成物等の材料は実施の形態1で説明したものと同様である。又、図5に示した回路部品内蔵モジュール300では、基板電極102が第1基板101及び第2基板108上に形成されている場合を示したが、第1基板101及び第2基板108がなくても良い。   The materials such as the electrically insulating substrate and the conductive resin composition are the same as those described in the first embodiment. In the circuit component built-in module 300 shown in FIG. 5, the case where the substrate electrode 102 is formed on the first substrate 101 and the second substrate 108 is shown, but the first substrate 101 and the second substrate 108 are not provided. May be.

次に、本実施の形態2の回路部品内蔵モジュール300の製造方法について説明する。図7(a)〜(h)は、本実施の形態2の回路部品内蔵モジュール300の製造方法を説明するための断面構成図である。尚、図7(a)〜(h)では、図5で説明した半導体チップ105及びチップ部品106等は省略されている。   Next, a method for manufacturing the circuit component built-in module 300 of the second embodiment will be described. FIGS. 7A to 7H are cross-sectional configuration diagrams for explaining a method for manufacturing the circuit component built-in module 300 of the second embodiment. 7A to 7H, the semiconductor chip 105 and the chip component 106 described with reference to FIG. 5 are omitted.

はじめに、図7(a)に示すように、無機フィラーと熱硬化性樹脂、硬化剤、ゴム成分とを含む混合物を加工することによって板状の電気絶縁性基板素材202が形成される。電気絶縁性基板素材202は、無機フィラーと未硬化状態の熱硬化性樹脂等とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成することができる。   First, as shown in FIG. 7A, a plate-shaped electrically insulating substrate material 202 is formed by processing a mixture containing an inorganic filler, a thermosetting resin, a curing agent, and a rubber component. The electrically insulating substrate material 202 can be formed by mixing an inorganic filler, an uncured thermosetting resin, and the like into a paste-like kneaded product, and molding the paste-like kneaded product to a certain thickness.

その板状の電気絶縁性基板素材202の両面に、カバーフィルム201が配置され、板状部材210が作製される。カバーフィルム201には、たとえば、ポリエチレンテレフタレートやポリフェニレンサルファイトのフィルムを用いることができる。この電気絶縁性基板素材202の両面にカバーフィルム201を配置する工程が、本発明の貼付工程の一例に相当する。   Cover films 201 are arranged on both sides of the plate-like electrically insulating substrate material 202, and a plate-like member 210 is produced. For the cover film 201, for example, a film of polyethylene terephthalate or polyphenylene sulfite can be used. The process of disposing the cover film 201 on both surfaces of the electrically insulating substrate material 202 corresponds to an example of the attaching process of the present invention.

その後、図7(b)に示すように、板状部材210の所望の位置に貫通孔を形成することによって、インナービア103が形成された板状部材211が作製される。この貫通孔を形成する工程が、本発明のインナービア形成工程の一例に相当する。   Thereafter, as shown in FIG. 7B, by forming a through-hole at a desired position of the plate-like member 210, the plate-like member 211 in which the inner via 103 is formed is produced. The step of forming the through hole corresponds to an example of the inner via forming step of the present invention.

その後、図7(c)に示すように、所望のインナービア103に、本発明の電子部品の一例であるチップ部品107が挿入され、チップ部品107が挿入された板状部材312が作製される。尚、インナービア103の穴の直径は、挿入される電子部品の大きさよりも大きいことが好ましい。穴の直径が小さいと、電子部品を挿入する際に、インナービア103の壁面を削ることとなるため、削りカスが部品電極周辺にたまる場合があり、電子部品と導電性樹脂組成物との接続が阻害される場合がある。このように、チップ部品107をインナービア103に挿入する工程が、本発明の部品挿入工程の一例に相当する。   Thereafter, as shown in FIG. 7C, the chip component 107 which is an example of the electronic component of the present invention is inserted into the desired inner via 103, and the plate-like member 312 into which the chip component 107 is inserted is manufactured. . The diameter of the hole of the inner via 103 is preferably larger than the size of the electronic component to be inserted. If the diameter of the hole is small, the wall surface of the inner via 103 is scraped when the electronic component is inserted. Therefore, scraps may accumulate around the component electrode, and the connection between the electronic component and the conductive resin composition may occur. May be inhibited. Thus, the process of inserting the chip component 107 into the inner via 103 corresponds to an example of the component insertion process of the present invention.

その後、図7(d)に示すように、チップ部品107が挿入された板状部材312に加熱処理が行われ、板状部材313が作製される。この加熱処理によって、インナービア103の中央部103aの直径が収縮されることにより、チップ部品107がインナービア103の壁面によって挟持され、チップ部品107がインナービア103内に固定される。尚、熱処理工程での加熱温度、時間が長いと、後の工程において再度の熱処理による直径の収縮ができなくなるため、チップ部品107が固定できる程度の収縮に抑制する方が好ましい。このように加熱処理によって、チップ部品107をインナービア103の壁面で挟持する工程が、本発明の挟持工程の一例に相当する。   Thereafter, as shown in FIG. 7D, the plate-like member 312 having the chip component 107 inserted therein is subjected to heat treatment to produce the plate-like member 313. By this heat treatment, the diameter of the central portion 103 a of the inner via 103 is contracted, so that the chip component 107 is sandwiched between the wall surfaces of the inner via 103 and the chip component 107 is fixed in the inner via 103. If the heating temperature and time in the heat treatment process are long, the diameter cannot be shrunk due to the heat treatment again in the subsequent process. Therefore, it is preferable to suppress the shrinkage to such an extent that the chip component 107 can be fixed. Thus, the process of clamping the chip component 107 by the wall surface of the inner via 103 by heat treatment corresponds to an example of the clamping process of the present invention.

その後、図7(e)に示すように、インナービア103に導電性樹脂組成物111´を充填することによって、板状部材314が作製される。導電性樹脂組成物111´の充填は、インナービア103中のチップ部品107と基板電極102との電気的な接続のため、板状部材313の両面から行われる。   Thereafter, as shown in FIG. 7E, the inner via 103 is filled with a conductive resin composition 111 ′ to produce a plate-like member 314. The conductive resin composition 111 ′ is filled from both surfaces of the plate-like member 313 for electrical connection between the chip component 107 in the inner via 103 and the substrate electrode 102.

印刷機を用いて板状部材313(図7(d)参照)の片面から導電性樹脂組成物111´が充填された後、再度反対面から印刷によって導電性樹脂組成物111´の充填が行われる。このとき、チップ部品107とインナービア103の壁面との間に空隙がある場合、導電性樹脂組成物111´が流れ出し、ショートが引き起こされる。そのため、図7(d)で示した熱処理工程で、空隙をなくしておく必要がある。この導電性樹脂組成物111´を充填する工程が、本発明の充填工程の一例に相当する。   After the conductive resin composition 111 ′ is filled from one side of the plate-like member 313 (see FIG. 7D) using a printing machine, the conductive resin composition 111 ′ is filled again by printing from the opposite side. Is called. At this time, if there is a gap between the chip part 107 and the wall surface of the inner via 103, the conductive resin composition 111 'flows out, causing a short circuit. Therefore, it is necessary to eliminate voids in the heat treatment step shown in FIG. The step of filling the conductive resin composition 111 ′ corresponds to an example of the filling step of the present invention.

その後、図7(f)に示すように、再度熱処理を行うことで、インナービア103の中央部103aの直径が更に収縮され、導電性樹脂組成物111´が突出された板状部材315が作製される。この熱処理工程での加熱温度、時間が長すぎるとBステージ状態の電気絶縁性基板素材202の硬化が進み、後の加圧加熱工程での接着強度が下がるため、硬化が進みすぎない程度に抑制する方が好ましい。この2回目の熱処理工程は、図7(d)に示した1回目の熱処理工程より、高温で行うことが好ましい。この熱処理工程が、本発明の加熱工程の一例に相当する。   Thereafter, as shown in FIG. 7 (f), the plate-like member 315 in which the diameter of the central portion 103a of the inner via 103 is further contracted and the conductive resin composition 111 ′ is projected is produced by performing heat treatment again. Is done. If the heating temperature and time in this heat treatment process are too long, curing of the electrically insulating substrate material 202 in the B-stage state proceeds, and the adhesive strength in the subsequent pressure heating process decreases, so that the curing does not progress excessively. Is preferred. This second heat treatment step is preferably performed at a higher temperature than the first heat treatment step shown in FIG. This heat treatment process corresponds to an example of the heating process of the present invention.

その後、図7(g)に示すように、図7(f)に示す板状部材315からカバーフィルム201の剥離が行われ、板状部材316が作製される。従来では、カバーフィルム201の剥離を行う際に、インナービア103中の導電性樹脂組成物111´がカバーフィルム201にひっかかり抜け落ちてしまう場合があり、本実施の形態では、チップ部品107も抜け落ちる可能性があり得たが、インナービア103の中央部103aの直径が開口部103bより狭くなっているため、壁面と導電性樹脂組成物111´及びチップ部品107との摩擦が大きくなり、抜け落ちを抑制することができる。このカバーフィルム201を剥離する工程が、本発明の剥離工程の一例に相当する。   Thereafter, as shown in FIG. 7G, the cover film 201 is peeled from the plate-like member 315 shown in FIG. 7F, and the plate-like member 316 is produced. Conventionally, when the cover film 201 is peeled off, the conductive resin composition 111 ′ in the inner via 103 may be caught by the cover film 201 and fall off. In this embodiment, the chip component 107 can also fall off. However, since the diameter of the central portion 103a of the inner via 103 is narrower than that of the opening 103b, the friction between the wall surface, the conductive resin composition 111 ′ and the chip component 107 is increased, and the falling-off is suppressed. can do. The process of peeling the cover film 201 corresponds to an example of the peeling process of the present invention.

その後、図7(h)に示すように、第1基板101と第2基板108と板状部材316を位置合わせして重ねたものを加圧することによって、回路部品が埋設された板状体が形成された後、これを加熱し、電気絶縁性基板素材202および導電性樹脂組成物111´中の熱硬化性樹脂を硬化させ、回路部品が埋設された回路部品内蔵モジュール300が作製される。尚、このように第1基板101と第2基板108と板状部材316を位置合わせして重ねる工程が、本発明の積層工程の一例に相当する。又、重ねたものを加圧し、加熱する工程が、本発明の加圧加熱工程の一例に相当する。   Thereafter, as shown in FIG. 7 (h), the plate-like body in which the circuit components are embedded is obtained by pressurizing the first substrate 101, the second substrate 108, and the plate-like member 316 that are aligned and stacked. After being formed, this is heated to cure the thermosetting resin in the electrically insulating substrate material 202 and the conductive resin composition 111 ′, and the circuit component built-in module 300 in which the circuit components are embedded is manufactured. In addition, the process of aligning and overlapping the first substrate 101, the second substrate 108, and the plate-like member 316 in this way corresponds to an example of the stacking process of the present invention. Moreover, the process of pressurizing and heating the stacked ones corresponds to an example of the pressurizing and heating process of the present invention.

以上のように、本実施の形態2における回路部品内蔵モジュールでは、加熱処理によるインナービアのZ方向中央部の収縮を利用して、電子部品がインナービアに挟持されるため、簡易にインナービアに電子部品を内蔵することが出来る。   As described above, in the circuit component built-in module according to the second embodiment, the electronic component is sandwiched between the inner vias by utilizing the contraction of the central portion of the inner via in the Z direction due to the heat treatment. Electronic components can be built in.

又、図7(f)に示したような2回目の熱処理工程を行うことによって、更にインナービアが収縮し、電子部品の上下に充填される導電性樹脂組成物の圧縮率を高くすることが出来るため、導電率を向上させることが可能となる。   Also, by performing the second heat treatment step as shown in FIG. 7 (f), the inner via further shrinks, and the compressibility of the conductive resin composition filled up and down of the electronic component can be increased. Therefore, the conductivity can be improved.

また、電子部品をインナービア中に挿入した後、加熱処理を行うことで中央部が小さくなるため、インナービアの壁面と挿入された部品との摩擦が大きくなり、カバーフィルムを剥離する工程において、一旦インナービア中に挿入された部品が抜け落ちる可能性が低減される。   In addition, after inserting the electronic component into the inner via, the center portion is reduced by performing a heat treatment, so the friction between the wall surface of the inner via and the inserted component is increased, and in the step of peeling the cover film, The possibility that a part once inserted into the inner via will fall out is reduced.

さらに電子部品をインナービア中に挿入した後、インナービアの中央部が小さくなることで、挿入された電子部品とインナービアの壁面とが密着するため、スクリーン印刷法にて充填された導電性樹脂組成物が電子部品とインナービアとの隙間に入り込み、ショートする可能性が低減される。   Furthermore, after the electronic component is inserted into the inner via, the central portion of the inner via is reduced, so that the inserted electronic component and the wall surface of the inner via are in close contact with each other. The possibility that the composition enters the gap between the electronic component and the inner via and short-circuits is reduced.

このように、本実施の形態におけるインナービアは、電子部品を内蔵する構造として非常に好適なものである。   As described above, the inner via in the present embodiment is very suitable as a structure incorporating an electronic component.

以下に、本発明の具体的な実施例を説明する。   Hereinafter, specific examples of the present invention will be described.

(実施例1)
実施例1は、実施の形態1で説明した方法で回路部品内蔵モジュールを作製した一例である。
Example 1
Example 1 is an example in which a circuit component built-in module is manufactured by the method described in the first embodiment.

この実施例では、液状エポキシ樹脂には、ジャパンエポキシレジン(株)製のエポキシ樹脂(エピコート828)が用いられた。固体状の樹脂には、ジャパンエポキシレジン(株)製のエポキシ樹脂(1001)が用いられた。潜在性硬化剤として、スリーボンド社製の潜在性硬化剤(2200)が用いられた。ゴム成分として、帝国化学産業(株)製のアクリル変性樹脂(HTR−860P−3)が用いられた。   In this example, an epoxy resin (Epicoat 828) manufactured by Japan Epoxy Resin Co., Ltd. was used as the liquid epoxy resin. An epoxy resin (1001) manufactured by Japan Epoxy Resin Co., Ltd. was used as the solid resin. As the latent curing agent, a latent curing agent (2200) manufactured by Three Bond Co. was used. As a rubber component, an acrylic modified resin (HTR-860P-3) manufactured by Teikoku Chemical Industry Co., Ltd. was used.

又、無機フィラーとして、Al23(昭和電工(株)製AS−20とAS−40を同量混合したもの)を85重量%、液状エポキシ樹脂を2重量%、固体エポキシ樹脂を6重量%、ゴム成分を6重量%とし、硬化剤を0.3重量%、カップリング剤(味の素(株)製、チタネート系、46B)を0.7重量%で混合した混合物が用いられた。 As inorganic fillers, 85% by weight of Al 2 O 3 (mixed amount of AS-20 and AS-40 manufactured by Showa Denko KK), 2% by weight of liquid epoxy resin, and 6% by weight of solid epoxy resin. %, The rubber component was 6% by weight, the curing agent was 0.3% by weight, and the coupling agent (Ajinomoto Co., Inc., titanate, 46B) was mixed at 0.7% by weight.

次に、図2(a)に示す板状部材210の作製方法について説明する。   Next, a method for producing the plate-like member 210 shown in FIG.

まず、溶媒中で混合されたペースト状の混合物が、所定量だけ離型フィルム上に滴下される。このペースト状の混合物は、無機フィラーと樹脂等とをボールミルによって60分程度混合して作製される。離型フィルムには厚み75μmのポリエチレンテレフタレートフィルムを用い、フィルム表面にはシリコンによる離型処理が施されている。   First, a predetermined amount of a paste-like mixture mixed in a solvent is dropped on a release film. This paste-like mixture is prepared by mixing an inorganic filler, a resin, and the like with a ball mill for about 60 minutes. As the release film, a polyethylene terephthalate film having a thickness of 75 μm is used, and the film surface is subjected to release treatment with silicon.

次に、離型フィルム上に、ペースト状の混合物をドクターブレードにて厚さ200μmになるように塗り、板状の混合物が得られた。次に、離型フィルム上に形成された板状の混合物を離型フィルムごと加熱し、板状の混合物の粘着性が無くなる条件下で熱処理が行われた。熱処理では、80℃の温度が30分間保持された。この熱処理によって、板状の混合物の粘着性が失われるため、離型フィルムの剥離が容易になる。   Next, the paste-like mixture was applied onto the release film with a doctor blade to a thickness of 200 μm to obtain a plate-like mixture. Next, the plate-like mixture formed on the release film was heated together with the release film, and heat treatment was performed under conditions where the stickiness of the plate-like mixture disappeared. In the heat treatment, a temperature of 80 ° C. was maintained for 30 minutes. By this heat treatment, the adhesiveness of the plate-like mixture is lost, so that the release film can be easily peeled off.

次に、板状の混合物から離型フィルムを剥離し、板状の混合物を4枚重ねた後、カバーフィルム(PPS:ポリフェニレンサルファイト、厚さ16μm)で挟み、1kg/cm2の圧力で加圧しながら80℃の温度で加熱することによって、板状の混合物が4枚重ねられたものにカバーフィルム201が貼り付けられた板状部材210が作製された(図2(a)参照)。 Next, the release film is peeled off from the plate-like mixture, and four plate-like mixtures are stacked, and then sandwiched with a cover film (PPS: polyphenylene sulfite, thickness 16 μm) and applied at a pressure of 1 kg / cm 2. By heating at a temperature of 80 ° C. while pressing, a plate-like member 210 was produced in which the cover film 201 was attached to a laminate of four plate-like mixtures (see FIG. 2A).

これにより、厚み約800μmであり、両面にカバーフィルム201が形成された電気絶縁性基板素材202を準備することができた。そして、カバーフィルムごと電気絶縁性基板素材202に、パンチャーマシンを用いてインナービアホール接続をするための貫通孔(直径0.25mm)が形成された(図2(b)参照)。   Thus, an electrically insulating substrate material 202 having a thickness of about 800 μm and having a cover film 201 formed on both sides could be prepared. And the through-hole (diameter 0.25mm) for connecting an inner via hole using a puncher machine was formed in the electrically insulating board | substrate raw material 202 with the cover film (refer FIG.2 (b)).

続いて、この貫通孔に、導電性樹脂組成物111´がスクリーン印刷法によって充填された(図2(c)参照)。導電性樹脂組成物111´は、球状の銅粒子85重量%と、ビスフェノールA型エポキシ樹脂(ジャパンエポキシレジンエポキシ製、エピコート828)3重量%と、グルシジルエステル系エポキシ樹脂(東都化成製、YD−171)9重量%と、アミンアダクト硬化剤(味の素製、MY−24)3重量%とを混練して作製された。   Subsequently, the through-hole was filled with the conductive resin composition 111 ′ by screen printing (see FIG. 2C). The conductive resin composition 111 ′ is composed of 85% by weight of spherical copper particles, 3% by weight of bisphenol A epoxy resin (Japan Epoxy Resin Epoxy, Epicoat 828), and glycidyl ester epoxy resin (manufactured by Toto Kasei, YD -171) 9% by weight and 3% by weight of amine adduct curing agent (Ajinomoto Co., MY-24) were prepared.

次に、導電性樹脂組成物が充填された電気絶縁性基板素材202に120℃で5分間の加熱が行われた。この工程により、インナービア103の該中央部103aにおいて穴の直径が収縮し、充填された導電性樹脂組成物が突出する形状となる(図2(d)参照)。この時、中央部103aの穴の直径は、開口部103bと比べて約15〜20%収縮された状態となっている。   Next, the electrically insulating substrate material 202 filled with the conductive resin composition was heated at 120 ° C. for 5 minutes. By this step, the diameter of the hole shrinks in the central portion 103a of the inner via 103, and the filled conductive resin composition protrudes (see FIG. 2D). At this time, the diameter of the hole in the central portion 103a is contracted by about 15 to 20% compared to the opening 103b.

次に、電気絶縁性基板素材202からカバーフィルム201が剥離され(図2(e)参照)、所望の位置に基板電極102が形成された第1基板101及び第2基板108と、インナービア103の形成された電気絶縁性基板素材202を積層し(図2(f)参照)、この積層体が、熱プレス機によってプレス温度180℃、圧力20kg/cm2で60分間加圧加熱された。 Next, the cover film 201 is peeled from the electrically insulating substrate material 202 (see FIG. 2E), the first substrate 101 and the second substrate 108 on which the substrate electrode 102 is formed at a desired position, and the inner via 103. The electrically insulating substrate material 202 having the above structure was laminated (see FIG. 2 (f)), and this laminated body was heated under pressure at a press temperature of 180 ° C. and a pressure of 20 kg / cm 2 for 60 minutes by a hot press.

この加熱によって、電気絶縁性基板素材202中のエポキシ樹脂および導電性樹脂組成物111´中のエポキシ樹脂が硬化し、電気絶縁性基板素材202中の半導体素子(図1の半導体チップ105参照)と基板電極102と電気絶縁性基板素材202とが機械的に強固に接続された。また、この加熱によって、導電性樹脂組成物111´と基板電極102とが電気的(インナービア接続)、機械的に接続され、図8に示すような回路部品内蔵モジュール270が作製された。   By this heating, the epoxy resin in the electrically insulating substrate material 202 and the epoxy resin in the conductive resin composition 111 ′ are cured, and the semiconductor element (see the semiconductor chip 105 in FIG. 1) in the electrically insulating substrate material 202. The substrate electrode 102 and the electrically insulating substrate material 202 were mechanically firmly connected. Further, by this heating, the conductive resin composition 111 ′ and the substrate electrode 102 were electrically (inner via connection) and mechanically connected, and a circuit component built-in module 270 as shown in FIG. 8 was produced.

この回路部品内蔵モジュール270中には、インナービアを500個直列に連結されており、このようなインナービアが500個直列に連結されたサンプルを100個作製した。   In this circuit component built-in module 270, 500 inner vias are connected in series, and 100 samples in which 500 such inner vias are connected in series were produced.

本実施例によって作製された回路部品内蔵モジュールの信頼性を評価するため、半田リフロー試験および温度サイクル試験が行われた。半田リフロー試験は、ベルト式リフロー試験機を用い、最高温度が260℃で10秒のサイクルを10回繰り返すことで行われた。又、温度サイクル試験は、125℃で30分間保持した後、−60℃の温度で30分間保持する工程を1000サイクル繰り返すことによって行われた。   In order to evaluate the reliability of the circuit component built-in module produced in this example, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by repeating a cycle of 10 seconds at a maximum temperature of 260 ° C. using a belt-type reflow tester 10 times. Moreover, the temperature cycle test was performed by repeating 1000 cycles of the process of hold | maintaining for 30 minutes at the temperature of -60 degreeC after hold | maintaining at 125 degreeC for 30 minutes.

(比較例1)
比較例1の回路部品内蔵モジュールの電気絶縁性基板は、無機フィラーとしてAl23(昭和電工(株)製AS−20とAS−40を同量)が85重量%、液状エポキシ樹脂が5重量%、固体エポキシ樹脂を11重量%、硬化剤を0.3重量%、カップリング剤(味の素(株)製、チタネート系、46B)が0.7重量%、組成として含まれている混合物を用いて作製された。すなわち、この比較例1において用いられた混合物は、上記実施例1において電気絶縁性基板を形成した混合物と比較して、ゴム成分が含まれていない点が異なっている。
(Comparative Example 1)
The electrically insulating substrate of the circuit component built-in module of Comparative Example 1 is 85% by weight of Al 2 O 3 (same amount of AS-20 and AS-40 manufactured by Showa Denko KK) as the inorganic filler, and 5% of the liquid epoxy resin. A mixture containing 7% by weight, 11% by weight of a solid epoxy resin, 0.3% by weight of a curing agent, 0.7% by weight of a coupling agent (manufactured by Ajinomoto Co., Inc., titanate, 46B), and a composition. It was made using. That is, the mixture used in Comparative Example 1 is different from the mixture in which the electrically insulating substrate is formed in Example 1 in that no rubber component is contained.

また製造工程としては、図2(d)で示したような充填された導電性樹脂組成物を突出させる加熱工程を行わず、それ以外の残りの工程は、実施例1と同じ工程により作製した。   Moreover, as a manufacturing process, the heating process which protrudes the filled conductive resin composition as shown in FIG.2 (d) was not performed, and the remaining processes other than that were produced by the same process as Example 1. .

半田リフロー試験および温度サイクル試験の結果、いずれの試験においても、本実施例1の回路部品内蔵モジュールは、導電性樹脂組成物によるインナービア接続の抵抗値(配線部分は除き、インナービア接続のみの抵抗値)は、試験開始前後で10%以内の変化率であった。また、試験後にインナービア部分の断面を観察した結果、クラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。   As a result of the solder reflow test and the temperature cycle test, the circuit component built-in module of Example 1 has a resistance value of the inner via connection by the conductive resin composition (excluding the wiring portion, only the inner via connection). Resistance value) was a change rate within 10% before and after the start of the test. Further, as a result of observing the cross section of the inner via portion after the test, no crack was generated, and no abnormality was observed even when an ultrasonic flaw detector was used.

これに対して比較例1では、インナービア接続の抵抗値変化が10%を超えるサンプルが10%を超え、また断面観察において、抵抗値変化が10%を超えたサンプルのうち、クラックの発生が観察されたものがあった。これは、比較例1では、導電性樹脂組成物と電気絶縁性基板の絶縁材料との熱膨張差によりクラックが発生したものと考えられ、本実施例1では、インナービアの壁面と導電性樹脂組成物との密着強度が維持されることでクラックの発生が抑制できたと考えられる。   On the other hand, in Comparative Example 1, the change in the resistance value of the inner via connection exceeds 10%, and among the samples in which the change in the resistance value exceeds 10% in the cross-sectional observation, cracks are generated. Some were observed. In Comparative Example 1, it is considered that cracks were generated due to the difference in thermal expansion between the conductive resin composition and the insulating material of the electrically insulating substrate. In Example 1, the wall surface of the inner via and the conductive resin were considered. It is considered that the occurrence of cracks could be suppressed by maintaining the adhesion strength with the composition.

(比較例2)
また、比較例2として、実施例1と比較してインナービアの中央部の穴の直径を収縮させる加熱工程を行わない以外は、実施例1と同じ材料、製造方法を用いて作製したサンプルに対して、上記半田リフロー試験及び温度サイクル試験が実施された。
(Comparative Example 2)
Further, as Comparative Example 2, a sample produced using the same material and production method as Example 1 except that the heating step for shrinking the diameter of the hole in the central portion of the inner via as compared with Example 1 is not performed. On the other hand, the solder reflow test and the temperature cycle test were performed.

なお、比較例2で作製されたサンプルでは、インナービアの開口部に対する中央部の収縮率は、0%であった。   In the sample manufactured in Comparative Example 2, the contraction rate of the central portion with respect to the opening portion of the inner via was 0%.

(実施例2)
また、実施例2として、実施例1と比較してインナービアの中央部の直径を収縮させる工程において、80℃で3分加熱した以外は、実施例1と同じ条件、製造方法を用いて作製したサンプルに対して、上記半田リフロー試験及び温度サイクル試験が実施された。
(Example 2)
Further, as Example 2, compared to Example 1, in the step of shrinking the diameter of the central portion of the inner via, it was manufactured using the same conditions and manufacturing method as Example 1 except that it was heated at 80 ° C. for 3 minutes. The solder reflow test and the temperature cycle test were performed on the obtained samples.

なお、実施例2で作製されたサンプルでは、インナービアの開口部に対する中央部の収縮率は、約3〜5%であった。   In the sample produced in Example 2, the contraction rate of the central portion with respect to the opening portion of the inner via was about 3 to 5%.

半田リフロー試験及び温度サイクル試験の結果、比較例2においては、インナービア接続の抵抗値変化が10%を超えるサンプルが約5%発生した。   As a result of the solder reflow test and the temperature cycle test, in Comparative Example 2, about 5% of samples in which the resistance change of the inner via connection exceeded 10% occurred.

一方、上記実施例2においては、インナービア接続の抵抗値変化が10%を超えるサンプルが約2%発生した。   On the other hand, in Example 2 described above, about 2% of samples in which the change in resistance value of the inner via connection exceeded 10% occurred.

以上のように、(実施例1)と(比較例2)とから、インナービアを収縮させる加熱処理を行うことによって、信頼性が高く、品質の良い回路部品内蔵モジュールが得られることが分かる。   As described above, it can be seen from (Example 1) and (Comparative Example 2) that a circuit component built-in module with high reliability and good quality can be obtained by performing the heat treatment for shrinking the inner via.

更に、(実施例1)と(比較例1)とから、電気絶縁性基板を形成する混合物にゴム成分を添加し、インナービアを収縮させる加熱処理を行うことによって、より信頼性が高く、品質の良い回路部品内蔵モジュールが得られることが分かる。   Furthermore, from (Example 1) and (Comparative Example 1), by adding a rubber component to the mixture forming the electrically insulating substrate and performing a heat treatment to shrink the inner via, the reliability is higher and the quality is improved. It can be seen that a module with a built-in circuit component can be obtained.

又、(実施例2)では、(実施例1)と比較して、加熱処理により熱収縮率が小さいものの、(比較例1)及び(比較例2)と比較すると、回路部品内蔵モジュールの信頼性及び品質が増していることが分かる。   In (Example 2), the heat shrinkage rate is smaller by heat treatment than in (Example 1), but in comparison with (Comparative Example 1) and (Comparative Example 2), the reliability of the circuit component built-in module is high. It can be seen that the quality and quality are increasing.

(実施例3)
実施例3は、実施の形態2で説明した方法で回路部品内蔵モジュールを作製した一例である。
(Example 3)
Example 3 is an example in which a circuit component built-in module was manufactured by the method described in the second embodiment.

この実施例では、実施例1と同じ材料を用いて回路部品内蔵モジュールが作製された。
厚み約800μmの両面にカバーフィルムが形成された電気絶縁性基板素材を準備し、パンチャーマシンを用いてインナービアホール接続をするための貫通孔(直径0.25mm)が形成された(図7(b)参照)。
In this example, a circuit component built-in module was manufactured using the same material as in Example 1.
An electrically insulating substrate material having cover films formed on both sides with a thickness of about 800 μm was prepared, and through holes (diameter 0.25 mm) for connecting inner via holes using a puncher machine were formed (FIG. 7B). )reference).

次に、所望のインナービア103に0603サイズのチップ部品107(例えば、抵抗)が挿入された(図7(c)参照)。本実施例では、0Ω抵抗を挿入した。   Next, a 0603 size chip component 107 (for example, a resistor) was inserted into the desired inner via 103 (see FIG. 7C). In this example, a 0Ω resistor was inserted.

次に、インナービア103を収縮される加熱工程(80℃ 10分)が行われた(図7(d)参照)。この時、大きく収縮させてしまうと再度の加熱工程で収縮できなくなるため、注意が必要である。   Next, a heating step (80 ° C., 10 minutes) for shrinking the inner via 103 was performed (see FIG. 7D). At this time, care should be taken because if it is contracted to a large extent, it cannot be contracted in the second heating step.

次に、貫通孔に導電性樹脂組成物111´がスクリーン印刷法によって充填された(図7(e)参照)。この時、印刷機を用いてスクリーン印刷を片面から導電性樹脂組成物が充填された後、反転させて再度片面から導電性樹脂組成物が充填される。これにより、挿入したチップ部品107と基板電極102との間に導電性樹脂組成物111´が配置される。   Next, the through-hole was filled with the conductive resin composition 111 ′ by a screen printing method (see FIG. 7E). At this time, after the screen printing is filled with the conductive resin composition from one side using a printing machine, it is reversed and filled with the conductive resin composition from one side again. Thereby, the conductive resin composition 111 ′ is disposed between the inserted chip component 107 and the substrate electrode 102.

次に、導電性樹脂組成物111´が充填された電気絶縁性基板素材202に、120℃で5分間の加熱が行われた。この工程により、インナービア103の該中央部103aにおいて穴の直径が収縮し、充填された導電性樹脂組成物が突出する形状となる(図7(f)参照)。この加熱工程は、前回の加熱工程より、高温で行うことで、残った残留応力を開放しインナービアを収縮させる。   Next, the electrically insulating substrate material 202 filled with the conductive resin composition 111 ′ was heated at 120 ° C. for 5 minutes. By this step, the diameter of the hole shrinks at the central portion 103a of the inner via 103, and the filled conductive resin composition protrudes (see FIG. 7F). This heating step is performed at a higher temperature than the previous heating step, thereby releasing the remaining residual stress and shrinking the inner via.

次に、電気絶縁性基板素材202からカバーフィルム201が剥離され(図7(g)参照)、所望の位置に基板電極102が形成された第1基板101及び第2基板108と、インナービア103の形成された電気絶縁性基板素材202を積層し、これに対して、熱プレス機によってプレス温度180℃、圧力20kg/cm2で60分間加圧加熱が行われた。 Next, the cover film 201 is peeled from the electrically insulating substrate material 202 (see FIG. 7G), the first substrate 101 and the second substrate 108 on which the substrate electrode 102 is formed at a desired position, and the inner via 103. The electrically insulating substrate material 202 having the above structure was laminated, and pressurization heating was performed for 60 minutes at a press temperature of 180 ° C. and a pressure of 20 kg / cm 2 by a hot press machine.

この加熱によって、電気絶縁性基板素材202中のエポキシ樹脂および導電性樹脂組成物111´中のエポキシ樹脂が硬化し、電気絶縁性基板素材202中の半導体素子と基板電極102である銅箔と電気絶縁性基板素材202とが機械的に強固に接続された。また、この加熱によって、導電性樹脂組成物111と基板電極102、インナービア103に配置されたチップ部品107の電極と基板電極102とが電気的(インナービア接続)、機械的に接続された。   By this heating, the epoxy resin in the electrically insulating substrate material 202 and the epoxy resin in the conductive resin composition 111 ′ are cured, and the semiconductor element in the electrically insulating substrate material 202 and the copper foil as the substrate electrode 102 are electrically connected. The insulating substrate material 202 was mechanically firmly connected. Further, by this heating, the conductive resin composition 111, the substrate electrode 102, and the electrode of the chip component 107 disposed in the inner via 103 and the substrate electrode 102 were electrically (inner via connection) and mechanically connected.

さらにこの後、作製された回路部品内蔵モジュールの外層面に部品を実装する際に加わる熱により、インナービア103に挿入されたチップ部品107の電極107aが溶融し、導電性樹脂組成物111´中の金属フィラーと金属結合を行うことにより、強固な接続構造が形成される。   Further, the electrode 107a of the chip component 107 inserted into the inner via 103 is melted by heat applied when the component is mounted on the outer surface of the built-in circuit component module, and the conductive resin composition 111 ' A strong connection structure is formed by metal bonding with the metal filler.

(比較例3)
また、比較例3として、実施例3と比較して貫通穴に電子部品107を挿入した後、インナービアを収縮させる加熱工程(図7(d))を除く以外は、実施例3と同じ条件、製造方法を用いて作製した。
(Comparative Example 3)
Further, as Comparative Example 3, the same conditions as in Example 3 except for the heating step (FIG. 7D) that shrinks the inner via after inserting the electronic component 107 into the through hole as compared with Example 3. This was manufactured using a manufacturing method.

(比較例4)
また、比較例4として、実施例3と比較して貫通穴に導電性樹脂組成物111´をスクリーン印刷法にて充填した後、インナービアを収縮させる加熱工程(図7(f))を除く以外は、実施例3と同じ条件、製造方法を用いて作製した。
(Comparative Example 4)
Further, as Comparative Example 4, the heating step (FIG. 7F) for shrinking the inner via after filling the through hole with the conductive resin composition 111 ′ by screen printing as compared with Example 3 is excluded. Except for the above, it was produced using the same conditions and production method as in Example 3.

これら、実施例3、比較例3、比較例4で作製されたサンプルを実施例1と同様に半田リフロー試験及び温度サイクルが行われた。   The samples prepared in Example 3, Comparative Example 3, and Comparative Example 4 were subjected to a solder reflow test and a temperature cycle in the same manner as in Example 1.

実施例3では、インナービア接続、及び部品を内蔵したビアの抵抗値は、試験開始前後で10%以内の変化率であり、試験後にインナービア部分の断面観察を行った結果、クラックは発生せず、超音波探傷装置を用いても、特に異常は認められなかった。   In Example 3, the resistance value of the inner via connection and the via with the built-in component has a rate of change within 10% before and after the start of the test. Even when using the ultrasonic flaw detector, no abnormality was observed.

比較例3においては、部品を挿入後の導電性樹脂組成物の充填工程において、部品の脱落が発生した。また部品が脱落しないものの、片側からの充填工程において部品が反対面側に偏っており、反転させて再度片側から導電性樹脂組成物を充填する工程において、導電性樹脂組成物が充填できない不具合が発生し、電気的接続に不具合を生じるサンプルが発生した。   In Comparative Example 3, the part dropped out during the filling process of the conductive resin composition after the part was inserted. In addition, although the part does not fall off, the part is biased to the opposite side in the filling process from one side, and the conductive resin composition cannot be filled in the process of reversing and filling the conductive resin composition from one side again. A sample was generated that caused an electrical connection failure.

比較例4では、半田リフロー試験及び温度サイクル試験の結果、インナービア接続の抵抗値変化が10%を越えるサンプルが、約5%発生した。
また、部品を挿入したインナービアのインナービア接続の抵抗値変化が10%を越えるサンプルは、約3%発生した。
In Comparative Example 4, as a result of the solder reflow test and the temperature cycle test, about 5% of samples in which the resistance change of the inner via connection exceeded 10% occurred.
In addition, about 3% of the samples in which the resistance change of the inner via connection of the inner via into which the component was inserted exceeded 10% occurred.

本発明にかかる回路部品内蔵モジュール及び回路部品内蔵モジュールの製造方法は、放熱性及び電気的接続の信頼性を備える効果を有し、回路部品内蔵モジュール等として有用である。   The circuit component built-in module and the method for manufacturing the circuit component built-in module according to the present invention have an effect of providing heat dissipation and reliability of electrical connection, and are useful as a circuit component built-in module and the like.

100、250、260、300 回路部品内蔵モジュール
101 第1基板
102 基板電極
103 インナービア
104 電気絶縁性基板
105 半導体チップ
106 チップ部品
107 チップ部品
108 第2基板
109 封止樹脂
110、261、262 部品内蔵層
111 導電性樹脂組成物
201 カバーフィルム
205 飛び出し部分
400 回路部品内蔵モジュール
401a、401b、401c 絶縁性基板
402a、402b、402c 配線パターン
403a、403b 回路部品
404 インナービア
100, 250, 260, 300 Circuit component built-in module 101 First substrate 102 Substrate electrode 103 Inner via 104 Electrical insulating substrate 105 Semiconductor chip 106 Chip component 107 Chip component 108 Second substrate 109 Sealing resin 110, 261, 262 Built-in component Layer 111 Conductive resin composition 201 Cover film 205 Projection portion 400 Circuit component built-in module 401a, 401b, 401c Insulating substrate 402a, 402b, 402c Wiring pattern 403a, 403b Circuit component 404 Inner via

Claims (7)

電気的な層間接続が導電性組成物を用いて行われる回路部品内蔵モジュールの製造方法であって、
絶縁基板の素材の厚み方向に貫通孔を設け、電気的な層間接続を行うためのインナービアを1又は複数個形成するインナービア形成工程と、
前記インナービアに導電性組成物を充填する充填工程と、
前記インナービアの中央部の直径が、開口部の直径と比較して短くなるように加熱を行う加熱工程と、
前記絶縁基板の素材の両面に、それぞれ部材を配置し、積層する積層工程と、
積層された前記絶縁基板の素材及び前記部材を加圧及び加熱する加圧加熱工程とを備えた、回路部品内蔵モジュールの製造方法。
A method for manufacturing a circuit component built-in module in which electrical interlayer connection is performed using a conductive composition,
An inner via forming step of forming one or a plurality of inner vias for providing a through hole in the thickness direction of the material of the insulating substrate and performing electrical interlayer connection;
A filling step of filling the inner via with a conductive composition;
A heating step of heating so that the diameter of the central portion of the inner via is shorter than the diameter of the opening;
A laminating step of arranging and laminating members on both surfaces of the material of the insulating substrate,
A method for manufacturing a circuit component built-in module, comprising: a pressure heating step of pressing and heating the material of the laminated insulating substrate and the member.
前記絶縁基板の素材にカバーフィルムを貼り付ける貼付工程と、
前記加熱工程の後に、前記カバーフィルムを前記絶縁基板の素材から剥離する剥離工程とを更に備え、
前記インナービア形成工程は、前記カバーフィルムとともに前記絶縁基板の素材に前記貫通孔を設ける工程であり、
前記充填工程は、スクリーン印刷法によって、前記導電性組成物を前記インナービアに充填する工程である、請求項1記載の回路部品内蔵モジュールの製造方法。
An attaching step of attaching a cover film to the material of the insulating substrate;
After the heating step, further comprising a peeling step for peeling the cover film from the material of the insulating substrate,
The inner via forming step is a step of providing the through hole in the material of the insulating substrate together with the cover film,
The method for manufacturing a circuit component built-in module according to claim 1, wherein the filling step is a step of filling the inner via with the conductive composition by a screen printing method.
前記インナービア形成工程は、パンチング加工によって前記貫通孔を設ける工程である、請求項1又は2記載の回路部品内蔵モジュールの製造方法。   3. The method of manufacturing a circuit component built-in module according to claim 1, wherein the inner via forming step is a step of providing the through hole by punching. 請求項1〜3のいずれかに記載の回路部品内蔵モジュールの製造方法によって製造された回路部品内蔵モジュールであって、
前記インナービアは、前記中央部の直径が、前記開口部の直径と比較して10%〜50%短い形状である、回路部品内蔵モジュール。
A circuit component built-in module manufactured by the method for manufacturing a circuit component built-in module according to claim 1,
The inner via has a circuit component built-in module in which a diameter of the central portion is 10% to 50% shorter than a diameter of the opening.
前記絶縁基板は、無機フィラーと樹脂成分を含む材料によって形成されており、
前記材料には、前記無機フィラーは、70〜95重量%含まれており、
前記樹脂成分には、熱硬化性樹脂とゴム成分が含まれており、
前記ゴム成分は、分子量5万以上であり、前記樹脂中に20重量%〜60重量%含まれている、請求項4記載の回路部品内蔵モジュール。
The insulating substrate is formed of a material containing an inorganic filler and a resin component,
The inorganic filler is contained in the material by 70 to 95% by weight,
The resin component includes a thermosetting resin and a rubber component,
The circuit component built-in module according to claim 4, wherein the rubber component has a molecular weight of 50,000 or more and is contained in the resin in an amount of 20 wt% to 60 wt%.
前記インナービアの全部又は一部の中に回路部品が配置されている、請求項4記載の回路部品内蔵モジュール。   The circuit component built-in module according to claim 4, wherein circuit components are disposed in all or part of the inner via. 前記インナービアの全部又は一部に回路部品を挿入する部品挿入工程と、
挿入された前記回路部品を挟持するように、前記インナービアの中央部の直径が、開口部の直径と比較して短くなるよう加熱を行う挟持工程を備え、
前記充填工程は、前記部品が挿入された前記インナービアにも前記導電性組成物を充填する工程である、請求項1記載の回路部品内蔵モジュールの製造方法。
A component insertion step of inserting circuit components into all or part of the inner via;
A sandwiching step of heating so that the diameter of the central portion of the inner via is shorter than the diameter of the opening so as to sandwich the inserted circuit component;
The method of manufacturing a circuit component built-in module according to claim 1, wherein the filling step is a step of filling the conductive composition into the inner via into which the component is inserted.
JP2010069079A 2010-03-25 2010-03-25 Circuit component built-in module and method for manufacturing circuit component built-in module Active JP5081267B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010069079A JP5081267B2 (en) 2010-03-25 2010-03-25 Circuit component built-in module and method for manufacturing circuit component built-in module
TW100101634A TWI435399B (en) 2010-03-25 2011-01-17 Circuit component integrating module and manufacturuing method of circuit component integrating module
CN201110078358.2A CN102201349B (en) 2010-03-25 2011-03-22 Circuit component built-in module and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010069079A JP5081267B2 (en) 2010-03-25 2010-03-25 Circuit component built-in module and method for manufacturing circuit component built-in module

Publications (2)

Publication Number Publication Date
JP2011204811A JP2011204811A (en) 2011-10-13
JP5081267B2 true JP5081267B2 (en) 2012-11-28

Family

ID=44661929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010069079A Active JP5081267B2 (en) 2010-03-25 2010-03-25 Circuit component built-in module and method for manufacturing circuit component built-in module

Country Status (3)

Country Link
JP (1) JP5081267B2 (en)
CN (1) CN102201349B (en)
TW (1) TWI435399B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106132113B (en) * 2016-07-05 2018-12-07 惠州市金百泽电路科技有限公司 The production method of component pcb board built in a kind of cover film protectionization is golden
WO2018220796A1 (en) * 2017-06-01 2018-12-06 三菱電機株式会社 Method of manufacturing semiconductor device
JP6923423B2 (en) * 2017-11-21 2021-08-18 Towa株式会社 Manufacturing method of transport equipment, resin molding equipment and resin molded products
JP2020150026A (en) * 2019-03-11 2020-09-17 株式会社村田製作所 Multilayer wiring board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610036B2 (en) * 1988-07-23 1997-05-14 北陸電気工業 株式会社 Circuit board
JP2683330B2 (en) * 1995-07-21 1997-11-26 北陸電気工業株式会社 Circuit board manufacturing method
JP4117807B2 (en) * 1997-06-24 2008-07-16 松下電工株式会社 Electronic component soldering method
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2001111183A (en) * 1999-10-12 2001-04-20 Sony Corp Printed wiring board for reliability evaluation
JP3246502B2 (en) * 2000-01-27 2002-01-15 松下電器産業株式会社 Method for manufacturing component-embedded double-sided wiring board and method for manufacturing electronic circuit component
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003243835A (en) * 2002-02-14 2003-08-29 Hitachi Chem Co Ltd Thermosetting adhesive film, multilayer printed wiring board and its producing method
JP2004274035A (en) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd Module having built-in electronic parts and method of manufacturing same
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2006120935A (en) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2006186058A (en) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd Module comprising built-in component and manufacturing method thereof
JP4259510B2 (en) * 2005-10-26 2009-04-30 パナソニック電工株式会社 Epoxy resin inorganic composite sheet, circuit board, 3D circuit board
JP2008294381A (en) * 2007-05-28 2008-12-04 Panasonic Corp Electronic component module and manufacturing method of electronic component module

Also Published As

Publication number Publication date
TWI435399B (en) 2014-04-21
JP2011204811A (en) 2011-10-13
CN102201349B (en) 2014-03-26
TW201140716A (en) 2011-11-16
CN102201349A (en) 2011-09-28

Similar Documents

Publication Publication Date Title
JP4279893B2 (en) Manufacturing method of circuit component built-in module
JP3375555B2 (en) Circuit component built-in module and method of manufacturing the same
US6734542B2 (en) Component built-in module and method for producing the same
JP3547423B2 (en) Component built-in module and manufacturing method thereof
US7091593B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
JP3598060B2 (en) CIRCUIT COMPONENT MODULE, MANUFACTURING METHOD THEREOF, AND RADIO DEVICE
JP3553043B2 (en) Component built-in module and manufacturing method thereof
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
KR20060049094A (en) Semiconductor device and method for producing the same
JPWO2006100909A1 (en) Semiconductor device and manufacturing method thereof
JP4606685B2 (en) Module with built-in circuit components
JP2005191156A (en) Wiring plate containing electric component, and its manufacturing method
JP2003188340A (en) Part incorporating module and its manufacturing method
JP5081267B2 (en) Circuit component built-in module and method for manufacturing circuit component built-in module
JP2004274035A (en) Module having built-in electronic parts and method of manufacturing same
JP2005109307A (en) Board with built-in circuit part, and manufacturing method of the same
JP4503349B2 (en) Electronic component mounting body and manufacturing method thereof
JP2005101580A (en) Module with built-in circuit components, and its manufacturing method
JP5059486B2 (en) Manufacturing method of module with built-in components
JP2007194516A (en) Compound wiring board and its manufacturing method, mounted shape of electronic component, and manufacturing method
JP4417294B2 (en) Probe card component built-in substrate and manufacturing method thereof
WO2021049106A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2005045228A (en) Circuit board with built-in electronic component and its manufacturing method
JP2010205934A (en) Module with built-in circuit component and manufacturing method for the module with built-in circuit component
JP3505170B2 (en) Thermal conductive substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5081267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150