JP2001111183A - Printed wiring board for reliability evaluation - Google Patents

Printed wiring board for reliability evaluation

Info

Publication number
JP2001111183A
JP2001111183A JP29011199A JP29011199A JP2001111183A JP 2001111183 A JP2001111183 A JP 2001111183A JP 29011199 A JP29011199 A JP 29011199A JP 29011199 A JP29011199 A JP 29011199A JP 2001111183 A JP2001111183 A JP 2001111183A
Authority
JP
Japan
Prior art keywords
evaluation
printed wiring
wiring board
reliability
punching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29011199A
Other languages
Japanese (ja)
Inventor
Yukiko Kowa
由紀子 古和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29011199A priority Critical patent/JP2001111183A/en
Publication of JP2001111183A publication Critical patent/JP2001111183A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board for reliability evaluation which enables the accurate reliability evaluation of punching workability as well as the reliability evaluation of a wiring part. SOLUTION: A printed wiring board 10 comprises a board 11 and a wiring part 20 consisting of conductive patterns 21, 22 and 23. The board has a plurality of evaluation pattern regions 12, 13 and 14. At least, one region 12 among the evaluation pattern regions has the pattern 21 suitable for the reliability evaluation of punching workability.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、打抜き性の信頼性
評価を行なうための評価用パターンを備えた信頼性評価
用のプリント配線基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board for evaluating reliability provided with an evaluation pattern for evaluating the reliability of punching.

【0002】[0002]

【従来の技術】近年、電子機器は、パーソナル化,ポー
タブル化等の利用の変化に伴って、その小型・軽量化が
ますます要請されてきており、高密度実装化や部品のモ
ジュール化が急速に進んでいる。そして、高密度実装化
に関連して、プリント配線基板においても、ベアチップ
実装を可能にするため、パッド間距離の狭ピッチ化や高
密度配線パターンにより、配線長の短縮を図る必要があ
る。このため、プリント配線基板における配線部の信頼
性評価が重要な意味を有するようになってきており、さ
らに打抜き性の信頼性評価も必要になってきている。
2. Description of the Related Art In recent years, there has been an increasing demand for smaller and lighter electronic devices in accordance with changes in use such as personalization and portability, and high-density mounting and modularization of components have been rapidly progressing. It is going to. Then, in connection with the high-density mounting, it is necessary to reduce the wiring length by narrowing the distance between pads and the high-density wiring pattern in order to enable bare chip mounting even on a printed wiring board. For this reason, the evaluation of the reliability of the wiring portion of the printed wiring board has become important, and the reliability of the punching property has also been required.

【0003】従来、このようなプリント配線基板におけ
る配線部及び打抜き性の信頼性評価は、それぞれ一種類
の評価用パターンを備えた評価用サンプルを別個に作製
して、これらの評価用サンプルを使用して行なわれてい
る。
Conventionally, the reliability of the wiring portion and the punching property of such a printed wiring board has been evaluated by separately preparing an evaluation sample having one type of evaluation pattern and using these evaluation samples. It has been done.

【0004】[0004]

【発明が解決しようとする課題】このため、別個の評価
用サンプルが必要であることから、コストが高くなって
しまうと共に、評価作業が複雑で、面倒なものとなって
いる。また、打抜き性の信頼性評価を行なう場合、プリ
ント配線基板が製造工程で受ける各種ストレス、例えば
打抜き工程における熱ストレス等の影響を考慮せずに、
信頼性の評価を行なっている。このため、正確で実用性
の高い打抜き性の信頼性評価を行なうことができないと
いう問題があった。
For this reason, since a separate evaluation sample is required, the cost is increased, and the evaluation work is complicated and troublesome. Also, when performing the reliability evaluation of the punching performance, without considering the effects of various stresses on the printed wiring board in the manufacturing process, for example, thermal stress in the punching process, etc.
We are evaluating reliability. For this reason, there was a problem that it was not possible to accurately and practically evaluate the reliability of punching.

【0005】本発明は、以上の点に鑑み、プリント配線
基板の打抜き性に関して、正確な信頼性評価が行われる
と共に、配線部の信頼性評価も行われるようにした、信
頼性評価用のプリント配線基板を提供することを目的と
している。
SUMMARY OF THE INVENTION In view of the above, the present invention provides a print for reliability evaluation in which the reliability of the punching of a printed wiring board is evaluated accurately and the reliability of the wiring portion is also evaluated. It is intended to provide a wiring board.

【0006】[0006]

【課題を解決するための手段】上記目的は、請求項1の
発明によれば、基板と、この基板上に形成された導電パ
ターンによる配線部とを有するプリント配線基板であっ
て、上記基板が、複数の異なる種類の評価パターンの領
域を有しており、上記各領域のうち、少なくとも一つの
領域が、打抜き性の信頼性評価に適したパターンを備え
ている、信頼性評価用のプリント配線基板により、達成
される。
According to the first aspect of the present invention, there is provided a printed wiring board having a substrate and a wiring portion formed by a conductive pattern formed on the substrate. A plurality of different types of evaluation pattern areas, and at least one of the above areas has a pattern suitable for punching reliability evaluation. This is achieved by the substrate.

【0007】請求項1の構成によれば、通常のプリント
配線基板と同様に作製されることにより、少なくとも一
つの領域における打抜き性の信頼性評価のための評価用
パターンが打抜き加工されるので、製造工程におけるス
トレス、例えば打抜きの際の熱ストレス等による打抜き
穴の弾性収縮や加熱収縮等による寸法誤差が発生するこ
とになる。従って、製造工程におけるストレスの影響を
加味した穴径,穴位置,外形抜き精度等の打抜き性の信
頼性評価が行われることになり、正確で実用性の高い打
抜き性の信頼性評価が可能である。
According to the first aspect of the present invention, since an evaluation pattern for evaluating the reliability of punching in at least one region is punched by being manufactured in the same manner as a normal printed wiring board, A dimensional error occurs due to a stress in the manufacturing process, for example, an elastic contraction or a heat contraction of a punched hole due to a thermal stress or the like at the time of punching. Therefore, the reliability of the punching performance, such as the hole diameter, the hole position, and the outer shape punching accuracy, which takes into account the effects of stress in the manufacturing process, is evaluated. is there.

【0008】請求項2の構成によれば、上記複数の評価
パターンの領域が、プリント配線基板の配線部に関する
信頼性評価のためのパターンを備えている場合には、こ
の配線部の信頼性評価のための評価用パターンにより、
例えば絶縁性,耐電圧,ソルダレジストの特性,導体密
着性等の配線部に関する信頼性評価が行なわれる。従っ
て、一つのプリント配線基板によって、打抜き性の信頼
性評価及び配線部の信頼性評価が確実に行われることに
なる。
According to the second aspect of the present invention, when the area of the plurality of evaluation patterns includes a pattern for evaluating the reliability of the wiring portion of the printed wiring board, the reliability evaluation of the wiring portion is performed. The evaluation pattern for
For example, the reliability of the wiring portion such as insulation, withstand voltage, solder resist characteristics, and conductor adhesion is evaluated. Therefore, the reliability evaluation of the punching property and the reliability evaluation of the wiring portion can be reliably performed by one printed wiring board.

【0009】[0009]

【発明の実施の形態】以下、この発明の好適な実施形態
を図1乃至図4を参照しながら、詳細に説明する。尚、
以下に述べる実施形態は、本発明の好適な具体例である
から、技術的に好ましい種々の限定が付されているが、
本発明の範囲は、以下の説明において特に本発明を限定
する旨の記載がない限り、これらの態様に限られるもの
ではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to FIGS. still,
Since the embodiments described below are preferred specific examples of the present invention, various technically preferred limitations are added.
The scope of the present invention is not limited to these embodiments unless otherwise specified in the following description.

【0010】図1乃至図3は、本発明を適用したプリン
ト配線基板の一実施形態を示している。図1において、
プリント配線基板10は、片面プリント配線基板であっ
て、基板11と、この基板11の表面に形成された導電
パターンから成る配線部20とを有している。
FIGS. 1 to 3 show an embodiment of a printed wiring board to which the present invention is applied. In FIG.
The printed wiring board 10 is a single-sided printed wiring board, and has a substrate 11 and a wiring portion 20 formed of a conductive pattern formed on the surface of the substrate 11.

【0011】上記基板11は、例えば縦245mm×横
328mm×厚さ1.6mmの基板であって、その表面
に設けた配線部20が、図1に示すように、第1乃至第
3の三つの領域12,13,14に分割されており、各
領域12,13,14に、それぞれ対応する形状の導電
パターンが形成されている。尚、各領域12,13,1
4にて、導電パターン以外の表面には、図2のソルダー
レジスト15が印刷等により塗布され、硬化されてい
る。
The substrate 11 is, for example, a substrate having a length of 245 mm × width 328 mm × thickness 1.6 mm, and a wiring section 20 provided on the surface thereof has first to third Each of the regions 12, 13, 14 is formed with a conductive pattern having a corresponding shape. Each area 12, 13, 1
At 4, the surface other than the conductive pattern is coated with the solder resist 15 of FIG. 2 by printing or the like, and is cured.

【0012】ここで、第一の領域12においては、打抜
き性の信頼性評価のための評価用パターン21が形成さ
れている。この評価用パターン21は、分割領域21
a,21bでなり、領域12の表面に形成された任意の
形状の導電パターンであって、同じ構造を有し、基板1
1の外形及び部品取付穴16が打抜き加工によって形成
されている。この打抜き加工は、例えばオートプレスヒ
ータによって基板11に最適な打抜き温度(例えば表面
層100℃程度)に昇温し、打抜き金型により行なわれ
る。尚、後述する領域13,14においては、評価用の
ピンを削除しておくことが必要である。
Here, in the first area 12, an evaluation pattern 21 for evaluating the reliability of punching is formed. This evaluation pattern 21 is divided into divided areas 21
a, 21b, which is a conductive pattern of any shape formed on the surface of the region 12, having the same structure,
The outer shape 1 and the component mounting hole 16 are formed by punching. This punching process is performed by a punching die, for example, by raising the temperature to an optimal punching temperature (for example, about 100 ° C. for the surface layer) for the substrate 11 by an auto press heater. In the areas 13 and 14 to be described later, it is necessary to delete evaluation pins.

【0013】第二の領域13においては、配線部の信頼
性評価のための評価用パターン22が形成されている。
この評価用パターン22は、図3に拡大して示すよう
に、5ヶ所の所定の大きさのパッド22a,22b,2
2c,22d,22eに接続されるようにして、a側及
びb側から、交互に櫛状に並べた細長いパターン22
f,22gにより形成されている。この場合、各組のパ
ターン22c,22dは、例えば75μmのピッチを有
している。
In the second region 13, an evaluation pattern 22 for evaluating the reliability of the wiring portion is formed.
As shown in an enlarged manner in FIG. 3, the evaluation pattern 22 has five pads 22a, 22b, and 2 of a predetermined size.
2c, 22d, and 22e, the elongated patterns 22 alternately arranged in a comb shape from the a side and the b side.
f, 22g. In this case, the patterns 22c and 22d of each set have a pitch of, for example, 75 μm.

【0014】図1の第三の領域14においては、銅箔引
剥し性の信頼性評価のための評価用パターン23が形成
されている。この評価用パターン23は、図1に示すよ
うに、互いに平行な二本のパターン23a,23bから
構成されている。
In the third region 14 of FIG. 1, an evaluation pattern 23 for evaluating the reliability of the copper foil peelability is formed. As shown in FIG. 1, the evaluation pattern 23 is composed of two parallel patterns 23a and 23b.

【0015】ここで、上記プリント配線基板10は、例
えば図4に示すようにして作製される。先づ、図4
(A)において、市販の表面全体に亘って銅箔31が貼
り付けられた所謂片面プリント配線基板30が使用され
る。そして、図4(B)にて、片面プリント配線基板3
0の銅箔31の表面に、パターン印刷工程において、導
電パターン21,22,23と同じパターンの開口部3
2aを備えたレジストマスク32が形成される。続い
て、エッチング工程にて、レジストマスク32の開口部
32a内に露出した銅箔31が除去され、さらに図4
(C)に示すように、レジストマスク32が剥離され
る。
The printed wiring board 10 is manufactured, for example, as shown in FIG. First, FIG.
In (A), a so-called single-sided printed wiring board 30 having a copper foil 31 adhered over the entire surface thereof is used. 4B, the single-sided printed wiring board 3
In the pattern printing step, the openings 3 having the same pattern as the conductive patterns 21, 22, and 23 are formed on the surface of the copper foil 31.
A resist mask 32 having 2a is formed. Subsequently, in an etching step, the copper foil 31 exposed in the opening 32a of the resist mask 32 is removed.
As shown in (C), the resist mask 32 is peeled off.

【0016】その後、図4(D)に示すように、残った
銅箔31(導電パターン21,22,23)以外の部分
に、ソルダレジスト15が印刷され、硬化される。最後
に、図4(E)に示すように、基板30の外周及び導電
パターン21の所定箇所に、打抜き加工によって、パン
チングが行なわれ、部品穴16が加工されると共に、基
板30から個々の基板11が切り出される。
Thereafter, as shown in FIG. 4D, the solder resist 15 is printed and hardened on portions other than the remaining copper foil 31 (conductive patterns 21, 22, 23). Finally, as shown in FIG. 4E, punching is performed on the outer periphery of the substrate 30 and a predetermined portion of the conductive pattern 21 by punching, so that the component holes 16 are formed and the individual substrates are removed from the substrate 30. 11 is cut out.

【0017】本実施形態によるプリント配線基板10
は、以上のように構成されており、信頼性評価は以下の
ようにして行なわれる。即ち、先づ打抜き性の評価試験
として、図2に示した評価パターン21による部品穴1
6の打抜き加工後の穴径,穴位置及び基板11の外形抜
き精度を、目視あるいは拡大鏡により観察する。この場
合、プリント配線基板10は、前述のように、通常のプ
リント配線基板と同様に打抜き加工されることから、完
成後の部品穴16の穴径は、弾性収縮及び打抜きの際の
熱ストレスによる加熱収縮によって、打抜き加工に使用
されるポンチ径の80乃至90%程度に小さくなる。そ
の際、収縮量は、ポンチ径,基板11の厚さ,材質,ポ
ンチ径とダイ穴径のクリアランス,加熱温度によって変
動するが、完成後の部品穴16の穴径を評価することに
より、製造工程におけるストレスを加味したより正確で
且つ実用性の高い打抜き性の信頼性評価が行われること
になる。
The printed wiring board 10 according to the present embodiment
Is configured as described above, and the reliability evaluation is performed as follows. That is, as an evaluation test of the punching property, the component hole 1 based on the evaluation pattern 21 shown in FIG.
The hole diameter and hole position after punching and the precision of punching the outer shape of the substrate 11 are visually observed or observed with a magnifying glass. In this case, since the printed wiring board 10 is punched in the same manner as a normal printed wiring board as described above, the hole diameter of the component hole 16 after completion depends on elastic shrinkage and thermal stress at the time of punching. Due to the heat shrinkage, the diameter is reduced to about 80 to 90% of the diameter of the punch used for the punching process. At this time, the amount of shrinkage varies depending on the punch diameter, the thickness and material of the substrate 11, the clearance between the punch diameter and the die hole diameter, and the heating temperature, but the manufacturing is performed by evaluating the hole diameter of the component hole 16 after completion. A more accurate and practically reliable reliability evaluation of the punching performance taking into account the stress in the process is performed.

【0018】次に、ソルダーレジストの密着性の評価試
験として、上記評価用パターン21の上に透明粘着テー
プの新しい接着面を指圧または他の方法により気泡が残
らないように圧着し、10秒経過後にパターン21に対
して直角方向に素早く透明粘着テープを引剥す。そし
て、基板11上の評価用パターン21の周りのソルダー
レジスト15の浮上り及び透明粘着テープの接着面への
ソルダーレジストの付着を目視または拡大鏡により観察
する。
Next, as a test for evaluating the adhesiveness of the solder resist, a new adhesive surface of the transparent adhesive tape was pressed on the above-mentioned evaluation pattern 21 by finger pressure or another method so that no air bubbles remained, and after 10 seconds, Thereafter, the transparent adhesive tape is quickly peeled off in a direction perpendicular to the pattern 21. Then, the floating of the solder resist 15 around the evaluation pattern 21 on the substrate 11 and the adhesion of the solder resist to the adhesive surface of the transparent adhesive tape are visually or visually observed with a magnifying glass.

【0019】また、配線部の絶縁性の評価試験として、
上記評価用パターン22の例えばパッド22a,22b
間に、50または100Vの直流電圧を印加しながら、
40℃±2℃,90乃至95%RH(関係湿度)に保持
された恒温恒湿槽内に1000時間放置し、絶縁抵抗値
を測定する。なお、試験時間を短縮するために、加速試
験、即ち50または100Vの直流電圧を印加しなが
ら、85℃±2℃,85±2%RH(関係湿度)に保持
された恒温恒湿槽内に240時間放置し、絶縁抵抗値を
測定するようにしてもよい。この場合、同時にソルダー
レジスト15の絶縁性の評価試験も行なわれることにな
る。
Further, as an evaluation test of the insulation properties of the wiring portion,
For example, pads 22a and 22b of the evaluation pattern 22
In between, while applying a DC voltage of 50 or 100V,
It is left in a thermo-hygrostat kept at 40 ° C. ± 2 ° C. and 90-95% RH (related humidity) for 1000 hours, and the insulation resistance value is measured. In order to shorten the test time, an accelerated test, that is, while applying a DC voltage of 50 or 100 V, was carried out in a thermo-hygrostat kept at 85 ° C. ± 2 ° C. and 85 ± 2% RH (related humidity). You may leave it for 240 hours and measure an insulation resistance value. In this case, an evaluation test of the insulating property of the solder resist 15 is also performed at the same time.

【0020】さらに、配線部の耐電圧性の評価試験とし
て、上記評価用パターン22の例えばパッド22a,2
2b間に、直流電圧または50または60Hzの正弦波
交流電圧のピーク値で、規定の電圧例えば500Vを印
加する。実際には、印加電圧を約5秒間で規定電圧まで
徐々に上昇させて、1分間保持した後、機械的損傷,フ
ラッシュオーバー,ブレークダウン等の異常の有無を観
察する。この場合、同時にソルダーレジスト15の耐電
圧性の評価試験も行なわれることになる。
Further, as an evaluation test of the withstand voltage of the wiring portion, for example, the pads 22a, 22
Between 2b, a specified voltage, for example, 500 V is applied at the peak value of the DC voltage or the sine wave AC voltage of 50 or 60 Hz. In practice, the applied voltage is gradually increased to a specified voltage in about 5 seconds, and is maintained for 1 minute. Then, the presence or absence of abnormalities such as mechanical damage, flashover, and breakdown is observed. In this case, an evaluation test of the withstand voltage of the solder resist 15 is also performed at the same time.

【0021】最後に、導体密着性の評価試験として、上
記評価用パターン23の導体である導電パターン23a
または23bに関して、引張り試験機を使用して引剥し
強さを測定する。ここで、規格値として、例えば紙フェ
ノール樹脂の基板11の場合、1.0kN/m以上と
し、導体引剥し強さは、例えばクロスヘッド速度50m
m/分の間で一定に保持できる引張り試験機により測定
される。そして、導電パターン23aまたは23bの一
端を適宜の長さに引剥した後、基板11を支持部に取り
付けて、剥した導電パターン23a,23bの先端を把
持具で把持して、銅箔面に垂直な方向に50mm/分の
速度で連続的に25mm以上引剥す。
Finally, as an evaluation test of the conductor adhesion, a conductive pattern 23a which is a conductor of the evaluation pattern 23 is used.
For 23b, the peel strength is measured using a tensile tester. Here, the standard value is, for example, 1.0 kN / m or more in the case of a paper phenol resin substrate 11, and the conductor peeling strength is, for example, a crosshead speed of 50 m.
It is measured by a tensile tester that can hold constant between m / min. Then, after peeling off one end of the conductive pattern 23a or 23b to an appropriate length, the substrate 11 is attached to a support portion, and the tips of the peeled conductive patterns 23a and 23b are gripped by a gripping tool, and the copper foil surface Continuously peel 25 mm or more in the vertical direction at a speed of 50 mm / min.

【0022】本実施形態によるプリント配線基板10に
よれば、一つのプリント配線基板10を用意しておくこ
とにより、打抜きの信頼性評価,配線部の信頼性評価が
行われると共に、打抜きの信頼性評価については製造工
程におけるストレスの影響を加味した正確な信頼性評価
が行われることになる。つまり、本実施形態によれば、
通常のプリント配線基板と同様に作製されることによ
り、少なくとも一つの領域における打抜き性の信頼性評
価のための評価用パターンが打抜き加工されるので、製
造工程におけるストレス、例えば打抜きの際の熱ストレ
ス等による打抜き穴の弾性収縮や加熱収縮等による寸法
誤差が発生することになる。従って、製造工程における
ストレスの影響を加味した穴径,穴位置,外形抜き精度
等の打抜き性の信頼性評価が行われることになり、正確
で実用性の高い打抜き性の信頼性評価が可能である。
According to the printed wiring board 10 of the present embodiment, by preparing one printed wiring board 10, the reliability of the punching and the reliability of the wiring portion are evaluated, and the reliability of the punching is evaluated. For the evaluation, an accurate reliability evaluation taking into account the influence of stress in the manufacturing process is performed. That is, according to the present embodiment,
By being manufactured in the same manner as a normal printed wiring board, an evaluation pattern for evaluating reliability of punching in at least one region is punched, so that stress in a manufacturing process, for example, thermal stress during punching Dimensional errors will occur due to elastic shrinkage of the punched holes, heat shrinkage, etc. Therefore, the reliability of the punching performance, such as the hole diameter, the hole position, and the outer shape punching accuracy, which takes into account the effects of stress in the manufacturing process, is evaluated. is there.

【0023】尚、上記各評価試験の条件は、例示したも
のであって、これに限らず、他の試験条件が採用される
ことは明らかである。
It should be noted that the conditions of each of the above evaluation tests are merely examples, and the present invention is not limited to these. It is apparent that other test conditions may be employed.

【0024】上述した実施形態においては、各評価用パ
ターン21乃至23は、それぞれ形状に関して例示した
ものであり、他の任意の形状が使用されることは明らか
である。また、各評価用パターン21乃至23の寸法
は、信頼性評価試験の結果に基づいて、次回の信頼性評
価試験に備えて適宜に調整されるものである。
In the above-described embodiment, each of the evaluation patterns 21 to 23 has been exemplified with respect to the shape, and it is obvious that any other shape is used. The dimensions of the evaluation patterns 21 to 23 are appropriately adjusted based on the result of the reliability evaluation test in preparation for the next reliability evaluation test.

【0025】[0025]

【発明の効果】以上述べたように、本発明によれば、正
確な打抜き性の信頼性評価が行われると共に、配線部の
信頼性評価も行われるようにした、信頼性評価用のプリ
ント配線基板を提供することができる。
As described above, according to the present invention, it is possible to accurately evaluate the reliability of punching and to evaluate the reliability of a wiring portion. A substrate can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明により構成された信頼性評価用のプリン
ト配線基板の一実施形態を示す平面図である。
FIG. 1 is a plan view showing one embodiment of a printed wiring board for reliability evaluation configured according to the present invention.

【図2】図1のプリント配線基板における打抜き性の信
頼性評価のための評価用パターンを示す(A)部分拡大
斜視図及び(B)A−A線断面図である。
2A is a partially enlarged perspective view showing an evaluation pattern for evaluating reliability of punching property in the printed wiring board of FIG. 1, and FIG.

【図3】図1のプリント配線基板における絶縁性,耐電
圧性の評価のための評価用パターンを示す(A)平面
図,(B)部分拡大平面図及び(C)B−B線断面図で
ある。
3 (A) is a plan view, FIG. 3 (B) is a partially enlarged plan view, and FIG. 3 (C) is a cross-sectional view taken along the line BB, showing an evaluation pattern for evaluating insulation and withstand voltage in the printed wiring board of FIG. 1; It is.

【図4】図1のプリント配線基板の製造工程を順次に示
す概略図である。
FIG. 4 is a schematic view sequentially showing a manufacturing process of the printed wiring board of FIG. 1;

【符号の説明】[Explanation of symbols]

10・・・プリント配線基板、11・・・基板、12,
13,14・・・パターン領域、15・・・ソルダーレ
ジスト、16・・・部品穴、20・・・配線部、第七の
領域、21,22,23・・・評価用パターン。
10 ... printed wiring board, 11 ... board, 12,
13, 14: pattern area, 15: solder resist, 16: component hole, 20: wiring part, seventh area, 21, 22, 23 ... evaluation pattern.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板と、この基板上に形成された導電パ
ターンによる配線部とを有するプリント配線基板であっ
て、 上記基板が、複数の異なる種類の評価パターンの領域を
有しており、 上記各領域のうち、少なくとも一つの領域が、打抜き性
の信頼性評価に適したパターンを備えていることを特徴
とする信頼性評価用のプリント配線基板。
1. A printed wiring board having a substrate and a wiring portion formed by a conductive pattern formed on the substrate, wherein the substrate has a plurality of different types of evaluation pattern regions. A printed wiring board for reliability evaluation, wherein at least one of the regions has a pattern suitable for reliability evaluation of punching performance.
【請求項2】 上記複数の評価パターンの領域が、プリ
ント配線基板の配線部に関する信頼性評価のためのパタ
ーンを備えていることを特徴とする請求項1に記載の信
頼性評価用のプリント配線基板。
2. The printed wiring for reliability evaluation according to claim 1, wherein the areas of the plurality of evaluation patterns include a pattern for reliability evaluation on a wiring portion of the printed wiring board. substrate.
JP29011199A 1999-10-12 1999-10-12 Printed wiring board for reliability evaluation Pending JP2001111183A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29011199A JP2001111183A (en) 1999-10-12 1999-10-12 Printed wiring board for reliability evaluation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29011199A JP2001111183A (en) 1999-10-12 1999-10-12 Printed wiring board for reliability evaluation

Publications (1)

Publication Number Publication Date
JP2001111183A true JP2001111183A (en) 2001-04-20

Family

ID=17751950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29011199A Pending JP2001111183A (en) 1999-10-12 1999-10-12 Printed wiring board for reliability evaluation

Country Status (1)

Country Link
JP (1) JP2001111183A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201349A (en) * 2010-03-25 2011-09-28 松下电器产业株式会社 Circuit component built-in module and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201349A (en) * 2010-03-25 2011-09-28 松下电器产业株式会社 Circuit component built-in module and manufacturing method therefor
JP2011204811A (en) * 2010-03-25 2011-10-13 Panasonic Corp Module with built-in circuit part and manufacturing method thereof
CN102201349B (en) * 2010-03-25 2014-03-26 松下电器产业株式会社 Circuit component built-in module and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US5288950A (en) Flexible wiring board and method of preparing the same
JP3099947B2 (en) Vertical probe card
US20130265073A1 (en) Probe Card And Manufacturing Method Therefor
JP2007279034A (en) Inspection device for flat panel display element test, and manufacturing method therefor
US7576287B2 (en) Lot traceable printed circuit board
JP4394432B2 (en) Method for manufacturing printed circuit board holding sheet
JP2011117761A (en) Probe card and method of manufacturing probe card
JP2004333332A (en) Probe unit and its manufacturing method
JP2001111183A (en) Printed wiring board for reliability evaluation
JP3626742B2 (en) Mass production method of tape-type flexible printed circuit
US6295631B1 (en) Method for determining the compensation value of the width of a wire by measuring the resistance of the wire
JPH10116861A (en) Carrier tape and manufacture of carrier tape
JPH08271547A (en) Probe
JP4185218B2 (en) Contact probe and method for manufacturing the same, probe device using the contact probe, and method for manufacturing the same
JPH10185951A (en) Contact probe, probe device having the same and manufacture of contact probe
JPH09159694A (en) Lsi test probe
JP3936547B2 (en) Contact probe, probe device including the same, and contact probe manufacturing method
JP2003279594A (en) Circuit board for prober and its manufacturing method
JP2002134572A (en) Semiconductor device testing apparatus
JP2500131B2 (en) Wafer test method
JP2023110427A (en) Flexible printed wiring board and method for manufacturing flexible printed wiring board
JPH10239353A (en) Contact probe and probe apparatus with the same and manufacture for contact probe
JPH10239351A (en) Contact probe and its manufacture
JPH1116961A (en) Metallic material having bent part, molding thereof, contact probe using above metallic material and manufacture thereof
JP2001330625A5 (en)