JP5077080B2 - 通信装置及び通信方法 - Google Patents

Description

本発明は、通信装置及び通信方法に関する。

近年、ブロードバンド無線通信システムに対して、広帯域化が要求されている。ブロードバンド無線通信システムには、例えば、直交周波数分割多重（ＯＦＤＭ: Orthogonal Frequency Division Multiplexing）／直交周波数分割多重接続（ＯＦＤＭＡ: Orthogonal Frequency Division Multiple Access）方式が適用されるＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）がある。このＷｉＭＡＸは、IEEE（Institute of Electrical and Electronic Engineers）802．16eとも呼ばれている。

ＯＦＤＭ／ＯＦＤＭＡ方式は、異なる複数の周波数を多重して通信する方式である。以下、ＯＦＤＭ／ＯＦＤＭＡ方式が適用されるブロードバンド無線通信システムの一例として、ＷｉＭＡＸについて説明する。

図２は、ＯＦＤＭＡ ＷｉＭＡＸのフレーム構成の一例を示す図である。横軸はＯＦＤＭＡシンボル（時間）を示し、縦軸はサブチャネル論理ナンバ（周波数）を示す。フレームは、ダウンリンクサブフレーム（ＤＬ ｓｕｂ Ｆｒａｍｅ）とアップリンクサブフレーム（ＵＬ ｓｕｂ Ｆｒａｍｅ）の組みから構成される。ダウンリンクサブフレームは受信用サブフレームであり、アップリンクサブフレームは送信用サブフレームである。

ダウンリンクサブフレームは、プリアンブル（ＰＲＥＡＭＢＬＥ）、フレームコントロールヘッダ（ＦＣＨ：Frame Control Header）、ダウンリンクマップ（ＤＬ−ＭＡＰ：Downlink Map）、アップリンクマップ（ＵＬ−ＭＡＰ：Uplink Map）、及び複数のダウンリンクバースト（ＤＬ Ｂｕｒｓｔ ＃１〜＃７）で構成される。プリアンブルは、フレームの先頭マークを示す。フレームコントロールヘッダは、制御データを含む。ダウンリンクマップは、ダウンリンクサブフレーム内のデータ配置情報を示す。アップリンクマップは、アップリンクサブフレーム内のデータ配置情報を示す。ダウンリンクバーストは、ユーザデータを示す。

アップリンクサブフレームは、初期レンジングや、定期レンジング、帯域幅要求時レンジング、ハンドオーバー時レンジングなどのレンジングチャネル（Ｒａｎｇｉｎｇ）、ＨＡＲＱのためのアックチャネル（ＡＣＫ−ＣＨ）、ファーストフィードバックチャネル（ＣＱＩＣＨ）、及び複数の端末からのアップリンクバースト（ＵＬ Ｂｕｒｓｔ ＃１〜＃３）等から構成される。

ここで、アップリンクサブフレーム内のデータ種別を大きく２分し、レンジングチャネル、アックチャネル、ファーストフィードバックチャネルを制御データと呼び、アップリンクバーストをユーザデータと呼ぶことにする。

制御データは、無線通信に必要な電力制御やタイミング制御、伝送品質のためのデータの送受信のための制御データと位置付け、ユーザデータは、音声データ、画像・動画データ等のユーザ間の送受信データと位置付ける。

ここで、制御データの中のファーストフィードバックチャネルは、チャネル品質情報（ＣＱＩ：Channel Quality Indicator）の通知やハンドオーバ（移動局の基地局間移動）のためのアンカー無線基地局の変更を要求するといった制御情報を即時的に無線基地局へ指示するために定期的に割り当てられるスロットである。１つのスロットは、複数のＯＦＤＭＡシンボルを有する。

また、チャネル品質情報（ＣＱＩ）の通知とは、チャネル品質伝送方法のことで、基地局装置において、各移動局へ送信するデータを受信品質が良好なサブキャリアに割り当てることにより周波数スケジューリングを行うため、移動局は、全サブキャリア分についてのサブキャリア毎の個別のチャネル品質情報（ＣＱＩ）を基地局装置に送信する。基地局装置は、各移動局からのチャネル品質情報（ＣＱＩ）を考慮して所定のスケジューリングアルゴリズムに従って、各移動局について使用するサブキャリアと変調方式及び符号化率を決定する。１つのサブチャネルは、複数のサブキャリア（周波数）を有する。

図３は、移動局装置のフレーム構築処理スケジュールを示す図である。時刻ｔ１は、ソフトウェア演算開始時刻である。時刻ｔ１において、ソフトウェア処理により、ＣＱＩ値（データ）の算出演算処理が行われる。

時刻ｔ２は、ＣＱＩデータの締切時刻である。時刻ｔ２の後、ハードウェア処理により、矩形データ配置処理、ユーザデータ配置処理及びローテーション（Rotation）／リナンバリング（Renumbering）処理が行われる。

移動局は、これらチャネル品質情報（ＣＱＩ）を含めた各制御データとユーザデータでアップリンクサブフレームを構築するが、フレーム構築の際、データの配置方法に規定がある。制御データは、矩形に領域を確保して矩形データを配置し、ユーザデータは、制御データをよけて配置するように規定されている。よって、一般的にはアップリンクサブフレーム上にレンジングチャネル、アックチャネル、ファーストフィードバックチャネルといった制御データを矩形に配置した後、その領域を避けてユーザデータを配置してアップリンクサブフレームを構築する。

また、その後、指定があれば、ローテーション／リナンバリング処理を行う。ローテーションは、前述の論理配置領域を規則に従って並び替え（ランダマイズ）する機能である。その方法は、IEEE 802.16-2004/802.16e (8.4.6.2.6)に規定されている。具体的には、時間軸方向のスロット列単位に対象となるサブチャネルに対し、周波数方向にデータを回転させる形で配置変更する。リナンバリング処理は、ローテーション処理後の結果に対して物理ビットマップ情報に応じて有効なビットマップの示すサブチャネルに並べ変え、物理マッピングに変換する処理である。

以上の処理が完了後、時刻ｔ４で、アップリンクサブフレームの送信タイミングに合わせて、データを送信する。時刻ｔ４は、フレーム構築締切時刻である。

しかし、上記のフレーム構築処理には以下に示すような問題点がある。通常、ＣＱＩ値の算出は、ソフトウェア処理を含めて算出するが、多くの演算処理を必要とするため、長時間を要するのが普通である。また、ファーストフィードバックチャネルは、無線基地局から指示を受けた移動局装置が次のフレームのアップリンクサブフレームに送信しなければならないため、ＣＱＩ値の算出にかけられる時間は限られている。

また、アップリンクサブフレームの構築は、前述したように配置方法に規定があるため、ユーザデータより、先にＣＱＩデータを設定しなければならない。さらに、データを配置した後に、ローテーション／リナンバリングの後処理が必要な場合は、この処理時間を考慮して、ＣＱＩ値の締め切り時刻ｔ２を設定する必要がある。

よって、ＣＱＩ値算出にかけられる時間が短くなり、締め切り時刻ｔ２に間に合わせるためにソフトウェア処理が圧迫される。

図４は、ＣＱＩ値算出処理が間に合わない場合のフレーム構築処理スケジュールの例を示す図であり、図３に対応する。ＣＱＩ値算出処理は、演算量が多くなり、時刻ｔ１からｔ３までの時間Ｔ１かかり、ＣＱＩ値算出処理終了時刻ｔ３がＣＱＩデータ締切時刻ｔ２を過ぎてしまったとする。その場合、フレーム構築締切時刻ｔ４にＣＱＩデータを送信できずに、通信異常を引き起こすことになる。

特開２００６−３２５２６４号公報には、複数のブロックに分割されたマルチキャリア通信帯域を用いて無線通信を行う基地局装置であって、第１送信データに各ブロック毎の通信品質に基づいて前記複数のブロックのいずれかを割り当てる一方で、前記第１送信データと異なる第２送信データに各ブロック毎の通信品質に基づかず所定のパタンに従って前記複数のブロックのいずれかを割り当てる割当手段と、各ブロックに割り当てられた前記第１送信データおよび前記第２送信データを各ブロック内で周波数ホッピングするホッピング手段と、を具備する基地局装置が記載されている。

また、国際公開第ＷＯ２００５／０２０４８８号パンフレットには、各通信相手の受信品質を示す受信品質情報及び各通信相手の要求伝送率を示す要求伝送率情報に基づいてスケジューリングにより選択されたサブキャリアに所定の条件を満たす第１データを割り当て、一方あらかじめ決められたサブキャリアに前記第１データと異なるデータである第２データを割り当てるサブキャリア割り当て手段と、前記サブキャリア割り当て手段によりサブキャリアに割り当てられた前記第１データ及び前記第２データを送信する送信手段と、を具備する無線通信装置が記載されている。

また、特表２００７−５２６６９２号公報には、空間的に離隔したサブキャリアを含むダイバーシティモードと、予め設定された個数の隣接したサブキャリアを含む多数のバンドを含むバンド適応的変調及びコーディング（ＡＭＣ）モードを含む無線通信システムにおいて、受信器が送信器にチャンネル品質情報（ＣＱＩ）を送信する方法であって、受信器がダイバーシティモードで動作する場合、全周波数に対して平均キャリア対干渉雑音比（ＣＩＮＲ）値を送信するステップと、前記受信器がバンドＡＭＣモードで動作する場合、予め設定された個数のビンの差動ＣＩＮＲを送信するステップとを含むことを特徴とするＣＱＩ送信方法が記載されている。

特開２００６−３２５２６４号公報 国際公開第ＷＯ２００５／０２０４８８号パンフレット 特表２００７−５２６６９２号公報

本発明の目的は、チャネル品質情報の算出処理等多くの演算処理を必要とする処理に十分な時間をかけることを可能にし、ソフトウェア処理を軽減させ、アップリングサブフレーム内のデータの欠落や未送信を防ぐことである。

本発明の通信装置は、第１の制御データを生成する第１の制御データ生成部と、第２の制御データを生成する第２の制御データ生成部と、フレームメモリ内に前記第１の制御データの領域を予約するために前記第１の制御データのアロケート処理を行う制御データアロケート処理部と、ユーザデータを前記アロケート処理が施されたフレームメモリ内の他の領域に書き込むデータ書き込み制御部と、前記フレームメモリに書き込まれたデータを基に送信データを送信する送信部とを有し、前記データ書き込み制御部は、前記第１の制御データの生成後かつ前記第１の制御データのアロケート処理後かつ前記ユーザデータの書き込み後かつ前記送信データの送信前に、前記生成された第１の制御データを前記フレームメモリの前記アロケート処理された領域に書き込み、前記データ書き込み制御部は、前記ユーザデータの書き込み前に、前記生成された第２の制御データを書き込むことを特徴とする。

多くの演算を必要とする第１の制御データの生成処理に十分な時間をかけることが可能になり、第１の制御データの生成処理負担を軽減させ、フレーム内の第１の制御データの欠落や未送信を防止することができる。

図１は、本発明の実施形態による移動局端末装置（通信装置）の構成例を示すブロック図である。移動局端末装置は、直交周波数分割多重／直交周波数分割多重アクセス方式が適用され、時分割復信方式により基地局装置と通信を行う。時分割復信方式における伝送フレームは、図２に示したように、ダウンリンクサブフレーム（ＤＬ ｓｕｂ Ｆｒａｍｅ）と、アップリンクサブフレーム（ＵＬ ｓｕｂ Ｆｒａｍｅ）により構成されている。図２の説明は、上記と同じである。移動局端末装置は、基地局装置に対して、ダウンリンクサブフレームを受信し、アップリンクサブフレームを送信する。移動局端末装置及び基地局装置を含む無線通信システムは、複数のアンテナを有し、マルチ入力マルチ出力（ＭＩＭＯ：Multiple Input Multiple Output）技術により通信を行うことにも対応している。

移動局端末装置は、ソフトウェア処理部１０１、ハードウェア処理部１０２及びアンテナ１０３，１０４を有する。ソフトウェア処理部１０１は、チャネル品質情報（ＣＱＩ）演算処理部１１１及びアック（ＡＣＫ）／ナック（ＮＡＣＫ）処理部１１２を有する。ハードウェア処理部１０２は、無線受信部１２１、高速フーリエ変換（ＦＦＴ）部１２２、チャネル品質測定部１２３、復調部１２４、ハイブリッド自動再送要求（ＨＡＲＱ：Hybrid Automatic Repeat Request）部１２５、復号化部１２６、ダウンリンクサブフレーム分離部１２７、レンジング（Ranging）生成部１２８、ＡＣＫ／ＮＡＣＫ生成部１２９、チャネル品質情報チャネル（ＣＱＩＣＨ：Channel-Quality Indicator Channel）生成部１３０、アップリンクサブフレーム構築部１３１、符号化部１３２、変調部１３３、逆フーリエ変換（ＩＦＦＴ）部１３４、及び無線送信部１３５を有する。

無線受信部１２１は、基地局装置からアンテナ１０３を介して受信した受信信号を無線周波数からベースバンド周波数へダウンコンバートし、ＦＦＴ部１２２へ出力する。

ＦＦＴ部１２２は、入力した受信信号に対して高速フーリエ変換処理を行い、復調部１２４及びチャネル品質測定部１２３へ出力する。

チャネル品質測定部１２３は、ＦＦＴ部１２２から入力した受信信号より受信品質を測定し、測定した受信品質情報をソフトウェア処理部１０１内のＣＱＩ演算処理部１１１へ出力する。すなわち、チャネル品質測定部１２３は、ＣＩＲ（Carrier to Interferer Ratio）又はＳＩＲ（Signal to Interferer Ratio）等の任意の受信品質を示す測定値を求め、求めた測定値を受信品質情報としてＣＱＩ演算処理部１１１へ出力する。

復調部１２４は、ＦＦＴ部１２２から入力した受信信号を復調処理し、ＨＡＲＱ部１２５へ出力する。

ＨＡＲＱ部１２５は、復調部１２４から入力した受信信号をハイブリッド自動再送要求処理し、復号化部１２６へ出力する。具体的には、誤り訂正及び誤り検出符号を用いて、誤りのある受信パケットを破棄せず再送され受信したパケットと合成を行うことにより誤り訂正能力を増加させるため、再送要求処理を行う。

復号化部１２６は、ＨＡＲＱ部１２５から入力した受信信号を復号化してダウンリンクサブフレーム分離部１２７へ出力する。また、復号化部１２６は、誤り検出復号化を行い、ＡＣＫ／ＮＡＣＫ処理部１１２へ出力する。

ダウンリンクサブフレーム分離部１２７は、復号化部１２６からダウンリンクサブフレームデータを入力し、データを解析して必要なデータの形に分離して、ユーザデータとしてソフトウェア処理部１０１へ出力する。

ＡＣＫ／ＮＡＣＫ処理部１１２は、復号化部１２６から入力した誤り検出結果情報より、再送が必要であれば誤り判定信号である否定応答（ＮＡＣＫ）信号を送信するように、また、再送不要であれば誤り判定信号である確認応答（ＡＣＫ）信号を送信するように、ＡＣＫ／ＮＡＣＫ（ＨＡＲＱ ＡＣＫ）情報をＡＣＫ／ＮＡＣＫ生成部１２９へ出力する。

ＣＱＩ演算処理部１１１は、チャネル品質情報（ＣＱＩ）を生成するように制御された場合には、チャネル品質測定部１２３から入力した受信品質情報からサブキャリア毎にチャネル品質情報（ＣＱＩ）を生成する。ＣＱＩ演算処理部１１１は、１つのサブキャリアに対して１つのチャネル品質情報（ＣＱＩ）を生成する。そして、ＣＱＩ演算処理部１１１は、生成したＣＱＩ値をＣＱＩＣＨ生成部１３０へ出力する。

レンジング生成部１２８は、ソフトウェア処理部１０１からレンジングデータを生成するように制御された場合には、決められたレンジングコード生成アルゴリズムによって、レンジングデータを生成し、アップリンクサブフレーム構築部１３１へ出力する。レンジングデータは、電源投入時の通信前に基地局装置との間で通信する制御データである。

ＡＣＫ／ＮＡＣＫ生成部１２９は、ＡＣＫ／ＮＡＣＫ処理部１１２からＡＣＫ又はＮＡＣＫの判定信号を生成するように制御された場合には、決められた生成アルゴリズムによって、ＡＣＫ／ＮＡＣＫ信号を生成し、アップリンクサブフレーム構築部１３１へ出力する。

ＣＱＩＣＨ生成部１３０は、ＣＱＩ演算処理部１１１からＣＱＩ値を入力し、決められた生成アルゴリズムによって、ＣＱＩＣＨ信号を生成し、アップリンクサブフレーム構築部１３１へ出力する。

アップリンクサブフレーム構築部１３１は、ソフトウェア処理部１０１で処理されたユーザデータと、レンジング生成部１２８で生成されたレンジングデータと、ＡＣＫ／ＮＡＣＫ生成部１２９で生成されたＡＣＫ／ＮＡＣＫ信号と、ＣＱＩＣＨ生成部１３０で生成されたＣＱＩＣＨ信号を入力し、アップリンクサブフレームを構築して、符号化部１３２へ出力する。

符号化部１３２は、アップリンクサブフレーム構築部１３１から入力したアップリンクサブフレームデータを符号化して変調部１３３へ出力する。

変調部１３３は、符号化部１３２から入力したアップリンクサブフレームデータを変調し、ＩＦＦＴ部１３４へ出力する。

ＩＦＦＴ部１３４は、変調部１３３から入力した送信データを逆高速フーリエ変換し、無線送信部１３５へ出力する。

無線送信部１３５は、ＩＦＦＴ部１３４から入力した送信データをベースバンド周波数から無線周波数へアップコンバート等し、アンテナ１０４を介して基地局装置へ送信する。

図６（Ａ）及び（Ｂ）は、アップリンクサブフレーム構築部１３１がバーストを論理配置情報にアロケート（配置）処理する方法を説明するための図である。図６（Ａ）はバーストのアロケート処理前を示し、図６（Ｂ）はバーストのアロケート処理後を示す。横軸は時間軸方向のスロットを示し、縦軸は周波数方向のサブチャネルを示し、図２に対応する。１つのスロットは、複数のＯＦＤＭＡシンボルを有する。

なお、図６及び、図９、図１０、図１１、図１２、図１３は、最大スロット数を８、最大サブチャネル数を９６とした場合を例に説明しており、これに限られるものではない。

矩形バースト６０１は、例えば、スロット方向が２でありサブチャネル方向が４の矩形バーストである。図２の制御データ（レンジングチャネル、アックチャネル、ファーストフィードバックチャネル（ＣＱＩＣＨ））は、矩形バースト６０１によりアロケートされる。

デュレーションバースト６０２は、その領域内で、左上から右方向にアロケートされ、次に、その下のサブチャネルの左から右へアロケートされ、順次、一番下のサブチャネルまでアロケートを行う。図２のユーザデータ（アップリンクバースト（ＵＬ Ｂｕｒｓｔ ＃１〜＃３））は、デュレーションバースト６０２によりアロケートされる。

アップリンクサブフレーム構築部１３１は、内部のレジスタやメモリの記憶領域を論理配置領域に見立てて、ソフトウェア処理部１０１からの図２のアップリンクマップ（ＵＬ−ＭＡＰ）の解析結果を用い、バーストデータの配置可能領域を確保する。このオペレーションを「バーストをアロケートする」と定義する。アロケートの対象となるバーストデータは、矩形バースト６０１及びデュレーションバースト６０２の２種類がある。矩形バースト６０１及びデュレーションバースト６０２は、アロケート時のデータのボリュームの定義の仕方が異なるため、そのアロケート方法も異なる。

デュレーションバースト６０２は、スロット方向（水平方向）の長さのみで、その配置領域を定義する。一方、矩形バースト６０１は、スロット方向（水平方向）の長さとサブチャネル方向（垂直方向）の長さで、２次元的にその配置領域を定義する。矩形バースト６０１及びデュレーションバースト６０２の配置領域は、同一アップリンクサブフレーム上に混在可能であるが、配置領域の重複はできない。

アロケートの順番を説明する。図６（Ｂ）に示すように、まず、矩形バースト６０１をアロケートする。次に、デュレーションバースト６０２をアロケートする。デュレーションバースト６０２は、矩形バースト６０１を避けるように配置される。

図７は、図１のアップリンクサブフレーム構築部１３１の機能ブロック例を示すブロック図である。アップリンクサブフレーム構築部１３１は、全体制御部７０１、データ書き込み制御部７０２、フレームメモリ７０３、データ読み出し制御部７０４、データ配置制御部７０５、スロットテーブルメモリ７０６、アドレス割り付け制御部７０７、及びローテーション／リナンバリング処理部７０８を有する。データ配置制御部７０５は、矩形バーストアロケート処理部７１１及びデュレーションバーストアロケート処理部７１２を有する。アドレス割り付け制御部７０７は、矩形バーストアドレス割付処理部７２１、ポインタアドレス管理部７２２及びデュレーションバーストアドレス割付処理部７２３を有する。

全体制御部７０１は、各機能ブロックに対する処理開始要求の出力や処理完了通知を受信し、全体の処理シーケンスを管理、制御する。

データ書き込み制御部７０２は、フレームメモリ７０３に対して、外部から転送されてくるデュレーションバーストデータ（ユーザデータ）と矩形バーストデータ（制御データ）をアロケートしたバースト順に書き込む。データ読み出し制御部７０４は、フレームメモリ７０３からデータを読み出す。フレームメモリ７０３のデータの書き込み／読み出しは、サブキャリア単位で行われる。１つのサブチャネルは、複数のサブキャリアを有する。フレームメモリ７０３の書き込み／読み出しアドレスは、前述の配置領域の位置情報を転用する。データ書き込み制御部７０２のデータ書き込みタイミングは、デュレーションバーストデータの受信時又は矩形バーストのデータ生成時に開始し、１フレーム分のバーストデータ書き込み完了を以って書き込みを完了する。その詳細は、後に図８を参照しながら説明する。データ読み出し制御部７０４のデータ読み出しタイミングは、バースト種別に関係無く後段の符号化部１３２からのデータ要求により開始し、その要求が停止する事で読み出しを完了する。

矩形バーストアロケート処理部７１１は、全体制御部７０１から矩形バーストアロケート開始要求を受けると、スロットテーブルメモリ７０６上で矩形バーストのアロケート処理を開始する。矩形バーストアロケート処理部７１１は、ソフトウェア処理部１０１よりパラメータで与えられるバースト情報について、矩形バーストの有無を順次検索し、矩形バーストの認識毎にアロケート処理を行い、バースト数分繰り返し行う。また、矩形バーストアロケート処理部７１１は、アロケート処理完了を以って矩形アロケート終了通知を全体制御部７０１へ出力する。矩形バーストアロケート処理部７１１の処理の詳細は、後に図９（Ａ）及び（Ｂ）を参照しながら説明する。

デュレーションバーストアロケート処理部７１２は、全体制御部７０１からデュレーションアロケート開始要求を受けると、スロットテーブルメモリ７０６上でデュレーションバーストのアロケート処理を開始する。デュレーションバーストアロケート処理部７１２は、ソフトウェア処理部１０１よりパラメータで与えられるバースト情報について、デュレーションバーストの有無を順次検索し、デュレーションバーストの認識毎にアロケート処理を行い、バースト数分繰り返し行う。また、デュレーションバーストアロケート処理部７１２は、アロケート処理完了を以ってデュレーションアロケート終了通知を全体制御部７０１へ出力する。デュレーションバーストアロケート処理部７１２の処理の詳細は、後に図１０（Ａ）及び（Ｂ）を参照しながら説明する。

デュレーションバーストアドレス割付処理部７２３は、全体制御部７０１からデュレーションアドレス割付開始要求を受けると、スロットテーブルメモリ７０６上でデュレーションバーストのアドレス割付処理を開始する。また、デュレーションバーストアドレス割付処理部７２３は、アドレス割付処理完了を以ってデュレーションアドレス割付処理終了通知を全体制御部７０１へ出力する。デュレーションバーストアドレス割付処理部７２３の処理の詳細は、後に図１１（Ａ）及び（Ｂ）を参照しながら説明する。

矩形バーストアドレス割付処理部７２１は、全体制御部７０１から矩形アドレス割付開始要求を受けると、スロットテーブルメモリ７０６上で矩形バーストのアドレス割付処理を開始する。矩形バーストアドレス割付処理部７２１は、データ書き込み制御部７０２から受信する特殊データ座標情報に従い、スロットテーブルメモリ７０６に対して指示された座標位置にポインタアドレスの割り付けを行う。本処理の完了条件は、全体制御部７０１からの矩形アドレス割付開始要求にて制御されるため、要求が解除されることで処理が終了する。すなわち、矩形バーストアドレス割付処理部７２１は、要求がある間でのみ、特殊データ座標情報を受信し、割り付け処理を行う。矩形バーストアドレス割付処理部７２１の処理の詳細は、後に図１２（Ａ）、（Ｂ）及び図１３（Ａ）、（Ｂ）を参照しながら説明する。

スロットテーブルメモリ７０６は、アロケート情報メモリ、アベイラブル（Available）情報メモリ、ローテーション情報メモリ、バースト識別子（ＩＤ）情報メモリ、ポインタアドレス情報メモリを有する。アロケート情報メモリは、アップリンクサブフレーム上に割り当てられたスロットで、アロケート済みである事を示す情報を格納する。アベイラブル情報メモリは、アップリンクサブフレーム上に割り当てられたスロットにデータが存在する事を示す情報を格納する。ローテーション情報メモリは、アップリンクサブフレーム上に割り当てられたスロットがローテーション処理の対象である事を示す情報を格納する。バーストＩＤ情報メモリは、アップリンクサブフレーム上に割り当てられたスロットのゾーンＩＤとバーストＩＤを示す情報を格納する。バーストＩＤは、図２のアップリンクバースト（ＵＬ Ｂｕｒｓｔ）の＃１〜＃３に対応する。ゾーンＩＤは、例えば図９（Ａ）のゾーン９０３のＩＤである。ゾーンは、アップリンクサブフレーム上で垂直方向に区切られ、ゾーン毎に変調方式を変えることができる。ポインタアドレス情報メモリは、アップリンクサブフレーム上に割り当てられたスロットとフレームメモリ７０３とをリンク付けするポインタアドレス情報を格納する。

ポインタアドレス管理部７２２は、スロットテーブルメモリ７０６とフレームメモリ７０３とのリンク付けを行うポインタアドレスの算出と管理を行う。ポインタアドレスは、バースト毎の先頭ポインタ値と最終ポインタ値、先頭矩形バーストの先頭ポインタ値と矩形バーストアドレス割り付けに用いるカレントポインタ値として算出され、管理される。また、ポインタアドレス管理部７２２は、フレームメモリ７０３にデータ書き込みを行う際に用いるポインタアドレスをデータ書き込み制御部７０２に通知する。ポインタアドレス管理部７２２は、データ書き込み制御部７０２から必要とするバースト情報を受け、それに対応する先頭ポインタ値と最終ポインタ値をデータ書き込み制御部７０２へ通知する。また、ポインタアドレス管理部７２２は、先頭矩形バーストの先頭ポインタ値も合わせてデータ書き込み制御部７０２へ通知する。

データ書き込み制御部７０２は、図２のアップリンクマップ（ＵＬ−ＭＡＰ）より得られたバースト情報とポインタアドレス管理部７２２のテーブル情報に従って、バーストデータをフレームメモリ７０３へ書き込む。その際に、データ書き込み制御部７０２は、バースト情報でユーザデータ（デュレーションバースト）と制御データ（矩形バースト）を選択し、フレームメモリ７０３へ書き込む。ただし、矩形バーストのＣＱＩＣＨデータの場合は、ＣＱＩＣＨデータの生成過程でのソフトウェアの演算処理を考慮し、ＣＱＩＣＨデータ位置の確定とフレームメモリ７０３への書き込み処理を分離し、２段階で処理を行う。その詳細は、後に図８を参照しながら説明する。

データ読み出し制御部７０４は、後段の符号化部１３２とハンドシェイクし、アップリンクサブフレーム単位のデータをフレームメモリ７０３から読み出し、符号化部１３２へ転送する。データ読み出し制御部７０４は、符号化部１３２からのデータ転送要求によってデータ転送を開始し、データ転送要求が解除されるとともにオペレーションを完了する。

ローテーション／リナンバリング処理部７０８は、前述の論理配置領域をランダマイズする。その方法は、IEEE16_2004(8.4.6.2.6.)に規定されている。詳細は後述する。

図８は、図７のアップリンクサブフレーム構築部１３１の処理例を示すフローチャートである。

まず、全体制御部７０１は、データ配置制御部７０５、アドレス割り付け制御部７０７及びローテーション／リナンバリング処理部７０８に対して、テーブル初期化開始要求を出力する。すると、ステップＳ８０１において、データ配置制御部７０５、アドレス割り付け制御部７０７及びローテーション／リナンバリング処理部７０８は、フレーム毎の処理を開始する際に、スロットテーブル７０６とローテーション／リナンバリング用バッファメモリの初期化を行う。初期化後、データ配置制御部７０５、アドレス割り付け制御部７０７及びローテーション／リナンバリング処理部７０８は、テーブル初期化終了フラグを全体制御部７０１に出力する。また、全体制御部７０１は、各機能ブロックに対しても初期化を指示する。

次に、全体制御部７０１は、矩形バーストアロケート開始要求を矩形バーストアロケート処理部７１１に出力する。すると、ステップＳ８０２において、矩形バーストアロケート処理部７１１は、矩形バーストアロケート処理を行う。図９（Ａ）及び（Ｂ）に示す方法で、矩形バーストアロケート処理部７１１は、ソフトウェア処理部１０１から取得した矩形バーストの位置情報をアップリンクサブフレームの座標情報に変換（アロケート）する。すなわち、ここでアロケートするのは、図２のファーストフィードバックチャネル（ＣＱＩＣＨ）、レンジングチャネル、アックチャネル等の制御データである。ＣＱＩＣＨデータは図１のＣＱＩＣＨ生成部１３０により生成され、レンジングチャネルデータは図１のレンジング生成部１２８により生成され、アックチャネルデータは図１のＡＣＫ／ＮＡＣＫ生成部１２９により生成される。

図９（Ａ）及び（Ｂ）は、ステップＳ８０２の矩形バーストアロケート処理の説明図である。

図９（Ａ）は、矩形バーストの先頭位置座標の指定方法を示す。ゾーン９０３は、現ゾーンを示す。現ゾーン９０３の開始位置のスロット番号は２である。次ゾーンの開始位置のスロット番号は６である。パラメータ９０１は、矩形バーストの先頭位置座標を示し、スロットオフセットが３であり、サブチャネルオフセットが２である。この座標の基点は、スロット番号が０であり、サブチャネル番号が０であり、フレーム先頭を示す。パラメータ９０１により、スロット番号が３、サブチャネル番号が２の座標９０２が矩形バーストの先頭位置座標として指定される。なお、スロットオフセットとは、IEEE 802.16-2004/802.16eで規定される「OFDMA symbol offset」と同義である。

図９（Ｂ）は、矩形バーストの領域（縦横のサイズ）の指定方法を示す。パラメータ９１１は、矩形バーストの領域を示し、スロット数が２、サブチャネル数が４である。パラメータ９１１により、スロット数が２、サブチャネル数が４の斜線の矩形バースト領域９１２がアロケートされる。具体的には、スロットテーブルメモリ７０６内のアロケート情報メモリにおいて、矩形バースト領域９１２がアロケート済みである事を示す情報が格納される。なお、ナンバーオブスロットとは、IEEE 802.16-2004/802.16eで規定される「No.OFDMA symbols」と同義である。また、ナンバーオブサブチャネルとは、IEEE 802.16-2004/802.16eで規定される「No.Subchannels」と同義である。

次に、図８において、矩形バーストアロケート処理部７１１は、上記の矩形バーストアロケート処理が終了すると、矩形バーストアロケート終了フラグを全体制御部７０１に出力する。

次に、全体制御部７０１は、デュレーションバーストアロケート開始要求をデュレーションバーストアロケート処理部７１２に出力する。すると、ステップＳ８０３において、デュレーションバーストアロケート処理部７１２は、デュレーションバーストアロケート処理を行う。具体的には、図１０（Ａ）及び（Ｂ）に示す方法で、デュレーションバーストアロケート処理部７１２は、ソフトウェア処理部１０１から入手したデュレーションバーストの位置情報をアップリンクサブフレームの座標情報に変換（アロケート）する。すなわち、ここでアロケートするのは、ユーザデータである。ここで、矩形バーストでアロケート済みの領域を避けてデュレーションの数だけ番号の順番にデュレーションバーストをアロケートする。

図１０（Ａ）及び（Ｂ）は、ステップＳ８０３のデュレーションバーストアロケート処理の説明図である。

図１０（Ａ）は、デュレーションバーストの先頭位置座標の指定方法を示す。パラメータ１００１は、デュレーションバーストの先頭位置座標を示し、スロットオフセットが４であり、サブチャネルオフセットが１である。この座標の基点は、スロット番号が０であり、サブチャネル番号が０であり、フレーム先頭を示す。パラメータ１００１により、スロット番号が４、サブチャネル番号が１の座標１００２がデュレーションバーストの先頭位置座標として指定される。

図１０（Ｂ）は、デュレーションバーストの継続量の指定方法を示す。パラメータ１０１１は、デュレーションバーストの継続量を示し、継続量が１３である。パラメータ１０１１により、継続量が１３のデュレーションバースト領域１０１２が、アロケート済みの矩形バースト領域９１２を避けるようにアロケートされる。すなわち、デュレーションバースト領域１０１２は、番号の順番に、アロケート済みの矩形バースト領域９１２を避けて、継続量の数だけアロケートし、ゾーン９０３の端に来たらその下のサブチャネルに折り返す。具体的には、スロットテーブルメモリ７０６内のアロケート情報メモリにおいて、デュレーションバースト領域１０１２がアロケート済みである事を示す情報が格納される。

次に、図８において、デュレーションバーストアロケート処理部７１２は、上記のデュレーションバーストアロケート処理が終了すると、デュレーションバーストアロケート終了フラグを全体制御部７０１に出力する。

次に、全体制御部７０１は、デュレーションバーストアドレス割付開始要求をデュレーションバーストアドレス割付処理部７２３に出力する。すると、ステップＳ８０４において、デュレーションバーストアドレス割付処理部７２３は、デュレーションバーストアドレス割付処理を行う。具体的には、デュレーションバーストアドレス割付処理部７２３は、フレームメモリ７０３とアップリンクサブフレームの位置の座標情報をリンクした情報を作成して、座標情報から、フレームメモリ７０３のデータを引き出せるようにする。

図１１（Ａ）及び（Ｂ）は、ステップＳ８０４のデュレーションバーストアドレス割付処理の説明図である。図１１（Ａ）は論理配置情報を示し、図１１（Ｂ）はスロットテーブルメモリ７０６内のポインタアドレス情報メモリを示す。ポインタアドレス情報メモリは、アップリンクサブフレーム上に割り当てられたスロットとフレームメモリ７０３とをリンク付けするポインタアドレス（スロットアドレス）情報を格納する。デュレーションバーストアドレス割付処理部７２３は、フレームメモリ７０３とアップリンクサブフレームの位置の座標情報をリンクした情報を作成し、図１１（Ｂ）のポインタアドレス情報メモリに書き込む。スロットアドレスは、フレームメモリの実アドレスではなく、スロット単位のアドレスを示す。ポインタアドレス管理部７２２は、スロットアドレスとポインタアドレスにて、スロットテーブル７０６とフレームメモリ７０３とのリンク付けを行う。

前回のゾーンまでに割り付けられたスロットアドレスが８４であるとする。現ゾーン１１１１では、８５〜９７のスロットアドレスが割り付けられる。８５〜９７のスロットアドレスは、左上から下に向けて割り付けられ、下端まで行くとその次のスロットに折り返し、アドレス割り付けを行う。

例えば、アップリンクサブフレームのスロット番号が２、サブチャネル番号が４の座標には、バーストＩＤ＝５の３番目のスロットのデータが書き込まれていることになる。アドレス割付を行うスロットアドレスは、バーストＩＤ毎に管理する先頭ポインタアドレス値を基にスロットテーブルメモリ７０６にアロケートされているバーストＩＤと有効状態（アロケート済み且つアベイラブル）を検出し、検出したバーストＩＤのポインタアドレス値（先頭ポインタアドレス値を基点に）をインクリメントすることで有効となるスロット座標のポインタ値として算出する。

次に、図８において、デュレーションバーストアドレス割付処理部７２３は、上記デュレーションバーストアドレス割付処理が終了すると、デュレーションバーストアドレス割付終了フラグを全体制御部７０１に出力する。

次に、全体制御部７０１は、矩形バーストアドレス割付開始要求を矩形バーストアドレス割付処理部７２１に出力し、制御データ書込み要求をデータ書き込み制御部７０２に出力する。すると、ステップＳ８０５において、矩形バーストアドレス割付処理部７２１は矩形バーストアドレス割付処理を行い、ステップＳ８１１において、データ書き込み制御部７０２は制御データ書込み処理を行う。

ステップＳ８０５において、矩形バーストアドレス割付処理部７２１は、全体制御部７０１から矩形バーストアドレス割付要求を受けると、データ書き込み制御部７０２へポインタアドレス管理部７２２を介して先頭矩形バースト先頭ポインタアドレスを出力する。

ステップＳ８１１において、データ書き込み制御部７０２は、全体制御部７０１から制御データ書き込み要求を受けると、レンジング生成部１２８及び／又はＡＣＫ／ＮＡＣＫ生成部１２９から書き込みデータと座標情報を入力する。また、データ書き込み制御部７０２は、ＣＱＩＣＨ生成部１３０からは、座標情報のみを入力する。

データ書き込み制御部７０２は、矩形バーストアドレス割付処理部７２１から入力した先頭ポインタアドレスを開始位置として、レンジング生成部１２８及び／又はＡＣＫ／ＮＡＣＫ生成部１２９から連続して入力される書き込みデータをインクリメンタルにフレームメモリ７０３へ書き込む。同時に、データ書き込み制御部７０２は、矩形バーストアドレス割付処理部７２１へ、座標情報を出力する。矩形バーストアドレス割付処理部７２１は、データ書き込み制御部７０２から座標情報を入力し、座標情報の示す座標位置にポインタアドレス情報とアベイラブル情報をスロットテーブル７０６内のポインタアドレス情報メモリ及びアベイラブル情報メモリに書き込む。

また、ＣＱＩＣＨデータについては、データ書き込み制御部７０２は、ＣＱＩＣＨ生成部１３０から座標情報のみ入力するので、矩形バーストアドレス割付処理部７２１へ、座標情報を出力して、フレームメモリ７０３への書き込み開始アドレスはデータ書き込み制御部７０２で保持しておく。その書き込み開始アドレスは、その後のＣＱＩＣＨのデータ書き込み処理で使用する。

ＣＱＩ演算処理部１１１のＣＱＩ値算出処理時間を長時間確保するため、データ書き込み制御部７０２は、ＣＱＩＣＨデータを除く制御データをステップＳ８１１で書き込む。ＣＱＩＣＨデータは、後にステップＳ８１３で書き込む。

図１２（Ａ）及び（Ｂ）は、ステップＳ８０５の矩形バーストアドレス割付処理の説明図である。図１２（Ａ）は論理配置情報を示し、図１２（Ｂ）はスロットテーブルメモリ７０６内のポインタアドレス情報メモリを示す。矩形バーストアドレス割付処理を、レンジングデータのアドレス割り付けを例に説明する。

矩形バースト領域１２０１は、バーストＩＤが４のレンジング矩形バースト領域である。スロットデータ１２０２は、レンジング矩形バースト領域１２０１内のレンジングスロットデータであり、現ゾーン９０３において、９８〜１０３のスロットアドレスが割り付けられる。スロットデータ１２０２のスロットには、データが存在する旨のアベイラブル情報が書き込まれ、レンジング矩形バースト領域１２０１内のスロットデータ１２０２以外のスロットには、データが存在しない旨のアベイラブル情報が記憶される。なお、レンジングデータの最大数及びデータ長は、条件により変化する。

レンジング矩形バースト領域１２０１のオフセットは、アップリンクサブフレームの先頭座標からの座標で示される。レンジング矩形バースト領域１２０１のバーストＩＤを４とした場合の例を示す。この例では、時間軸方向のスロット番号が２から５までの４スロット幅のゾーン９０３に対して、周波数方向に３５サブチャネル幅の自セグメント領域にアドレス割り付けを行う。

このレンジング矩形バースト領域１２０１は、スロット番号が２、サブチャネル番号が７の座標位置を開始座標として、３スロット幅×６サブチャネル幅の矩形領域をアロケートしている。この矩形領域１２０１に対して、スロット番号が３、サブチャネル番号が７の座標位置にポインタアドレスとして９８を割り付けたことを示している。

実際のアドレス割付処理は、矩形バーストアドレス割付処理部７２１が全体制御部７０１からの矩形アドレス割付開始要求を受けることで、データ書き込み制御部７０２からの制御データ座標情報の受信待ち状態となる。

次に、図８において、データ書き込み制御部７０２は、上記の制御データ書込み処理が終了すると、制御データ書込み完了通知を全体制御部７０１に出力する。すると、全体制御部７０１は、矩形バーストアドレス割付開始要求解除通知を矩形バーストアドレス割付処理部７２１に出力する。

次に、ステップＳ８１２において、データ書き込み制御部７０２は、ユーザデータ書き込み処理を行う。データ書き込み制御部７０２は、全体制御部７０１からユーザデータ書き込み開始要求受信後、ソフトウェア処理部１０１からのパラメータ情報を用いて、ソフトウェア処理部１０１へ出力要求を出力する。データ書き込み制御部７０２は、ソフトウェア処理部１０１からバーストＩＤとユーザデータを入力し、事前にデュレーションバーストアドレス割付処理で予約したフレームメモリ７０３の先頭アドレスと最終アドレスをデュレーションバーストアドレス割付処理部７２３から受け取り、受信した順番にデータをフレームメモリ７０３に書き込む。書き込みが完了すると、データ書き込み制御部７０２は、ユーザデータ書き込み完了通知を全体制御部７０１に出力する。

次に、全体制御部７０１は、ローテーション／リナンバリング開始要求をローテーション／リナンバリング処理部７０８に出力する。すると、ステップＳ８０６において、ローテーション／リナンバリング処理部７０８は、上記のアロケート処理された配置情報だけでローテーション／リナンバリング処理を行い、終了すると、ローテーション／リナンバリング終了フラグを全体制御部７０１に出力する。

ローテーション処理は、時間軸方向のスロット列単位に対象となるサブチャネルに対し周波数方向に回転させる処理である。リナンバリング処理は、ローテーション処理後の結果に対して物理ビットマップ情報に応じて有効なビットマップの示すサブチャネルに並べ変え、物理マッピングに変換する処理である。その方法は、IEEE16_2004(8.4.6.2.6.)に規定されており、テンポラリのメモリ等を用いて実現することができる。リナンバリング処理は、矩形バーストや設定にてローテーション対象外となる座標を除いて処理を行う。

次に、全体制御部７０１は、ＣＱＩＣＨデータ書込み開始要求をデータ書き込み制御部７０２に出力する。すると、ステップＳ８１３において、データ書き込み制御部７０２は、ＣＱＩＣＨ書込み処理を行い、処理が終了すると、ＣＱＩＣＨデータ書込み完了通知を全体制御部７０１に出力する。

データ書き込み制御部７０２は、全体制御部７０１からＣＱＩＣＨデータ書き込み要求を受けると、ＣＱＩＣＨ生成部１３０からＣＱＩＣＨデータを入力する。データ書き込み制御部７０２は、ステップＳ８１１の制御データ書き込み処理で保持しておいたＣＱＩＣＨデータの書き込み開始アドレスを使用して、フレームメモリ７０３へＣＱＩＣＨデータを書き込む。

図１３（Ａ）及び（Ｂ）は、ステップＳ８０５の矩形バーストアドレス割付処理の説明図である。図１３（Ａ）は論理配置情報を示し、図１３（Ｂ）はスロットテーブルメモリ７０６内のポインタアドレス情報メモリを示す。矩形バーストアドレス割付処理を、ＣＱＩＣＨデータのアドレス割り付けを例に説明する。

矩形バースト領域１３０１は、バーストＩＤが４のＣＱＩＣＨ矩形バースト領域である。スロットデータ１３０２は、ＣＱＩＣＨ矩形バースト領域１３０１内のＣＱＩＣＨスロットデータであり、現ゾーン９０３において、９８及び９９のスロットアドレスが割り付けられる。スロットデータ１３０２のスロットには、データが存在する旨のアベイラブル情報が書き込まれ、レンジング矩形バースト領域１３０１内のスロットデータ１３０２以外のスロットには、データが存在しない旨のアベイラブル情報が記憶される。

ＣＱＩＣＨ矩形バースト領域１３０１のオフセットは、アップリンクサブフレームの先頭座標からの座標で示される。ＣＱＩＣＨ矩形バースト領域１３０１のバーストＩＤを４とした場合、時間軸方向のスロット番号が２から５までの４スロット幅のゾーン９０３に対して、周波数方向に３５サブチャネル幅の自セグメント領域にアドレス割り付けを行う。このＣＱＩＣＨ矩形バースト領域１３０１は、スロット番号が２、サブチャネル番号が７の座標位置を開始座標として、３スロット幅×６サブチャネル幅の矩形領域をアロケートしている。

この矩形領域１３０１に対して、スロット番号が３、サブチャネル番号が９の座標位置にスロットアドレスとして９８を割り付けたことを示している。実際のアドレス割付処理は、矩形バーストアドレス割付処理部７２１が全体制御部７０１からの矩形アドレス割付開始要求を受けることで処理を開始し、解除されることで終了する。

次に、図８において、全体制御部７０１は、データ転送開始要求をデータ読み出し制御部７０４に出力する。すると、ステップＳ８２１において、データ読み出し制御部７０４は、データ転送を行う。

データ読み出し制御部７０４は、ステップＳ８１１〜Ｓ８１３のアップリンクサブフレームのデータ書き込みがすべて完了すると、データ構築完了通知を符号化部１３２へ出力する。符号化部１３２は、データ構築完了通知を受信後、データ転送の開始時間に合わせて、データ読み出し制御部７０４にデータ転送要求を出力する。データ読み出し制御部７０４は、データ転送要求を受けて、フレームメモリ７０３から符号化部１３２へのデータ転送処理を開始する。データ読み出し制御部７０４は、符号化部１３２へのフレームデータ出力処理を行う為に、スロットテーブルメモリ７０６からバーストＩＤ情報とポインタアドレス情報の読み出しを行う。バーストＩＤ情報とポインタアドレス情報の読み出しを行うタイミングは、全体制御部７０１により管理される。データ読み出し制御部７０４は、データ転送完了後、データ転送完了通知を全体制御部７０１に出力する。

これらの制御により、ソフトウェアの演算処理により長時間を経てデータが算出されるＣＱＩＣＨデータは、他のデータとデータ書き込みのウィンドウを分離し、アップリンクサブフレーム生成完了の寸前のタイミングにその動作ウィンドウを設定することが可能となる。

なお、本実施形態では、フレーム内へのデータ配置管理をスロット単位で行うテーブルメモリ７０６を用いた例を示したが、シンボル単位で行うテーブルメモリ７０６を用いても実現することができ、より細かい配置制御とデータ制御が可能となる。１スロットは、複数のシンボルを有する。

図５は、本実施形態による移動局端末装置のフレーム構築処理スケジュール（通信方法）を示す図であり、図３及び図４に対応する。

時刻ｔ１は、ソフトウェア演算開始時刻である。時刻ｔ１において、ソフトウェア処理により、ＣＱＩ値（データ）及びＡＣＫ／ＮＡＣＫ情報の算出演算処理が行われる。具体的には、ソフトウェア処理部１０１において、ＣＱＩ演算処理部１１１がＣＱＩ値を算出し、ＡＣＫ／ＮＡＣＫ処理部１１２がＡＣＫ／ＮＡＣＫ情報を生成する。ＣＱＩＣＨ生成部１３０は、ＣＱＩ演算処理部１１１により算出されたＣＱＩ値を基にＣＱＩＣＨ信号を生成する。ＡＣＫ／ＮＡＣＫ生成部１２９は、ＡＣＫ／ＮＡＣＫ処理部１１２により生成されたＡＣＫ／ＮＡＣＫ情報を基にＡＣＫ／ＮＡＣＫ信号を生成する。

時刻ｔ１２は、ＣＱＩ値（データ）の締切時刻である。時刻ｔ１２の前に、ハードウェア処理により、矩形データ領域予約処理、ユーザデータ配置処理及びローテーション／リナンバリング処理が行われる。矩形データ領域予約処理では、ＣＱＩ値が算出されていないので矩形データの配置は行わない。矩形データ領域予約処理は、図８のステップＳ８０２の矩形バーストアロケート処理に対応する。ユーザデータ配置処理は、図８のステップＳ８０３のデュレーションバーストアロケート処理、ステップＳ８０４のデュレーションバーストアドレス割付処理、及びステップＳ８１２のユーザデータ書き込み処理に対応する。ローテーション／リナンバリング処理は、図８のステップＳ８０６のローテーション／リナンバリング処理に対応する。

ローテーションは、論理配置領域を規則に従って並び替え（ランダマイズ）する機能である。具体的には、時間軸方向のスロット列単位に対象となるサブチャネルに対し、周波数方向にデータを回転させる形で配置変更する。リナンバリング処理は、ローテーション処理後の結果に対して物理ビットマップ情報に応じて有効なビットマップの示すサブチャネルに並べ変え、物理マッピングに変換する処理である。

時刻ｔ１２において、ＣＱＩ値が算出されているので、そのＣＱＩ値の情報を含む矩形データを配置する。その処理は、図８のステップＳ８１３のＣＱＩＣＨ書込み処理に対応する。矩形データは、図２のファーストフィードバックチャネル（ＣＱＩ値の情報）の他、レンジングチャネル及びアックチャネルを含む。レンジングチャネル及びアックチャネルの矩形データは、図８のステップＳ８１１の制御データ書込み処理において書き込まれる。

以上の処理が完了後、時刻ｔ１３で、無線送信部１３５は、アップリンクサブフレームの送信タイミングに合わせて、データを送信する。時刻ｔ１３は、フレーム構築締切時刻である。

ＣＱＩ値の算出は、ソフトウェア処理により算出するが、多くの演算処理を必要とするため、長時間を要する。また、ファーストフィードバックチャネルは、基地局装置から指示を受けた移動局端末装置が次のフレームのアップリンクサブフレームに送信しなければならないため、ＣＱＩ値の算出にかけられる時間は限られている。

図４では、ＣＱＩ値算出時間は、時刻ｔ１からｔ２までの短時間である。これに対して、本実施形態では、時刻ｔ１２の前に、矩形データ領域予約処理、ユーザデータ配置処理及びローテーション／リナンバリング処理を行うので、ＣＱＩ値算出時間は、時刻ｔ１１からｔ１２までの長時間を確保することができる。本実施形態は、ＣＱＩ値算出にかけられる時間が長くなり、ＣＱＩ値算出のソフトウェア処理に余裕をもたせることができる。これにより、余裕をもってフレームを構築することができるので、確実にデータを送信することができる。本実施形態は、チャネル品質情報（ＣＱＩ）の算出処理等多くの演算処理を必要とする処理に十分な時間をかけることを可能にし、ソフトウェア処理を軽減させ、アップリングサブフレーム内のデータの欠落や未送信を防ぐことができる。

移動局端末装置の送信フレーム構築制御方式によれば、アップリンクサブフレームのデータ送信時間の直前までＣＱＩ値算出に時間をあてることが可能となり、その結果、ソフトウェア処理を軽減させるとともに、ＣＱＩＣＨデータの未送信を防ぐ効果を奏する。また、ＣＱＩＣＨ以外にもレンジングデータ、アックチャネル（ＨＡＲＱ ＡＣＫ）データ、サウンディングデータについても適用できる。

また、データ処理とアロケーション処理を分離することにより、実データは操作せずに、配置情報を操作するので、操作するデータ量も少なくなり、処理用のバッファも小さくすることができ、処理に伴う回路も小型化することが可能である。

本実施形態の移動局端末装置（通信装置）において、第１の制御データ生成部は、ＣＱＩ演算処理部１１１及びＣＱＩＣＨ生成部１３０を含み、第１の制御データを生成する。前記第１の制御データは、例えばチャネル品質情報（ＣＱＩＣＨデータ）である。制御データアロケート処理部（矩形バーストアロケート処理部）７１１は、フレーム内に前記第１の制御データの領域を予約するために前記第１の制御データのアロケート処理を行う。データ書き込み制御部７０２は、ユーザデータをフレームメモリ７０３に書き込む。送信部１３５は、フレームメモリ７０３に書き込まれたデータを基に送信データを送信する。データ書き込み制御部７０２は、前記第１の制御データの生成後かつ前記第１の制御データのアロケート処理後かつ前記ユーザデータの書き込み後かつ前記送信データの送信前に、前記生成された第１の制御データをフレームメモリ７０３の前記アロケート処理された領域に書き込む。

ローテーション／リナンバリング処理部７０８は、前記第１の制御データのアロケート処理後かつ前記第１の制御データの書き込み前に、前記第１の制御データのアロケート処理された情報を基にローテーション処理及び／又はリナンバリング処理を行う。

制御データアロケート処理部７１１は、前記第１の制御データのアロケート処理をスロット単位で行ってそのアロケート情報をテーブルメモリ７０６に書き込む。ローテーション／リナンバリング処理部７０８は、テーブルメモリ７０６のアロケート情報を基にローテーション処理及び／又はリナンバリング処理を行う。

なお、テーブルメモリ７０６は、シンボル単位でもよい。制御データアロケート処理部７１１は、前記第１の制御データのアロケート処理をシンボル単位で行ってそのアロケート情報をテーブルメモリ７０６に書き込む。ローテーション／リナンバリング処理部７０８は、テーブルメモリ７０６のアロケート情報を基にローテーション処理及び／又はリナンバリング処理を行う。

第２の制御データ生成部は、ＡＣＫ／ＮＡＣＫ処理部１１２、ＡＣＫ／ＮＡＣＫ生成部１２９及びレンジング生成部１２８を含み、第２の制御データを生成する。第２の制御データは、例えば、レンジング生成部１２８が生成するレンジングチャネルデータ又はＡＣＫ／ＮＡＣＫ生成部１２９が生成するアックチャネルデータである。データ書き込み制御部７０２は、前記ユーザデータの書き込み前に、前記生成された第２の制御データを書き込む。

ユーザデータアロケート処理部（デュレーションバーストアロケート処理部）７１２は、前記ユーザデータを書き込む前に、フレーム内に前記ユーザデータの領域を予約するために前記ユーザデータのアロケート処理を行う。

制御データアロケート処理部７１１は、矩形バーストアロケート処理を行う。ユーザデータアロケート処理部７１２は、前記矩形バーストアロケート処理の後に、デュレーションバーストアロケート処理を行う。

本実施形態によれば、多くの演算を必要とする第１の制御データの生成処理に十分な時間をかけることが可能になり、第１の制御データの生成処理負担を軽減させ、フレーム内の第１の制御データの欠落や未送信を防止することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
第１の制御データを生成する第１の制御データ生成部と、
フレームメモリ内に前記第１の制御データの領域を予約するために前記第１の制御データのアロケート処理を行う制御データアロケート処理部と、
ユーザデータを前記アロケート処理が施されたフレームメモリ内の他の領域に書き込むデータ書き込み制御部と、
前記フレームメモリに書き込まれたデータを基に送信データを送信する送信部とを有し、
前記データ書き込み制御部は、前記第１の制御データの生成後かつ前記第１の制御データのアロケート処理後かつ前記ユーザデータの書き込み後かつ前記送信データの送信前に、前記生成された第１の制御データを前記フレームメモリの前記アロケート処理された領域に書き込むことを特徴とする通信装置。
（付記２）
さらに、前記第１の制御データのアロケート処理後かつ前記第１の制御データの書き込み前に、前記第１の制御データのアロケート処理された情報を基にローテーション処理及び／又はリナンバリング処理を行うローテーション／リナンバリング処理部を有することを特徴とする付記１記載の通信装置。
（付記３）
前記制御データアロケート処理部は、前記第１の制御データのアロケート処理をスロット単位で行ってそのアロケート情報をテーブルメモリに書き込み、
前記ローテーション／リナンバリング処理部は、前記テーブルメモリのアロケート情報を基にローテーション処理及び／又はリナンバリング処理を行うことを特徴とする付記２記載の通信装置。
（付記４）
前記制御データアロケート処理部は、前記第１の制御データのアロケート処理をシンボル単位で行ってそのアロケート情報をテーブルメモリに書き込み、
前記ローテーション／リナンバリング処理部は、前記テーブルメモリのアロケート情報を基にローテーション処理及び／又はリナンバリング処理を行うことを特徴とする付記２記載の通信装置。
（付記５）
前記第１の制御データは、チャネル品質情報であることを特徴とする付記１〜４のいずれか１項に記載の通信装置。
（付記６）
さらに、第２の制御データを生成する第２の制御データ生成部を有し、
前記データ書き込み制御部は、前記ユーザデータの書き込み前に、前記生成された第２の制御データを書き込むことを特徴とする付記１〜５のいずれか１項に記載の通信装置。
（付記７）
さらに、前記ユーザデータを書き込む前に、フレーム内に前記ユーザデータの領域を予約するために前記ユーザデータのアロケート処理を行うユーザデータアロケート処理部を有することを特徴とする付記１〜６のいずれか１項に記載の通信装置。
（付記８）
前記制御データアロケート処理部は、矩形バーストアロケート処理を行い、
前記ユーザデータアロケート処理部は、前記矩形バーストアロケート処理の後に、デュレーションバーストアロケート処理を行うことを特徴とする付記７記載の通信装置。
（付記９）
前記第１の制御データはチャネル品質情報であり、前記第２の制御データはレンジングチャネルデータ又はアックチャネルデータであることを特徴とする付記６記載の通信装置。
（付記１０）
前記第１の制御データは、アックチャネルデータであることを特徴とする付記１〜４のいずれか１項に記載の通信装置。
（付記１１）
前記第１の制御データは、レンジングチャネルデータであることを特徴とする付記１〜４のいずれか１項に記載の通信装置。
（付記１２）
第１の制御データを生成する第１の制御データ生成ステップと、
フレームメモリ内に前記第１の制御データの領域を予約するために前記第１の制御データのアロケート処理を行う制御データアロケート処理ステップと、
ユーザデータを前記アロケート処理が施されたフレームメモリ内の他の領域に書き込むユーザデータ書き込みステップと、
前記第１の制御データの生成後かつ前記第１の制御データのアロケート処理後かつ前記ユーザデータの書き込み後に、前記生成された第１の制御データを前記フレームメモリの前記アロケート処理された領域に書き込む第１の制御データ書き込みステップと、
前記フレームメモリに書き込まれたデータを基に送信データを送信する送信ステップと
を有することを特徴とする通信方法。

本発明の実施形態による移動局端末装置（通信装置）の構成例を示すブロック図である。 ＯＦＤＭＡ ＷｉＭＡＸのフレーム構成の一例を示す図である。 移動局装置のフレーム構築処理スケジュールを示す図である。 ＣＱＩ値算出処理が間に合わない場合のフレーム構築処理スケジュールの例を示す図である。 本実施形態による移動局端末装置のフレーム構築処理スケジュール（通信方法）を示す図である。 図６（Ａ）及び（Ｂ）はアップリンクサブフレーム構築部がバーストを論理配置情報にアロケート（配置）処理する方法を説明するための図である。 アップリンクサブフレーム構築部の機能ブロック例を示すブロック図である。 アップリンクサブフレーム構築部の処理例を示すフローチャートである。 図９（Ａ）及び（Ｂ）は矩形バーストアロケート処理の説明図である。 図１０（Ａ）及び（Ｂ）はデュレーションバーストアロケート処理の説明図である。 図１１（Ａ）及び（Ｂ）はデュレーションバーストアドレス割付処理の説明図である。 図１２（Ａ）及び（Ｂ）は矩形バーストアドレス割付処理の説明図である。 図１３（Ａ）及び（Ｂ）は矩形バーストアドレス割付処理の説明図である。

符号の説明

１０１ ソフトウェア処理部
１０２ ハードウェア処理部
１０３，１０４ アンテナ
１１１ ＣＱＩ演算処理部
１１２ ＡＣＫ／ＮＡＣＫ処理部
１２１ 無線受信部
１２２ ＦＦＴ部
１２３ チャネル品質測定部
１２４ 復調部
１２５ ＨＡＲＱ部
１２６ 復号化部
１２７ ダウンリンクサブフレーム分離部
１２８ レンジング生成部
１２９ ＡＣＫ／ＮＡＣＫ生成部
１３０ ＣＱＩＣＨ生成部
１３１ アップリンクサブフレーム構築部
１３２ 符号化部
１３３ 変調部
１３４ ＩＦＦＴ部
１３５ 無線送信部

Claims (9)

1. 第１の制御データを生成する第１の制御データ生成部と、
   第２の制御データを生成する第２の制御データ生成部と、
   フレームメモリ内に前記第１の制御データの領域を予約するために前記第１の制御データのアロケート処理を行う制御データアロケート処理部と、
   ユーザデータを前記アロケート処理が施されたフレームメモリ内の他の領域に書き込むデータ書き込み制御部と、
   前記フレームメモリに書き込まれたデータを基に送信データを送信する送信部とを有し、
   前記データ書き込み制御部は、前記第１の制御データの生成後かつ前記第１の制御データのアロケート処理後かつ前記ユーザデータの書き込み後かつ前記送信データの送信前に、前記生成された第１の制御データを前記フレームメモリの前記アロケート処理された領域に書き込み、
   前記データ書き込み制御部は、前記ユーザデータの書き込み前に、前記生成された第２の制御データを書き込むことを特徴とする通信装置。
2. さらに、前記第１の制御データのアロケート処理後かつ前記第１の制御データの書き込み前に、前記第１の制御データのアロケート処理された情報を基にローテーション処理及び／又はリナンバリング処理を行うローテーション／リナンバリング処理部を有することを特徴とする請求項１記載の通信装置。
3. 前記制御データアロケート処理部は、前記第１の制御データのアロケート処理をスロット単位で行ってそのアロケート情報をテーブルメモリに書き込み、
   前記ローテーション／リナンバリング処理部は、前記テーブルメモリのアロケート情報を基にローテーション処理及び／又はリナンバリング処理を行うことを特徴とする請求項２記載の通信装置。
4. 前記制御データアロケート処理部は、前記第１の制御データのアロケート処理をシンボル単位で行ってそのアロケート情報をテーブルメモリに書き込み、
   前記ローテーション／リナンバリング処理部は、前記テーブルメモリのアロケート情報を基にローテーション処理及び／又はリナンバリング処理を行うことを特徴とする請求項２記載の通信装置。
5. 前記第１の制御データは、チャネル品質情報であることを特徴とする請求項１〜４のいずれか１項に記載の通信装置。
6. さらに、前記ユーザデータを書き込む前に、フレーム内に前記ユーザデータの領域を予約するために前記ユーザデータのアロケート処理を行うユーザデータアロケート処理部を有することを特徴とする請求項１〜５のいずれか１項に記載の通信装置。
7. 前記制御データアロケート処理部は、矩形バーストアロケート処理を行い、
   前記ユーザデータアロケート処理部は、前記矩形バーストアロケート処理の後に、デュレーションバーストアロケート処理を行うことを特徴とする請求項６記載の通信装置。
8. 前記第１の制御データはチャネル品質情報であり、前記第２の制御データはレンジングチャネルデータ又はアックチャネルデータであることを特徴とする請求項１〜７のいずれか１項に記載の通信装置。
9. 第１の制御データを生成する第１の制御データ生成ステップと、
   第２の制御データを生成する第２の制御データ生成ステップと、
   フレームメモリ内に前記第１の制御データの領域を予約するために前記第１の制御データのアロケート処理を行う制御データアロケート処理ステップと、
   ユーザデータを前記アロケート処理が施されたフレームメモリ内の他の領域に書き込むユーザデータ書き込みステップと、
   前記第１の制御データの生成後かつ前記第１の制御データのアロケート処理後かつ前記ユーザデータの書き込み後に、前記生成された第１の制御データを前記フレームメモリの前記アロケート処理された領域に書き込む第１の制御データ書き込みステップと、
   前記ユーザデータの書き込み前に、前記生成された第２の制御データを書き込む第２の制御データ書き込みステップと、
   前記フレームメモリに書き込まれたデータを基に送信データを送信する送信ステップと
   を有することを特徴とする通信方法。

Images