近年、ブロードバンド無線通信システムに対して、広帯域化が要求されている。ブロードバンド無線通信システムには、例えば、直交周波数分割多重(OFDM: Orthogonal Frequency Division Multiplexing)/直交周波数分割多重接続(OFDMA: Orthogonal Frequency Division Multiple Access)方式が適用されるWiMAX(Worldwide Interoperability for Microwave Access)がある。このWiMAXは、IEEE(Institute of Electrical and Electronic Engineers)802.16eとも呼ばれている。
OFDM/OFDMA方式は、異なる複数の周波数を多重して通信する方式である。以下、OFDM/OFDMA方式が適用されるブロードバンド無線通信システムの一例として、WiMAXについて説明する。
図2は、OFDMA WiMAXのフレーム構成の一例を示す図である。横軸はOFDMAシンボル(時間)を示し、縦軸はサブチャネル論理ナンバ(周波数)を示す。フレームは、ダウンリンクサブフレーム(DL sub Frame)とアップリンクサブフレーム(UL sub Frame)の組みから構成される。ダウンリンクサブフレームは受信用サブフレームであり、アップリンクサブフレームは送信用サブフレームである。
ダウンリンクサブフレームは、プリアンブル(PREAMBLE)、フレームコントロールヘッダ(FCH:Frame Control Header)、ダウンリンクマップ(DL−MAP:Downlink Map)、アップリンクマップ(UL−MAP:Uplink Map)、及び複数のダウンリンクバースト(DL Burst #1〜#7)で構成される。プリアンブルは、フレームの先頭マークを示す。フレームコントロールヘッダは、制御データを含む。ダウンリンクマップは、ダウンリンクサブフレーム内のデータ配置情報を示す。アップリンクマップは、アップリンクサブフレーム内のデータ配置情報を示す。ダウンリンクバーストは、ユーザデータを示す。
アップリンクサブフレームは、初期レンジングや、定期レンジング、帯域幅要求時レンジング、ハンドオーバー時レンジングなどのレンジングチャネル(Ranging)、HARQのためのアックチャネル(ACK−CH)、ファーストフィードバックチャネル(CQICH)、及び複数の端末からのアップリンクバースト(UL Burst #1〜#3)等から構成される。
ここで、アップリンクサブフレーム内のデータ種別を大きく2分し、レンジングチャネル、アックチャネル、ファーストフィードバックチャネルを制御データと呼び、アップリンクバーストをユーザデータと呼ぶことにする。
制御データは、無線通信に必要な電力制御やタイミング制御、伝送品質のためのデータの送受信のための制御データと位置付け、ユーザデータは、音声データ、画像・動画データ等のユーザ間の送受信データと位置付ける。
ここで、制御データの中のファーストフィードバックチャネルは、チャネル品質情報(CQI:Channel Quality Indicator)の通知やハンドオーバ(移動局の基地局間移動)のためのアンカー無線基地局の変更を要求するといった制御情報を即時的に無線基地局へ指示するために定期的に割り当てられるスロットである。1つのスロットは、複数のOFDMAシンボルを有する。
また、チャネル品質情報(CQI)の通知とは、チャネル品質伝送方法のことで、基地局装置において、各移動局へ送信するデータを受信品質が良好なサブキャリアに割り当てることにより周波数スケジューリングを行うため、移動局は、全サブキャリア分についてのサブキャリア毎の個別のチャネル品質情報(CQI)を基地局装置に送信する。基地局装置は、各移動局からのチャネル品質情報(CQI)を考慮して所定のスケジューリングアルゴリズムに従って、各移動局について使用するサブキャリアと変調方式及び符号化率を決定する。1つのサブチャネルは、複数のサブキャリア(周波数)を有する。
図3は、移動局装置のフレーム構築処理スケジュールを示す図である。時刻t1は、ソフトウェア演算開始時刻である。時刻t1において、ソフトウェア処理により、CQI値(データ)の算出演算処理が行われる。
時刻t2は、CQIデータの締切時刻である。時刻t2の後、ハードウェア処理により、矩形データ配置処理、ユーザデータ配置処理及びローテーション(Rotation)/リナンバリング(Renumbering)処理が行われる。
移動局は、これらチャネル品質情報(CQI)を含めた各制御データとユーザデータでアップリンクサブフレームを構築するが、フレーム構築の際、データの配置方法に規定がある。制御データは、矩形に領域を確保して矩形データを配置し、ユーザデータは、制御データをよけて配置するように規定されている。よって、一般的にはアップリンクサブフレーム上にレンジングチャネル、アックチャネル、ファーストフィードバックチャネルといった制御データを矩形に配置した後、その領域を避けてユーザデータを配置してアップリンクサブフレームを構築する。
また、その後、指定があれば、ローテーション/リナンバリング処理を行う。ローテーションは、前述の論理配置領域を規則に従って並び替え(ランダマイズ)する機能である。その方法は、IEEE 802.16-2004/802.16e (8.4.6.2.6)に規定されている。具体的には、時間軸方向のスロット列単位に対象となるサブチャネルに対し、周波数方向にデータを回転させる形で配置変更する。リナンバリング処理は、ローテーション処理後の結果に対して物理ビットマップ情報に応じて有効なビットマップの示すサブチャネルに並べ変え、物理マッピングに変換する処理である。
以上の処理が完了後、時刻t4で、アップリンクサブフレームの送信タイミングに合わせて、データを送信する。時刻t4は、フレーム構築締切時刻である。
しかし、上記のフレーム構築処理には以下に示すような問題点がある。通常、CQI値の算出は、ソフトウェア処理を含めて算出するが、多くの演算処理を必要とするため、長時間を要するのが普通である。また、ファーストフィードバックチャネルは、無線基地局から指示を受けた移動局装置が次のフレームのアップリンクサブフレームに送信しなければならないため、CQI値の算出にかけられる時間は限られている。
また、アップリンクサブフレームの構築は、前述したように配置方法に規定があるため、ユーザデータより、先にCQIデータを設定しなければならない。さらに、データを配置した後に、ローテーション/リナンバリングの後処理が必要な場合は、この処理時間を考慮して、CQI値の締め切り時刻t2を設定する必要がある。
よって、CQI値算出にかけられる時間が短くなり、締め切り時刻t2に間に合わせるためにソフトウェア処理が圧迫される。
図4は、CQI値算出処理が間に合わない場合のフレーム構築処理スケジュールの例を示す図であり、図3に対応する。CQI値算出処理は、演算量が多くなり、時刻t1からt3までの時間T1かかり、CQI値算出処理終了時刻t3がCQIデータ締切時刻t2を過ぎてしまったとする。その場合、フレーム構築締切時刻t4にCQIデータを送信できずに、通信異常を引き起こすことになる。
特開2006−325264号公報には、複数のブロックに分割されたマルチキャリア通信帯域を用いて無線通信を行う基地局装置であって、第1送信データに各ブロック毎の通信品質に基づいて前記複数のブロックのいずれかを割り当てる一方で、前記第1送信データと異なる第2送信データに各ブロック毎の通信品質に基づかず所定のパタンに従って前記複数のブロックのいずれかを割り当てる割当手段と、各ブロックに割り当てられた前記第1送信データおよび前記第2送信データを各ブロック内で周波数ホッピングするホッピング手段と、を具備する基地局装置が記載されている。
また、国際公開第WO2005/020488号パンフレットには、各通信相手の受信品質を示す受信品質情報及び各通信相手の要求伝送率を示す要求伝送率情報に基づいてスケジューリングにより選択されたサブキャリアに所定の条件を満たす第1データを割り当て、一方あらかじめ決められたサブキャリアに前記第1データと異なるデータである第2データを割り当てるサブキャリア割り当て手段と、前記サブキャリア割り当て手段によりサブキャリアに割り当てられた前記第1データ及び前記第2データを送信する送信手段と、を具備する無線通信装置が記載されている。
また、特表2007−526692号公報には、空間的に離隔したサブキャリアを含むダイバーシティモードと、予め設定された個数の隣接したサブキャリアを含む多数のバンドを含むバンド適応的変調及びコーディング(AMC)モードを含む無線通信システムにおいて、受信器が送信器にチャンネル品質情報(CQI)を送信する方法であって、受信器がダイバーシティモードで動作する場合、全周波数に対して平均キャリア対干渉雑音比(CINR)値を送信するステップと、前記受信器がバンドAMCモードで動作する場合、予め設定された個数のビンの差動CINRを送信するステップとを含むことを特徴とするCQI送信方法が記載されている。
特開2006−325264号公報
国際公開第WO2005/020488号パンフレット
特表2007−526692号公報
図1は、本発明の実施形態による移動局端末装置(通信装置)の構成例を示すブロック図である。移動局端末装置は、直交周波数分割多重/直交周波数分割多重アクセス方式が適用され、時分割復信方式により基地局装置と通信を行う。時分割復信方式における伝送フレームは、図2に示したように、ダウンリンクサブフレーム(DL sub Frame)と、アップリンクサブフレーム(UL sub Frame)により構成されている。図2の説明は、上記と同じである。移動局端末装置は、基地局装置に対して、ダウンリンクサブフレームを受信し、アップリンクサブフレームを送信する。移動局端末装置及び基地局装置を含む無線通信システムは、複数のアンテナを有し、マルチ入力マルチ出力(MIMO:Multiple Input Multiple Output)技術により通信を行うことにも対応している。
移動局端末装置は、ソフトウェア処理部101、ハードウェア処理部102及びアンテナ103,104を有する。ソフトウェア処理部101は、チャネル品質情報(CQI)演算処理部111及びアック(ACK)/ナック(NACK)処理部112を有する。ハードウェア処理部102は、無線受信部121、高速フーリエ変換(FFT)部122、チャネル品質測定部123、復調部124、ハイブリッド自動再送要求(HARQ:Hybrid Automatic Repeat Request)部125、復号化部126、ダウンリンクサブフレーム分離部127、レンジング(Ranging)生成部128、ACK/NACK生成部129、チャネル品質情報チャネル(CQICH:Channel-Quality Indicator Channel)生成部130、アップリンクサブフレーム構築部131、符号化部132、変調部133、逆フーリエ変換(IFFT)部134、及び無線送信部135を有する。
無線受信部121は、基地局装置からアンテナ103を介して受信した受信信号を無線周波数からベースバンド周波数へダウンコンバートし、FFT部122へ出力する。
FFT部122は、入力した受信信号に対して高速フーリエ変換処理を行い、復調部124及びチャネル品質測定部123へ出力する。
チャネル品質測定部123は、FFT部122から入力した受信信号より受信品質を測定し、測定した受信品質情報をソフトウェア処理部101内のCQI演算処理部111へ出力する。すなわち、チャネル品質測定部123は、CIR(Carrier to Interferer Ratio)又はSIR(Signal to Interferer Ratio)等の任意の受信品質を示す測定値を求め、求めた測定値を受信品質情報としてCQI演算処理部111へ出力する。
復調部124は、FFT部122から入力した受信信号を復調処理し、HARQ部125へ出力する。
HARQ部125は、復調部124から入力した受信信号をハイブリッド自動再送要求処理し、復号化部126へ出力する。具体的には、誤り訂正及び誤り検出符号を用いて、誤りのある受信パケットを破棄せず再送され受信したパケットと合成を行うことにより誤り訂正能力を増加させるため、再送要求処理を行う。
復号化部126は、HARQ部125から入力した受信信号を復号化してダウンリンクサブフレーム分離部127へ出力する。また、復号化部126は、誤り検出復号化を行い、ACK/NACK処理部112へ出力する。
ダウンリンクサブフレーム分離部127は、復号化部126からダウンリンクサブフレームデータを入力し、データを解析して必要なデータの形に分離して、ユーザデータとしてソフトウェア処理部101へ出力する。
ACK/NACK処理部112は、復号化部126から入力した誤り検出結果情報より、再送が必要であれば誤り判定信号である否定応答(NACK)信号を送信するように、また、再送不要であれば誤り判定信号である確認応答(ACK)信号を送信するように、ACK/NACK(HARQ ACK)情報をACK/NACK生成部129へ出力する。
CQI演算処理部111は、チャネル品質情報(CQI)を生成するように制御された場合には、チャネル品質測定部123から入力した受信品質情報からサブキャリア毎にチャネル品質情報(CQI)を生成する。CQI演算処理部111は、1つのサブキャリアに対して1つのチャネル品質情報(CQI)を生成する。そして、CQI演算処理部111は、生成したCQI値をCQICH生成部130へ出力する。
レンジング生成部128は、ソフトウェア処理部101からレンジングデータを生成するように制御された場合には、決められたレンジングコード生成アルゴリズムによって、レンジングデータを生成し、アップリンクサブフレーム構築部131へ出力する。レンジングデータは、電源投入時の通信前に基地局装置との間で通信する制御データである。
ACK/NACK生成部129は、ACK/NACK処理部112からACK又はNACKの判定信号を生成するように制御された場合には、決められた生成アルゴリズムによって、ACK/NACK信号を生成し、アップリンクサブフレーム構築部131へ出力する。
CQICH生成部130は、CQI演算処理部111からCQI値を入力し、決められた生成アルゴリズムによって、CQICH信号を生成し、アップリンクサブフレーム構築部131へ出力する。
アップリンクサブフレーム構築部131は、ソフトウェア処理部101で処理されたユーザデータと、レンジング生成部128で生成されたレンジングデータと、ACK/NACK生成部129で生成されたACK/NACK信号と、CQICH生成部130で生成されたCQICH信号を入力し、アップリンクサブフレームを構築して、符号化部132へ出力する。
符号化部132は、アップリンクサブフレーム構築部131から入力したアップリンクサブフレームデータを符号化して変調部133へ出力する。
変調部133は、符号化部132から入力したアップリンクサブフレームデータを変調し、IFFT部134へ出力する。
IFFT部134は、変調部133から入力した送信データを逆高速フーリエ変換し、無線送信部135へ出力する。
無線送信部135は、IFFT部134から入力した送信データをベースバンド周波数から無線周波数へアップコンバート等し、アンテナ104を介して基地局装置へ送信する。
図6(A)及び(B)は、アップリンクサブフレーム構築部131がバーストを論理配置情報にアロケート(配置)処理する方法を説明するための図である。図6(A)はバーストのアロケート処理前を示し、図6(B)はバーストのアロケート処理後を示す。横軸は時間軸方向のスロットを示し、縦軸は周波数方向のサブチャネルを示し、図2に対応する。1つのスロットは、複数のOFDMAシンボルを有する。
なお、図6及び、図9、図10、図11、図12、図13は、最大スロット数を8、最大サブチャネル数を96とした場合を例に説明しており、これに限られるものではない。
矩形バースト601は、例えば、スロット方向が2でありサブチャネル方向が4の矩形バーストである。図2の制御データ(レンジングチャネル、アックチャネル、ファーストフィードバックチャネル(CQICH))は、矩形バースト601によりアロケートされる。
デュレーションバースト602は、その領域内で、左上から右方向にアロケートされ、次に、その下のサブチャネルの左から右へアロケートされ、順次、一番下のサブチャネルまでアロケートを行う。図2のユーザデータ(アップリンクバースト(UL Burst #1〜#3))は、デュレーションバースト602によりアロケートされる。
アップリンクサブフレーム構築部131は、内部のレジスタやメモリの記憶領域を論理配置領域に見立てて、ソフトウェア処理部101からの図2のアップリンクマップ(UL−MAP)の解析結果を用い、バーストデータの配置可能領域を確保する。このオペレーションを「バーストをアロケートする」と定義する。アロケートの対象となるバーストデータは、矩形バースト601及びデュレーションバースト602の2種類がある。矩形バースト601及びデュレーションバースト602は、アロケート時のデータのボリュームの定義の仕方が異なるため、そのアロケート方法も異なる。
デュレーションバースト602は、スロット方向(水平方向)の長さのみで、その配置領域を定義する。一方、矩形バースト601は、スロット方向(水平方向)の長さとサブチャネル方向(垂直方向)の長さで、2次元的にその配置領域を定義する。矩形バースト601及びデュレーションバースト602の配置領域は、同一アップリンクサブフレーム上に混在可能であるが、配置領域の重複はできない。
アロケートの順番を説明する。図6(B)に示すように、まず、矩形バースト601をアロケートする。次に、デュレーションバースト602をアロケートする。デュレーションバースト602は、矩形バースト601を避けるように配置される。
図7は、図1のアップリンクサブフレーム構築部131の機能ブロック例を示すブロック図である。アップリンクサブフレーム構築部131は、全体制御部701、データ書き込み制御部702、フレームメモリ703、データ読み出し制御部704、データ配置制御部705、スロットテーブルメモリ706、アドレス割り付け制御部707、及びローテーション/リナンバリング処理部708を有する。データ配置制御部705は、矩形バーストアロケート処理部711及びデュレーションバーストアロケート処理部712を有する。アドレス割り付け制御部707は、矩形バーストアドレス割付処理部721、ポインタアドレス管理部722及びデュレーションバーストアドレス割付処理部723を有する。
全体制御部701は、各機能ブロックに対する処理開始要求の出力や処理完了通知を受信し、全体の処理シーケンスを管理、制御する。
データ書き込み制御部702は、フレームメモリ703に対して、外部から転送されてくるデュレーションバーストデータ(ユーザデータ)と矩形バーストデータ(制御データ)をアロケートしたバースト順に書き込む。データ読み出し制御部704は、フレームメモリ703からデータを読み出す。フレームメモリ703のデータの書き込み/読み出しは、サブキャリア単位で行われる。1つのサブチャネルは、複数のサブキャリアを有する。フレームメモリ703の書き込み/読み出しアドレスは、前述の配置領域の位置情報を転用する。データ書き込み制御部702のデータ書き込みタイミングは、デュレーションバーストデータの受信時又は矩形バーストのデータ生成時に開始し、1フレーム分のバーストデータ書き込み完了を以って書き込みを完了する。その詳細は、後に図8を参照しながら説明する。データ読み出し制御部704のデータ読み出しタイミングは、バースト種別に関係無く後段の符号化部132からのデータ要求により開始し、その要求が停止する事で読み出しを完了する。
矩形バーストアロケート処理部711は、全体制御部701から矩形バーストアロケート開始要求を受けると、スロットテーブルメモリ706上で矩形バーストのアロケート処理を開始する。矩形バーストアロケート処理部711は、ソフトウェア処理部101よりパラメータで与えられるバースト情報について、矩形バーストの有無を順次検索し、矩形バーストの認識毎にアロケート処理を行い、バースト数分繰り返し行う。また、矩形バーストアロケート処理部711は、アロケート処理完了を以って矩形アロケート終了通知を全体制御部701へ出力する。矩形バーストアロケート処理部711の処理の詳細は、後に図9(A)及び(B)を参照しながら説明する。
デュレーションバーストアロケート処理部712は、全体制御部701からデュレーションアロケート開始要求を受けると、スロットテーブルメモリ706上でデュレーションバーストのアロケート処理を開始する。デュレーションバーストアロケート処理部712は、ソフトウェア処理部101よりパラメータで与えられるバースト情報について、デュレーションバーストの有無を順次検索し、デュレーションバーストの認識毎にアロケート処理を行い、バースト数分繰り返し行う。また、デュレーションバーストアロケート処理部712は、アロケート処理完了を以ってデュレーションアロケート終了通知を全体制御部701へ出力する。デュレーションバーストアロケート処理部712の処理の詳細は、後に図10(A)及び(B)を参照しながら説明する。
デュレーションバーストアドレス割付処理部723は、全体制御部701からデュレーションアドレス割付開始要求を受けると、スロットテーブルメモリ706上でデュレーションバーストのアドレス割付処理を開始する。また、デュレーションバーストアドレス割付処理部723は、アドレス割付処理完了を以ってデュレーションアドレス割付処理終了通知を全体制御部701へ出力する。デュレーションバーストアドレス割付処理部723の処理の詳細は、後に図11(A)及び(B)を参照しながら説明する。
矩形バーストアドレス割付処理部721は、全体制御部701から矩形アドレス割付開始要求を受けると、スロットテーブルメモリ706上で矩形バーストのアドレス割付処理を開始する。矩形バーストアドレス割付処理部721は、データ書き込み制御部702から受信する特殊データ座標情報に従い、スロットテーブルメモリ706に対して指示された座標位置にポインタアドレスの割り付けを行う。本処理の完了条件は、全体制御部701からの矩形アドレス割付開始要求にて制御されるため、要求が解除されることで処理が終了する。すなわち、矩形バーストアドレス割付処理部721は、要求がある間でのみ、特殊データ座標情報を受信し、割り付け処理を行う。矩形バーストアドレス割付処理部721の処理の詳細は、後に図12(A)、(B)及び図13(A)、(B)を参照しながら説明する。
スロットテーブルメモリ706は、アロケート情報メモリ、アベイラブル(Available)情報メモリ、ローテーション情報メモリ、バースト識別子(ID)情報メモリ、ポインタアドレス情報メモリを有する。アロケート情報メモリは、アップリンクサブフレーム上に割り当てられたスロットで、アロケート済みである事を示す情報を格納する。アベイラブル情報メモリは、アップリンクサブフレーム上に割り当てられたスロットにデータが存在する事を示す情報を格納する。ローテーション情報メモリは、アップリンクサブフレーム上に割り当てられたスロットがローテーション処理の対象である事を示す情報を格納する。バーストID情報メモリは、アップリンクサブフレーム上に割り当てられたスロットのゾーンIDとバーストIDを示す情報を格納する。バーストIDは、図2のアップリンクバースト(UL Burst)の#1〜#3に対応する。ゾーンIDは、例えば図9(A)のゾーン903のIDである。ゾーンは、アップリンクサブフレーム上で垂直方向に区切られ、ゾーン毎に変調方式を変えることができる。ポインタアドレス情報メモリは、アップリンクサブフレーム上に割り当てられたスロットとフレームメモリ703とをリンク付けするポインタアドレス情報を格納する。
ポインタアドレス管理部722は、スロットテーブルメモリ706とフレームメモリ703とのリンク付けを行うポインタアドレスの算出と管理を行う。ポインタアドレスは、バースト毎の先頭ポインタ値と最終ポインタ値、先頭矩形バーストの先頭ポインタ値と矩形バーストアドレス割り付けに用いるカレントポインタ値として算出され、管理される。また、ポインタアドレス管理部722は、フレームメモリ703にデータ書き込みを行う際に用いるポインタアドレスをデータ書き込み制御部702に通知する。ポインタアドレス管理部722は、データ書き込み制御部702から必要とするバースト情報を受け、それに対応する先頭ポインタ値と最終ポインタ値をデータ書き込み制御部702へ通知する。また、ポインタアドレス管理部722は、先頭矩形バーストの先頭ポインタ値も合わせてデータ書き込み制御部702へ通知する。
データ書き込み制御部702は、図2のアップリンクマップ(UL−MAP)より得られたバースト情報とポインタアドレス管理部722のテーブル情報に従って、バーストデータをフレームメモリ703へ書き込む。その際に、データ書き込み制御部702は、バースト情報でユーザデータ(デュレーションバースト)と制御データ(矩形バースト)を選択し、フレームメモリ703へ書き込む。ただし、矩形バーストのCQICHデータの場合は、CQICHデータの生成過程でのソフトウェアの演算処理を考慮し、CQICHデータ位置の確定とフレームメモリ703への書き込み処理を分離し、2段階で処理を行う。その詳細は、後に図8を参照しながら説明する。
データ読み出し制御部704は、後段の符号化部132とハンドシェイクし、アップリンクサブフレーム単位のデータをフレームメモリ703から読み出し、符号化部132へ転送する。データ読み出し制御部704は、符号化部132からのデータ転送要求によってデータ転送を開始し、データ転送要求が解除されるとともにオペレーションを完了する。
ローテーション/リナンバリング処理部708は、前述の論理配置領域をランダマイズする。その方法は、IEEE16_2004(8.4.6.2.6.)に規定されている。詳細は後述する。
図8は、図7のアップリンクサブフレーム構築部131の処理例を示すフローチャートである。
まず、全体制御部701は、データ配置制御部705、アドレス割り付け制御部707及びローテーション/リナンバリング処理部708に対して、テーブル初期化開始要求を出力する。すると、ステップS801において、データ配置制御部705、アドレス割り付け制御部707及びローテーション/リナンバリング処理部708は、フレーム毎の処理を開始する際に、スロットテーブル706とローテーション/リナンバリング用バッファメモリの初期化を行う。初期化後、データ配置制御部705、アドレス割り付け制御部707及びローテーション/リナンバリング処理部708は、テーブル初期化終了フラグを全体制御部701に出力する。また、全体制御部701は、各機能ブロックに対しても初期化を指示する。
次に、全体制御部701は、矩形バーストアロケート開始要求を矩形バーストアロケート処理部711に出力する。すると、ステップS802において、矩形バーストアロケート処理部711は、矩形バーストアロケート処理を行う。図9(A)及び(B)に示す方法で、矩形バーストアロケート処理部711は、ソフトウェア処理部101から取得した矩形バーストの位置情報をアップリンクサブフレームの座標情報に変換(アロケート)する。すなわち、ここでアロケートするのは、図2のファーストフィードバックチャネル(CQICH)、レンジングチャネル、アックチャネル等の制御データである。CQICHデータは図1のCQICH生成部130により生成され、レンジングチャネルデータは図1のレンジング生成部128により生成され、アックチャネルデータは図1のACK/NACK生成部129により生成される。
図9(A)及び(B)は、ステップS802の矩形バーストアロケート処理の説明図である。
図9(A)は、矩形バーストの先頭位置座標の指定方法を示す。ゾーン903は、現ゾーンを示す。現ゾーン903の開始位置のスロット番号は2である。次ゾーンの開始位置のスロット番号は6である。パラメータ901は、矩形バーストの先頭位置座標を示し、スロットオフセットが3であり、サブチャネルオフセットが2である。この座標の基点は、スロット番号が0であり、サブチャネル番号が0であり、フレーム先頭を示す。パラメータ901により、スロット番号が3、サブチャネル番号が2の座標902が矩形バーストの先頭位置座標として指定される。なお、スロットオフセットとは、IEEE 802.16-2004/802.16eで規定される「OFDMA symbol offset」と同義である。
図9(B)は、矩形バーストの領域(縦横のサイズ)の指定方法を示す。パラメータ911は、矩形バーストの領域を示し、スロット数が2、サブチャネル数が4である。パラメータ911により、スロット数が2、サブチャネル数が4の斜線の矩形バースト領域912がアロケートされる。具体的には、スロットテーブルメモリ706内のアロケート情報メモリにおいて、矩形バースト領域912がアロケート済みである事を示す情報が格納される。なお、ナンバーオブスロットとは、IEEE 802.16-2004/802.16eで規定される「No.OFDMA symbols」と同義である。また、ナンバーオブサブチャネルとは、IEEE 802.16-2004/802.16eで規定される「No.Subchannels」と同義である。
次に、図8において、矩形バーストアロケート処理部711は、上記の矩形バーストアロケート処理が終了すると、矩形バーストアロケート終了フラグを全体制御部701に出力する。
次に、全体制御部701は、デュレーションバーストアロケート開始要求をデュレーションバーストアロケート処理部712に出力する。すると、ステップS803において、デュレーションバーストアロケート処理部712は、デュレーションバーストアロケート処理を行う。具体的には、図10(A)及び(B)に示す方法で、デュレーションバーストアロケート処理部712は、ソフトウェア処理部101から入手したデュレーションバーストの位置情報をアップリンクサブフレームの座標情報に変換(アロケート)する。すなわち、ここでアロケートするのは、ユーザデータである。ここで、矩形バーストでアロケート済みの領域を避けてデュレーションの数だけ番号の順番にデュレーションバーストをアロケートする。
図10(A)及び(B)は、ステップS803のデュレーションバーストアロケート処理の説明図である。
図10(A)は、デュレーションバーストの先頭位置座標の指定方法を示す。パラメータ1001は、デュレーションバーストの先頭位置座標を示し、スロットオフセットが4であり、サブチャネルオフセットが1である。この座標の基点は、スロット番号が0であり、サブチャネル番号が0であり、フレーム先頭を示す。パラメータ1001により、スロット番号が4、サブチャネル番号が1の座標1002がデュレーションバーストの先頭位置座標として指定される。
図10(B)は、デュレーションバーストの継続量の指定方法を示す。パラメータ1011は、デュレーションバーストの継続量を示し、継続量が13である。パラメータ1011により、継続量が13のデュレーションバースト領域1012が、アロケート済みの矩形バースト領域912を避けるようにアロケートされる。すなわち、デュレーションバースト領域1012は、番号の順番に、アロケート済みの矩形バースト領域912を避けて、継続量の数だけアロケートし、ゾーン903の端に来たらその下のサブチャネルに折り返す。具体的には、スロットテーブルメモリ706内のアロケート情報メモリにおいて、デュレーションバースト領域1012がアロケート済みである事を示す情報が格納される。
次に、図8において、デュレーションバーストアロケート処理部712は、上記のデュレーションバーストアロケート処理が終了すると、デュレーションバーストアロケート終了フラグを全体制御部701に出力する。
次に、全体制御部701は、デュレーションバーストアドレス割付開始要求をデュレーションバーストアドレス割付処理部723に出力する。すると、ステップS804において、デュレーションバーストアドレス割付処理部723は、デュレーションバーストアドレス割付処理を行う。具体的には、デュレーションバーストアドレス割付処理部723は、フレームメモリ703とアップリンクサブフレームの位置の座標情報をリンクした情報を作成して、座標情報から、フレームメモリ703のデータを引き出せるようにする。
図11(A)及び(B)は、ステップS804のデュレーションバーストアドレス割付処理の説明図である。図11(A)は論理配置情報を示し、図11(B)はスロットテーブルメモリ706内のポインタアドレス情報メモリを示す。ポインタアドレス情報メモリは、アップリンクサブフレーム上に割り当てられたスロットとフレームメモリ703とをリンク付けするポインタアドレス(スロットアドレス)情報を格納する。デュレーションバーストアドレス割付処理部723は、フレームメモリ703とアップリンクサブフレームの位置の座標情報をリンクした情報を作成し、図11(B)のポインタアドレス情報メモリに書き込む。スロットアドレスは、フレームメモリの実アドレスではなく、スロット単位のアドレスを示す。ポインタアドレス管理部722は、スロットアドレスとポインタアドレスにて、スロットテーブル706とフレームメモリ703とのリンク付けを行う。
前回のゾーンまでに割り付けられたスロットアドレスが84であるとする。現ゾーン1111では、85〜97のスロットアドレスが割り付けられる。85〜97のスロットアドレスは、左上から下に向けて割り付けられ、下端まで行くとその次のスロットに折り返し、アドレス割り付けを行う。
例えば、アップリンクサブフレームのスロット番号が2、サブチャネル番号が4の座標には、バーストID=5の3番目のスロットのデータが書き込まれていることになる。アドレス割付を行うスロットアドレスは、バーストID毎に管理する先頭ポインタアドレス値を基にスロットテーブルメモリ706にアロケートされているバーストIDと有効状態(アロケート済み且つアベイラブル)を検出し、検出したバーストIDのポインタアドレス値(先頭ポインタアドレス値を基点に)をインクリメントすることで有効となるスロット座標のポインタ値として算出する。
次に、図8において、デュレーションバーストアドレス割付処理部723は、上記デュレーションバーストアドレス割付処理が終了すると、デュレーションバーストアドレス割付終了フラグを全体制御部701に出力する。
次に、全体制御部701は、矩形バーストアドレス割付開始要求を矩形バーストアドレス割付処理部721に出力し、制御データ書込み要求をデータ書き込み制御部702に出力する。すると、ステップS805において、矩形バーストアドレス割付処理部721は矩形バーストアドレス割付処理を行い、ステップS811において、データ書き込み制御部702は制御データ書込み処理を行う。
ステップS805において、矩形バーストアドレス割付処理部721は、全体制御部701から矩形バーストアドレス割付要求を受けると、データ書き込み制御部702へポインタアドレス管理部722を介して先頭矩形バースト先頭ポインタアドレスを出力する。
ステップS811において、データ書き込み制御部702は、全体制御部701から制御データ書き込み要求を受けると、レンジング生成部128及び/又はACK/NACK生成部129から書き込みデータと座標情報を入力する。また、データ書き込み制御部702は、CQICH生成部130からは、座標情報のみを入力する。
データ書き込み制御部702は、矩形バーストアドレス割付処理部721から入力した先頭ポインタアドレスを開始位置として、レンジング生成部128及び/又はACK/NACK生成部129から連続して入力される書き込みデータをインクリメンタルにフレームメモリ703へ書き込む。同時に、データ書き込み制御部702は、矩形バーストアドレス割付処理部721へ、座標情報を出力する。矩形バーストアドレス割付処理部721は、データ書き込み制御部702から座標情報を入力し、座標情報の示す座標位置にポインタアドレス情報とアベイラブル情報をスロットテーブル706内のポインタアドレス情報メモリ及びアベイラブル情報メモリに書き込む。
また、CQICHデータについては、データ書き込み制御部702は、CQICH生成部130から座標情報のみ入力するので、矩形バーストアドレス割付処理部721へ、座標情報を出力して、フレームメモリ703への書き込み開始アドレスはデータ書き込み制御部702で保持しておく。その書き込み開始アドレスは、その後のCQICHのデータ書き込み処理で使用する。
CQI演算処理部111のCQI値算出処理時間を長時間確保するため、データ書き込み制御部702は、CQICHデータを除く制御データをステップS811で書き込む。CQICHデータは、後にステップS813で書き込む。
図12(A)及び(B)は、ステップS805の矩形バーストアドレス割付処理の説明図である。図12(A)は論理配置情報を示し、図12(B)はスロットテーブルメモリ706内のポインタアドレス情報メモリを示す。矩形バーストアドレス割付処理を、レンジングデータのアドレス割り付けを例に説明する。
矩形バースト領域1201は、バーストIDが4のレンジング矩形バースト領域である。スロットデータ1202は、レンジング矩形バースト領域1201内のレンジングスロットデータであり、現ゾーン903において、98〜103のスロットアドレスが割り付けられる。スロットデータ1202のスロットには、データが存在する旨のアベイラブル情報が書き込まれ、レンジング矩形バースト領域1201内のスロットデータ1202以外のスロットには、データが存在しない旨のアベイラブル情報が記憶される。なお、レンジングデータの最大数及びデータ長は、条件により変化する。
レンジング矩形バースト領域1201のオフセットは、アップリンクサブフレームの先頭座標からの座標で示される。レンジング矩形バースト領域1201のバーストIDを4とした場合の例を示す。この例では、時間軸方向のスロット番号が2から5までの4スロット幅のゾーン903に対して、周波数方向に35サブチャネル幅の自セグメント領域にアドレス割り付けを行う。
このレンジング矩形バースト領域1201は、スロット番号が2、サブチャネル番号が7の座標位置を開始座標として、3スロット幅×6サブチャネル幅の矩形領域をアロケートしている。この矩形領域1201に対して、スロット番号が3、サブチャネル番号が7の座標位置にポインタアドレスとして98を割り付けたことを示している。
実際のアドレス割付処理は、矩形バーストアドレス割付処理部721が全体制御部701からの矩形アドレス割付開始要求を受けることで、データ書き込み制御部702からの制御データ座標情報の受信待ち状態となる。
次に、図8において、データ書き込み制御部702は、上記の制御データ書込み処理が終了すると、制御データ書込み完了通知を全体制御部701に出力する。すると、全体制御部701は、矩形バーストアドレス割付開始要求解除通知を矩形バーストアドレス割付処理部721に出力する。
次に、ステップS812において、データ書き込み制御部702は、ユーザデータ書き込み処理を行う。データ書き込み制御部702は、全体制御部701からユーザデータ書き込み開始要求受信後、ソフトウェア処理部101からのパラメータ情報を用いて、ソフトウェア処理部101へ出力要求を出力する。データ書き込み制御部702は、ソフトウェア処理部101からバーストIDとユーザデータを入力し、事前にデュレーションバーストアドレス割付処理で予約したフレームメモリ703の先頭アドレスと最終アドレスをデュレーションバーストアドレス割付処理部723から受け取り、受信した順番にデータをフレームメモリ703に書き込む。書き込みが完了すると、データ書き込み制御部702は、ユーザデータ書き込み完了通知を全体制御部701に出力する。
次に、全体制御部701は、ローテーション/リナンバリング開始要求をローテーション/リナンバリング処理部708に出力する。すると、ステップS806において、ローテーション/リナンバリング処理部708は、上記のアロケート処理された配置情報だけでローテーション/リナンバリング処理を行い、終了すると、ローテーション/リナンバリング終了フラグを全体制御部701に出力する。
ローテーション処理は、時間軸方向のスロット列単位に対象となるサブチャネルに対し周波数方向に回転させる処理である。リナンバリング処理は、ローテーション処理後の結果に対して物理ビットマップ情報に応じて有効なビットマップの示すサブチャネルに並べ変え、物理マッピングに変換する処理である。その方法は、IEEE16_2004(8.4.6.2.6.)に規定されており、テンポラリのメモリ等を用いて実現することができる。リナンバリング処理は、矩形バーストや設定にてローテーション対象外となる座標を除いて処理を行う。
次に、全体制御部701は、CQICHデータ書込み開始要求をデータ書き込み制御部702に出力する。すると、ステップS813において、データ書き込み制御部702は、CQICH書込み処理を行い、処理が終了すると、CQICHデータ書込み完了通知を全体制御部701に出力する。
データ書き込み制御部702は、全体制御部701からCQICHデータ書き込み要求を受けると、CQICH生成部130からCQICHデータを入力する。データ書き込み制御部702は、ステップS811の制御データ書き込み処理で保持しておいたCQICHデータの書き込み開始アドレスを使用して、フレームメモリ703へCQICHデータを書き込む。
図13(A)及び(B)は、ステップS805の矩形バーストアドレス割付処理の説明図である。図13(A)は論理配置情報を示し、図13(B)はスロットテーブルメモリ706内のポインタアドレス情報メモリを示す。矩形バーストアドレス割付処理を、CQICHデータのアドレス割り付けを例に説明する。
矩形バースト領域1301は、バーストIDが4のCQICH矩形バースト領域である。スロットデータ1302は、CQICH矩形バースト領域1301内のCQICHスロットデータであり、現ゾーン903において、98及び99のスロットアドレスが割り付けられる。スロットデータ1302のスロットには、データが存在する旨のアベイラブル情報が書き込まれ、レンジング矩形バースト領域1301内のスロットデータ1302以外のスロットには、データが存在しない旨のアベイラブル情報が記憶される。
CQICH矩形バースト領域1301のオフセットは、アップリンクサブフレームの先頭座標からの座標で示される。CQICH矩形バースト領域1301のバーストIDを4とした場合、時間軸方向のスロット番号が2から5までの4スロット幅のゾーン903に対して、周波数方向に35サブチャネル幅の自セグメント領域にアドレス割り付けを行う。このCQICH矩形バースト領域1301は、スロット番号が2、サブチャネル番号が7の座標位置を開始座標として、3スロット幅×6サブチャネル幅の矩形領域をアロケートしている。
この矩形領域1301に対して、スロット番号が3、サブチャネル番号が9の座標位置にスロットアドレスとして98を割り付けたことを示している。実際のアドレス割付処理は、矩形バーストアドレス割付処理部721が全体制御部701からの矩形アドレス割付開始要求を受けることで処理を開始し、解除されることで終了する。
次に、図8において、全体制御部701は、データ転送開始要求をデータ読み出し制御部704に出力する。すると、ステップS821において、データ読み出し制御部704は、データ転送を行う。
データ読み出し制御部704は、ステップS811〜S813のアップリンクサブフレームのデータ書き込みがすべて完了すると、データ構築完了通知を符号化部132へ出力する。符号化部132は、データ構築完了通知を受信後、データ転送の開始時間に合わせて、データ読み出し制御部704にデータ転送要求を出力する。データ読み出し制御部704は、データ転送要求を受けて、フレームメモリ703から符号化部132へのデータ転送処理を開始する。データ読み出し制御部704は、符号化部132へのフレームデータ出力処理を行う為に、スロットテーブルメモリ706からバーストID情報とポインタアドレス情報の読み出しを行う。バーストID情報とポインタアドレス情報の読み出しを行うタイミングは、全体制御部701により管理される。データ読み出し制御部704は、データ転送完了後、データ転送完了通知を全体制御部701に出力する。
これらの制御により、ソフトウェアの演算処理により長時間を経てデータが算出されるCQICHデータは、他のデータとデータ書き込みのウィンドウを分離し、アップリンクサブフレーム生成完了の寸前のタイミングにその動作ウィンドウを設定することが可能となる。
なお、本実施形態では、フレーム内へのデータ配置管理をスロット単位で行うテーブルメモリ706を用いた例を示したが、シンボル単位で行うテーブルメモリ706を用いても実現することができ、より細かい配置制御とデータ制御が可能となる。1スロットは、複数のシンボルを有する。
図5は、本実施形態による移動局端末装置のフレーム構築処理スケジュール(通信方法)を示す図であり、図3及び図4に対応する。
時刻t1は、ソフトウェア演算開始時刻である。時刻t1において、ソフトウェア処理により、CQI値(データ)及びACK/NACK情報の算出演算処理が行われる。具体的には、ソフトウェア処理部101において、CQI演算処理部111がCQI値を算出し、ACK/NACK処理部112がACK/NACK情報を生成する。CQICH生成部130は、CQI演算処理部111により算出されたCQI値を基にCQICH信号を生成する。ACK/NACK生成部129は、ACK/NACK処理部112により生成されたACK/NACK情報を基にACK/NACK信号を生成する。
時刻t12は、CQI値(データ)の締切時刻である。時刻t12の前に、ハードウェア処理により、矩形データ領域予約処理、ユーザデータ配置処理及びローテーション/リナンバリング処理が行われる。矩形データ領域予約処理では、CQI値が算出されていないので矩形データの配置は行わない。矩形データ領域予約処理は、図8のステップS802の矩形バーストアロケート処理に対応する。ユーザデータ配置処理は、図8のステップS803のデュレーションバーストアロケート処理、ステップS804のデュレーションバーストアドレス割付処理、及びステップS812のユーザデータ書き込み処理に対応する。ローテーション/リナンバリング処理は、図8のステップS806のローテーション/リナンバリング処理に対応する。
ローテーションは、論理配置領域を規則に従って並び替え(ランダマイズ)する機能である。具体的には、時間軸方向のスロット列単位に対象となるサブチャネルに対し、周波数方向にデータを回転させる形で配置変更する。リナンバリング処理は、ローテーション処理後の結果に対して物理ビットマップ情報に応じて有効なビットマップの示すサブチャネルに並べ変え、物理マッピングに変換する処理である。
時刻t12において、CQI値が算出されているので、そのCQI値の情報を含む矩形データを配置する。その処理は、図8のステップS813のCQICH書込み処理に対応する。矩形データは、図2のファーストフィードバックチャネル(CQI値の情報)の他、レンジングチャネル及びアックチャネルを含む。レンジングチャネル及びアックチャネルの矩形データは、図8のステップS811の制御データ書込み処理において書き込まれる。
以上の処理が完了後、時刻t13で、無線送信部135は、アップリンクサブフレームの送信タイミングに合わせて、データを送信する。時刻t13は、フレーム構築締切時刻である。
CQI値の算出は、ソフトウェア処理により算出するが、多くの演算処理を必要とするため、長時間を要する。また、ファーストフィードバックチャネルは、基地局装置から指示を受けた移動局端末装置が次のフレームのアップリンクサブフレームに送信しなければならないため、CQI値の算出にかけられる時間は限られている。
図4では、CQI値算出時間は、時刻t1からt2までの短時間である。これに対して、本実施形態では、時刻t12の前に、矩形データ領域予約処理、ユーザデータ配置処理及びローテーション/リナンバリング処理を行うので、CQI値算出時間は、時刻t11からt12までの長時間を確保することができる。本実施形態は、CQI値算出にかけられる時間が長くなり、CQI値算出のソフトウェア処理に余裕をもたせることができる。これにより、余裕をもってフレームを構築することができるので、確実にデータを送信することができる。本実施形態は、チャネル品質情報(CQI)の算出処理等多くの演算処理を必要とする処理に十分な時間をかけることを可能にし、ソフトウェア処理を軽減させ、アップリングサブフレーム内のデータの欠落や未送信を防ぐことができる。
移動局端末装置の送信フレーム構築制御方式によれば、アップリンクサブフレームのデータ送信時間の直前までCQI値算出に時間をあてることが可能となり、その結果、ソフトウェア処理を軽減させるとともに、CQICHデータの未送信を防ぐ効果を奏する。また、CQICH以外にもレンジングデータ、アックチャネル(HARQ ACK)データ、サウンディングデータについても適用できる。
また、データ処理とアロケーション処理を分離することにより、実データは操作せずに、配置情報を操作するので、操作するデータ量も少なくなり、処理用のバッファも小さくすることができ、処理に伴う回路も小型化することが可能である。
本実施形態の移動局端末装置(通信装置)において、第1の制御データ生成部は、CQI演算処理部111及びCQICH生成部130を含み、第1の制御データを生成する。前記第1の制御データは、例えばチャネル品質情報(CQICHデータ)である。制御データアロケート処理部(矩形バーストアロケート処理部)711は、フレーム内に前記第1の制御データの領域を予約するために前記第1の制御データのアロケート処理を行う。データ書き込み制御部702は、ユーザデータをフレームメモリ703に書き込む。送信部135は、フレームメモリ703に書き込まれたデータを基に送信データを送信する。データ書き込み制御部702は、前記第1の制御データの生成後かつ前記第1の制御データのアロケート処理後かつ前記ユーザデータの書き込み後かつ前記送信データの送信前に、前記生成された第1の制御データをフレームメモリ703の前記アロケート処理された領域に書き込む。
ローテーション/リナンバリング処理部708は、前記第1の制御データのアロケート処理後かつ前記第1の制御データの書き込み前に、前記第1の制御データのアロケート処理された情報を基にローテーション処理及び/又はリナンバリング処理を行う。
制御データアロケート処理部711は、前記第1の制御データのアロケート処理をスロット単位で行ってそのアロケート情報をテーブルメモリ706に書き込む。ローテーション/リナンバリング処理部708は、テーブルメモリ706のアロケート情報を基にローテーション処理及び/又はリナンバリング処理を行う。
なお、テーブルメモリ706は、シンボル単位でもよい。制御データアロケート処理部711は、前記第1の制御データのアロケート処理をシンボル単位で行ってそのアロケート情報をテーブルメモリ706に書き込む。ローテーション/リナンバリング処理部708は、テーブルメモリ706のアロケート情報を基にローテーション処理及び/又はリナンバリング処理を行う。
第2の制御データ生成部は、ACK/NACK処理部112、ACK/NACK生成部129及びレンジング生成部128を含み、第2の制御データを生成する。第2の制御データは、例えば、レンジング生成部128が生成するレンジングチャネルデータ又はACK/NACK生成部129が生成するアックチャネルデータである。データ書き込み制御部702は、前記ユーザデータの書き込み前に、前記生成された第2の制御データを書き込む。
ユーザデータアロケート処理部(デュレーションバーストアロケート処理部)712は、前記ユーザデータを書き込む前に、フレーム内に前記ユーザデータの領域を予約するために前記ユーザデータのアロケート処理を行う。
制御データアロケート処理部711は、矩形バーストアロケート処理を行う。ユーザデータアロケート処理部712は、前記矩形バーストアロケート処理の後に、デュレーションバーストアロケート処理を行う。
本実施形態によれば、多くの演算を必要とする第1の制御データの生成処理に十分な時間をかけることが可能になり、第1の制御データの生成処理負担を軽減させ、フレーム内の第1の制御データの欠落や未送信を防止することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の実施形態は、例えば以下のように種々の適用が可能である。
(付記1)
第1の制御データを生成する第1の制御データ生成部と、
フレームメモリ内に前記第1の制御データの領域を予約するために前記第1の制御データのアロケート処理を行う制御データアロケート処理部と、
ユーザデータを前記アロケート処理が施されたフレームメモリ内の他の領域に書き込むデータ書き込み制御部と、
前記フレームメモリに書き込まれたデータを基に送信データを送信する送信部とを有し、
前記データ書き込み制御部は、前記第1の制御データの生成後かつ前記第1の制御データのアロケート処理後かつ前記ユーザデータの書き込み後かつ前記送信データの送信前に、前記生成された第1の制御データを前記フレームメモリの前記アロケート処理された領域に書き込むことを特徴とする通信装置。
(付記2)
さらに、前記第1の制御データのアロケート処理後かつ前記第1の制御データの書き込み前に、前記第1の制御データのアロケート処理された情報を基にローテーション処理及び/又はリナンバリング処理を行うローテーション/リナンバリング処理部を有することを特徴とする付記1記載の通信装置。
(付記3)
前記制御データアロケート処理部は、前記第1の制御データのアロケート処理をスロット単位で行ってそのアロケート情報をテーブルメモリに書き込み、
前記ローテーション/リナンバリング処理部は、前記テーブルメモリのアロケート情報を基にローテーション処理及び/又はリナンバリング処理を行うことを特徴とする付記2記載の通信装置。
(付記4)
前記制御データアロケート処理部は、前記第1の制御データのアロケート処理をシンボル単位で行ってそのアロケート情報をテーブルメモリに書き込み、
前記ローテーション/リナンバリング処理部は、前記テーブルメモリのアロケート情報を基にローテーション処理及び/又はリナンバリング処理を行うことを特徴とする付記2記載の通信装置。
(付記5)
前記第1の制御データは、チャネル品質情報であることを特徴とする付記1〜4のいずれか1項に記載の通信装置。
(付記6)
さらに、第2の制御データを生成する第2の制御データ生成部を有し、
前記データ書き込み制御部は、前記ユーザデータの書き込み前に、前記生成された第2の制御データを書き込むことを特徴とする付記1〜5のいずれか1項に記載の通信装置。
(付記7)
さらに、前記ユーザデータを書き込む前に、フレーム内に前記ユーザデータの領域を予約するために前記ユーザデータのアロケート処理を行うユーザデータアロケート処理部を有することを特徴とする付記1〜6のいずれか1項に記載の通信装置。
(付記8)
前記制御データアロケート処理部は、矩形バーストアロケート処理を行い、
前記ユーザデータアロケート処理部は、前記矩形バーストアロケート処理の後に、デュレーションバーストアロケート処理を行うことを特徴とする付記7記載の通信装置。
(付記9)
前記第1の制御データはチャネル品質情報であり、前記第2の制御データはレンジングチャネルデータ又はアックチャネルデータであることを特徴とする付記6記載の通信装置。
(付記10)
前記第1の制御データは、アックチャネルデータであることを特徴とする付記1〜4のいずれか1項に記載の通信装置。
(付記11)
前記第1の制御データは、レンジングチャネルデータであることを特徴とする付記1〜4のいずれか1項に記載の通信装置。
(付記12)
第1の制御データを生成する第1の制御データ生成ステップと、
フレームメモリ内に前記第1の制御データの領域を予約するために前記第1の制御データのアロケート処理を行う制御データアロケート処理ステップと、
ユーザデータを前記アロケート処理が施されたフレームメモリ内の他の領域に書き込むユーザデータ書き込みステップと、
前記第1の制御データの生成後かつ前記第1の制御データのアロケート処理後かつ前記ユーザデータの書き込み後に、前記生成された第1の制御データを前記フレームメモリの前記アロケート処理された領域に書き込む第1の制御データ書き込みステップと、
前記フレームメモリに書き込まれたデータを基に送信データを送信する送信ステップと
を有することを特徴とする通信方法。